JPH06186589A - アクティブマトリクス基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 特性検査が容易で、良好な表示品位を実現で
き、歩留りよく製造することができるアクティブマトリ
クス基板の製造方法を提供する。 【構成】 基板上１１上に走査配線１２を形成する際
に、まず、配線材料からなる膜を積層する。そして、こ
れをパターニングする際に、短絡線２７を形成して、各
々の走査配線１２の両端部を接続させる。その後、短絡
線１２と走査配線２７の接続部２８ａ、２８ｂの一方を
絶縁化して、隣接する走査配線１２では逆側の端部が短
絡線に接続されているようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
駆動方式の表示装置などに用いられるアクティブマトリ
クス基板の製造方法に関する。

【０００２】

【従来の技術】従来よりガラス板やシリコンウェハー等
の基板上に電気素子を設けた電子装置や表示装置が作ら
れている。

【０００３】例えば、液晶表示装置は、マトリクス状に
配列された表示絵素を選択する事により画面上に表示パ
ターンを形成している。このような表示絵素の選択方式
の１つとして、高コントラストの表示が可能なアクティ
ブマトリクス駆動方式が広く用いられている。このアク
ティブマトリクス駆動方式では、個々の表示絵素に独立
した絵素電極が設けられており、各々の絵素電極にはス
イッチング素子が接続されている。これらのスイッチン
グ素子により、絵素電極とこれに対向する対向電極間に
印加される電圧がスイッチングされて、表示媒体の光学
的変調が表示パターンとして視認される。ここでスイッ
チング素子としては、薄膜トランジスタ（ＴＦＴ）素
子、ダイオード素子、ＦＥＴ（バルクトランジスタ）素
子、バリスタ素子等が一般に知られている。

【０００４】上記のようなアクティブマトリクス駆動方
式に用いられるアクティブマトリクス基板の製造におい
ては、製造工程中に発生する静電気によってスイッチン
グ素子の特性不良や絶縁膜の絶縁不良が起こるのを防ぐ
ために、絶縁性基板上の外縁部に短絡線を設けている。
この短絡線と全ての電極配線（走査配線および信号配
線）を接続することにより、各配線間の電位が等しく保
たれて、上記スイッチング素子の特性不良や絶縁膜の絶
縁不良を防ぐことができる。

【０００５】また、上記アクティブマトリクス基板およ
び表示装置の特性検査において、全ての電極配線に検査
装置のプローブを接触させて検査する方法では、測定時
間がかかり、測定装置が複雑になるなどの問題がある。
特に、隣接する走査配線の一方が付加容量用電極の一方
側を兼ねる構造（Ｃｓ Ｏｎ Ｇａｔｅ構造）の液晶表
示素子においては、隣接する走査配線の各々に異なる電
気信号を入力することができなければ、実際にＴＦＴ素
子等を駆動させ、ＴＦＴ素子等の特性や装置の表示機能
等を検査することができない。

【０００６】これを防ぐために、図８に示すように、各
電極配線と上記短絡線とを電極配線の片側の端部でのみ
接続し、かつ、隣接する電極配線では相互に逆側の端部
で接続されているようにする（以下、千鳥配線と称す
る）ことが行われる。そして、短絡線を少なくとも２本
に分割し、異なった信号を入力することによって、隣接
する電極配線に異なった信号を入力することが可能とな
る。また、このことにより、アクティブマトリクス基板
および表示装置の特性検査を容易に行うことができる。

【０００７】従来においては、電極配線の形成時にパタ
ーニングを行って、上記短絡線を千鳥配線となるように
形成していた。

【０００８】

【発明が解決しようとする課題】上記電極配線をパター
ニングにより形成する工程において、電極配線と短絡線
とが接続されている側と接続されていない側とでは、酸
化還元反応等のエッチング反応中に電極配線材料の表面
に蓄えられる電荷量が異なる。よって、エッチングレー
トに差が生じて、均一なパターンが得られない。このた
め、隣接する電極配線に接続されるスイッチング素子同
士で電気特性に差が生じ、表示不良の原因となった。

【０００９】本発明は、上記問題点を解決するためにな
されたものであり、特性検査が容易で、良好な表示品位
を実現できるアクティブマトリクス基板を歩留りよく得
られるアクティブマトリクス基板の製造方法を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絶縁性基板上に複数の走査配
線と信号配線とが交差する状態で縦横に配線され、該走
査配線と信号配線とで囲まれた領域に絵素電極が形成さ
れ、該走査配線と信号配線との交差部近傍に該絵素電極
を駆動するスイッチング素子が形成されたアクティブマ
トリクス基板の製造方法において、該基板上に配線材料
からなる膜を積層形成する工程と、該配線材料からなる
膜をパターニングして走査配線または信号配線を形成す
ると共に、該当する配線の両端部と電気的に接続して短
絡線を形成する工程と、該当する配線と該短絡線との片
側の接続部の近傍を電気的に絶縁化する工程と、を含
み、そのことにより上記目的が達成される。

【００１１】前記接続部の近傍を電気的に絶縁化する際
に、隣接する配線同士を、相互に逆側に位置する端部と
短絡線とが接続された状態に形成してもよい。

【００１２】前記接続部の近傍を絶縁化する工程を、該
接続部近傍を酸化することにより行ってもよい。

【００１３】

【作用】本発明においては、基板上に走査配線材料また
は信号配線材料からなる膜を積層形成して、これをパタ
ーニングする際に、各々の電極配線の両端部を電気的に
短絡させる短絡線を形成している。両端部が短絡されて
いるので、エッチング条件に差が生じず、均一なパター
ンを得ることができる。

【００１４】また、この短絡線と配線との接続部の近傍
を絶縁化する際に、各々の電極配線の端部の片側のみが
短絡線と接続され、隣接する電極配線では相互に逆側の
端部が短絡線に接続されているように行うことができる
ので、アクティブマトリクス基板または表示装置の特性
検査を容易に行うことができる。

【００１５】

【実施例】以下に本発明の実施例について、図面を参照
して説明する。

【００１６】図５に本発明により作製されるアクティブ
マトリクス基板を液晶表示装置に用いた場合の等価回路
の一例を示し、図６に表示部分の要部平面図を、図７に
図６のＢ−Ｂ’線断面図を示す。尚、本発明においては
表示部分は従来のアクティブマトリクス基板と変わらな
い構成となっている。

【００１７】このアクティブマトリクス基板１０は、ガ
ラス板などからなる絶縁性基板１１の上に、第１の電極
配線として走査配線１２と、第２の電極配線として信号
配線１３とが配線され、走査配線１２と信号配線１３と
に囲まれた領域に絵素電極１４が形成されている。そし
て、走査配線１２、信号配線１３および絵素電極１４の
各々に電気的に接続されて、スイッチング素子としての
ＴＦＴ２０が形成されている。

【００１８】ＴＦＴ２０は、走査配線１２から分岐され
たゲート電極１５を有している。ゲート１５電極の上に
は、ゲート電極の陽極酸化膜２１が形成され、さらに、
基板全面を覆うようにゲート絶縁膜２２が形成されてい
る。その上に、ゲート電極１５と対向するように、チャ
ネル部となる半導体層２３が形成されている。この実施
例では、半導体層２３はアモルファスシリコンを用いて
形成した。また、半導体層２３の上にはエッチングスト
ッパー２４が形成され、その上に電気的に分断されたコ
ンタクト層２５が形成されている。コンタクト層の各々
の上には、信号配線１３から絵素電極１４に向けて分岐
されたソース電極１６と、絵素電極１４からソース電極
１６に向けて分岐されたドレイン電極１７とが設けられ
ている。さらに、ソース電極１６の上には絵素電極１４
が形成され、ドレイン電極１７の上には酸化インジウム
系の上層信号配線２６が形成されている。

【００１９】また、絵素電極１４には、この絵素を駆動
するＴＦＴ２０に接続されている走査配線１２に隣接す
る走査配線１２が重畳され、重畳部に付加容量１８が形
成される。 尚、ＴＦＴ２０は走査配線１２の上に形成
することも可能である。また、付加容量部１８は走査配
線１２と分離して配した付加容量用配線（図示せず）上
に形成することも可能である。

【００２０】このアクティブマトリクス基板１０は、製
作時には、図５に示すように、基板１１上の表示部の外
側に短絡線２７が形成されている。短絡線２７は、電極
配線（走査配線１２または信号配線１３）の片側の端部
（接続部２８）と電気的に接続されている。また、アク
ティブマトリクス基板１０の特性検査終了後には、短絡
線２７は除去される。

【００２１】このアクティブマトリクス基板１０の作製
を図１から図４を参照しながら説明する。

【００２２】まず、ガラス基板１１の上にスパッタリン
グによりタンタルを３００ｎｍの厚みに積層する。これ
をフォトリソグラフィーによりパターニングして、走査
配線１２または走査配線１２と該走査配線から分離した
付加容量用配線と（以後両者を併せて走査配線１２と称
する）を形成する。このとき、同時にゲート電極１５が
形成され、さらに、図１に示すように、短絡線２７およ
び短絡線２７と走査配線１２との接続部２８ａおよび２
８ｂが形成される。

【００２３】この工程において、走査配線１２の両端部
が短絡線２７により短絡されているので、走査配線１２
を均一なパターンに形成することができる。

【００２４】走査配線１２と短絡線２７との接続部２８
ａおよび２８ｂは、図２および図３に示すように、各々
の走査配線１２の片側のみに、かつ、隣接する走査配線
１２では逆側に形成する。尚、ここでは、接続部２８ａ
と２８ｂとの幅を異ならせて形成し、２８ａの幅は１μ
ｍ以上、２８ｂの幅は１μｍ以下に形成した。その形成
は、フォトリソグラフィーにおいて、レジストパターン
の幅を各々３μｍ以上と３μｍ以下とにして、エッチン
グのオーバーシフトを１μｍとすることにより行うこと
ができる。また、タンタルのエッジ部分を約３０°のテ
ーパー形状にパターニングすることによって、接続部２
８ａおよび２８ｂの厚みを約３００ｎｍとすることがで
きる。

【００２５】尚、走査配線１２の下に、スパッタリング
またはＣＶＤ法等により五酸化タンタルや窒化ケイ素、
酸化ケイ素等の絶縁膜を形成することにより、さらに絶
縁性を高めた構造とすることも可能である。

【００２６】次に、陽極酸化法、熱酸化法等により走査
配線１２、ゲート電極１５、短絡線２７および接続部２
８ａ、２８ｂを酸化して、酸化絶縁膜２１を３００ｎｍ
の厚さに形成する。この実施例では陽極酸化法を用いて
形成した。この時、接続部２８ｂは、幅１μｍ以下であ
る部分が全て酸化されて絶縁体となる。このことによ
り、図４に示すように、走査配線１２と短絡線２７とは
接続部２８ａにおいてのみ接続されて、千鳥配線とな
る。

【００２７】次に、プラズマＣＶＤ法により窒化ケイ素
からなるゲート絶縁膜２２を３００ｎｍの厚みに形成す
る。このように絶縁膜を多層構造にすることによって、
絶縁性を高めることができる。

【００２８】続いて、プラズマＣＶＤ法により、半導体
層２３としてアモルファスシリコンを３０ｎｍの厚みに
積層する。さらに、窒素化ケイ素を２００ｎｍの厚みに
積層し、フォトリソグラフィーによりパターニングして
エッチングストッパ２４を形成する。

【００２９】続いて、プラズマＣＶＤ法により、リンを
添加したｎ⁺型アモルファスシリコン層を５０ｎｍの厚
みに積層する。そして、フォトリソグラフィーによりコ
ンタクト層２５および半導体層２３を同時にパターニン
グする。

【００３０】その後、信号配線材料としてＴｉ、Ａｌ、
Ｃｒ、Ｍｏ等の金属膜をスパッタリング法によって積層
し、フォトリソグラフィーによりパターニングして、信
号配線１３、ソース電極１６およびドレイン電極１７を
形成する。この実施例では材料としてＴｉを用いて形成
した。

【００３１】次に、絵素電極１４および付加容量電極１
８となる酸化インジウムを主成分とした透明電極膜をス
パッタリングにより１００ｎｍの厚みに積層し、フォト
リソグラフィーにより絵素電極１４および付加容量部１
８とする。尚、同時に信号配線を２層化して上層信号配
線２６を設けることもできる。

【００３２】その後、その上に保護膜（図示せず）を形
成して、アクティブマトリクス基板が完成する。尚、保
護膜は絵素電極１４の中央部を除去して窓あき構造にし
てもよい。

【００３３】さらに、上記アクティブマトリクス基板上
に配向膜（図示せず）を形成し、配向膜をラビングす
る。そして、対向電極が設けられた基板２９と貼り合わ
せ、両基板間に液晶３０を注入する。

【００３４】次に、短絡線２７を、少なくとも電極配線
の両端部の各々に接続されている部分が別々になるよう
に分断する。そして、短絡線の各々の分断部分に測定用
プローブを接触させて特性検査を行う。

【００３５】短絡線２７は、特性検査終了後、ガラス基
板１１の面取りを行うこと等によって除去することがで
き、その後、周辺回路等を実装することにより液晶表示
装置が完成する。

【００３６】上記実施例においては、短絡線２７と走査
配線１２との接続部２８ｂを酸化することにより絶縁体
化して、絶縁化を行ったが、本発明はこれに限られず、
短絡線２７との接続部を、走査配線１２のパターニング
後にエッチングなどにより除去して絶縁化することもで
きる。その場合には、接続部２８ａ、２８ｂの幅または
形状に依存せずに、絶縁化することができるので、接続
部２８ａ、２８ｂを同じパターンで形成してもよい。

【００３７】また、上記絶縁化は、接続部に対して行う
以外に、配線部分の端部または短絡部分の接続部近傍で
行ってもよい。

【００３８】上記実施例においては走査配線１２と短絡
線２７とを接続して形成する場合について説明したが、
信号配線１３に対しても本発明は適用することができ
る。その場合、短絡線との接合部を千鳥配線になるよう
に形成する方法として、フォトリソグラフィーによるエ
ッチングを用いることが望ましい。

【００３９】また、上記実施例においては、隣接する電
極配線同士は逆側の端部で短絡線と接続されるように接
続部を形成したが、２本またはそれ以上の電極配線同士
が同じ側の端部で接続されていてもよい。その場合に
は、短絡線２７を、少なくとも隣接する電極配線に接続
されている短絡線部分が別々になるように分断すること
により、特性検査を行うことができる。

【００４０】

【発明の効果】以上の説明から明らかなように、本発明
によれば、電極配線のパターニング時に、各々の電極配
線の両端部を電気的に短絡させているので、均一なパタ
ーンで電極配線を形成することができ、良好な表示品位
を得ることができる。

【００４１】また、電極配線のパターニング後に、隣接
する電極配線では逆側の端部で短絡線に接続するよう
に、接続部の近傍を絶縁化することによって、アクティ
ブマトリクス基板および表示装置の特性検査を容易に行
うことができる。

【００４２】さらに、電極配線を酸化して絶縁膜を形成
する際に、短絡線と電極配線との接続部近傍を同時に酸
化して絶縁体化することにより、工程を増やすことなく
アクティブマトリクス基板を製造することができる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス基板の製造方法
の工程の一例を示す図であり、走査配線のパターニング
後を示す図である。

【図２】図１の拡大図である。

【図３】図２のＡ−Ａ’線断面図である。

【図４】本発明のアクティブマトリクス基板の製造方法
の工程の一例を示す図であり、走査配線の酸化後を示す
図である。

【図５】本発明により作製されるアクティブマトリクス
基板を液晶表示装置に用いた場合の等価回路の一例を示
す。

【図６】図５の液晶表示装置における表示部分の要部を
示す平面図である。

【図７】図６のＢ−Ｂ’線断面図である。

【図８】従来のアクティブマトリクス基板の製造方法の
工程の一例を示す図であり、走査配線のパターニング後
を示す図である。

【符号の説明】

１０ アクティブマトリクス基板 １１ 絶縁性基板 １２ 走査配線 １３ 信号配線 ２７ 短絡線 ２８、２８ａ、２８ｂ 接続部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 永安 孝好 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上に複数の走査配線と信号配
   線とが交差する状態で縦横に配線され、該走査配線と信
   号配線とで囲まれた領域に絵素電極が形成され、該走査
   配線と信号配線との交差部近傍に該絵素電極を駆動する
   スイッチング素子が形成されたアクティブマトリクス基
   板の製造方法において、 該基板上に配線材料からなる膜を積層形成する工程と、 該配線材料からなる膜をパターニングして走査配線また
   は信号配線を形成すると共に、該当する配線の両端部と
   電気的に接続して短絡線を形成する工程と、 該当する配線と該短絡線との片側の接続部の近傍を電気
   的に絶縁化する工程と、 を含むアクティブマトリクス基板の製造方法。
2. 【請求項２】 前記接続部の近傍を電気的に絶縁化する
   際に、隣接する配線同士を、相互に逆側に位置する端部
   と短絡線とが接続された状態に形成する請求項１に記載
   のアクティブマトリクス基板の製造方法。
3. 【請求項３】 前記接続部の近傍を絶縁化する工程を該
   接続部の近傍を酸化することにより行う請求項１に記載
   のアクティブマトリクス基板の製造方法。