JPH06180576A

JPH06180576A - 画像処理装置

Info

Publication number: JPH06180576A
Application number: JP4300670A
Authority: JP
Inventors: Shoichi Tabata; 昭一田畑
Original assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Current assignee: Seiko Epson Corp; Hudson Soft Co Ltd
Priority date: 1992-10-14
Filing date: 1992-10-14
Publication date: 1994-06-28

Abstract

(57)【要約】【目的】画像処理において、カラーパレットデータ形
式の複数の画面で１つのカラーパレットを効率的に共有
する手段を得る。【構成】カラーパレットＲＡＭに対するベースアドレ
ス指定にオフセット形式を採用し、パレットベースアド
レスを可変とする。各画面毎の、オフセットアドレスに
対応する値を指定し、カラーパレットを効率的に共有す
る。オフセットアドレスを設定すれば、カラーパレット
データ指定で所望の色データを得ることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複数画面の画像処理と合
成を行う画像処理装置に関する。

【０００２】

【従来の技術】従来のコンピュータ装置で行う画像処理
機能について以下に説明する。コンピュータ装置で画像
処理と出力を行う場合、ＣＲＴ画面のラスタとキャラク
タピッチを単位とするキャラクタと呼ばれるパターンを
単位としてバックグラウンド画面を構成している。ここ
でバックグラウンドによる表現方式を採っているコンピ
ュータゲーム装置を例にして説明する。

【０００３】コンピュータゲーム装置の画像処理機能
は、外部記憶装置、ＣＰＵ、ＶＲＡＭおよびビデオディ
スプレイコントローラ（ＶＤＣ）、ビデオエンコーダ
（ＶＤＥ）、ＣＲＴを主な構成とする。ＣＰＵの制御で
外部記憶装置から、ＶＲＡＭに画像データが転送され、
ＶＲＡＭから画像データを得て、処理を行い、出力され
る。

【０００４】ＶＤＣがＶＲＡＭからバックグラウンドに
よる画像データを生成して、ＶＤＥに出力している。バ
ックグラウンドはキャラクタ毎に、表示位置、色、パタ
ーンなどの情報で定義され、ＶＲＡＭ内のバックグラウ
ンドアトリビュートテーブル（ＢＡＴ）とキャラクタジ
ェネレータ（ＣＧ）というデータ形式で管理される。

【０００５】図１にＢＡＴとＣＧの構造の一例の説明図
を示す。ＢＡＴは４ビットのＣＧカラーと１２ビットの
キャラクタコードからなり、仮想画面上のキャラクタ位
置に対応するように配置されている。ＣＧはキャラクタ
パターンを８×８ドット４面で定義し、１６色を使い分
けている。キャラクタコードはＣＧのアドレスを生成す
るコードである。このコードによりＢＡＴがどのＣＧを
参照するかがわかる。

【０００６】バックグラウンドの画像データの出力は、
ラスタの位置からアドレスを生成してＢＡＴを読み、キ
ャラクタコードとＣＧカラーコードを得る。得られたキ
ャラクタコードからＣＧのアドレスを生成し、パターン
データを得て、ＣＧカラーコードとともに出力する。

【０００７】ＶＤＥは、ＶＤＣから入力されるＣＧカラ
ーコード、パターンデータといった画像データをカラー
パレットで変換して、Ｄ／Ａコンバータを通じ、実際の
ＲＧＢ信号として出力する。カラーパレットには、ＣＰ
ＵによりＲＧＢデジタルデータが書き込まれる。ＣＰＵ
は、通常、外部の記憶媒体からアドレスの連続するデー
タを順々に読み出し、カラーパレットに書き込み開始ア
ドレスを指定して連続インクリメントにより書き込む。

【０００８】図２にカラーパレットの構造の一例の説明
図を示す。２５６アドレス×９ビットのカラーパレット
があり、１６アドレス×９ビットのブロック１６領域に
分割される。９ビットは、ＲＧＢ各３ビットの色データ
で、１アドレスで１ドットの色情報となる。各ブロック
は、２５６色中の１６色を保有する。

【０００９】ＣＧカラーコードでブロックを指定して、
２５６色中のどの１６色を用いるかを決める。バックグ
ラウンドのパターンデータで、ＣＧカラーコードで指定
されたブロック内のアドレスを指定して、１６色の内の
どの１色を使用するかを決める。

【００１０】

【発明が解決しようとする課題】上述したように従来の
画像処理機能を有するコンピュータ装置では、ＣＲＴ画
面のラスタとキャラクタピッチを単位とするキャラクタ
を単位とするバックグラウンド画面１面を処理してい
る。画像処理の対象がキャラクタで構成される１画面だ
けであれば、ＣＧカラーコードとパターンデータによる
絶対アドレスで指定されるカラーパレット１つで、変化
に富む色データ生成を行うことも出来る。

【００１１】最近は、コンピュータ装置のマルチメディ
ア化を進めるため、取り扱う画像データの種類を増や
し、画像処理機能の拡充を図ろうとする動向が見られ
る。そのため、多岐にわたる画面合成を行い、異種複数
の画像データを処理する必要がある。画像データには様
々な種類が有るが、カラーパレットを利用して色コード
を生成するデータ形式を持つものが複数存在する。

【００１２】カラーパレットデータ形式の画像データを
複数取り扱おうとする場合、各画面毎にカラーパレット
ＲＡＭを保有させるには、ＣＰＵの処理能力が不足して
いるため、複数画面に１つのカラーパレットを共有させ
る必要がある。しかし、複数画面に対し、一つのカラー
パレットＲＡＭを用いて、従来通りの手段で色データ指
定を行うことは容易ではない。

【００１３】従来、カラーパレットＲＡＭへの色データ
の書き込みは、書き込み開始アドレスを指定し、連続イ
ンクリメントにより行うことが多い。複数画面で１つの
カラーパレットを共有し、多彩な色を表示するには、頻
繁に色データを書き換えていく必要がある。

【００１４】しかし、ＣＧカラーコードとパターンデー
タによる絶対アドレス指定では、色データの書換に対応
するのが容易ではない。各ビット毎に、書換の開始アド
レスと発色の必要な色データの配置から、絶対アドレス
を求めるのは手間がかかり、また、アドレスと色データ
が対応してないため、わかりにくい。カラーパレットに
対するアドレス指定を簡略なものにして、複数画面が１
つのカラーパレットから、容易に豊富な色データを取り
出せるような工夫が必要である。

【００１５】本発明は、複数の画面で１つのカラーパレ
ットを効率的に共有する手段を得て、コンピュータ装置
の画像処理機能の充実を図ることを目的とする。

【００１６】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、カラーパレットＲＡＭに対するアド
レス指定にオフセット形式を採用し、パレットベースア
ドレスを可変とする。

【００１７】カラーパレットの色データを書き換えて
も、書換開始アドレスをオフセットアドレスとして指定
してから、カラーパレットデータを従来通りに設定する
だけで、容易に、書き換えた色データを得ることが出来
る。

【００１８】各画面にオフセットアドレスを与えること
により、同じパレットデータで、異なる色を指定するこ
とも可能であり、また、設定するアドレスと色データの
対応が分かりやすいため、容易に豊富な色データを用い
て画面表示することが出来る。

【００１９】たとえば、次のような設定が可能である。
カラーパレットアドレス（９ビット）をカラーパレット
データ（８ビット）とオフセットアドレス（８ビット）
で設定する。オフセットアドレスは、カラーパレット上
の実際のアドレスではなく、その１／２の値で設定す
る。カラーパレットアドレス＝カラーパレットデータ＋
オフセットアドレス×２で求められる。

【００２０】

【実施例】本発明の画像処理装置について実施例に基づ
いて説明する。図３は実施例の装置のブロック図であ
る。

【００２１】ＣＤーＲＯＭ等のゲームソフト記録媒体、
３２ビットＣＰＵ、画像・音声データ転送制御と各装置
のインターフェースを主とするコントローラユニット、
画像データ伸張変換ユニット、画像データ出力ユニッ
ト、音声データ出力ユニット、ビデオエンコーダユニッ
ト、ＶＤＰユニットなどで構成されている。各ユニット
専用にＫ−ＲＡＭ、Ｍ−ＲＡＭ、Ｒ−ＲＡＭ、Ｖ−ＲＡ
Ｍといったメモリを保有している。

【００２２】ＣＰＵはメモリサポートを通じて直接ＤＲ
ＡＭを制御できるメモリ制御機能と、Ｉ／Ｏポートを通
じて様々な周辺機器と通信できるＩ／Ｏ制御機能を持っ
ている。また、タイマとパラレル入出力ポートと割り込
み制御機構も備えている。

【００２３】ＣＰＵがＶＲＡＭに書き込んだ表示データ
はＶＤＰユニットが読みだし、データをビデオエンコー
ダユニットへ送ることで画面に表示される。

【００２４】コントローラユニットはＳＣＳＩコントロ
ーラを内蔵し、ＣＤ−ＲＯＭなどの外部記憶装置からＳ
ＣＳＩインターフェースを介して画像や音声などのデー
タを取り込む。取り込まれたデータはいったんＫ−ＲＡ
Ｍにバッファリングされる。

【００２５】コントローラユニットにはＤＲＡＭコント
ローラが内蔵され、この働きによりＫ−ＲＡＭに蓄えら
れたデータは決められたタイミングで読み出される。

【００２６】自然画バックグラウンド画像データは、コ
ントローラユニット内で１ドットデータ単位でプライオ
リティ判定を行ってビデオエンコーダユニットに送り出
す。

【００２７】データ圧縮された動画像（フルカラー、パ
レット）データは画像データ伸長ユニットに送る。画像
データ伸長ユニットはデータの伸長を行った後ビデオエ
ンコーダユニットに送る。

【００２８】ビデオエンコーダユニットではＶＤＰユニ
ット、コントローラユニット、画像データ伸長ユニット
から送られてきたＶＤＰ画像、自然画バックグラウンド
画像、動画像（フルカラー、パレット）データの重ね合
わせ処理、カラーパレット再生、特殊効果処理、および
Ｄ／Ａ変換などの処理を施して出力し、さらに外部回路
によって、最終的にＮＴＳＣ信号にエンコードされた画
像信号が出力される。

【００２９】ＣＤ−ＲＯＭなどから読み込まれたＡＤＰ
ＣＭ音声データは、画像データと同様にＫＲＡＭでバッ
ファリングされた後に、コントローラユニットにより音
声データ出力ユニットへ送られ、再生される。

【００３０】ビデオエンコーダユニットのブロック図を
図４に示す。ビデオエンコーダユニットはＩＣチップ上
に同期信号発生回路、カラーパレットＲＡＭ、プライオ
リティ演算回路、セロファン演算回路、映像信号用Ｄ／
Ａコンバーター、８／１６ｂｉｔデータバス（Ｍ−バ
ス）インターフェース、ＶＤＰインターフェース、コン
トローラユニットインターフェース、画像データ伸長ユ
ニットインターフェースなどを集積して作られている。

【００３１】８／１６ｂｉｔデータバス（Ｍ−バス）イ
ンターフェースはＣＰＵを含む処理システムのデータバ
スのデータ幅に合わせ、ビデオエンコーダユニット側の
動作を８ｂｉｔとするか、１６ｂｉｔとするかのＩ／Ｆ
切換回路である。

【００３２】ＶＤＰインターフェースは２つのＶＤＰか
ら送られてくるデータのインターフェースで、通常は上
位のＶＤＰからデータを受け取り、上位のＶＤＰからの
データ内容によって、下位のＶＤＰからデータを受けと
る。

【００３３】カラーパレットＲＡＭは、ビデオデータ入
力信号をＹＵＶデジタル信号に変換する。

【００３４】ビデオエンコーダユニットは内部にレジス
タ（１６ビット×２４本）を備えている。これらに対し
てＣＰＵからアクセスすることにより、動作モードの設
定、カラーパレットのリード／ライトなどの機能を果た
す。

【００３５】カラーパレットＲＡＭについて説明する。
カラーパレットデータは、カラーパレットＲＡＭによっ
てＹＵＶデータに変換され、実際に表示できるデータに
なる。カラーパレットＲＡＭは、アドレス方向５１２ア
ドレス、データ方向１６ビットにより構成されるカラー
情報テーブルである。

【００３６】図５に示すように、カラーパレットＲＡＭ
は、アドレス方向５１２アドレス、データ方向１６ビッ
トのＲＡＭで構成されている。１アドレスが１色のデー
タをもち、計５１２色のデータを持つことができる。

【００３７】１色（１アドレス）のデータは、下に示さ
れる用にＹ８ビット、Ｕ４ビット、Ｖ４ビットから構成
され、６５５３６色を表現できる。Ｙデータは明るさを
示し、００（黒）〜ＦＦｈ（白）の値を持ち、Ｕデータ
は青−黄系の色差情報で、０〜１５の値をもち、無色の
場合８になる。Ｖデータは赤−緑系の色差情報で、０〜
１５の値をもち、無色の場合８になる。

【００３８】リセット後、カラーパレットアドレス０に
はＹＹ＝００ｈ、Ｕ＝０ｈ、Ｖ＝０ｈが設定される。従
って、リセット後は再度カラーパレットアドレス０に色
データの設定をする必要がある。

【００３９】カラーパレットＲＡＭへのＹＵＶデータの
設定の仕方について説明する。カラーパレットＲＡＭの
内容は、ＣＰＵによって書き込まれ、ＶＤＰ、コントロ
ーラユニット、画像データ伸長ユニットからのカラーパ
レット情報によって読み出されて、Ｙ、Ｕ、Ｖデータに
変換される。また、ＣＰＵは必要によりカラーパレット
ＲＡＭの内容をリードすることもできる。

【００４０】カラーパレットＲＡＭへの書き込み（デー
タを連続して書き込む場合）は以下のように行われる。

【００４１】１ｓｔｅｐ：アドレスレジスタ（ＡＲ）に
カラーパレットアドレスレジスタ（ＣＰＡ）のレジスタ
番号０１ｈをセットする２ｓｔｅｐ：カラーパレットアドレスレジスタ（ＣＰ
Ａ）に開始アドレスを書く３ｓｔｅｐ：アドレスレジスタ（ＡＲ）にカラーパレッ
トデータライトレジスタ（ＣＰＷ）のレジスタ番号０２
ｈをセットする。４ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。）５ｓｔｅｐ：カラーパレットデータライトレジスタにデ
ータを書く。（ＣＰＡはインクリメントされる。）

【００４２】８ｂｉｔバス選択時の、データライトレジ
スタへの書き込みは下位バイト、上位バイトの順に行
い、上位バイトの書き込みが行われた時点で内部レジス
タへの実際の書き込みが行われ、ＣＰＡがインクリメン
トする。

【００４３】カラーパレットＲＡＭの内容読みだし（デ
ータを連続して読み出す場合）は以下のように行われ
る。

【００４４】１ｓｔｅｐ：アドレスレジスタ（ＡＲ）に
カラーパレットアドレスレジスタ（ＣＰＡ）のレジスタ
番号０１ｈをセットする２ｓｔｅｐ：カラーパレットアドレスレジスタ（ＣＰ
Ａ）に開始アドレスを書く３ｓｔｅｐ：アドレスレジスタ（ＡＲ）にカラーパレッ
トデータリードレジスタ（ＣＰＲ）のレジスタ番号０３
ｈをセットする。４ｓｔｅｐ：カラーパレットデータリードレジスタのデ
ータを読む。（ＣＰＡはインクリメントされる。）５ｓｔｅｐ：カラーパレットデータリードレジスタのデ
ータを読む。（ＣＰＡはインクリメントされる。）

【００４５】８ｂｉｔバス選択時の、データリードレジ
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出された時点で内部レジスタへの
実際の書き込みが行われ、ＣＰＡがインクリメントす
る。

【００４６】カラーパレットデータの表示について説明
する。ＶＤＰおよび、コントローラユニット、画像デー
タ伸長ユニットのカラーパレットデータ面は、カラーパ
レットＲＡＭによってカラーパレットデータをＹ、Ｕ、
Ｖデータに変換して実際の画像を表示する。

【００４７】カラーパレットＲＡＭは１セットしかない
ため、カラーパレットデータを使用するすべての面は同
一のカラーパレットＲＡＭを使う。ただし、カラーパレ
ットアドレスオフセットレジスタを活用することによ
り、面ごとに使い始めるカラーパレットアドレスを設定
できる。

【００４８】表示の処理は、まずプライオリティ処理ブ
ロックで、１ドット単位で、表示すべき面が決定され
る。その面がカラーパレットデータ面であれば、その面
のカラーパレットアドレスオフセット値がレジスタから
読み出され、その値の２倍とカラーパレットデータが加
算されて、カラーパレットアドレスが算出される。

【００４９】算出されたカラーパレットアドレスで指示
されたデータがそのドットの色になり、Ｙ、Ｕ、Ｖデー
タが次の機能ブロックに送られる。

【００５０】カラーパレットアドレスは、カラーパレッ
トデータと、面ごとに設定されているカラーパレットオ
フセット値とを演算して決定される。従って、カラーパ
レットデータが同じでも、面が違えば別の色を出すこと
ができる。演算式を以下に示す。

【００５１】カラーパレットアドレス（９ビット）＝カ
ラーパレットデータ（８ビット）＋（カラーパレットア
ドレスオフセット値×２）（８ビット）

【００５２】ＶＤＰ用カラーパレットオフセットレジス
タは１セットしかない。上位ＶＤＰも下位ＶＤＰも同じ
レジスタを使う。カラーパレットアドレスが５１１を越
えた場合、１０ビット目は単純に切り捨てられ、０アド
レスに続く。図６にこの様子を示す。ＣＰＵがカラーパ
レットＲＡＭにアクセスするときは、カラーパレットア
ドレスオフセットは関係ない。

【００５３】各ＬＳＩからは、図７のような内訳のカラ
ーパレットデータが送られてくる。カラーパレットアド
レスを計算するとき、パレットバンク番号は単にパレッ
ト番号の上位ビットとして扱われ、パレットバンク番号
とパレット番号は区別されない。従って上に指名したそ
れぞれのモードでの８ビットのデータを、すべてカラー
パレットデータとして扱う。

【００５４】本発明の実施例の画像処理装置における画
面構成は、ＶＤＰがスプライト（ＳＰ）面とバックグラ
ウンド（ＢＧ）面の２面、コントローラユニットがＢＭ
Ｇ０面、ＢＭＧ１面、ＢＭＧ２面、ＢＭＧ３面の４面、
画像データ伸長ユニットがＩＤＣＴ／ＲＬ面の１面を持
っている。

【００５５】実施例の装置におけるビデオエンコーダは
ＶＤＰを２個接続することができる。入力インターフェ
ースの部分で２つのＶＤＰの選択が行われ、通常は上位
のＶＤＰが選択されていて、上位のＶＤＰのデータ内容
によっては、下位ＶＤＰが選択される。

【００５６】本例におけるビデオエンコーダのプライオ
リティレジスタのみではＶＤＰのＳＰ／ＢＧ、およびコ
ントローラユニットのＢＭＧ０〜ＢＭＧ３の優先順位の
変更はできないので、それぞれのユニットの設定も合わ
せて変更する必要がある。

【００５７】ビデオエンコーダでのプライオリティ処理
はＶＤＰ、コントローラユニット、および画像データ伸
長ユニットの各デバイスから送られる面情報とプライオ
リティレジスタ値、およびデータ内容などによりドット
ごとに各ＬＳＩの優先順位を決める。

【００５８】次に本発明のビデオエンコーダの同期信号
発生機能について説明する。本発明のビデオエンコーダ
は同期信号発生回路を内蔵しており、１２倍の色副搬送
波周波数を入力することにより、周辺のＩＣにたいしド
ットクロック、水平同期信号の−ＨＳＹＮＣＡ、ＨＳＹ
ＮＣＢ、ＨＳＹＮＣＣ、および垂直同期信号の−ＶＳＹ
ＮＣを出力する。また、外部同期機能を持っているた
め、外部の映像との同期が可能である。

【００５９】本発明のビデオエンコーダのＹＵＶ信号
は、おのおの内蔵されたＤ／Ａコンバータでアナログ信
号に変換される。Ｄ／ＡコンバータはＹＵＶとも８ビッ
トである。ただし、パレットデータなどＵＶが４ビット
のデータしかない場合、それぞれ下４ビットに００００
をつけて８ビットにする。

【００６０】Ｙは、００ｈが黒、ＦＦｈが白として直線
的にアナログ信号に変換される。ＵおよびＶもデータが
そのまま直線的にアナログ信号に変換されるが、色差信
号なので極性があり、８０ｈを基準として、それより上
を正、下を負とする。

【００６１】色の濃さは８０ｈからの差に比例するの
で、００ｈおよびＦＦｈが最も色が濃くなり、Ｕ・Ｖと
も８０ｈであれば無色になる。色相は、Ｕ，Ｖの８０ｈ
からの差の比と、それぞれの極性で決まる。

【００６２】Ｄ／Ａ変換する際、Ｙ信号は同期信号付き
／無しを、ＵおよびＶ信号は色副搬送波による変調の有
り／無しを選択できる。色副搬送波の変調を有りにした
場合、規定のタイミング、振幅で，Ｕ信号にカラーバー
ストが重畳される。Ｄ／Ａコンバータは電流加算型で、
外部回路の入力インピーダンスにより電圧に変換され
る。

【００６３】同期無しＹ信号と、変調無しＵＶ信号を外
部回路でアナログ演算することにより、ＲＧＢ信号を作
ることができる。また、同期付きＹ信号と、変調有りＵ
Ｖ信号を外付け回路にて混合することによりＣＲＴ用コ
ンポジットビデオ信号を作ることができる。

【００６４】本発明のビデオエンコーダの内部レジスタ
のアクセス方法について説明する。レジスタは、アドレ
スレジスタを用いて間接的にアドレッシングする。

【００６５】（ステップ１）−ＣＥＴ（チップイネーブ
ル）とＡ１端子をともに「Ｌ」にする。アドレスレジス
タ（ＡＲ）が選択されるので、アクセスしたいレジスタ
番号をライトする。（ステップ２）−ＣＥＴ（チップイネーブル）を「Ｌ」
とＡ１端子を「Ｈ」にする。

【００６６】アドレスレジスタに示されたレジスタが選
択されるので、必要なリードライトを行う。なお、アド
レスレジスタは書き換えない限り変化しないので、同じ
レジスタにアクセスするときはステップ１を省略でき
る。

【００６７】アドレスレジスタをリードすると、ステー
タスレジスタとなり、アドレスレジスタの値の他、ラス
タカウント値、インターレースの情報なども同時に読み
出される。

【００６８】データバス幅の１６ｂｉｔ，８ｂｉｔ選択
についてデータバス幅の選択はＥＸ８／−１６端子で行
われる。それぞれの場合のレジスタへのアクセスは、デ
ータ幅８ビットの時は、Ａ０の「０／１」によってレジ
スタのローバイト、ハイバイトがアクセスされる。デー
タ幅１６ビットのときは、直接１６ビットの読み書きが
できるので、Ａ０は無視される。

【００６９】内部レジスタの機能（１）アドレスレジスタ（ＡＲ）図８に示すように、アドレスレジスタ（ＡＲ）は、ビデ
オエンコーダ内部のレジスタを指定する。Ａ１が「Ｌ」
レベルの時、ビデオエンコーダにライトするとＡＲが選
択される。ライトまたはリードするときは、まずＡＲに
指定するレジスタの番号をライトする。

【００７０】（２）ステータスレジスタ（ＳＲ）Ａ１が「Ｌ」レベルの時、ビデオエンコーダにリードを
行うとステータスレジスタが選択される。アドレスレジ
スタの値の他、表示中のラスタ番号等の情報が得られ
る。ステータスレジスタを図９に示す。

【００７１】ａ．ＡＲ（ｂｉｔ０〜４）現在のアドレスレジスタの値。

【００７２】ｂ．ＲＡＳＴＥＲＣＯＵＮＴ（ｂｉｔ５
〜１３）ＣＲＴに現在表示中のラスタ番号を示す。表示期間は２
２〜２６１までである。なお、ＮＴＳＣ信号で定義され
る走査線番号とは一致しない。また外部同期中、外部同
期信号が乱れているときは１ＦＦｈになる。

【００７３】ｃ．Ｏ／Ｅ（ｂｉｔ１４）ＣＲＴに現在表示中の画面が奇数フィールドか偶数フィ
ールドかを示す。０：偶、１：奇である。

【００７４】ｄ．ＤＩＳＰ（ｂｉｔ１５）ビデオエンコーダが現在表示期間中であるか、非表示期
間中（Ｈブランク、Ｖブランク）であるかを示す。０：
非表示、１：表示である。

【００７５】（３）コントロールレジスタ（ＣＲ：Ｒ０
０）ｂｉｔ８〜１４は次の水平期間から、他は次の垂直期間
から有効である。コントロールレジスタはビデオエンコ
ーダの表示モードを設定するレジスタである。図１０に
コントロールレジスタを示す。

【００７６】ａ．ＤＣＣ（ｂｉｔ０，１）本実施例の装置にはインタレース／ノンインタレースの
画面モードがあり、ＤＣＣはその切り替えを示す。

【００７７】ｂ．ＥＸ外部同期を行うときは１をセットする。外部同期信号が
検出されるまでフリーランを行い、正しい周期の同期信
号が検出されるとロックする。０をセットすると外部同
期が解除されるが、外部同期信号が激しく乱れていた場
合は、その間は解除しないことがある。リセット後は０
が設定される。

【００７８】ｃ．ＤＣ７ＶＤＰを水平３２０ドット表示にするビットである。１
をセットすると水平３２０ドット表示になる。このモー
ドではＶＤＰのみドットクロックが７ＭＨｚになる。

【００７９】ｄ．ブランキング（ｂｉｔ８〜１４）画面に各画面の表示を行うか否かを設定するｂｉｔであ
る。次の水平期間から有効になる。

【００８０】Ｒ００ｂｉｔ８０：ＢＧを消す
１：ＢＧを表示Ｒ００ｂｉｔ９０：ＳＰを消す１：Ｓ
Ｐを表示Ｒ００ｂｉｔ１００：ＢＭＧ０を消す１：Ｂ
ＭＧ０を表示Ｒ００ｂｉｔ１１０：ＢＭＧ１を消す１：Ｂ
ＭＧ１を表示Ｒ００ｂｉｔ１２０：ＢＭＧ２を消す１：Ｂ
ＭＧ２を表示Ｒ００ｂｉｔ１３０：ＢＭＧ３を消す１：Ｂ
ＭＧ３を表示Ｒ００ｂｉｔ１４０：IDCT/RL画像を消す１：IDC
T/RL画像を表示

【００８１】オールブランキング（ｂｉｔ８〜１４をす
べて０にする＝リセット状態）にした場合、ＹＵＶ出力
には、黒色（Ｙ＝００ｈ、Ｕ＝８０ｈ、Ｖ＝８０ｈ）を
出力する。

【００８２】（４）カラーパレットアドレスレジスタ
（ＣＰＡ：Ｒ０１）カラーパレットアドレスレジスタは、ＣＰＵがカラーパ
レットＲＡＭのアクセスを行うときのカラーパレットア
ドレスを設定するレジスタである。図１１にレジスタの
構造を示す。

【００８３】カラーパレットデータライトレジスタ、カ
ラーパレットデータリードレジスタは、このカラーパレ
ットアドレスレジスタでカラーパレットのアドレッシン
グをし、データのリード・ライトを行う。

【００８４】カラーパレットアドレスレジスタは、デー
タが一度セットされると、カラーパレットデータライ
ト、カラーパレットデータリードの各レジスタがアクセ
スされる度に自動的にインクリメントされる。

【００８５】（５）カラーパレットデータライトレジス
タ（ＣＰＷ：Ｒ０２）図１２に示すカラーパレットデータライトレジスタは、
ＣＰＵがカラーパレットＲＡＭにデータを書き込む際の
データの書き込みレジスタである。

【００８６】データはＣＰＡの示すカラーパレットアド
レスに書き込まれる。データはＹＵＶとも正の整数形式
で設定する。ＵＶに関しては、Ｄ／Ａコンバータが８ビ
ットなので内部では、下４ビットを００００とした８ビ
ットで扱われる。

【００８７】カラーパレットアドレスレジスタが自動イ
ンクリメント機能を持っているのでデータを連続して書
き込むことが出来る。

【００８８】データバス８ビット時には、上位バイトを
書き込んだ時点で実際のレジスタへの書き込みが行われ
るので、書き込みは、下位バイト、上位バイトの順に行
わう必要がある。ＣＰＡのインクリメントも上位バイト
書き込み後に行われる。

【００８９】（６）カラーパレットデータリードレジス
タ（ＣＰＲ：Ｒ０３）カラーパレットデータリードレジスタは、ＣＰＵがカラ
ーパレットアドレスレジスタの示すカラーパレットアド
レスレジスタから読み出される。カラーパレットアドレ
スレジスタが自動インクリメント機能を持っているの
で、データを連続して読みだすことが出来る。

【００９０】データバス８ビット時には、上位バイトを
読みだした後、インクリメントされますので、読みだし
は下位バイト、上位バイトの順に行う必要がある。

【００９１】（７）カラーパレットアドレスオフセット
レジスタカラーパレットアドレスオフセットレジスタ１は，ＶＤ
Ｐのそれぞれの面が、カラーパレットアドレスの何番か
らのカラーパレットを使用するかを指示するレジスタで
ある。図１３にレジスタを示す。

【００９２】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とする。セット
した各アドレスオフセット値は次の水平表示期間から有
効になる。

【００９３】ＳＰカラーパレットアドレス＝ＳＰカラー
パレットデータ＋（ＳＰカラーパレットオフセット×
２）

【００９４】ＢＧカラーパレットアドレス＝ＢＧカラー
パレットデータ＋（ＢＧカラーパレットオフセット×
２）

【００９５】図１４に示すカラーパレットアドレスオフ
セットレジスタ２は、コントローラユニットからのカラ
ーパレットデータの面が何番からのカラーパレットを使
用するかを指示するレジスタである。ここでは、ＢＭＧ
０，ＢＭＧ１について設定しする。

【００９６】実際には、セットされている値を２倍して
カラーパレットアドレスのオフセット値とする。セット
した各アドレスオフセット値は次の水平表示期間から有
効になる。

【００９７】ＢＭＧ０カラーパレットアドレス＝ＢＭＧ
０カラーパレットデータ＋（ＢＭＧ０カラーパレットア
ドレスオフセット×２）

【００９８】ＢＭＧ１カラーパレットアドレス＝ＢＭＧ
１カラーパレットデータ＋（ＢＭＧ１カラーパレットア
ドレスオフセット×２）

【００９９】図１５のカラーパレットアドレスオフセッ
トレジスタ３は、コントローラユニットからのカラーパ
レットデータの面が何番からのカラーパレットを使用す
るかを指示するレジスタである。

【０１００】ここでは、ＢＭＧ２，ＢＭＧ３について設
定する。実際には、セットされている値を２倍してカラ
ーパレットアドレスのオフセット値とする。セットした
各アドレスオフセット値は次の水平表示期間から有効に
なる。

【０１０１】ＢＭＧ２カラーパレットアドレス＝ＢＭＧ
２カラーパレットデータ＋（ＢＭＧ２カラーパレットア
ドレスオフセット×２）

【０１０２】ＢＭＧ３カラーパレットアドレス＝ＢＭＧ
３カラーパレットデータ＋（ＢＭＧ３カラーパレットア
ドレスオフセット×２）

【０１０３】図１６に示すカラーパレットアドレスオフ
セットレジスタ４は、画像データ伸長ユニットからのラ
ンレン面が何番からのカラーパレットを使用するかを指
示するレジスタである。実際には、セットされている値
を２倍してカラーパレットアドレスのオフセット値とす
る。

【０１０４】セットした各アドレスオフセット値は次の
水平表示期間から有効になる。画像データ伸長ユニット
のカラーパレットアドレス＝ランレンカラーパレットデ
ータ＋（ランレンカラーパレットアドレスオフセット×
２）となる。

【０１０５】（８）プライオリティーレジスタ図１７、図１８に示すプライオリティーレジスタ１、２
は、画面の優先順位を指定するレジスタで３ｂｉｔ（０
から７までの数）で示し数値の大きい方がより優先順位
が高くなる。ただし、同じ数値を複数のレジスタにセッ
トしない。

【０１０６】本発明の実施例におけるカラーパレットの
パレットアドレス指定方法について説明する。ＶＤＰユ
ニットのＢＧ画面（１６色）、コントロールユニットの
ＢＭＧ０画面（２５６色）、ＢＭＧ１画面（１６色）、
ＢＭＧ２画面（１６色）の３面、画像データ伸張変換ユ
ニットのランレン面（１２８色）でカラーパレットを共
有する際、カラーパレットアドレスオフセットレジスタ
（ＢＧ）にＣ０ｈ、ＢＭＧ０カラーパレットアドレスオ
フセットレジスタに００ｈ、ＢＭＧ１カラーパレットア
ドレスオフセットレジスタにＣ８ｈ、ＢＭＧ２カラーパ
レットアドレスオフセットレジスタにＤ０ｈ、ランレン
カラーパレットアドレスオフセットレジスタに８０ｈを
セットする。この場合、各面のパレットベースアドレス
はＢＧ面が１８０ｈ、ＢＭＧ０面が０００ｈ、ＢＭＧ１
面が１９０ｈ、ＢＭＧ２面が１Ａ０ｈ、ランレン面が１
００ｈとなる。

【０１０７】

【発明の効果】以上のように本発明によれば、カラーパ
レットデータ形式の複数画面が、効率的にカラーパレッ
トを利用することが出来る。各画面毎のオフセットアド
レスを設定すれば、１画面−１カラーパレットの組み合
わせと同様に、カラーパレットデータを用いて、所望の
カラーパレットアドレスに容易にアクセスできる。ま
た、利用する各画面のモード色数によっては、独立した
領域にそれぞれのカラーパレットを用意することも出来
るなど、１つのカラーパレットの効率的な共有を図れる
効果がある。

【図面の簡単な説明】

【図１】ＢＡＴとＣＧの構造の一例の説明図である。

【図２】カラーパレットの構造の一例の説明図である。

【図３】本発明の実施例の装置のブロック図である。

【図４】本発明の画像処理装置に用いられるビデオエン
コーダユニットのブロック図である。

【図５】カラーパレットＲＡＭの構成図である。

【図６】カラーパレットアドレスの説明図である。

【図７】各ユニットのカラーパレットデータの表であ
る。

【図８】アドレスレジスタの説明図である。

【図９】ステータスレジスタの説明図である。

【図１０】コントロールレジスタの説明図である。

【図１１】カラーパレットアドレスレジスタの説明図で
ある。

【図１２】カラーパレットデータライトレジスタの説明
図である。

【図１３】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図１４】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図１５】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図１６】カラーパレットアドレスオフセットレジスタ
の説明図である。

【図１７】プライオリティーレジスタの説明図である。

【図１８】プライオリティーレジスタの説明図である。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１１月１８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００４５

【補正方法】変更

【補正内容】

【００４５】８ｂｉｔバス選択時の、データリードレジ
スタからの読みだしは下位バイト、上位バイトの順に行
い、上位バイトが読み出された時点で、ＣＰＡがインク
リメントする。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００５８

【補正方法】変更

【補正内容】

【００５８】次に本発明のビデオエンコーダの同期信号
発生機能について説明する。本発明のビデオエンコーダ
は同期信号発生回路を内蔵しており、１２倍の色副搬送
波周波数を入力することにより、周辺のＩＣにたいしド
ットクロック、水平同期信号の−ＨＳＹＮＣＡ、−ＨＳ
ＹＮＣＢ、−ＨＳＹＮＣＣ、および垂直同期信号の−Ｖ
ＳＹＮＣを出力する。また、外部同期機能を持っている
ため、外部の映像との同期が可能である。

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

Claims

【特許請求の範囲】

【請求項１】画像処理機能を有するコンピュータ装置
において、カラーパレットデータ形式の複数画面が、そ
れぞれ、カラーパレットＲＡＭ内に任意のパレットベー
スアドレスを設定できる手段を備えることを特徴とする
画像処理装置。