JPH0617791B2

JPH0617791B2 - 位置検出装置

Info

Publication number: JPH0617791B2
Application number: JP58049283A
Authority: JP
Inventors: 能民博田; 昌則和久田; 公夫鈴木
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1983-03-24
Filing date: 1983-03-24
Publication date: 1994-03-09
Anticipated expiration: 2009-03-09
Also published as: JPS59174709A

Description

【発明の詳細な説明】＜技術分野＞本発明は位置検出装置に係り、特にレゾルバー，インダ
クトシン等の如く位相変調方式により得られた信号から
位置を検出する装置に関する。

＜従来技術＞第１図は従来使用されているレゾルバを用いた位置検出
装置の要部制御ブロック図である。同図においてデュー
ティ５０％の５MHzのクロック信号ＣＬがクロック発出
器１１から１０００カウンタ１２に与えられ同１０００
カウンタ１２により分周されて５KHzの矩形波Refとな
る。デコード回路１３では１０００カウンタ１２の計数
値の内容が０〜２４９，２５０〜４９９，５００〜７４
９，７５０〜９９９に対応してそれぞれ１３Ａの出力
“１”，１３Ｃの出力“１”，１３Ｂの出力“１”，１
３Ｄの出力“１”が励磁回路に与えられる。

励磁回路１４では各対応するデコーダ１３Ａ〜１３Ｄの
出力ビット“１”に対応してレゾルバ１５のsin巻線１
５Ａcos巻線１５Ｂをそれぞれ励磁する。レゾルバ１５
のロータと一体に取付けられた２次側巻線１５Ｃには１
次巻線１５Ａ，１５Ｂに与えられる電圧信号の合成電圧
が誘起されフィルタ回路１６で正弦波ｌに形成される。
この正弦波ｌをｌ＝Ｋsin(ωt+θ)と表わしたとき、そ
の位相角θはロータのある基準角位置からの実際の回転
した角度に対応している。

１７は波形整形回路であって正弦波ｌから矩形波ａを整
形する。この信号波形ａは前述の波形Refと同じく５KHz
であってその位相差は、第１図Ｂに示されるようにロー
タの現在角位置θに対応している。

信号ａとクロック信号φ１がゲート１８に与えられてお
り信号ａが０→１となった直後のクロック信号φ１のタ
イミングで１０００カウンタ１２の内容をレジスタ１９
へ読み込むようにしている。又レジスタ１９の内容は適
宜のサンプリング指令信号ＴＳで計算機２０に読み込ま
れその値が計算機２０でレゾルバ１５のロータのそのサ
ンプリング時点での角位置情報として利用される。こう
してレゾルバのロータが工作機械の送り駆動系に結合さ
れると計算機２０はその送りの方向でのテーブル等の位
置を知ることができるようになっている。

以上の第１図に示した従来の方式では二つの問題点が指
摘されている。第１はレジスタ１９の最大計数値はカウ
ンタ１２と同じであるので、今第１図Ｂにおいて波形ａ
がRefに対し遅れている状態でも考えると１サンプリン
グ中に最大で５００クロック分の領域しか対応できな
い。このことはレゾルバが高速度で回転される場合：１
サンプリング中で５００クロック分以上の変化があると
脱調を起こすということであり位置検出が不可能にな
る。一例としてサンプリング時間ＴＳ＝２msecとし、：
１クロック分（φ_１＝１）をＸ方向の１μに対応させる
とすなわち毎分１５ｍ以上の速度になると脱調現象が生じ
る。

第２は同図(B)に示す如くサンプリングパルスＴｓ時点
での位相差（ａとRefとの）は実際にはａの立上り時刻
（ａ直後のクロック）でレジスタ１９に与えられるので
Ｔｓの時刻での値ではない。従って、サンプリングＴｓ
で指定した時刻における値ではないということになる。

＜発明の目的＞本発明は、以上第１、第２の問題をそれぞれ解決する方
式を提供せんとするものであって：それにより実用上検
出対象である被駆動体に対し、速度制限がなくさらに、
又サンプリング時点での誤差をごく少くした位置検出装
置の構成とするものである。

＜発明の構成＞本発明によれば、基準クロック信号から第１、第２、お
よび第３のクロック信号を発生するクロック発生回路
（１００）と、前記第１のクロック信号をもとに位置検出に対応した機
械的ないしは電気的量の変化に応答して位相変調された
第１の信号（ａ）を発生する第１の手段（１１０，１１
１，１１２）と、前記第２および第３のクロック信号をもとに、前記第１
の信号の半周期又は１周期分前の位置検出に対応した第
２の信号（ｂ）を発生させる第２の手段（１１３Ａ，１
１４Ａ，１１５Ａ）と、前記第１の信号と第２の信号との位相を比較し、位相差
の存在している時間間隔に相当する追従補正用の第３の
信号（ＵＰ１Ａ，ＤＯＷＮ１Ａ）を発生する第３の手段
（１１６Ａ，１１７Ａ）と、前記第３の信号が発生している間、前記第３のクロック
信号を累積し、その累積値にもとづいて前記第１の信号
の周期に関連して定められた期間の経過する間、予測さ
れた位置変化量に対応する第４の信号（ＵＰ２Ａ，ＤＯ
ＷＮ２Ａ）をほぼ均等な時間間隔で発生する第４の手段
（２０２）と、前記第３および第４の信号を累積して位置基準信号を出
力する第５の手段とを備え、前記第３の信号および前記第４の信号は前記第２の手段
に入力され、前記第１の信号と前記第２の信号間の位相
ずれを減少させるように、前記第２の信号の位相を補正
するものであることを特徴とする位置検出装置が提供さ
れる。

また、本発明によれば、基準クロック信号から第１、第
２、および第３のクロック信号を発生するクロック発生
回路（１００）と、前記第１のクロック信号をもとに位置検出に対応した機
械的ないしは電気的量の変化に応答して位相変調された
第１の信号（ａ）を発生する第１の手段（１１０，１１
１，１１２）と、前記第２および第３のクロック信号をもとに、前記第１
の信号の半周期又は１周期分前の位置検出に対応した第
２の信号（ｂ）を発生させる第２の手段（１１３Ａ，１
１４Ａ，１１５Ａ）と、前記第１の信号と第２の信号との位相を比較し、位相差
の存在している時間間隔に相当する追従補正用の第３の
信号（ＵＰ１Ａ，ＤＯＷＮ１Ａ）を発生する第３の手段
（１１６Ａ，１１７Ａ）と、前記第３の信号が発生している間、前記第３のクロック
信号を累積し、その累積値に基づいて前記第１の信号の
周期に関連して定められた期間の経過する間、予測され
た位置変化量に対応する第４の信号（ＵＰ２Ａ，ＤＯＷ
Ｎ２Ａ）をほぼ均等な時間間隔で発生する第４の手段
（２０２）と、前記第４の信号を累積して位置基準信号を出力する第５
の手段とを備え、前記第４の信号は前記第２の手段に入力され、前記第１
の信号と前記第２の信号間の位相ずれを減少させるよう
に、前記第２の信号の位相を補正するものであることを
特徴とする位置検出装置が提供される。

このような本発明にかかる位置検出装置では、位置検出
に対応した位相変調された第１の信号をレゾルバ等の第
１の手段により得、第２の手段により得た、第１の信号
の半周期又は１周期前の第２の信号と第１の信号とを第
３の手段で比較することにより追従補正用の第３の信号
を得、第４の手段により第３の信号が発生している間、
クロック信号の累積値から予測された位置変化量に対応
する第４の信号をほぼ均等な時間間隔で得、これを第５
の手段により累積することにより位置基準信号を得るよ
うにしている。すなわち、追従補正に加えて予測補正を
行っている。第２の手段および第５の手段には第３の信
号および第４の信号が与えられるが、第４の信号のみで
も良い。

＜実施例＞以下、本発明を図面を参照して詳細に説明する。本発明
の説明に入る前に本願発明の関連技術を説明する。

第２図において１００は内部にクロック信号CLKの発生
手段を有し、出力としてデューティ５０％の第１の基準
クロック信号φ_１（例えば５MHz）を与えるパルス発生
部であり：同信号φ_１は、基準カウンタ１０１により1/
1000に分周される。基準カウンタ１０１は信号φ1を０
〜９９９までくり返し計数する。１０２〜１０５はデコ
ーダであって基準カウンタ１０１の計数値が０〜２４
９，５００〜７４９，２５０〜４９９，７５０〜９９９
のときそれぞれ理論値“1"を励磁回路１０６，１０７，
１０８及び１０９へ与える。各励磁回路１０６〜１０９
からは論理“1"のときレゾルバ１１０の１次側巻線Ｓｉ
Ｎ１，ＳｉＮ２，ＣｏＳ１，ＣｏＳ２に励磁信号（矩形
波状）が与えられる。

レゾルバ１１０の２次側巻線１１０Ａに誘起された電圧
信号はフィルタ回路１１１により高調波成分が除去さ
れ、同回路１１１からはロータ１１０Ｂのある基準角位
置からの回転角位置θに対応した位相差をもつ正弦波信
号ｌが与えられる。

１１２は波形整形回路であって正弦波信号ｌを波形整形
しロータ１１０Ｂが定速回転状態の場合、デューティ５
０％の矩形波信号ａを発生せしめる。

この信号ａは、ロータ１１０Ｂが停止状態のときは基準
カウンタ１０１の出力波形Refと同じ周期を有し、比較
回路１１６への一方の入力信号となる。前述したパルス
発生部１００からは第２，第３の基準クロック信号
φ_２，φ_３がそれぞれ追加補正ゲート１１３、停止補正
ゲート１１４に与えられている。第１、第２及び第３の
基準信号φ_１，φ_２，φ_３の位相関係を第３図に示す。
すなわち信号φ_２とφ_３の波形は共にデューティ２５％
で、互いに９０゜の位相差を有する。

各ゲート１１３，１１４には後記する追従補正信号出力
回路１１７の出力信号ＵＰ１，ＤＯＷＮ１がそれぞれ入
力されており、補正ゲート１１３からは信号ＵＰ１の論
理値が“1"の間第２の基準クロック信号φ_２が追従カウ
ンタ１１５に与えられる。又補正ゲート１１４からは信
号ＤＯＷＮ１の論理値が“0"の間第３の基準クロック信
号φ_３が追従カウンタ１１５に与えられるようになって
いる。

ここでは各補正ゲート１１３，１１４から出力されるク
ロック信号φ_２，φ_３をそれぞれ(P)，(N)としてありレ
ゾルバのロータが時計回転方向反時計回転方向に駆動さ
れている場合に対応せしめる。

尚上述の各補正ゲート１１３，１１４の果す論理演算を
論理式で示すととなる。追従カウンタ１１５は基準カウンタ１０１と同
じ計数範囲をもつ可逆カウンタで構成され、パルス信号
(P)によりその計数値を増加させ、パルス信号(N)により
その計数値を減少せしめる。追従カウンタ１１５からは
信号ｂ及ｃが出力されている。追従カウンタ１１５内の
最終段の論理値を表わす波形信号ｂは比較回路１１６に
入力されそこで信号ａとの位相差が比較される。出力信
号Ｚは信号ａとｂの論理値が互いに異っている間、出力
“1"、同じ論理値のとき“0"となる。信号ｃは信号ｂと
９０゜位相差をもつ。前記信号Ｚ、と信号ＵＰ１，ＤＯ
ＷＮ１の関係を式で示すとＺ＝ａｂ（は排他的論理和）であって：さらに信号ａがｂより位相が進んでいる場合ＵＰ１＝１，ＤＯＷＮ１＝０さらに位相が遅れている場合ＵＰ１＝１，ＤＯＷＮ１＝１且つＺ＝０ならＵＰ１＝ＤＯＷＮ１＝０である。

１１７は前述した追従補正信号ＵＰ１，ＤＯＷＮ１の出
力回路であって、信号ｃと信号Ｚから信号ａが信号ｂよ
り位相が進んでいるか否かを判断し、進んでいる場合は
ＵＰ１＝Ｚ、おくれている場合はＤＯＷＮ１＝Ｚとな
る。位置カウンタ１１８には信号ＵＰ１，ＤＯＷＮ１及
び第３の基準クロック信号φ_３が入力されておりＵＰ１
＝１の場合基準クロック信号φ_３を正の値として計数
し、ＤＯＷＮ１＝１の場合クロック信号φ_３を負の値と
して計数するようになっており例えば可逆カウンタで構
成されることができる。この位置カウンタ１１８は例え
ば追従カウンタ１１５の最大計数値の１０倍（10000カ
ウント）の計数容量をもつ。１１９は計算機であってソ
フトサンプリング指令信号ｔｓに応答して、その時刻で
の位置カウンタ１１８の値を読み込む。読み込まれた位
置情報は例えば前回のソフトサンプリング指令信号のと
きに読み込まれた位置情報と差をとることにより１サン
プリング時間の間のレゾルバのロータの回転量を知るこ
とができる。又従ってそれによりその間の平均回転速度
を知ることができる。このソフトサンプリング指令信号
ｔｓは計算機１１９から発せられてもよいし、他の装置
例えばＣＮＣタイプの工作機械用数値制御装置（図示し
ない）から発せられるようにしてもよい。要するに計算
機１１９での演算処理の結果を利用する装置から必要に
応じて与えられる。

第４図、第５図及び第６図はそれぞれレゾルバ１１０の
ロータ１１０Ｂが停止中、さらに又反時計方向、及び時
計方向に回転中における第２図の回路ブロック図中の主
な信号波形を示すものである。第４図においては、ロー
タ１１０Ｂは停止中であって、追従カウンタ１１５には
停止補正ゲート１１４から与えられる第３の基準クロッ
ク信号φ_３のみがパルス信号(N)として入力されており
同カウンタ１１５最終段の出力波形ｂは正弦波ｌを波形
整形して得られた信号波形ａと位相が一致している。又
信号ＵＰ１，ＤＯＷＮ１は図示のように発せられていな
い。（論理値“0"のまゝであるサンプリング指令信号ｔ
ｓとその周期信号ａ，ｂと直接には無関係に与えられて
おり、Taはその１サンプリング周期を示す。

第５図はロータ１１０Ｂが反時計方向に一定回転速度で
回転している場合であって、信号ａは信号ｂより位相遅
れの状態となっている。（尚、信号ａ，ｂの波形は、信
号ＤＯＷＮ１を停止補正回路１１４へ入力していない状
態を示す。）従って信号ＤＯＷＮ１が信号ａとｂの論理値が異ってい
る間、パルス状に与えられる。

信号ＤＯＷＮ１＝１の間すなわち信号ａとｂの位相に差
があると第３の基準クロック信号φ_３は停止補正回路１
１４から追従カウンタ１１５へ入力されるのを阻止され
るので追従カウンタ１１５はその間計数されず従って同
カウンタ１１５の最終段出力波形に対応している信号ｂ
は信号ａと位相が一致するまで遅らされる。

一方、第６図の場合は、ロータ１１０Ｂが時計方向に一
定回転速度で回転している場合であって、信号ａは信号
ｂに対し位相が進んでいる。

（尚、理解を容易にするため信号ａとｂの波形図そのも
のは、第５図と同様追加補正回路１１３へ信号ＵＰ１を
与えていないときの関係を示す）信号ＵＰ１が与えられ
ると追加補正回路１１３からは第２の基準クロック信号
φ_２が追従カウンタ１１５へ与えられる。従って追従カ
ウンタ１１５は第３の基準クロック信号φ_３からつくら
れるパルス(N)に加えて第２の基準クロック信号φ_２も
入力されるのでその計数速度が倍となりその最終段の出
力波形である信号ｂの位相が進み（φ_３だけの場合より
も）信号ａと一致することにより信号ＵＰ１の発生が止
むようになる。

以上説明した第２図の回路構成によれば追従カウンタ１
１５、従ってその最終段出力波形である信号ｂは信号ａ
との間で少しでも位相差があると信号ＵＰ１又はＤＯＷ
Ｎ１が与えられこれらの信号ＵＰ１，ＤＯＷＮ１により
追加補正回路１１３，１１４が機能して追従カウンタ１
１５の計数状態を補正しその出力ｂが信号ａと一致する
ようになっており、又信号ＵＰ１又はＤＯＷＮ１の発生
する度合も信号ａの立上り、立下りの両方で可能となっ
ているので信号ａとｂの位相差はすみやかに克服され
る。すなわち追従カウンタ１１５の最終段出力の信号ｂ
の位相は信号ａのそれに追従するように制御される。

従って従来の方式に比べレゾルバのロータの回転速度が
大きくなっても脱調現象等の不都合が生じることもなく
位置カウンタ１１８はクロック信号φ_３を計数する。又
位置カウンタ１１８の計数容量を大きくすることにより
例えば10,000カウントとすれば従来の方式に比しはるか
に大きな速度まですなわち１サンプリング期間中10,000
に達する計数スピードまで追従可能となる。

第７図は本発明の実施例であって更に任意のサンプリン
グ時刻において正確な位置を検出しようとする装置の回
路ブロック図である。

同図の例は第２図と類似の追加及び停止補正ゲート１１
３Ａ，１１４Ａ追従カウンタ１１５Ａ、比較回路１１６
Ａ及び追加補正信号出力回路１１７Ａの各部分の構成か
らなる第１の補正部２０１とさらに第２の補正部２０２
をその基本構成として備えている。

同図において追加補正ゲート１１３Ａにはさらに後述す
る第２の補正部２０２から与えられる信号ＵＰ２Ａが入
力されている。

又停止補正ゲート１１４Ａには前記第２の補正部２０２
から与えられる信号ＤＯＷＮ２Ａが入力されている。

追加補正ゲート１１３Ａ、停止補正ゲート１１４Ａの入
出力信号の関係は次のようである。

第１の補正部２０１の役割と第２図の対応する補正部
（１１３，１１４，１１５，１１６，１１７）の役割と
を比較すると、第２図の場合は、ロータ１１０Ｂが一定
速度で回転しているとき追従カウンタ１１５の出力ｂ
は、追従補正信号出力回路１１７の出力ＵＰ１又はＤＯ
ＷＮ１が発生されることによって信号ａとの位相差がな
くなるように制御されていた。従って比較回路１１６に
おいてはローター１１０Ｂが一定速度で回転していても
逐次出力Ｚが発生されるようになっている。

しかるに第７図に示される第１の補正部２０１において
はロータが定速回転中の場合は追従補正信号出力回路１
１７ＡからＵＰ１，ＤＯＷＮ１に対応する信号ＵＰ１
Ａ，ＤＯＷＮ１Ａは発生されない。

その代り第２の補正部２０２から与えられる信号ＵＰ２
Ａ，ＤＯＷＮ２Ａがそれぞれ追加補正ゲート１１３Ａ、
停止補正ゲート１１４Ａに与えられる。

そして、例えば停止補正ゲート１１４Ａへの入力信号Ｄ
ＯＷＮ１ＡとＤＯＷＮ２Ａが共に“0"の状態で第３の基
準クロック信号φ_３が追従カウンタ１１５Ａへ入力され
る間、信号ＵＰ２Ａが“1"のとき第２の基準クロック信
号φ_２がさらに追従カウンタ１１５Ａへ入力されその結
果、追従カウンタ１１５Ａの出力信号ｂはロータが定速
度である限り信号ａと常に完全に一致する。（それ故信
号ＵＰ１Ａ，ＤＯＷＮ１Ａが出力されない）このことは
ロータの速度が変化するときにのみ信号ＵＰ１Ａ，ＤＯ
ＷＮ１Ａ、が出力されるということである。第２の補正
部２０２の役割は単的に云えばレゾルバ１１０のロータ
が定速回転しているときに信号ｂが信号ａと位相差０の
状態を保持するよう計数を行う追従カウンタ１１５Ａに
対し供給すべき計数パルスの数とそのパルスを与えるタ
イミングをつくり出すことにある。

このため本発明ではこれから経過しようとしている信号
ａ又はｂの半周期(T)におけるロータの回転速度Ｖ(r)は
１つ手前の半周期におけるロータの回転速度Vo(r)がそ
のまゝ持続されるものと仮定、あるいは予測し、同手前
の期間Ｔ中での速度Vo(r)に見合うパルス数をこれか
ら経過しようとしている時間間隔Ｔの中でほぼ均等に分
配して追従カウンタ１１５Ａに与えようとする技術思想
に基づいている。すなわち、予測された速度に対応する
パルスが周期の特定タイミングに偏ることを避け、周期
中のどの時点でも予測された速度を認識できるようにし
たものである。こうした技術思想を実現するため、第７
図中の第２の補正部２０２には速度カウンタ回路１２０
と絶対値回路１２２と予測速度パルス信号発生回路１２
４と予測補正パルス信号出力回路１２６とを設ける。前
記速度カウンタ回路１２０には第３の基準クロック信号
φ_３と、追従補正信号出力回路１１７Ａの出力である信
号ＵＰ１Ａ、及びＤＯＷＮ１Ａがそれぞれ入力されてい
る。

この速度カウンタ回路１２０はロータの速度変化があっ
たとき発生される信号ＵＰ１Ａ又はＤＯＷＮ１Ａ（信号
ＵＰ１Ａは反時計方向に加速される場合“1"となり、信
号ＤＯＷＮ１Ａは時計方向に加速される場合“1"とな
る）が与えられている間第３の基準クロック信号φ_３を
計数する可逆カウンタで構成されその出力として計数値
の正、負を表わすサインビット信号Ｓと計数値αとを出
力するようになっている。

従って速度カウンタ回路１２０はロータの停止状態から
現在までに与えられた速度変化の累積値すなわち現在の
速度そのものを示すことになる。

１２２は絶対値化回路であって第１１図に示すように計
数値αをその絶対値α′に変換せしめると共に予測速度
の絶対値として値α′を予測速度パルス発生回路１２４
に与える。尚第１１図で横座標軸ｖはレゾルバの周波数
変調成分である。又前述のは理論上はと表わされる。ここでである。

第１５図には信号を形成する制御回路が示される。予
測速度パルス発生回路１２４には値α′の他に第３の基
準クロック信号φ_３と追従カウンタ１１５Ａの出力であ
る信号ｂがリセット信号（ＲＳＴ）として入力されてい
る。このパルス信号発生回路１２４からは値α′に対応
する数のパルスを信号ｂの論理値が“1"又は“0"の間す
なわち半周期の間に時間的に均等に分配して予測補正パ
ルス出力回路１２６へ出力する。

前述したはその均等な時間間隔でα′個のパルスが逐
時供給されるパルス列を表わす。尚本実施例では回路構
成を単純化するため上記理論式の代りにとしている。前記出力回路１２６にはパルス列の他に
速度カウンタ回路１２０からのサインビット信号Ｓ及び
追従補正信号出力回路１１７Ａから信号ｅｎが入力され
ている。パルス列はサインビット信号Ｓの“1"，“0"
に応じて信号ＵＰ２Ａ又はＤＯＷＮ２Ａとなる。信号ｅ
ｎはｅｎ＝１のとき信号ＵＰ１Ａ，ＤＯＷＮ１Ａが出力
されるがその間信号ＵＰ２Ａ、あるいは信号ＤＯＷＮ２
Ａが出力されるのを禁止するために用いられる。

ＯＲゲート１２８，１３０はそれぞれ信号ＵＰ１Ａ，Ｕ
Ｐ２Ａ、及信号ＤＯＷＮ１Ａ，ＤＯＷＮ２Ａにより入力
されそれぞれ信号ＵＰ及びＤＯＷＮとして位置カウンタ
１１８Ａへ入力されている。各信号ＵＰ，ＤＯＷＮは論
理値“1"のとき第３の基準クロック信号φ_３を位置カウ
ンタ１１８Ａへ入力せしめる。計算機１１９Ａは位置カ
ウンタ１１８Ａの値をソフトサンプリング指令信号ｔｓ
に応答して読み込むようになっている。

位置カウンタ回路１１８Ａの値を利用する他の方法とし
ては図示の如く計測回路１４０を備けカウンタ回路１１
８Ａの値を、読込み指令信号Ｘが与えられたときに読み
込むよう作動する。同図では工作物１４８に形成されて
いる穴１５０の直径Ｄあるいは穴中心座標を測定するた
め移動体１４２上に取付けられているプローブ１４４が
±Ｘ方向にモータ１４６、送りネジ１４７により移動さ
れてプローブ１４４が内径面に接触した瞬間に発せられ
る接触検知信号を前記読込み指令信号Ｘとして利用す
る。尚１１０はレゾルバ１１０がモータ１４６と直結さ
れていることを示す。カウンタ１１８Ａの値は計測回路
１４０中のレジスタ１４１にストアされる。

従って計算機１１９Ａは穴径あるいは中心座標を算出す
べき時刻に計測回路１４０中のレジスタ１４１からスト
アされている値を読み込んで穴径あるいは中心座標を算
出することができる。尚第７図中の１４０，乃至１５０
の如き計測ユニットを第２図中のレジスタ１１８、計算
機１１９と結合してもよい。

第８図乃至第１０図はそれぞれレゾルバのロータが停止
中、反時計方向に一定速度で回転中および時計方向に一
定速度で回転中の場合の第７図中の主な信号の関係を示
すタイムチャートである。

第８図ではロータは停止しており信号ａ，ｂは当然のこ
と乍ら同じ位相状態である。

第９図の反時計方向定速回転中においては信号ａ、信号
ｂは同位相状態にあり、信号ＵＰ１Ａ，ＤＯＷＮ１Ａは
出力されない。

又時計方向に関する信号ＵＰ２Ａも出力されていない。
追従カウンタ１１５Ａへの計数入力パルスは停止補正ゲ
ート１１４Ａから信号ＤＯＷＮ２Ａが“1"のときに基準
クロック信号φ_３がその通過を阻止されることによって
すなわち計数入力パルスとしてのクロック信号が信号Ｄ
ＯＷＮ２Ａの与えられている間間引かれることによって
その間引かれる数だけ信号ｂの位相をおくらせることに
より信号ａと同位相状態となる。

この信号ＤＯＷＮ２Ａは、現在のロータの反時計方向一
定速度値に対応する値α（この値αは過去の速度変化の
累積結果として速度カウンタ回路１２０に貯えられたも
の）が信号ｂの立上り、立下りごとに、同じ絶対値α′
として予測速度パルス信号発生回路１２４に与えられ同
回路１２４からパルス列として与えられたものと同じ
タイミングで図示の如く発生されている。

第１０図はロータの時計方向定速回転中の各信号波形で
ある。

第９図と相違するところは信号ＤＯＷＮ２Ａの代りに信
号ＵＰ２Ａがパルス列から形成されている点だけであ
る。この場合は信号ＤＯＷＮ１Ａ，ＤＯＷＮ２Ａは共に
“0"であり、、停止補正ゲート１１４Ａから基準クロッ
ク信号φ_３はすべて追従カウンタ１１５Ａへ与えられ
る。さらに追加補正ゲート１１３Ａにおいては時間的に
分配された信号ＵＰ２Ａが“1"のとき第２の基準クロッ
ク信号φ_２を通過させ追従カウンタ１１５Ａに与えられ
るので信号ｂはロータの定速回転中常に信号ａと同位相
状態の波形となっている。

第１２図はレゾルバのロータの回転を停止状態から反時
計方向に加速させる場合の主な信号のタイムチャートで
あり又第１３図は時計方向に加速させる場合である。第
１２図の最上部にはレゾルバのロータの回転速度V(r)の
変化の様子を示す。時刻ｔ１で加速が始まるとそれまで
周期Ｔ１であつた信号ａはＴ１１，Ｔ１２，Ｔ１３の如
く次第にその周期が長くなり信号ｂとの間で位相差が発
生し信号ＤＯＷＮ１Ａ（第１番目に対応する）がΔｔ
時間継続するパルス状の波形に示す如く現われる。信号
ａは信号ｂに対し遅れている。今このΔｔ時間の間に到
着する第３の基準クロック信号φ_３が２個あるとすると
この２個のクロック信号φ_３が速度カウンタ回路１２０
に入力される。速度カウンタ回路１２０からはα（α′
＝２）及Ｓ＝１が出力されさらに回路１２４から予測速
度パルス列として時刻ｔ２とｔ３の間で均等に出力さ
れこれが回路１２６で信号ＤＯＷＮ２Ａに変換され出力
されている。

さらにロータの回転が時刻ｔ３までに速度がさらに加速
されて第２番目の信号ＤＯＷＮ１Ａが発せられ、この
Δｔ時間の間にクロック信号φ_３が２個到着するものと
すると速度カウンタ回路１２０の累積計数値αは反時計
方向換算で「４」となりその絶対値α′＝４となる。従
って回路１２４からは時刻ｔ３とｔ４の間に４個の予測
速度パルス列が発せられる。（より正確には４個の予
測パルス列はΔＴ23（＝t3-t2）なる時間間隔をもと
にして各パルス間隔が定められる）同様にしてさらに加
速され時刻ｔ４にて信号ａと信号ｂとの位相差に対応し
て信号（第３番目の）ＤＯＷＮ１Ａが発せられこの信
号ＤＯＷＮ１Ａ＝“1"の間にクロック信号φ_３が同じく
２個到着するとすると速度カウンタ回路１２０はさらに
その計数値が６となり次のｔ４からｔ５の間に６個のパ
ルス列がほぼ均等な時間間隔で回路１２４から出力さ
れ、この出力パルス列は回路１２６を経て信号ＤＯＷ
Ｎ２Ａとなる。信号ＤＯＷＮ１Ａ，ＤＯＷＮ２ＡはＯＲ
回路１３０を介して信号ＤＯＷＮとなり位置カウンタ１
１８Ａに入力されているので信号ＤＯＷＮ＝１の間位置
カウンタ１１８Ａはクロック信号φ_３を計数する。第１
３図はロータを停止から時計方向に回転を与え加速させ
る場合に対応しており信号ａの１周期はＴ１から次第に
T21,T22,T23,の如く短かくなっていく。（これはsin(ω
+θ)tで時計方向をθ＞０とすると見かけ上ω→ω＋θ
となり周期は短かくなるからである）ロータの停止中は
信号ａと信号ｂの位相状態は一致しているがt2a,t3a,t4
a,t5a,t6aの各時刻で，，，，なる信号ＵＰ
１Ａが次々と発せられるとし、且つ各信号ＵＰ１Ａ，
〜がある間にクロック信号φ_３が１個到着するものと
すれば速度カウンタ回路１２０は順次１，２，３，４，
５を計数し前述したように予測速度パルス出力回路１２
４から時刻t2aとt3aの間でパルス列は１個、時刻t3a
とt4aの間ではパルス列は２個、時刻t4aとt5aの間で
はは３個の如く発せられ出力回路１２６で信号ＵＰ２
Ａとなる。そしてＯＲ回路１２８により信号ＵＰ１Ａと
ＵＰ２Ａは信号ＵＰとなりこの信号ＵＰ＝“1"の間基準
クロック信号φ_３が位置カウンタ回路１１８Ａにて計数
される。第１２図、第１３図に示されるように位置カウ
ンタ回路１１８Ａは、信号ＤＯＷＮ１Ａ、又はＵＰ１Ａ
が“1"となる極く短かい時間間隔Δｔ，Δｔａのところ
即ち信号ａと信号ｂの立上り、立下り時刻近傍では瞬時
にしてクロック信号φ_３を計数するが信号ＤＯＷＮ２Ａ
又はＵＰ２Ａに対しては信号ｂのほゞ半周期の間で時間
的に均等間隔となるようにクロック信号φ_３を計数す
る。

従ってサンプリング指令信号ｔｓが何時与えられてもそ
の時刻での位置カウンタ１１８Ａの計数内容は実際のロ
ータの回転角位置に極めて近い値となる。

第１４図はロータ回転を停止から時計方向に「１２」な
る回転速度まで加速させたのち定速状態となる場合の信
号ＵＰ１Ａ，ＵＰ２Ａと位置カウンタ回路１１８Ａの計
数値を示す図である。

同図において時刻ｔ＝０にてロータの駆動部に対しΔT1
の間にΔＶ＝２なる大きさの時計方向への回転速度上昇
指令が与えられるものとする。

従って信号ａの、ｔ＝０からΔT1経過後の立上り状態で
信号ｂとの位相差（信号ａが進んでいる）が時間幅Δｔ
の信号ＵＰ１Ａ（左端）として現われ２個の基準クロッ
ク信号φ_３がたゞちに位置カウンタ１１８Ａに入力され
計数される（で示す）。さらに時刻ｔ＝ΔT1において
回転速度上昇指令ΔＶ＝２が与えられる。ΔT2の間では
回路１１８Ａに入力した２個の基準クロック信号φ_３は
同時に速度カウンタ回路１２０へも入力され同カウンタ
の計数値は２となり、従って予測補正パルス信号出力回
路１２６からΔＴ２の間でほゞ等間隔に、信号ＵＰ２Ａ
が２個出力される。従ってカウンタ１１８Ａはこの信号
ＵＰ２Ａが“1"の間基準クロック信号φ_３を入力せしめ
るので計数値はから３，４となる。

タイムインターバルΔＴ２の終端でさらに信号ａと信号
ｂの位相差が比較され２番目の信号ＵＰ１Ａが与えられ
ると、（φ_３換算で２個分）カウンタ１１８Ａは直ちに
４→となる。同時に速度カウンタ１２０は「２」から
さらに「２」だけ加えられ「４」となる。従って次のイ
ンターバルΔＴ３のところでほゞ均等なパルス列（従
ってＵＰ２Ａ）が順次出力回路１２４（１２６から）か
ら発せられるので位置カウンタ１１８Ａはから順次
７，８，９，１０と計数を行う。さらにΔＴ３の終端で
信号ａと信号ｂとの位相差にもとづき第３番目の信号Ｕ
Ｐ１Ａが与えられる。（φ_３：２個分）と位置カウンタ
１１８Ａは直ちにφ_３２個分を計数し計数値となる。
以下同様にして加速指令ΔＶ＝２が与えられ速度「１
２」まで次々と回転速度が上昇されていく。従って信号
ａの立上り，立下り毎に信号ｂとの位相差に対応した信
号ＵＰ１Ａが発せられそれによって位置カウンタ１１８
Ａの値が２だけ増大する。同時に又その信号ＵＰ１Ａに
より速度カウンタ回路１２０の値が「２」増加しその累
積値に等しい数のパルス列が引続く１つのタイムインタ
ーバルの間で等分配的に出力される。こうしてタイムイ
ンターバルΔＴ６の終端で最後の６番目信号ＵＰ１Ａが
発せられると、直ちに位置カウンタ１１８Ａの値はと
なりタイムインターバルΔＴ７の間に等分配される信号
ＵＰ２Ａを１２個逐次計数して４３，４４……５４とな
る。インターバルΔＴ７からは加速指令ΔＶ＝２が与え
られないのでロータは定速状態のため速度カウンタ１２
０の累積値１２により形成される１２個の信号ＵＰ２Ａ
がΔＴ８，ΔＴ９……のタイムインターバルで等分配さ
れその都度位置カウンタ回路１１８Ａは計数を行う。

尚同図では、ΔＴ１＞ΔＴ２＞……ΔＴ５＞ΔＴ６＞Δ
Ｔ７＝ΔＴ８＝ΔＴ９である。

尚又、各タイムインターバルΔＴｉの下方に記した数値
（１，１，），（２，２）……（６，６）はその各タイ
ムインターバルΔＴｉで位置カウンタ１１８Ａに入力さ
れる第３の基準クロック信号φ_３の数であって、これは
計数値そのものである。従って例えばサンプリング指
令、ｔｓ１，ｔｓ２が図示の時刻で与えられたとき位置
カウンタ１１８Ａの内容はそれぞれ「１５」「３５」と
なり正確にロータの回転角位置を読み出すことができ
る。

第１５図はパルス列信号を形成する制御回路のブロッ
ク図である。前述したように信号は理論的にはと表わされるここでΔＦはロータの回転速度に関係する
ところの位相変調信号の周波数変調分に対応した値であ
る。第１５図ではΔＦを無視して近似的にとして形成する。

同図において速度カウンタ回路１２０から信号ａあるい
は信号ｂの半周期（ΔＴ）ごとに与えられる速度値αは
絶対値化回路１２２でα′とされBCD(Binary Coded Dec
imal)コードの信号としてゲート２０６に与えられる。
一方第３の基準クロック信号φ_３と信号ｂが1000カウン
タ２０５に入力されており同カウンタ２０５からはＢＣ
Ｄコードでその計数値がゲート２０６に与えられてい
る。

ゲート２０６からはなる周波数のパルス列が出力される。1000カウンタ２
０５の代りに1024カウンタを用いてもよい、この場合は
１２段のバイナリカウンタのみで構成できる。

以上説明した第２図，第７図の構成の変形例としては次
のものがある。

(イ) 第７図の位置カウンタ回路１１８Ａへの入力信号
ＵＰ１Ａ，ＵＰ２Ａ，ＤＯＷＮ１Ａ，ＤＯＷＮ２Ａのう
ちＵＰ１Ａ，ＤＯＷＮ１Ａを入力させない構成とするも
のである。この場合はロータの回転中はレゾルバ半周期
の時間遅れを有するレゾルバのロータ回転位置が検出さ
れるがロータ停止中は時間遅れはない。

(ロ) 第７図の追従補正パルス信号出力回路１１７Ａの
構成を修正して信号ａ，ｂの立上り時の位相差のみを信
号ＵＰ１Ａ，ＤＯＷＮ１Ａとして出力するよう構成す
る。一般に、レゾルバ出力波形のデューティは１：１と
はならないためレゾルバが停止中でもＵＰ１Ａ，ＤＯＷ
Ｎ１Ａが交互に出力され、位置カウンタ１１８Ａの内容
が＋，−をくり返す。しかし本構成ではデューティの値
に関係なくＵＰ１Ａ，ＤＯＷＮ１Ａが出力されないので
停止中位置カウンタの内容が＋，−をくり返すことはな
い。

(ハ) (ロ)の構成により位置カウンタ１１８Ａへの入力信
号ＵＰ１Ａ，ＤＯＷＮ１Ａを除く信号ＵＰ２Ａ，ＤＯＷ
Ｎ２Ａのみとする構成である。この場合はレゾルバ１周
期の時間遅れを有するレゾルバのロータ回転位置が検出
されるが停止中には時間遅れはない。

以上本発明の実施例を説明したが本発明の技術思想は実
施例として挙げた上述の構成回路に限られるものでなく
本発明の精神からいつ脱しない範囲で広く解釈されるべ
きである。例えば「位置」なる概念は本実施例ではロー
タの回転角θに対応して用いられているが、ロータに結
合された工作機械等の所定の軸方向の位置としてもよ
い。又機械的な対象に限らず位相変調信号ｓｉｎ（ωｔ
＋θ（ｔ））におけるθ（ｔ）に対応する、物理量の大
きさを「位置」としても差支えない。

＜発明の効果＞以上説明したように、本発明によれば、第７図に示すよ
うに位置カウンタ（１１８Ａ）に対し、速度変化時と定
速状態とにそれぞれ対応して計数信号ＵＰ１Ａ，ＵＰ２
Ａ（又はＤＯＷＮ１Ａ，ＤＯＷＮ２Ａ）を与える第１補
正部、第２補正部を備え第２補正部からは次の波形の半
サイクル中での速度を１つ前の半サイクルでの速度と同
じと見なして予測速度パルス信号を次の半サイクル中
にほゞ均等に位置カウンタ１１８Ａへ与えるようにした
ので位相変調方式であるにもかゝわらずあたかもパルス
エンコーダ等による検出方式と同程度の精度で位置等を
検出することができる。

本発明はレゾルバに限らず位相変調方式すべてに適用可
能である。とくにレゾルバを検出器として用いることに
よるメリットは大きく、例えばパルスエンコーダの場合
はコスト、ＩＣ駆動用に5Vo1tの配線とかＩＣ等の回路
を内部に備えつけなければならずさらに、分解能が低い
がレゾルバでは極数を増すだけで容易に高い分解能を得
られる。

本発明によりこれまでレゾルバ等を用いて位置信号を検
出する方式に固有な位置検出対象の速度に対する制約
と、任意の読み込み時点で正しい位置をとり出せないと
いった問題点がディジィタル技術を介して解決され従っ
て本発明による装置を工作機械等の正確さをもって、ロ
ボット等の高速運動体用の位置検出に利用することが可
能となった。

【図面の簡単な説明】

第１図(A)は、従来のレゾルバによる位置検出方式を示
すブロック図、第１図(B)は同図(A)中の主な信号波形
図、第２図は本発明の関連技術による第１の位置検出装
置の構成を示すブロック図、第３図は第２図に示す基準
クロック信号φ_１，φ_２，φ_３のクロック信号ＣＬＫと
の関係を示す波形図及び論理式、第４図は第２図におい
てレゾルバのロータが停止しているときの主な信号波形
図、第５図は第２図において、レゾルバのロータが反時
計方向に定速回転している状態での主な信号波形図、第
６図は第２図においてレゾルバのロータが時計方向に定
速回転している状態での主な信号、第７図は本発明によ
る位置検出装置の構成を示すブロック図、第８図は第７
図において、レゾルバのロータの回転が停止している状
態における主な信号波形図、第９図は第７図において、
レゾルバのロータが反時計方向に定速回転している状態
での主な信号波形図、第１０図は第７図において、レゾ
ルバのロータが時計方向に定速回転している状態での主
な信号波形図、第１１図は第７図で用いられる基準クロ
ック信号の波形図と絶対値化回路の入出力特性の一例を
示すグラフ、第１２図は第７図においてレゾルバのロー
タを反時計方向に加速している状態での主な信号波形
図、第１３図は第７図においてレゾルバのロータを時計
方向に加速している状態での主な信号波形図、第１４図
は第７図において、レゾルバのロータを停止から時計方
向に加速させる場合のさらに詳細で具体的な説明図、第
１５図は予測速度パルス信号出力回路の構成ブロック図
である。１００……基準クロック信号発生部１１０……レゾルバ、１１０Ｂ……ロータ、１１１……フィルタ回路、１１２……波形整形回路、１１３，１１３Ａ……追加補正ゲート、１１４，１１４Ａ……停止補正ゲート、１１５，１１５Ａ……追従カウンタ、１１６，１１６Ａ……比較回路、１１７，１１７Ａ……追従補正パルス信号出力回路、１２０……速度カウンタ回路、１２２……絶対値化回路、１２４……予測速度パルス信号出力回路、１２６……予測補正パルス信号出力回路、１２８，１３０……ＯＲ回路、１１８，１１８Ａ……位置カウンタ回路、１１９，１１９Ａ……計算機、１４０……計測回路、２０１……第１の補正部、２０２……第２の補正部、

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木公夫静岡県沼津市大岡2068の３東芝機械株式会社沼津事業所内 (56)参考文献特開昭57−190207（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】基準クロック信号から第１、第２、および
第３のクロック信号を発生するクロック発生回路（１０
０）と、前記第１のクロック信号をもとに位置検出に対応した機
械的ないしは電気的量の変化に応答して位相変調された
第１の信号（ａ）を発生する第１の手段（１１０，１１
１，１１２）と、前記第２および第３のクロック信号をもとに、前記第１
の信号の半周期又は１周期分前の位置検出に対応した第
２の信号（ｂ）を発生させる第２の手段（１１３Ａ，１
１４Ａ，１１５Ａ）と、前記第１の信号と第２の信号との位相を比較し、位相差
の存在している時間間隔に相当する追従補正用の第３の
信号（ＵＰ１Ａ，ＤＯＷＮ１Ａ）を発生する第３の手段
（１１６Ａ，１１７Ａ）と、前記第３の信号が発生している間、前記第３のクロック
信号を累積し、その累積値にもとづいて前記第１の信号
の周期に関連して定められた期間の経過する間、予測さ
れた位置変化量に対応する第４の信号（ＵＰ２Ａ，ＤＯ
ＷＮ２Ａ）をほぼ均等な時間間隔で発生する第４の手段
（２０２）と、前記第３および第４の信号を累積して位置基準信号を出
力する第５の手段とを備え、前記第３の信号および前記第４の信号は前記第２の手段
に入力され、前記第１の信号と前記第２の信号間の位相
ずれを減少させるように、前記第２の信号の位相を補正
するものであることを特徴とする位置検出装置。
【請求項２】特許請求の範囲第１項において、第１の手
段は第１の信号として矩形波信号を形成する波形整形手
段（１１２）を有することを特徴とする位置検出装置。
【請求項３】特許請求の範囲第１項において、前記第２
および第３のクロック信号が互いに９０゜異なる位相を
有するようにしたことを特徴とする位置検出装置。
【請求項４】特許請求の範囲第１項において、前記第１
の手段は基準クロック信号を分周する計数手段を含むこ
とを特徴とする位置検出装置。
【請求項５】特許請求の範囲第１項において、前記第２
の手段は、前記第３および前記第４の信号が入力される
補正ゲート手段（１１３Ａ，１１４Ａ）と、同ゲート手
段から与えられる信号を計数する追従計数手段（１１５
Ａ）とを備えたことを特徴とする位置検出装置。
【請求項６】特許請求の範囲第５項において、前記補正
ゲート手段が前記追従計数手段に対し、その出力信号の
位相を進めるよう計数せしめる第１の計数信号を与える
第１の補正ゲート手段（１１３Ａ）と、その出力信号の
位相を遅らせるよう計数せしめる第２の計数信号を与え
る第２の補正ゲート手段（１１４Ａ）とを有することを
特徴とする位置検出装置。
【請求項７】特許請求の範囲第１項において、前記第３
の手段は矩形波状の第１の信号（ａ）と第２の信号
（ｂ）を論理比較する比較手段（１１６Ａ）を有するこ
とを特徴とする位置検出装置。
【請求項８】特許請求の範囲第１項において、前記第４
の手段には前記第３の信号に応答して計数する速度計数
手段（１２０）と、該速度計数手段の累積値に応じて、
発生される予測された位置変化量に対応する第４の信号
の時間間隔を変化させる予測信号発生手段（１２４，１
２６）とを備えたことを特徴とする位置検出装置。
【請求項９】特許請求の範囲第８項において、前記速度
計数手段と前記予測信号発生手段の間に前記速度計数手
段の値を絶対値化して前記予測信号発生手段に与える絶
対値化手段を備えたことを特徴とする位置検出装置。
【請求項１０】特許請求の範囲第８項において、前記予
測信号発生手段は前記第２の信号（ｂ）に応答して初期
状態に戻るものであることを特徴とする位置検出装置。
【請求項１１】特許請求の範囲第８項において、前記予
測信号発生手段が前記第３のクロック信号が入力され前
記第２の信号によりリセットされる計数器（２０５）
と、同計数器の値と前記速度計数手段の値の絶対値とが
入力されるゲート回路（２０６）とを備えたことを特徴
とする位置検出装置。
【請求項１２】特許請求の範囲第１項において、前記第
５の手段が計数器（１１８Ａ）と前記計数器の値を読込
むための読込み手段を有することを特徴とする位置検出
装置。
【請求項１３】特許請求の範囲第１２項において、前記
読込み手段が一定のサンプリング周期で前記計数器の値
を読込む計算機（１１９Ａ）を含むようにしたことを特
徴とする位置検出装置。
【請求項１４】特許請求の範囲第１２項において、前記
読込み手段が、前記計数器の値を任意の時刻に発せられ
る計測指令信号に応答して読込む計測手段（１４０）を
備えたことを特徴とする位置検出装置。
【請求項１５】特許請求の範囲第１２項において、前記
第５の手段は計測指令に基づいて接触センサ（１４４）
からの信号を受け取った時点で前記計数器（１１８Ａ）
の値が転送されるレジスタ（１４１）を含む計測回路
（１４０）と、前記レジスタに記憶されている値を一定のサンプリング
周期で読込む計算機（１１９Ａ）とを備えたことを特徴
とする位置検出装置。
【請求項１６】特許請求の範囲第１項において、前記第
３の手段が第３の信号を発するとき前記第４の手段から
の第４の信号の発生を阻止するための阻止指令信号（ｅ
ｎ）を前記第３の手段から前記第４の手段に与えるよう
にしたことを特徴とする位置検出装置。
【請求項１７】特許請求の範囲第１２項において、前記
計数器（１１８Ａ）の計数範囲を前記第１の手段に設け
られた基準計数手段（１０１）の計数範囲より大きくし
たことを特徴とする位置検出装置。
【請求項１８】基準クロック信号から第１、第２、およ
び第３のクロック信号を発生するクロック発生回路（１
００）と、前記第１のクロック信号をもとに位置検出に対応した機
械的ないしは電気的量の変化に応答して位相変調された
第１の信号（ａ）を発生する第１の手段（１１０，１１
１，１１２）と、前記第２および第３のクロック信号をもとに、前記第１
の信号の半周期又は１周期分前の位置検出に対応した第
２の信号（ｂ）を発生させる第２の手段（１１３Ａ，１
１４Ａ，１１５Ａ）と、前記第１の信号と第２の信号との位相を比較し、位相差
の存在している時間間隔に相当する追従補正用の第３の
信号（ＵＰ１Ａ，ＤＯＷＮ１Ａ）を発生する第３の手段
（１１６Ａ，１１７Ａ）と、前記第３の信号が発生している間、前記第３のクロック
信号を累積し、その累積値に基づいて前記第１の信号の
周期に関連して定められた期間の経過する間、予測され
た位置変化量に対応する第４の信号（ＵＰ２Ａ，ＤＯＷ
Ｎ２Ａ）をほぼ均等な時間間隔で発生する第４の手段
（２０２）と、前記第４の信号を累積して位置基準信号を出力する第５
の手段とを備え、前記第４の信号は前記第２の手段に入力され、前記第１
の信号と前記第２の信号間の位相ずれを減少させるよう
に、前記第２の信号の位相を補正するものであることを
特徴とする位置検出装置。