JPH06177126A - Formation of multilayer thin film - Google Patents

Formation of multilayer thin film

Info

Publication number
JPH06177126A
JPH06177126A JP32213392A JP32213392A JPH06177126A JP H06177126 A JPH06177126 A JP H06177126A JP 32213392 A JP32213392 A JP 32213392A JP 32213392 A JP32213392 A JP 32213392A JP H06177126 A JPH06177126 A JP H06177126A
Authority
JP
Japan
Prior art keywords
film
forming
recess
thin film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32213392A
Other languages
Japanese (ja)
Inventor
Koichi Fukuda
航一 福田
Nobuhiko Sasaki
順彦 佐々木
Hirofumi Fukui
洋文 福井
Chisato Iwasaki
千里 岩崎
Yasuhiko Kasama
泰彦 笠間
Akira Abe
章 阿部
Kenichi Mimori
健一 三森
Makoto Sasaki
真 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP32213392A priority Critical patent/JPH06177126A/en
Publication of JPH06177126A publication Critical patent/JPH06177126A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate defective insulation or wiring by making a recess on the surface of a substrate made of a dielectric material and forming a conductive film therein. CONSTITUTION:A photomask having predetermined pattern is applied on a resist film 21 which is then exposed and developed using photolithographic technology thus forming a resist film 21a of predetermined pattern. The resist film 21a is subsequently removed to make a recess 22A in a dielectric film 22. A conductive film 23 is then formed in the recess 22A thus completing a multilayer thin film 25. This method allows easy formation of a multilayer thin film in which a conductor is formed on an insulating substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体の製造プロセス
等における薄膜積層体の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a thin film laminate in a semiconductor manufacturing process or the like.

【0002】[0002]

【従来の技術】半導体プロセスを始め、薄膜の積層技術
は多くの分野に活用され、各種の素子を形成する際には
必須の技術となっている。特に、半導体プロセス等にお
いて、その薄膜化、小型化に伴って前記薄膜積層技術の
進歩は目覚ましいものがある。
2. Description of the Related Art A thin film laminating technique including a semiconductor process is utilized in many fields and is an essential technique for forming various elements. In particular, in the semiconductor process and the like, the progress of the thin film laminating technique has been remarkable as the film is made thinner and smaller.

【0003】例えば図16は、薄膜トランジスタをスイ
ッチ素子に用いたアクティブマトリックス液晶表示装置
の等価回路の一構成例を示すものである。図16におい
て、多数の走査電極G1、G2、…、Gnと、多数の信
号電極線S1、S2、…、Smとがマトリックス状に配線
され、各走査電極線Gはそれぞれ走査回路Aに、各信号
電極線Sはそれぞれ信号供給回路Bに接続され、各線の
交差部分の近傍に薄膜トランジスタ(スイッチ素子)α
がもうけられ、この薄膜トランジスタαのドレインにコ
ンデンサとなる容量部18と液晶素子19とが接続され
て回路が構成されている。
For example, FIG. 16 shows a configuration example of an equivalent circuit of an active matrix liquid crystal display device using thin film transistors as switching elements. 16, a large number of scanning electrodes G1, G2, ..., and G n, a number of the signal electrode lines S1, S2, ..., and a S m are wired in a matrix, each scanning electrode line G are each scan circuits A , Each signal electrode line S is connected to a signal supply circuit B, and a thin film transistor (switch element) α is provided near the intersection of each line.
The liquid crystal element 19 is connected to the drain of the thin film transistor α to form a circuit.

【0004】図16に示す回路においては、走査電極G
1、G2、…、Gnを順次走査して1つの走査電極線G
上のすべての薄膜トランジスタαを一斉にオン状態と
し、この走査に同期させて信号供給回路Bから信号電極
線S1、S2、…、Smを介し、このオン状態の薄膜ト
ランジスタαに接続されている容量部18のうち、表示
するべき液晶素子19に対応した容量部18に信号電荷
を蓄積する。この蓄積された信号電荷は、薄膜トランジ
スタαがオフ状態になっている次の走査に至るまで、対
応する液晶素子19を励起し続けるので、液晶素子19
が制御信号により制御され、表示されたことになる。即
ち、このような駆動を行なうことで外部の駆動用の回路
A、Bからは時分割駆動していても、各液晶素子19は
スタティック駆動されていることになる。
In the circuit shown in FIG. 16, the scan electrode G
1, G2, ..., G n are sequentially scanned to form one scan electrode line G.
All the above thin film transistors α are simultaneously turned on, and in synchronization with this scanning, the capacitors connected to the thin film transistor α in the on state from the signal supply circuit B via the signal electrode lines S1, S2, ..., S m . The signal charge is stored in the capacitance portion 18 of the portion 18 corresponding to the liquid crystal element 19 to be displayed. The accumulated signal charges continue to excite the corresponding liquid crystal element 19 until the next scan in which the thin film transistor α is in the off state.
Is controlled and displayed by the control signal. That is, by performing such driving, each liquid crystal element 19 is statically driven even if the external driving circuits A and B are time-division driven.

【0005】図13は、図16に等価回路で示した従来
のアクティブマトリックス液晶表示装置において、走査
電極線Gと信号電極線Sなどの部分を基板上に備えたも
のの一構成例を示すものである。図13に示すアクティ
ブマトリックス表示装置において、ガラスなどの透明の
基板1上に、走査電極線Gと信号電極線Sとが互いの交
差部分に絶縁層4を介してマトリックス状に配線されて
いる。また、走査電極線Gと信号電極線Sとの交差部分
の近傍に薄膜トランジスタαが設けられている。
FIG. 13 shows an example of the structure of the conventional active matrix liquid crystal display device shown in the equivalent circuit of FIG. 16 in which parts such as the scanning electrode lines G and the signal electrode lines S are provided on the substrate. is there. In the active matrix display device shown in FIG. 13, the scanning electrode lines G and the signal electrode lines S are arranged in a matrix on the transparent substrate 1 made of glass or the like at the intersections of the scanning electrode lines G and the signal electrode lines S with the insulating layer 4 interposed therebetween. Further, a thin film transistor α is provided near the intersection of the scanning electrode line G and the signal electrode line S.

【0006】図13に示す薄膜トランジスタαは最も一
般的な構成のものであり、走査電極Gから引出して設け
たゲート電極2上に、絶縁層4を設け、この絶縁層4上
にアモルファスシリコン(a−Si)からなる半導体層
7を設け、更にこの半導体層7上にアルミニウムなどか
らなるソース電極9aとドレイン電極9bとを互いに対
向させて構成されている。なお、半導体層7の最上層は
イオンをドープしたアモルファスシリコンなどの半導体
層6にされていて、図13に示す薄膜トランジスタαは
一般にチャネルエッチ型と称されている構造である。
The thin film transistor α shown in FIG. 13 has the most general structure. An insulating layer 4 is provided on the gate electrode 2 which is provided so as to extend from the scanning electrode G, and an amorphous silicon (a) is formed on the insulating layer 4. A semiconductor layer 7 made of —Si) is provided, and a source electrode 9a and a drain electrode 9b made of aluminum or the like are provided on the semiconductor layer 7 so as to face each other. The uppermost layer of the semiconductor layer 7 is a semiconductor layer 6 such as ion-doped amorphous silicon, and the thin film transistor α shown in FIG. 13 has a structure generally called a channel etch type.

【0007】また、前記ドレイン電極9bは、絶縁層4
にあけられたコンタクトホール8Bを介して基板1上に
形成された画素電極3に接続されるとともに、前記ソー
ス電極9aは、信号電極線Sに接続されている。また、
相互に対向したソース電極9aとドレイン電極9aとの
間の下方側の半導体層7によりチャネル部βが形成され
いる。そして、前記絶縁層4とソース電極9aとドレイ
ン電極9bなどを覆ってこれらの上にパシベーション層
100が設けられ、このパシベーション層100上に配
向膜101が形成され、この配向膜101の上方に配向
膜102を備えた透明の基板103が設けられ、更に配
向膜101、102の間に液晶104が封入されてアク
ティブマトリックス液晶表示装置が構成されていて、前
記画素電極3が前記液晶104の分子に電界を印加する
と液晶分子の配向制御ができるようになっている。な
お、図13において符号105で示すものは、基板10
3の底面側に貼着されたブラックマスクである。
The drain electrode 9b is formed of the insulating layer 4
The source electrode 9a is connected to the pixel electrode 3 formed on the substrate 1 through a contact hole 8B formed in the substrate 1, and the source electrode 9a is connected to the signal electrode line S. Also,
A channel portion β is formed by the lower semiconductor layer 7 between the source electrode 9a and the drain electrode 9a which face each other. Then, a passivation layer 100 is provided on the insulating layer 4, the source electrode 9a, the drain electrode 9b, etc., and an alignment film 101 is formed on the passivation layer 100. A transparent substrate 103 having a film 102 is provided, and a liquid crystal 104 is further enclosed between the alignment films 101 and 102 to form an active matrix liquid crystal display device, and the pixel electrode 3 is a molecule of the liquid crystal 104. When an electric field is applied, the alignment of liquid crystal molecules can be controlled. In FIG. 13, the reference numeral 105 indicates the substrate 10.
3 is a black mask attached to the bottom surface side of 3.

【0008】そして、上記構成からなるアクティブマト
リックス液晶表示装置における薄膜トランジスタα部分
の要部拡大図を図14に示すが、前記薄膜トランジスタ
αを製造するには、まず、図15(a)に示すように、
低融点ガラス等の絶縁体からなる基板1上に、P(リ
ン)やB(ホウ素)をドープした多結晶シリコンあるい
はCr、Mo、Ti等の低抵抗金属からなるゲート電極
2を形成する。次に、この上に図15(b)に示すよう
に、インジウム、スズ酸化物からなる透明導電膜(以
下、ITO膜と略称する)3aを形成する。この後、こ
のITO膜3aをフォトリソグラフィー技術を用いて、
図15(c)に示す形状に成形して画素電極3(下部電
極)を形成する。この際、エッチャントには、通常塩酸
硝酸混合系のものが用いられる。
FIG. 14 is an enlarged view of a main part of the thin film transistor α portion in the active matrix liquid crystal display device having the above structure. To manufacture the thin film transistor α, first, as shown in FIG. ,
A gate electrode 2 made of P (phosphorus) or B (boron) -doped polycrystalline silicon or a low resistance metal such as Cr, Mo, or Ti is formed on a substrate 1 made of an insulator such as low melting point glass. Next, as shown in FIG. 15B, a transparent conductive film (hereinafter abbreviated as ITO film) 3a made of indium and tin oxide is formed thereon. After that, the ITO film 3a is formed by photolithography.
The pixel electrode 3 (lower electrode) is formed by molding into the shape shown in FIG. At this time, as the etchant, a mixture of hydrochloric acid and nitric acid is usually used.

【0009】そして、この上に、図15(d)に示すよ
うに絶縁膜4を形成する。この絶縁膜4は、ゲート電極
2上にSiO2(酸化珪素)、Si34(窒化珪素)等
を被膜することにより形成される。次に、この絶縁膜4
の上には、薄膜トランジスタαの半導体層7を構成する
a−Si層5と、n+a−Si層6とを形成する。そし
て、この表面にレジストを塗布し、これを感光・現像し
た後、前記a−Si層5とn+a−Si層6をエッチン
グ処理して、図15(f)に示すように半導体層7を形
成する。
Then, an insulating film 4 is formed thereon as shown in FIG. 15 (d). The insulating film 4 is formed by coating the gate electrode 2 with SiO 2 (silicon oxide), Si 3 N 4 (silicon nitride), or the like. Next, this insulating film 4
An a-Si layer 5 and an n + a-Si layer 6 which form the semiconductor layer 7 of the thin film transistor α are formed on the above. Then, a resist is applied to this surface, and after this is exposed to light and developed, the a-Si layer 5 and the n + a-Si layer 6 are subjected to an etching treatment to form a semiconductor layer 7 as shown in FIG. To form.

【0010】この後、前記画素電極3上部の絶縁膜4に
図15(f)に示すような、20μm角程度の大きさで
画素電極3に達する深さ約数千Å程度のコンタクトホー
ル8を形成する。そして、このコンタクトホール8の内
部にAl等からなる導通材8Bを充填するために、図1
5(g)に示すように、スパッタ等で導通材8Bを成膜
した後、エッチング処理により不要部分を除去して、図
15(h)に示すような形状とする。次に、図15
(i)に示すように、これらの上にAl(アルミニウ
ム)やCr(クロム)のような抵抗値の小さい金属材料
からなる導電体膜9を被膜する。そして、この導電体膜
9をフォトリソグラフィー技術を用いて、パターニング
してソース電極9a、ドレイン電極9bを形成する。こ
の後、ソース電極9a、ドレイン電極9bをマスクとし
てn+a−Si層6をエッチング加工し、チャンネル部
βを形成する。よって、このドレイン電極9bは、前記
コンタクトホール8内部に充填されたコンタクト材料8
Bを介して、前記画素電極3に接続された構造となって
いる。
Thereafter, a contact hole 8 having a size of about 20 μm square and a depth of about several thousand Å reaching the pixel electrode 3 is formed in the insulating film 4 on the pixel electrode 3 as shown in FIG. Form. Then, in order to fill the inside of the contact hole 8 with the conductive material 8B made of Al or the like, as shown in FIG.
As shown in FIG. 5 (g), after forming the conductive material 8B by sputtering or the like, an unnecessary portion is removed by etching to obtain a shape as shown in FIG. 15 (h). Next, FIG.
As shown in (i), a conductor film 9 made of a metal material having a small resistance value such as Al (aluminum) or Cr (chrome) is coated thereon. Then, the conductor film 9 is patterned by using a photolithography technique to form a source electrode 9a and a drain electrode 9b. Then, the n + a-Si layer 6 is etched using the source electrode 9a and the drain electrode 9b as a mask to form a channel portion β. Therefore, the drain electrode 9b is formed by the contact material 8 filled inside the contact hole 8.
The structure is such that it is connected to the pixel electrode 3 via B.

【0011】[0011]

【発明が解決しようとする課題】従って、上記のような
方法によって製造された薄膜トランジスタは、前記基板
1の上面とゲート電極2を覆うように絶縁層4が形成さ
れ、よって、ゲート電極2の上に積層された絶縁層4
は、前記ゲート電極2の凸部の形状に沿って積層される
こととなる。よって、図15に示すような工程によって
形成された、前記凸部状のゲート電極2表面に一定の膜
厚を有する絶縁層4を形成することは難しく、特に図1
7に示すように前記ゲート電極2のコーナー4a、4b
等において、この上に積層される前記絶縁層4が極めて
薄くなってしまったり、図18に示すように、全く形成
されず(断切れ現象)、ゲート電極2とソース電極9a
との間で、絶縁不良が発生したり、前記ソース電極9a
の断線を生じるといった問題を有していた。
Therefore, in the thin film transistor manufactured by the above method, the insulating layer 4 is formed so as to cover the upper surface of the substrate 1 and the gate electrode 2, and thus the upper surface of the gate electrode 2 is covered. Insulating layer 4 laminated on
Will be laminated along the shape of the convex portion of the gate electrode 2. Therefore, it is difficult to form the insulating layer 4 having a constant film thickness on the surface of the convex-shaped gate electrode 2 formed by the process shown in FIG.
As shown in FIG. 7, the corners 4a and 4b of the gate electrode 2 are
Etc., the insulating layer 4 laminated thereon becomes extremely thin, or is not formed at all (disconnection phenomenon) as shown in FIG. 18, and the gate electrode 2 and the source electrode 9a are not formed.
Between the source electrode 9a and the source electrode 9a.
Had a problem of causing a disconnection.

【0012】そこで、従来上記のような問題を回避する
ために、特開平1−170048に図12に示すような
前記基板10にゲート電極12が埋め込まれている構成
の液晶基板が開示されている。図12に示すような構成
からなる液晶基板においては、前記ゲート電極12が基
板10に埋め込まれている構成のために、この表面に積
層される積層膜は、所望の一定膜厚で成膜することがで
き、前記従来のようにゲート電極が基板に突出形成され
ているために生じるゲート電極表面上の積層膜の成膜不
良を確実に防止でき、前記成膜不良のために生じる絶縁
不良や、配線不良等を回避することができる。
Therefore, in order to avoid the above problems, a liquid crystal substrate having a structure in which a gate electrode 12 is embedded in the substrate 10 as shown in FIG. 12 is disclosed in JP-A-1-170048. . In the liquid crystal substrate having the structure shown in FIG. 12, since the gate electrode 12 is embedded in the substrate 10, the laminated film laminated on this surface is formed to have a desired constant film thickness. It is possible to reliably prevent film formation failure of the laminated film on the surface of the gate electrode, which is caused by the gate electrode protrudingly formed on the substrate as in the conventional case, and to prevent insulation failure caused by the film formation failure. It is possible to avoid wiring defects and the like.

【0013】一方、本発明者は、前記断切れ現象や絶縁
不良の問題を回避するべく、鋭意研究を重ねた結果、こ
れらの問題を回避できる薄膜積層体の新規な製造方法を
発明するに至った。よって、本発明は上記事情に鑑みて
なされたもので、絶縁膜に導電膜が埋め込まれている薄
膜積層体の形成方法を提供し、前記基板及び導電膜上に
形成される各積層膜が一定の膜厚で形成可能で、歩留ま
りの良い薄膜積層体の形成方法の提供を目的とするもの
である。そしてさらに、こうした薄膜積層体を前記図1
6で示した液晶基板等の半導体装置に適用した場合に
は、前記薄膜積層体上に形成される絶縁膜、能動層、及
び導電膜を均一な膜厚で形成可能で、絶縁不良及び配線
不良等の発生を防止し、かつ前記半導体装置の製造コス
トの低減を図ることができる前記薄膜積層体の容易な形
成方法の提供を目的とするものである。
On the other hand, the present inventor has conducted intensive studies to avoid the problems of the disconnection phenomenon and the insulation failure, and as a result, has invented a new method for producing a thin film laminate capable of avoiding these problems. It was Therefore, the present invention has been made in view of the above circumstances, and provides a method for forming a thin film laminate in which a conductive film is embedded in an insulating film, wherein each laminated film formed on the substrate and the conductive film is uniform. It is an object of the present invention to provide a method for forming a thin film laminated body which can be formed with a desired film thickness and has a high yield. In addition, such a thin film laminate is shown in FIG.
When applied to a semiconductor device such as a liquid crystal substrate shown in 6, it is possible to form an insulating film, an active layer, and a conductive film having a uniform film thickness on the thin film laminate, resulting in insulation failure and wiring failure. It is an object of the present invention to provide a method for easily forming the above-mentioned thin film laminate, which can prevent the occurrence of the above problems and can reduce the manufacturing cost of the semiconductor device.

【0014】[0014]

【課題を解決するための手段】請求項1に記載の薄膜積
層体の形成方法は、上記課題を解決するために、少なく
とも表面が絶縁性である基板の表面に所定パターンのレ
ジスト膜を形成し、前記レジスト膜上を含むあるいは含
まない前記基板の表面に絶縁膜を成膜した後、前記レジ
スト膜を除去することにより、前記絶縁膜に凹部を形成
し、前記凹部に導電膜を形成することを特徴とするもの
である。
In order to solve the above-mentioned problems, in the method for forming a thin film laminate according to claim 1, a resist film having a predetermined pattern is formed on at least the surface of an insulating substrate. Forming a recess in the insulating film by forming an insulating film on the surface of the substrate including or not on the resist film and then removing the resist film, and forming a conductive film in the recess. It is characterized by.

【0015】請求項2に記載の薄膜積層体の形成方法
は、上記課題を解決するために、少なくとも表面が絶縁
性である基板の表面に無電解メッキのための活性化処理
を施し活性化処理面を形成した後、前記活性化処理面上
に所定のパターンのレジスト膜を形成し、次いで、この
レジスト膜上を含むあるいは含まない前記基板の表面に
絶縁膜を形成して、前記レジスト膜を除去することによ
り、前記絶縁膜にその底部が前記活性化処理面となる凹
部を形成して、この凹部にのみ無電解メッキ処理によっ
て選択的に導電膜を形成することを特徴とするものであ
る。
In order to solve the above-mentioned problems, in the method for forming a thin film laminate according to a second aspect of the present invention, at least the surface of an insulating substrate is subjected to an activation treatment for electroless plating and an activation treatment. After forming the surface, a resist film having a predetermined pattern is formed on the activation-treated surface, and then an insulating film is formed on the surface of the substrate including or not on the resist film to form the resist film. By removing the insulating film, a recess whose bottom portion becomes the activation surface is formed, and a conductive film is selectively formed only in this recess by electroless plating. .

【0016】請求項3に記載の薄膜積層体の形成方法
は、上記課題を解決するために、少なくとも表面が絶縁
性である基板の表面に第一の導電膜を形成し、前記第一
の導電膜上に所定のパターンのレジスト膜を形成し、次
いで、前記レジスト膜をマスクとして適宜前記第一の導
電膜を除去し、このレジスト膜上を含むあるいは含まな
い前記基板の表面に前記第一の導電膜より厚い膜厚で絶
縁膜を成膜した後、前記レジスト膜を除去して、前記絶
縁膜にその底部が前記第一の導電膜となる凹部を形成し
て、前記凹部の前記第一の導電膜上にのみ選択的に第二
の導電膜を形成することを特徴とするものである。
In order to solve the above-mentioned problems, the method for forming a thin film laminate according to a third aspect of the present invention forms a first conductive film on the surface of a substrate having at least an insulating surface, and forms the first conductive film. A resist film having a predetermined pattern is formed on the film, then the first conductive film is appropriately removed using the resist film as a mask, and the first film is formed on the surface of the substrate including or not on the resist film. After forming an insulating film with a thickness thicker than that of the conductive film, the resist film is removed, and a recess whose bottom portion is the first conductive film is formed in the insulating film. It is characterized in that the second conductive film is selectively formed only on the conductive film.

【0017】請求項4に記載の薄膜積層体の形成方法
は、上記課題を解決するために、基板の表面に絶縁膜を
成膜し、前記絶縁膜上に所定のパターンのレジスト膜を
形成し、前記レジスト膜をマスクとして前記絶縁膜にそ
の底部が前記基板となる凹部を形成し、前記凹部及び前
記レジスト膜上に第一の導電膜を形成し、前記レジスト
膜を除去することにより前記レジスト膜の上部に形成さ
れた第一の導電膜を除去し、前記凹部に形成された前記
第一の導電膜上に、選択的に第二の導電膜を形成するこ
とを特徴とするものである。
According to a fourth aspect of the present invention, in order to solve the above-mentioned problems, an insulating film is formed on a surface of a substrate, and a resist film having a predetermined pattern is formed on the insulating film. The resist film is used as a mask to form a recess in the insulating film whose bottom is the substrate, a first conductive film is formed on the recess and the resist film, and the resist film is removed to form the resist. The first conductive film formed on the film is removed, and the second conductive film is selectively formed on the first conductive film formed in the recess. .

【0018】[0018]

【作用】本発明は、上記プロセスにより少なくとも表面
が絶縁性である基板の表面に設けられた絶縁膜に凹部を
設け、前記凹部に導電膜を形成することにより薄膜積層
体を容易に形成することができる。そして、この薄膜積
層体上に積層膜を形成する際には、均一な膜厚で形成可
能で、かつ前記薄膜積層体上に積層膜を形成することに
より構成される薄膜構成体の歩留まりは、非常に良好で
ある。よって、上記構成からなる薄膜積層体を薄膜トラ
ンジスタ等に適用した場合には、前記薄膜積層体上に形
成される絶縁膜及び導電膜を均一な膜厚で形成可能で、
前記導電膜間の電気的絶縁性は良好で、絶縁不良及び配
線不良等の発生を防止し、前記薄膜トランジスタの歩留
まりの向上に寄与することができるものである。
According to the present invention, a thin film laminate can be easily formed by providing a recess in an insulating film provided on the surface of a substrate having at least an insulating surface by the above process and forming a conductive film in the recess. You can And when forming a laminated film on this thin film laminated body, it is possible to form with a uniform film thickness, and the yield of the thin film constituting body formed by forming the laminated film on the thin film laminated body, Very good. Therefore, when the thin film laminate having the above structure is applied to a thin film transistor or the like, the insulating film and the conductive film formed on the thin film laminate can be formed with a uniform film thickness,
The electric insulation between the conductive films is good, and it is possible to prevent the occurrence of insulation failure, wiring failure, etc., and contribute to the improvement of the yield of the thin film transistor.

【0019】[0019]

【実施例】そこで、以下に本発明の薄膜積層体の形成方
法における実施例について、図面を参照しつつ説明す
る。 (実施例1)図1は、本実施例1の薄膜積層体25の形
成工程を示す図である。まず、図1(a)に示すよう
に、表面が絶縁性である基板20表面にレジスト膜21
を形成する。そして、フォトリソグラフィー技術によっ
て前記レジスト膜21上に所定形状を切り欠いたフォト
マスクを被せ、これを露光した後、現像することによ
り、図1(b)に示すような所定形状のレジスト膜21
aを形成する。次いで、図1(c)に示すように、前記
絶縁基板20上に絶縁膜22を形成する。
EXAMPLES Examples of the method for forming a thin film laminate of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a diagram showing a process of forming a thin film laminate 25 of the present embodiment 1. First, as shown in FIG. 1A, a resist film 21 is formed on the surface of a substrate 20 having an insulating surface.
To form. Then, the resist film 21 having a predetermined shape is covered by a photolithography technique by a photolithography technique, and the resist film 21 having a predetermined shape as shown in FIG.
a is formed. Next, as shown in FIG. 1C, an insulating film 22 is formed on the insulating substrate 20.

【0020】その後、前記レジスト膜21aを除去する
ことにより、図1(d)に示すように前記絶縁膜22に
凹部22Aを形成する。そして、前記凹部22Aに導電
膜23を形成することにより、図1(e)に示すような
実施例1の薄膜積層体25を完成する。
After that, the resist film 21a is removed to form a recess 22A in the insulating film 22 as shown in FIG. 1 (d). Then, by forming the conductive film 23 in the recess 22A, the thin film stack 25 of Example 1 as shown in FIG. 1E is completed.

【0021】そこで、上述した実施例1の薄膜積層体2
5の形成方法によって製造された薄膜積層体の製造例1
の形成方法について図2を参照しつつ説明する。 (製造例1)まず、図2(a)に示すように、ガラス基
板26の表面上に膜厚1μmのポリメタクリル酸メチル
(以下PMMAと略称す。)からなるレジスト膜27
(OFPR800:東京応化製)を塗布した。次いで、
前記レジスト膜27を所定のパターンに形成するため
に、フォトリソグラフィー技術を用いて前記レジスト膜
27上に所定形状を切り欠いたフォトマスクを被せ、こ
れを露光した後、現像することにより図2(b)に示す
ような所定形状のレジスト膜27aを形成した。そして
さらに、前記ガラス基板26及びレジスト膜27a上に
シリコンテトラエトキシド(Si(OC254)、酢
酸そしてH2O及びHClからなる塗布液をスピンコー
トにより被膜形成しSOG(Spin−on−Glas
s)膜28を図2(c)に示すように形成した後、50
0℃で熱処理した。
Therefore, the thin film laminated body 2 of the first embodiment described above.
Manufacturing Example 1 of Thin Film Laminate Produced by Forming Method 5
A method of forming the above will be described with reference to FIG. (Manufacturing Example 1) First, as shown in FIG. 2A, a resist film 27 made of polymethylmethacrylate (hereinafter referred to as PMMA) having a film thickness of 1 μm is formed on the surface of a glass substrate 26.
(OFPR800: manufactured by Tokyo Ohka Co., Ltd.) was applied. Then
In order to form the resist film 27 into a predetermined pattern, a photomask having a predetermined shape is cut on the resist film 27 using a photolithography technique, and the resist film 27 is exposed and then developed, as shown in FIG. A resist film 27a having a predetermined shape as shown in b) was formed. Further, a coating solution comprising silicon tetraethoxide (Si (OC 2 H 5 ) 4 ), acetic acid, H 2 O and HCl is spin-coated on the glass substrate 26 and the resist film 27 a to form a SOG (Spin- on-Glas
s) After forming the film 28 as shown in FIG.
Heat treatment was performed at 0 ° C.

【0022】次いで、前記レジスト膜27aをH2SO4
とH22を1:4で混合した処理液によって除去するこ
とによって、前記レジスト膜27a上に形成されていた
前記SOG膜28をリフトオフし、図2(d)に示すよ
うに前記ガラス基板表面に形成されたSOG膜28に凹
部28Aを形成した。その後、この上にメッキを行なう
ために活性化処理液(TMPセンシタイザーとTMPア
クチベーター:奥野製薬製)によって図2(e)に示す
ような表面処理を施し、前記凹部28Aの底面に露出し
たガラス基板28A及び前述したように熱処理加工され
たSOG膜に活性化処理面29を形成した。次いで、図
2(f)に示すように、前記活性化処理面29上に無電
解メッキによってNi−P膜30(TMP化学ニッケ
ル:奥野製薬製)を形成し、前記凹部28A以外に形成
されたNi−P膜30を研磨により除去して、前記凹部
28Aにのみ前記Ni−P膜からなる導電膜30を形成
して図2(g)に示すような製造例1の薄膜積層体31
を完成した。
Then, the resist film 27a is covered with H 2 SO 4
And H 2 O 2 are mixed at a ratio of 1: 4 to remove the SOG film 28 formed on the resist film 27a by lift-off. As shown in FIG. A recess 28A was formed in the SOG film 28 formed on the surface. After that, in order to perform plating on this, a surface treatment as shown in FIG. 2 (e) was applied by an activation treatment liquid (TMP sensitizer and TMP activator: manufactured by Okuno Seiyaku Co., Ltd.), and exposed on the bottom surface of the recess 28A. The activation treatment surface 29 was formed on the glass substrate 28A and the SOG film which was heat-treated as described above. Next, as shown in FIG. 2F, a Ni-P film 30 (TMP chemical nickel: manufactured by Okuno Seiyaku Co., Ltd.) was formed on the activation-treated surface 29 by electroless plating, and was formed in a portion other than the recess 28A. The Ni-P film 30 is removed by polishing, the conductive film 30 made of the Ni-P film is formed only in the recess 28A, and the thin film laminate 31 of Production Example 1 as shown in FIG.
Was completed.

【0023】さらに、上記製造例1においてはレジスト
膜27a上の絶縁膜を熱処理SOG法により形成した
が、このSOG法に代えてLPD(Liquid Phase Depos
ition)法により、前記絶縁膜を形成した場合の薄膜積
層体の形成方法を製造例2として、図3を参照しつつ以
下に説明する。 (製造例2)まず、3(a)に示すように、ガラス基板
26の表面上に膜厚1μmのPMMAからなるレジスト
膜27(OFPR800:東京応化製)を塗布した。次
いで、前記レジスト膜27を所定のパターンに形成する
ために、フォトリソグラフィー技術を用いて前記レジス
ト膜27上に所定形状を切り欠いたフォトマスクを被
せ、これを露光した後、現像することにより図3(b)
に示すような所定形状のレジスト膜27aを形成した。
そしてさらに、前記ガラス基板26上にLPD(Liquid
Phase Deposition)法により、SiO2膜68を図3
(c)に示すように形成した。
Further, in the first manufacturing example, the insulating film on the resist film 27a is formed by the heat treatment SOG method, but instead of this SOG method, LPD (Liquid Phase Deposal) is used.
ition) method, a method of forming a thin film laminate when the insulating film is formed will be described below as Manufacturing Example 2 with reference to FIG. (Production Example 2) First, as shown in 3 (a), a resist film 27 (OFPR800: manufactured by Tokyo Ohka Co., Ltd.) made of PMMA and having a film thickness of 1 μm was applied on the surface of the glass substrate 26. Next, in order to form the resist film 27 in a predetermined pattern, a photomask having a predetermined shape is cut over the resist film 27 by using a photolithography technique, and the resist film 27 is exposed and then developed. 3 (b)
A resist film 27a having a predetermined shape as shown in FIG.
Further, on the glass substrate 26, LPD (Liquid
The SiO 2 film 68 is formed by the phase deposition method as shown in FIG.
It was formed as shown in (c).

【0024】LPD法によるSiO2膜68の形成は、
常法により次のように実施した。液循環水槽に47%フ
ッ化水素酸水溶液を入れ、飽和溶解度以上のSiO2
末を加え攪拌しながら24時間循環放置した。その後、
前記ガラス基板26を、この液循環水槽に浸漬し、反応
開始剤としてアルミニウム粒子を加え、ガラス基板26
上のみにSiO2を成長させた。堆積速度はガラス基板
26上では毎分約1Åであったが、レジスト膜27a上
には全く堆積せず、光学顕微鏡観察によると、欠陥の無
い良質な膜ができた。
The SiO 2 film 68 is formed by the LPD method.
It was carried out in the usual way as follows. A 47% hydrofluoric acid aqueous solution was put into a liquid circulating water tank, SiO 2 powder having a saturated solubility or higher was added, and the mixture was left to circulate for 24 hours while stirring. afterwards,
The glass substrate 26 is immersed in this liquid circulating water tank, aluminum particles are added as a reaction initiator,
SiO 2 was grown only on top. The deposition rate was about 1 Å / min on the glass substrate 26, but it was not deposited on the resist film 27a at all, and an optical microscope observation showed that a good quality film without defects was formed.

【0025】次いで、前記レジスト膜27aをH2SO4
とH2Oを1:4で混合した処理液によって除去するこ
とによって、図3(d)に示すように前記ガラス基板表
面に形成されたSiO2膜68に凹部68Aを形成し
た。その後、この上にメッキを行なうために活性化処理
液(TMPセンシタイザーとTMPアクチベーター:奥
野製薬製)によって、図3(e)に示すような表面処理
を施し、前記凹部68Aの底面に露出したガラス基板及
びSiO2膜68に、活性化処理面29を形成した。
次いで、図3(f)に示すように、前記活性化処理面2
9上に無電解メッキによってNi−P膜30(TMP化
学ニッケル:奥野製薬製)を形成し、前記凹部68A以
外に形成されたNi−P膜30を研磨により除去して、
前記凹部68Aにのみ前記Ni−P膜からなる導電膜3
0を形成して、図3(g)に示すように製造例2の薄膜
積層体69を完成した。
Then, the resist film 27a is covered with H 2 SO 4
By removing the H 2 O and H 2 O with a treatment liquid mixed at a ratio of 1: 4, a recess 68 A was formed in the SiO 2 film 68 formed on the surface of the glass substrate as shown in FIG. 3D. After that, an activation treatment liquid (TMP sensitizer and TMP activator: manufactured by Okuno Seiyaku Co., Ltd.) is used to perform a surface treatment as shown in FIG. 3 (e), and exposed on the bottom surface of the recess 68A. The activation-treated surface 29 was formed on the glass substrate and the SiO 2 film 68.
Then, as shown in FIG. 3F, the activation surface 2
Ni-P film 30 (TMP chemical nickel: manufactured by Okuno Seiyaku Co., Ltd.) is formed on 9 by electroless plating, and Ni-P film 30 formed in other than the recess 68A is removed by polishing,
Conductive film 3 made of the Ni-P film only in the recess 68A
0 was formed to complete the thin film laminate 69 of Production Example 2 as shown in FIG.

【0026】さらに、実施例2の薄膜積層体の形成方法
について、図4を参照しつつ説明する。 (実施例2)まず、図4(a)に示すように表面が絶縁
性の基板32表面をメッキのための活性化処理を施し活
性化処理面33を形成する。そして、前記活性化処理面
33上に、図4(b)に示すようにレジスト膜34を形
成する。そして、フォトリソグラフィー技術によって前
記レジスト膜34上に所定形状を切り欠いたフォトマス
クを被せ、これを露光した後、現像することにより図4
(c)に示すような所定形状のレジスト膜34aを形成
する。さらに、この上に絶縁膜35を図4(d)に示す
ように成膜した後、前記レジスト膜34aを除去し、図
4(e)に示すように前記絶縁基板32上に形成された
絶縁膜35に凹部35Aを形成するとともに、前記凹部
35Aの底面に前記活性化処理面33を露出させる。そ
してその後、メッキ処理して図4(f)に示すように、
前記凹部35Aにのみ選択的に導電膜36を形成し、実
施例2の薄膜積層体37を完成する。
Further, a method of forming the thin film laminate of Example 2 will be described with reference to FIG. (Embodiment 2) First, as shown in FIG. 4A, an activation treatment for plating is applied to the surface of the substrate 32 having an insulating surface to form an activation treatment surface 33. Then, a resist film 34 is formed on the activation surface 33 as shown in FIG. Then, a photomask in which a predetermined shape is cut is covered on the resist film 34 by a photolithography technique, and the resist film 34 is exposed to light and then developed, as shown in FIG.
A resist film 34a having a predetermined shape as shown in (c) is formed. Further, an insulating film 35 is formed thereon as shown in FIG. 4 (d), the resist film 34a is removed, and the insulation formed on the insulating substrate 32 as shown in FIG. 4 (e). A recess 35A is formed in the film 35, and the activation surface 33 is exposed on the bottom surface of the recess 35A. Then, after that, as shown in FIG.
The conductive film 36 is selectively formed only in the recess 35A to complete the thin film stack 37 of the second embodiment.

【0027】次いで、上述した実施例2における薄膜積
層体37の形成方法を用いて形成した製造例3の薄膜積
層体の形成方法について、図5を参照しつつ説明する。 (製造例3)図5(a)に示すようにガラス基板38表
面上を活性化処理液(IPCアクセラ:奥野製薬製)に
よってメッキのための活性化処理を施し、活性化処理面
39を形成した。そして、図5(b)に示すように、前
記活性化処理面39上に膜厚1μmのPMMAからなる
レジスト膜(OFPR800:東京応化製)40を塗布
した。そしてフォトリソグラフィー技術によって、前記
レジスト膜40上に所定形状のフォトマスクを被せ、こ
れを露光した後、現像することにより図5(c)に示す
ような所定形状のレジスト膜40aを形成した。そして
さらに、この上に図5(d)に示すようにイオンビーム
ガンを用い蒸着により、O2ガスと反応させてSiO2
41を成膜した。
Next, a method of forming the thin film laminate of Manufacturing Example 3 formed by using the method of forming the thin film laminate 37 in Example 2 described above will be described with reference to FIG. (Production Example 3) As shown in FIG. 5A, the glass substrate 38 surface is subjected to an activation treatment for plating with an activation treatment liquid (IPC Accelerator: Okuno Seiyaku) to form an activation treatment surface 39. did. Then, as shown in FIG. 5B, a resist film (OFPR800: made by Tokyo Ohka Co., Ltd.) 40 made of PMMA having a film thickness of 1 μm was applied on the activation treated surface 39. Then, a photomask having a predetermined shape was covered on the resist film 40 by a photolithography technique, which was exposed and then developed to form a resist film 40a having a predetermined shape as shown in FIG. 5C. Then, as shown in FIG. 5D, a SiO 2 film 41 was formed thereon by vapor deposition using an ion beam gun to react with O 2 gas.

【0028】その後、前記レジスト膜40aをH2SO4
とH22を1:4の割合で混合した処理液によって除去
し、前記レジスト膜40a上に形成されていた前記Si
2膜41をリフトオフして、図5(e)に示すように
ガラス基板38上に形成されたSiO2膜41表面に、
凹部41Aを形成するとともに、前記凹部41Aの底面
には前記活性化処理面39を露出させた。その後、無電
解メッキを行ない前記凹部41Aにのみ図5(f)に示
すようにCu膜42(OPCカッパーT:奥野製薬製)
を形成し、製造例2の薄膜積層体43を完成した。ま
た、本製造例3においても、前記実施例1の製造例2に
示したLPD法を用いて絶縁膜を形成する薄膜積層体の
形成方法が適用できる事はいうまでもない。
After that, the resist film 40a is covered with H 2 SO 4
The and H 2 O 2 1: removed by the treatment liquid in a mixing ratio of 4, the Si of the was formed on the resist film 40a
The O 2 film 41 is lifted off, and the surface of the SiO 2 film 41 formed on the glass substrate 38 is removed as shown in FIG.
While forming the recess 41A, the activation treatment surface 39 was exposed on the bottom surface of the recess 41A. Then, electroless plating is performed, and only in the recess 41A, as shown in FIG. 5 (f), a Cu film 42 (OPC copper T: manufactured by Okuno Seiyaku) is used.
Was formed to complete the thin film laminate 43 of Production Example 2. In addition, it goes without saying that the method of forming a thin film laminate in which the insulating film is formed by using the LPD method shown in the second manufacturing example of the first embodiment can be applied to the third manufacturing example.

【0029】さらに、実施例3の薄膜積層体の形成方法
について、図6を参照しつつ説明する。 (実施例3)図6(a)に示すように、表面が絶縁性の
基板44表面に導電膜45を形成する。次いで、前記基
板44表面に図6(b)に示すようにレジスト膜46を
形成する。その後、前記レジスト膜46をフォトリソグ
ラフィー技術を用いて、所定形状のフォトマスクを被
せ、これを露光した後、現像することにより図6(c)
に示すような所定形状のレジスト膜46aを形成する。
そして、前記レジスト膜46aをマスクとして、図6
(d)に示すように前記導電膜45を適宜除去する。次
いで、この上に図6(e)に示すように絶縁膜47を前
記導電膜45より厚い膜厚で成膜する。その後、図6
(f)に示すように前記レジスト膜46aを除去するこ
とにより、前記絶縁基板44上に形成された絶縁膜47
に、凹部47Aを形成する。そして、図6(g)に示す
ように前記凹部47Aの前記導電膜45上にのみ選択的
に導電膜48を形成することによって、実施例3の薄膜
積層体49を完成する。
Further, a method of forming the thin film laminate of Example 3 will be described with reference to FIG. (Embodiment 3) As shown in FIG. 6A, a conductive film 45 is formed on the surface of an insulating substrate 44. Next, a resist film 46 is formed on the surface of the substrate 44 as shown in FIG. After that, the resist film 46 is covered with a photomask having a predetermined shape by using a photolithography technique, and the resist film 46 is exposed and then developed as shown in FIG. 6C.
A resist film 46a having a predetermined shape as shown in is formed.
Then, using the resist film 46a as a mask, as shown in FIG.
As shown in (d), the conductive film 45 is appropriately removed. Next, as shown in FIG. 6E, an insulating film 47 is formed thereon with a film thickness thicker than that of the conductive film 45. After that, FIG.
As shown in (f), the insulating film 47 formed on the insulating substrate 44 by removing the resist film 46a.
Then, the recess 47A is formed. Then, as shown in FIG. 6G, the conductive film 48 is selectively formed only on the conductive film 45 in the recess 47A to complete the thin film stack 49 of the third embodiment.

【0030】そして、上記実施例3の薄膜積層体49の
形成方法により製造された製造例4の薄膜積層体の形成
方法について、図7を参照しつつ説明する。 (製造例4)図7(a)に示すように、ガラス基板50
表面上にスパッタ法によって第一の導電膜としてITO
(インジウム・スズ酸化物)膜51を形成した。そし
て、前記ITO膜51上に図7(b)に示すように、膜
厚1μmのPMMAからなるレジスト膜(OFPR80
0:東京応化製)52を塗布した。その後、前記レジス
ト膜52をフォトリソグラフィー技術を用いて、所定形
状のフォトマスクを被せ、これを露光した後、現像する
ことにより図7(c)に示すような所定形状のレジスト
膜52aを形成した。続いて、前記レジスト膜52aを
マスクとして、図7(d)に示すように前記ITO膜5
1を適宜除去した。
Then, a method of forming the thin film laminate of Production Example 4 manufactured by the method of forming the thin film laminate 49 of Example 3 will be described with reference to FIG. (Manufacturing Example 4) As shown in FIG.
ITO as the first conductive film on the surface by the sputtering method
A (indium tin oxide) film 51 was formed. Then, as shown in FIG. 7B, a resist film (OFPR80) made of PMMA having a film thickness of 1 μm is formed on the ITO film 51.
0: manufactured by Tokyo Ohka Co., Ltd.) 52 was applied. After that, the resist film 52 is covered with a photomask having a predetermined shape by using a photolithography technique, exposed, and then developed to form a resist film 52a having a predetermined shape as shown in FIG. 7C. . Then, using the resist film 52a as a mask, as shown in FIG.
1 was appropriately removed.

【0031】次いで、蒸着法によって図7(e)に示す
ように、前記ITO膜51より厚い膜厚でイオンビーム
ガンを用いて蒸着によりO2と反応させつつ、SiO2
53を成膜した。その後、前記レジスト膜52aをH2
SO4とH22を1:4の割合で混合した処理液によっ
て除去し、前記レジスト膜52a上に形成されていた前
記SiO2膜53をリフトオフして、図7(f)に示す
ようにガラス基板50表面上に形成されたSiO2膜5
3に凹部53Aを形成した。そして、CuSO4・5H2
Oを250g/lとH2SO4を50g/lの混合したメ
ッキ液を用いて電解メッキを行ない、図7(g)に示す
ように、前記凹部53AのITO膜51上にのみ第二導
電膜としてCu膜54(OPCカッパ−T:奥野製薬
製)を選択成長させることにより形成し製造例4の薄膜
積層体55を完成した。本製造例4では、第一導電膜と
してITO膜を用いたが、この第一導電膜の材質はこれ
に限られるものではなく、各種金属が適宜適応可能であ
る事はいうまでもない。
Then, as shown in FIG. 7 (e), a SiO 2 film 53 having a thickness larger than that of the ITO film 51 was formed by an evaporation method using an ion beam gun while reacting with O 2 by evaporation. Then, the resist film 52a is replaced with H 2
The treatment liquid in which SO 4 and H 2 O 2 are mixed at a ratio of 1: 4 is removed, and the SiO 2 film 53 formed on the resist film 52a is lifted off, as shown in FIG. SiO 2 film 5 formed on the surface of glass substrate 50
A concave portion 53A was formed in No. 3. And CuSO 4 · 5H 2
Electroplating was performed using a plating solution in which O was mixed at 250 g / l and H 2 SO 4 was mixed at 50 g / l. As shown in FIG. 7 (g), the second conductive film was formed only on the ITO film 51 of the recess 53A. A Cu film 54 (OPC Kappa-T: made by Okuno Seiyaku Co., Ltd.) was formed as a film by selective growth to complete a thin film laminate 55 of Production Example 4. In this Production Example 4, the ITO film was used as the first conductive film, but the material of this first conductive film is not limited to this, and needless to say, various metals can be appropriately applied.

【0032】また、上記製造例4と異なり、前記第一導
電膜のITO膜上に形成される第二導電膜にNi膜を形
成した場合の薄膜積層体の製造例5の形成方法につい
て、図7を参照しつつ以下に説明する。 (製造例5)図7(a)に示すように、ガラス基板50
表面上にスパッタ法によって、第一導電層としてITO
(インジウム・スズ酸化物)膜51を形成した。そし
て、前記ITO膜51上に図7(b)に示すように膜厚
1μmのPMMAからなるレジスト膜(OFPR80
0:東京応化製)52を塗布した。その後、前記レジス
ト膜52をフォトリソグラフィー技術を用いて、所定形
状のフォトマスクを被せ、これを露光した後、現像する
ことにより図7(c)に示すような所定形状のレジスト
膜52aを形成した。続いて、前記レジスト膜52aを
マスクとして、図7(d)に示すように前記ITO膜5
1を適宜除去した。
Also, unlike the above-mentioned Production Example 4, a method for producing a thin film laminate in Production Example 5 in which a Ni film is formed on the second conductive film formed on the ITO film of the first conductive film will be described. This will be described below with reference to FIG. (Manufacturing Example 5) As shown in FIG. 7A, a glass substrate 50
ITO as a first conductive layer on the surface by sputtering
A (indium tin oxide) film 51 was formed. Then, as shown in FIG. 7B, a resist film (OFPR80) made of PMMA having a film thickness of 1 μm is formed on the ITO film 51.
0: manufactured by Tokyo Ohka Co., Ltd.) 52 was applied. After that, the resist film 52 is covered with a photomask having a predetermined shape by using a photolithography technique, exposed, and then developed to form a resist film 52a having a predetermined shape as shown in FIG. 7C. . Then, using the resist film 52a as a mask, as shown in FIG.
1 was appropriately removed.

【0033】次いで、蒸着法によって図7(e)に示す
ように、前記ITO膜51より厚い膜厚でイオンビーム
ガンを用いて蒸着によりO2と反応させつつSiO2膜5
3を成膜した。その後、前記レジスト膜52aをH2
4とH2Oを1:4の割合で混合した処理液によって除
去し、前記レジスト膜52a上に形成されていた前記S
iO2膜53をリフトオフして、図7(f)に示すよう
にガラス基板50表面上に形成されたSiO2膜53に
凹部53Aを形成した。そして、無電解ニッケルメッキ
を行ない、図7(g)に示すように、前記凹部53Aの
ITO膜51上にのみ第二導電層として導電膜54’
(ITO90トップニコロン:奥野製薬製)を選択成長
させることにより形成し製造例6の薄膜積層体55’を
完成した。
Then, as shown in FIG. 7E, a SiO 2 film 5 having a thickness larger than that of the ITO film 51 is formed by an evaporation method using an ion beam gun while reacting with O 2 by evaporation.
3 was deposited. Then, the resist film 52a is covered with H 2 S.
The S 4 formed on the resist film 52a is removed by a treatment liquid in which O 4 and H 2 O are mixed at a ratio of 1: 4.
The iO 2 film 53 was lifted off, and a recess 53A was formed in the SiO 2 film 53 formed on the surface of the glass substrate 50 as shown in FIG. 7 (f). Then, electroless nickel plating is performed, and as shown in FIG. 7G, a conductive film 54 'is formed as a second conductive layer only on the ITO film 51 of the recess 53A.
(ITO 90 top nicolon: manufactured by Okuno Seiyaku Co., Ltd.) was formed by selective growth to complete a thin film laminate 55 ′ of Production Example 6.

【0034】本製造例5では、第一導電層としてITO
膜を用いて、選択的に導電膜54’を析出形成したが、
第一導電層としてニッケルを用いても、凹部53Aに選
択的に第二導電層としてニッケルを析出形成することが
できる。(ICPトップニコロン USD:奥野製薬
製)。
In Production Example 5, ITO is used as the first conductive layer.
A conductive film 54 'was selectively deposited by using the film,
Even if nickel is used as the first conductive layer, nickel can be selectively deposited and formed as the second conductive layer in the recess 53A. (ICP Top Nicoron USD: manufactured by Okuno Seiyaku).

【0035】また、さらに上記製造例4及び製造例5と
異なり、第一導電層・第二導電膜にW膜を使用した場合
の薄膜積層体の製造例6の形成方法を図8を参照しつ
つ、説明する。 (製造例6)まず、図8(a)に示すようにガラス基板
56上にスパッタ法によってW膜57を形成した。そし
て、前記W膜57上に図8(b)に示すような膜厚1μ
mのPMMAからなるレジスト膜(OFPR800:東
京応化製)58を塗布した。その後、前記レジスト膜5
8をフォトリソグラフィー技術を用いて、所定形状のフ
ォトマスクを被せ、これを露光した後、現像することに
より図8(c)に示すような所定形状のレジスト膜58
aを形成した。続いて、前記レジスト膜58aをマスク
として図8(d)に示すように前記W膜57を適宜除去
した。そして、図8(e)に示すようにLPD法によっ
てSiO2膜59を前記W膜57より厚い膜厚で成膜し
た。次いで、前記レジスト膜58aをH2SO4とH22
を1:4の割合で混合した処理液によって除去し、図8
(f)に示すように、ガラス基板56表面に形成された
前記SiO2膜59表面に凹部59Aを形成した。次い
でその後、選択CVD法により前記凹部59AのW膜5
7上にのみ第二導電膜として、Al膜60を選択成長さ
せることにより形成し、図8(g)に示すような製造例
6の薄膜積層体61を完成した。 本製造例6では第一
導電膜としてWを、第二導電膜としてAlを用いたが、
適宜可能な材質は、これに限られるものではなく、各種
材料が使用可能である。
Further, unlike the above Production Examples 4 and 5, the method for producing a thin film laminate in Production Example 6 in which a W film is used for the first conductive layer and the second conductive film will be described with reference to FIG. While explaining. (Manufacturing Example 6) First, as shown in FIG. 8A, a W film 57 was formed on a glass substrate 56 by a sputtering method. Then, a film thickness of 1 μm as shown in FIG. 8B is formed on the W film 57.
A resist film (OFPR800: made by Tokyo Ohka) 58 made of PMMA of m was applied. Then, the resist film 5
8 is covered with a photomask having a predetermined shape by using a photolithography technique, exposed, and developed to form a resist film 58 having a predetermined shape as shown in FIG. 8C.
a was formed. Then, using the resist film 58a as a mask, the W film 57 was appropriately removed as shown in FIG. Then, as shown in FIG. 8E, a SiO 2 film 59 was formed with a thickness larger than that of the W film 57 by the LPD method. Then, the resist film 58a is covered with H 2 SO 4 and H 2 O 2
Was removed by the treatment liquid mixed at a ratio of 1: 4, and FIG.
As shown in (f), a recess 59A was formed on the surface of the SiO 2 film 59 formed on the surface of the glass substrate 56. Then, thereafter, the W film 5 in the recess 59A is formed by a selective CVD method.
A second conductive film was formed only on 7 by selectively growing an Al film 60 to complete a thin film laminate 61 of Production Example 6 as shown in FIG. 8 (g). In Production Example 6, W was used as the first conductive film and Al was used as the second conductive film.
The material that can be appropriately used is not limited to this, and various materials can be used.

【0036】さらに、実施例4の薄膜積層体の形成方法
について、図9を参照しつつ説明する。 (実施例4)図9(a)に示すように、基板70表面に
絶縁膜71を形成する。次いで、前記絶縁膜71表面に
レジスト膜を形成する。その後、前記レジスト膜72を
フォトリソグラフィー技術を用いて、所定形状のフォト
マスクを被せ、これを露光した後、現像することにより
図9(b)に示すように、所定形状のレジスト膜72a
を形成する。そして、前記レジスト膜72aをマスクと
して、図9(c)に示すように前記絶縁膜71を適宜除
去することにより、底部に前記基板を露出した凹部71
Aが形成される。次いで、前記レジスト膜72a、及び
凹部71A上に図9(d)に示すように、第一の導電膜
73を成膜する。続いて、図9(e)に示すように前記
レジスト膜72aを除去し、前記絶縁膜71に形成され
た凹部71Aの前記第一導電膜73上にのみ選択的に、
第二の導電膜74を形成することによって、実施例4の
薄膜積層体75を完成する。
Further, a method for forming the thin film laminate of Example 4 will be described with reference to FIG. (Embodiment 4) As shown in FIG. 9A, an insulating film 71 is formed on the surface of the substrate 70. Then, a resist film is formed on the surface of the insulating film 71. After that, the resist film 72 is covered with a photomask having a predetermined shape by using a photolithography technique, exposed to light, and then developed to form a resist film 72a having a predetermined shape as shown in FIG. 9B.
To form. Then, using the resist film 72a as a mask, the insulating film 71 is appropriately removed as shown in FIG. 9C to form a recess 71 in which the substrate is exposed at the bottom.
A is formed. Next, as shown in FIG. 9D, a first conductive film 73 is formed on the resist film 72a and the recess 71A. Then, as shown in FIG. 9E, the resist film 72a is removed, and only the first conductive film 73 in the recess 71A formed in the insulating film 71 is selectively removed.
By forming the second conductive film 74, the thin film stack 75 of the fourth embodiment is completed.

【0037】そして、上記実施例4の薄膜積層体75の
形成方法により製造された製造例7の薄膜積層体の形成
方法について、図10を参照しつつ説明する。 (製造例7)図10(a)に示すように、ガラス基板8
0表面上に蒸着法によって絶縁膜として酸化シリコン膜
81を形成した。そして、前記酸化シリコン膜81上に
膜厚1μmのPMMAからなるレジスト膜(OFPR8
00:東京応化製)を塗布した。その後、前記レジスト
膜をフォトリソグラフィー技術を用いて、所定形状のフ
ォトマスクを被せ、これを露光した後、現像することに
より図10(b)に示すような所定形状のレジスト膜8
2aを形成した。続いて、前記レジスト膜82aをマス
クとして、図10(c)に示すように前記酸化シリコン
膜81を適宜除去し、前記基板80上に形成された絶縁
膜81に形成された凹部82Aを形成するとともに、前
記凹部82Aの底面に基板80を露出させた。
Then, a method of forming the thin film laminate of Production Example 7 manufactured by the method of forming the thin film laminate 75 of Example 4 will be described with reference to FIG. (Production Example 7) As shown in FIG.
A silicon oxide film 81 was formed as an insulating film on the surface 0 by vapor deposition. Then, a resist film (OFPR8 of PMMA having a thickness of 1 μm) is formed on the silicon oxide film 81.
00: manufactured by Tokyo Ohka). Then, the resist film is covered with a photomask having a predetermined shape by using a photolithography technique, and the resist film 8 having a predetermined shape as shown in FIG.
2a was formed. Subsequently, using the resist film 82a as a mask, the silicon oxide film 81 is appropriately removed as shown in FIG. 10C to form a recess 82A formed in the insulating film 81 formed on the substrate 80. At the same time, the substrate 80 was exposed on the bottom surface of the recess 82A.

【0038】次いで、図10(d)に示すように、前記
レジスト膜82a上及び前記凹部82Aの底面にスパッ
タ法によりITO膜83を成膜する。続いて、図10
(e)に示すように、前記レジスト膜82aをマスクと
して、前記ITO膜83を適宜除去した。そして、無電
解ニッケルメッキを行ない、前記凹部83AのITO膜
83上にのみ第二導電層として、導電膜84(ITO9
0トップニコロン:奥野製薬製)を選択成長させること
により形成し、製造例7の薄膜積層体85を形成した。
Next, as shown in FIG. 10D, an ITO film 83 is formed on the resist film 82a and the bottom surface of the recess 82A by a sputtering method. Then, FIG.
As shown in (e), the ITO film 83 was appropriately removed using the resist film 82a as a mask. Then, electroless nickel plating is performed to form a conductive film 84 (ITO 9) as a second conductive layer only on the ITO film 83 of the recess 83A.
0 top nicolon: manufactured by Okuno Seiyaku Co., Ltd.) to form a thin film laminate 85 of Production Example 7.

【0039】本製造例7では、第一導電層としてITO
膜を用いて、選択的に第二の導電膜84を析出形成した
が、第一導電層としてニッケルを用いても、無電解ニッ
ケルメッキにより凹部82Aに選択的に第二導電層とし
てニッケルを析出形成することができる。(ICPトッ
プニコロン USD:奥野製薬製)。さらにまた、前記
第一導電層にITO膜、Ni以外の他の金属を用いた場
合でも、電解メッキあるいは選択CVD法により前記凹
部82Aに選択的に第二導電膜として適宜各種の金属を
析出形成することが可能であるのはいうまでもない。ま
た、上記製造例7における絶縁膜81の形成方法とし
て、蒸着法の他にLPD法あるいは熱処理SOG法など
を適宜使用することができるのは勿論である。
In Production Example 7, ITO is used as the first conductive layer.
The second conductive film 84 was selectively deposited by using the film, but even if nickel is used as the first conductive layer, nickel is selectively deposited as the second conductive layer in the recess 82A by electroless nickel plating. Can be formed. (ICP Top Nicoron USD: manufactured by Okuno Seiyaku). Further, even when an ITO film or a metal other than Ni is used for the first conductive layer, various metals are selectively deposited as a second conductive film in the recess 82A by electrolytic plating or a selective CVD method. It goes without saying that it is possible to do so. Further, as a method of forming the insulating film 81 in Production Example 7, it is needless to say that the LPD method, the heat treatment SOG method or the like can be appropriately used in addition to the vapor deposition method.

【0040】以上、本実施例1〜実施例4及び製造例1
〜製造例7に示すように、表面が絶縁性を有する材料か
らなる基板に、凹部22A、28A、35A、41A、
47A、53A、59A、68A、71A、82Aを設
け、前記凹部22A、28A、35A、41A、47
A、53A、59A、71A、68A、82Aに、導電
膜23、30、36、42、48、54、54’、6
0、74、84を埋めこむことにより薄膜積層体25、
31、37、43、49、55、55’、61、75、
69、85を容易に形成することができる。
As described above, Examples 1 to 4 and Production Example 1
-As shown in Production Example 7, the recesses 22A, 28A, 35A, 41A are formed on the substrate made of a material having an insulating surface.
47A, 53A, 59A, 68A, 71A, 82A are provided, and the recesses 22A, 28A, 35A, 41A, 47 are provided.
A, 53A, 59A, 71A, 68A, 82A, and conductive films 23, 30, 36, 42, 48, 54, 54 ', 6
By embedding 0, 74, 84, the thin film stack 25,
31, 37, 43, 49, 55, 55 ', 61, 75,
69 and 85 can be easily formed.

【0041】特に、上述したように表面が絶縁体材料か
らなる基板に凹部22A、28A、35A、41A、4
7A、53A、59A、68A、71A、82Aを形成
するために、一般的なエッチングを用いた場合には、図
11に示すような幅aのサイドエッチ部Sを生じてしま
い、前記凹部の精密加工が難しかったが、前記一般的な
エッチングに代えて、レジストを用いることにより、前
記凹部22A、28A、35A、41A、47A、53
A、59A、68A、71A、82Aを所定寸法で精密
設計することができる。そしてさらに、本発明方法によ
る薄膜積層体の形成方法においては、上記製造例1〜製
造例7に示したように、前記基板材料及び前記凹部28
A、41A、53A、59A、68A、71A、82A
中に形成された導電体30、42、54、54’、6
0、74、84の材料等を限定せず、幅広い用途に併せ
た種々の材料を選択可能で、上述したような前記基板に
精密寸法の凹部を形成することが容易である。
Particularly, as described above, the concave portions 22A, 28A, 35A, 41A, 4 are formed on the substrate whose surface is made of an insulating material.
When general etching is used to form 7A, 53A, 59A, 68A, 71A, and 82A, a side-etched portion S having a width a as shown in FIG. Although it was difficult to process, by using a resist instead of the general etching, the recesses 22A, 28A, 35A, 41A, 47A, 53 are formed.
A, 59A, 68A, 71A, 82A can be precisely designed with predetermined dimensions. Furthermore, in the method for forming a thin film laminate according to the method of the present invention, as shown in the above Production Examples 1 to 7, the substrate material and the recess 28 are used.
A, 41A, 53A, 59A, 68A, 71A, 82A
Conductors 30, 42, 54, 54 ', 6 formed therein
The materials such as 0, 74, and 84 are not limited, and various materials can be selected according to a wide range of applications, and it is easy to form the concave portion having a precise dimension on the substrate as described above.

【0042】従って、上記のような形成方法によって製
造された薄膜積層体上に積層膜を形成する際には、均一
な膜厚で形成可能で、かつ前記薄膜積層体上に積層膜を
形成することにより構成される薄膜構成体の歩留まりは
非常に良好となる。よつて、上記のような薄膜積層体
は、薄膜形成技術がキーテクノロジとなる半導体プロセ
ス等に適用することができる。例えば、上記薄膜積層体
を液晶基板等に適用した場合には、前記薄膜積層体上に
形成される絶縁膜及び導電膜を均一な膜厚で形成可能
で、前記導電膜間に良好に電気的絶縁性を有し、絶縁不
良及び配線不良等の発生を防止し、前記液晶基板の歩留
まりの向上に寄与することができる。
Therefore, when a laminated film is formed on the thin film laminated body manufactured by the above-described forming method, the laminated film can be formed with a uniform film thickness and the laminated film is formed on the thin film laminated body. The yield of the thin film structure constituted by the above becomes very good. Therefore, the thin film laminated body as described above can be applied to a semiconductor process or the like in which the thin film forming technique is a key technology. For example, when the thin film laminated body is applied to a liquid crystal substrate or the like, the insulating film and the conductive film formed on the thin film laminated body can be formed with a uniform film thickness, and good electrical conductivity can be provided between the conductive films. It has an insulating property and can prevent the occurrence of insulation failure, wiring failure, etc., and can contribute to the improvement of the yield of the liquid crystal substrate.

【0043】[0043]

【発明の効果】本発明の薄膜積層体の形成方法によれ
ば、少なくとも表面が絶縁体材料からなる基板表面に凹
部を設け、前記凹部に導電膜を形成することにより、少
なくとも絶縁性である基板に導電体が形成された構成か
らなる薄膜積層体を容易に形成することができる。特
に、上述したようにレジストを用いて、前記基板に凹部
を形成することにより前記凹部を所定寸法で、精密形成
することが可能となる。そしてさらに、本発明方法によ
る薄膜積層体の形成方法においては、前記基板の材料及
び前記凹部中に埋め込まれた導電体の材料等を限定せ
ず、幅広い用途に併せた種々の材料を選択可能で、上述
したように前記基板に精密寸法の凹部を形成することが
容易である。
According to the method for forming a thin film laminate of the present invention, at least an insulating substrate is formed by forming a concave portion on the surface of a substrate having at least a surface made of an insulating material and forming a conductive film in the concave portion. It is possible to easily form a thin film laminate having a structure in which a conductor is formed. In particular, by forming a recess in the substrate using a resist as described above, it becomes possible to precisely form the recess with a predetermined size. Furthermore, in the method for forming a thin film laminate according to the method of the present invention, the material of the substrate and the material of the conductor embedded in the recess are not limited, and various materials can be selected according to a wide range of applications. As described above, it is easy to form a concave portion having a precise size in the substrate.

【0044】従って、上記のような形成方法によって製
造された薄膜積層体上に積層膜を形成する際には、均一
な膜厚で形成可能で、かつ前記薄膜積層体上に積層膜を
形成することにより構成される薄膜構成体の歩留まりは
非常に良好となる。
Therefore, when a laminated film is formed on the thin film laminated body manufactured by the above-described forming method, the laminated film can be formed with a uniform film thickness and the laminated film is formed on the thin film laminated body. The yield of the thin film structure constituted by the above becomes very good.

【0045】よって、上記のような薄膜積層体は、薄膜
形成技術がキーテクノロジとなる半導体プロセス等に適
用することができる。例えば、上記薄膜積層体を液晶基
板等に適用した場合には、前記薄膜積層体上に形成され
る絶縁膜及び導電膜を均一な膜厚で形成可能で、前記導
電膜間は良好な電気的絶縁性を有し、絶縁不良及び配線
不良等の発生を防止し、前記液晶基板の歩留まりの向上
に寄与することができる。
Therefore, the thin film laminate as described above can be applied to a semiconductor process or the like in which the thin film forming technique is a key technology. For example, when the thin film laminated body is applied to a liquid crystal substrate or the like, the insulating film and the conductive film formed on the thin film laminated body can be formed to have a uniform film thickness, and good electrical conductivity can be provided between the conductive films. It has an insulating property and can prevent the occurrence of insulation failure, wiring failure, etc., and can contribute to the improvement of the yield of the liquid crystal substrate.

【0046】従って、個々の回路パターンを微小にする
ことにより著しい発展を遂げてきた集積回路(IC)技
術等に、上述したような実施例の薄膜積層体の形成方法
によって形成された薄膜積層体を適用することにより、
前記IC技術の高集積化・高速化に寄与することができ
る。
Therefore, a thin film laminated body formed by the method of forming a thin film laminated body of the above-mentioned embodiment in an integrated circuit (IC) technology which has been remarkably developed by making individual circuit patterns minute. By applying
This can contribute to high integration and high speed of the IC technology.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の実施例1における薄膜積層体
の形成工程を説明するための図である。
FIG. 1 is a diagram for explaining a process of forming a thin film laminate according to a first embodiment of the present invention.

【図2】図2は、実施例1における製造例1の薄膜積層
体の形成工程を説明するための図である。
FIG. 2 is a diagram for explaining a process of forming a thin film laminate of Production Example 1 in Example 1.

【図3】図3は、実施例1における製造例2の薄膜積層
体の形成工程を説明するための図である。
FIG. 3 is a diagram for explaining a process of forming a thin film laminate of Production Example 2 in Example 1.

【図4】図4は、本発明の実施例2における薄膜積層体
の形成工程を説明するための図である。
FIG. 4 is a diagram for explaining a process of forming a thin film laminate in Example 2 of the present invention.

【図5】図5は、実施例2における製造例3の薄膜積層
体の形成工程を説明するための図である。
FIG. 5 is a diagram for explaining a process of forming a thin film laminate of Production Example 3 in Example 2.

【図6】図6は、本発明の実施例3における薄膜積層体
の形成工程を説明するための図である。
FIG. 6 is a diagram for explaining a process of forming a thin film laminate in Example 3 of the present invention.

【図7】図7は、実施例3における製造例4及び製造例
5の薄膜積層体の形成工程を説明するための図である。
FIG. 7 is a diagram for explaining a process of forming a thin film laminate of Production Example 4 and Production Example 5 in Example 3;

【図8】図8は、実施例3における製造例6の薄膜積層
体の形成工程を説明するための図である。
FIG. 8 is a diagram for explaining a process of forming a thin film laminate of Production Example 6 in Example 3.

【図9】図9は、本発明の実施例4における薄膜積層体
の形成工程を説明するための図である。
FIG. 9 is a diagram for explaining a process of forming a thin film laminate in Example 4 of the present invention.

【図10】図10は、実施例4における製造例7の薄膜
積層体の形成工程を説明するための図である。
FIG. 10 is a diagram for explaining a forming process of the thin film laminate of Production Example 7 in Example 4.

【図11】図11は、絶縁材料からなる基板に凹部を形
成する手段に一般的なエッチングを用いた場合にサイド
エッチが生じた状態を示す図である。
FIG. 11 is a diagram showing a state where side etching occurs when general etching is used as a means for forming a recess in a substrate made of an insulating material.

【図12】図12は、絶縁材料からなる基板に凹部が形
成され、前記凹部に導電体が形成された薄膜積層体の構
成を示す概略構成図である。
FIG. 12 is a schematic configuration diagram showing a configuration of a thin film laminated body in which a recess is formed in a substrate made of an insulating material, and a conductor is formed in the recess.

【図13】図13は、従来のアクティブマトリクス液晶
表示装置の略断面図である。
FIG. 13 is a schematic cross-sectional view of a conventional active matrix liquid crystal display device.

【図14】図14は、図13の薄膜トランジスタ部分に
おける要部拡大図である。
14 is an enlarged view of an essential part of the thin film transistor portion of FIG.

【図15】図15は、図13に示す薄膜トランジスタの
製造工程を説明するための図である。
FIG. 15 is a diagram for explaining a manufacturing process of the thin film transistor shown in FIG. 13.

【図16】図16は、従来のアクティブマトリックス液
晶表示装置の等価回路の一例を示す回路図である。
FIG. 16 is a circuit diagram showing an example of an equivalent circuit of a conventional active matrix liquid crystal display device.

【図17】図17は、図13に示す薄膜トランジスタを
従来の製造方法によって形成する際に、ゲート電極に絶
縁層が成膜された状態を示す一構成例である。
17 is an example of a structure showing a state in which an insulating layer is formed on a gate electrode when the thin film transistor shown in FIG. 13 is formed by a conventional manufacturing method.

【図18】図18は、図13に示す薄膜トランジスタを
従来の製造方法によって形成する際に、ゲート電極に絶
縁層が成膜された状態を示す一構成例である。
18 is an example of a configuration showing a state in which an insulating layer is formed on a gate electrode when the thin film transistor shown in FIG. 13 is formed by a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

20、32、44、 表面が絶縁性の基板 22、35、47、 絶縁膜 22A、28A、35A、41A、47A、53A、5
9A、68A、82A、 凹部 23、30、36、42、48、 導電膜 51、57、73、 第一導電膜 54、54’、60、74、 第二導電膜 25、31、37、43、49、55、61、75、8
5、 薄膜積層体 26、38、50、56、 ガラス基板(基板) 28、 SOG膜(絶縁膜) 30、 Ni−P膜(導電膜) 41、53、59、 SiO2膜(絶縁膜) 42、54、 Cu膜(導電膜) 60、 Al膜 54’、84、 Ni膜
20, 32, 44, Substrate with insulating surface 22, 35, 47, Insulating film 22A, 28A, 35A, 41A, 47A, 53A, 5
9A, 68A, 82A, recesses 23, 30, 36, 42, 48, conductive films 51, 57, 73, first conductive films 54, 54 ', 60, 74, second conductive films 25, 31, 37, 43, 49, 55, 61, 75, 8
5, thin film laminate 26, 38, 50, 56, glass substrate (substrate) 28, SOG film (insulating film) 30, Ni-P film (conductive film) 41, 53, 59, SiO 2 film (insulating film) 42 , 54, Cu film (conductive film) 60, Al film 54 ', 84, Ni film

フロントページの続き (72)発明者 岩崎 千里 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 (72)発明者 阿部 章 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 (72)発明者 三森 健一 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内 (72)発明者 佐々木 真 東京都大田区雪谷大塚町1番7号 アルプ ス電気株式会社内Front page continued (72) Inventor Chisato Iwasaki 1-7 Yukiya Otsukacho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Yasuhiko Kasama 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. Company (72) Inventor Akira Abe 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Kenichi Mimori 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Makoto Sasaki 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも表面が絶縁性である基板の表
面に所定パターンのレジスト膜を形成し、前記レジスト
膜上を含むあるいは含まない前記基板の表面に絶縁膜を
成膜した後、前記レジスト膜を除去することにより、前
記絶縁膜に凹部を形成し、前記凹部に導電膜を形成する
ことを特徴とする薄膜積層体の形成方法。
1. A resist film having a predetermined pattern is formed on at least a surface of a substrate having an insulating property, and an insulating film is formed on the surface of the substrate including or not on the resist film, and then the resist film. And forming a recess in the insulating film, and forming a conductive film in the recess.
【請求項2】 少なくとも表面が絶縁性である基板の表
面に無電解メッキのための活性化処理を施し活性化処理
面を形成した後、前記活性化処理面上に所定のパターン
のレジスト膜を形成し、次いで、このレジスト膜上を含
むあるいは含まない前記基板の表面に絶縁膜を形成し
て、前記レジスト膜を除去することにより、前記絶縁膜
にその底部が前記活性化処理面となる凹部を形成して、
この凹部にのみ無電解メッキ処理によって選択的に導電
膜を形成することを特徴とする薄膜積層体の形成方法。
2. A surface of a substrate having at least an insulating surface is subjected to activation treatment for electroless plating to form an activation treated surface, and then a resist film having a predetermined pattern is formed on the activation treated surface. Then, an insulating film is formed on the surface of the substrate including or not on the resist film, and the resist film is removed to form a recess in the insulating film whose bottom is the activation surface. To form
A method for forming a thin film laminate, characterized in that a conductive film is selectively formed by electroless plating treatment only in this recess.
【請求項3】 少なくとも表面が絶縁性である基板の表
面に第一の導電膜を形成し、前記第一の導電膜上に所定
のパターンのレジスト膜を形成し、次いで、前記レジス
ト膜をマスクとして、適宜前記第一の導電膜を除去し、
このレジスト膜上を含むあるいは含まない前記基板の表
面に前記第一の導電膜より厚い膜厚で絶縁膜を成膜した
後、前記レジスト膜を除去して、前記絶縁膜にその底部
が前記第一の導電膜となる凹部を形成して、前記凹部の
前記第一の導電膜上にのみ選択的に第二の導電膜を形成
することを特徴とする薄膜積層体の形成方法。
3. A first conductive film is formed on the surface of a substrate having at least an insulating surface, a resist film having a predetermined pattern is formed on the first conductive film, and then the resist film is masked. As appropriate, the first conductive film is removed,
After forming an insulating film with a film thickness thicker than the first conductive film on the surface of the substrate including or not on the resist film, the resist film is removed, and the bottom of the insulating film is the first film. A method for forming a thin film laminate, comprising forming a recess serving as one conductive film and selectively forming the second conductive film only on the first conductive film in the recess.
【請求項4】 基板の表面に絶縁膜を成膜し、前記絶縁
膜上に所定のパターンのレジスト膜を形成し、前記レジ
スト膜をマスクとして前記絶縁膜にその底部が前記基板
となる凹部を形成し、前記凹部及び前記レジスト膜上に
第一の導電膜を形成し、前記レジスト膜を除去すること
により前記レジスト膜の上部に形成された第一の導電膜
を除去し、前記凹部に形成された前記第一の導電膜上
に、選択的に第二の導電膜を形成することを特徴とする
薄膜積層体の形成方法。
4. An insulating film is formed on a surface of a substrate, a resist film having a predetermined pattern is formed on the insulating film, and the insulating film is provided with a recess whose bottom is the substrate by using the resist film as a mask. Forming, forming a first conductive film on the recess and the resist film, and removing the resist film to remove the first conductive film formed on the resist film, and forming on the recess A method for forming a thin film laminate, which comprises selectively forming a second conductive film on the formed first conductive film.
JP32213392A 1992-12-01 1992-12-01 Formation of multilayer thin film Pending JPH06177126A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32213392A JPH06177126A (en) 1992-12-01 1992-12-01 Formation of multilayer thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32213392A JPH06177126A (en) 1992-12-01 1992-12-01 Formation of multilayer thin film

Publications (1)

Publication Number Publication Date
JPH06177126A true JPH06177126A (en) 1994-06-24

Family

ID=18140302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32213392A Pending JPH06177126A (en) 1992-12-01 1992-12-01 Formation of multilayer thin film

Country Status (1)

Country Link
JP (1) JPH06177126A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236621A (en) * 1995-02-28 1996-09-13 Nec Corp Fabrication of semiconductor device
WO2002067335A1 (en) * 2001-02-19 2002-08-29 International Business Machines Corporation Thin-film transistor structure, method for manufacturing the thin-film transistor structure, and display device using the thin-film transistor structure
JP2003124213A (en) * 2001-10-09 2003-04-25 Seiko Epson Corp Patterning method, semiconductor device, electric circuit, display module, color filter and light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661145A (en) * 1979-10-23 1981-05-26 Fujitsu Ltd Manufacture of semiconductor device
JPS62298136A (en) * 1986-06-18 1987-12-25 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH04290249A (en) * 1991-03-19 1992-10-14 Nec Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661145A (en) * 1979-10-23 1981-05-26 Fujitsu Ltd Manufacture of semiconductor device
JPS62298136A (en) * 1986-06-18 1987-12-25 Oki Electric Ind Co Ltd Manufacture of semiconductor element
JPH04290249A (en) * 1991-03-19 1992-10-14 Nec Corp Manufacture of semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236621A (en) * 1995-02-28 1996-09-13 Nec Corp Fabrication of semiconductor device
WO2002067335A1 (en) * 2001-02-19 2002-08-29 International Business Machines Corporation Thin-film transistor structure, method for manufacturing the thin-film transistor structure, and display device using the thin-film transistor structure
US6952036B2 (en) 2001-02-19 2005-10-04 International Business Machines Corporation Thin-film transistor structure, method for manufacturing the thin-film transistor structure, and display device using the thin-film transistor structure
US7326600B2 (en) 2001-02-19 2008-02-05 International Business Machines Corpoartion Method for manufacturing a thin-film transistor structure
CN100459163C (en) * 2001-02-19 2009-02-04 国际商业机器公司 Thin-film transistor structure, method for manufacturing thin-film transistor structure and display device using same
JP2003124213A (en) * 2001-10-09 2003-04-25 Seiko Epson Corp Patterning method, semiconductor device, electric circuit, display module, color filter and light emitting element

Similar Documents

Publication Publication Date Title
KR101061850B1 (en) Thin film transistor array panel and manufacturing method thereof
KR101380875B1 (en) Metal line and method of forming the same
KR100882402B1 (en) A substrate of liquid crystal device and method for manufacturing the same
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JP2007123900A (en) Thin film transistor, display panel, and method of manufacturing thin film transistor
JP2019537282A (en) Array substrate, method of manufacturing the same, and display device
CN101630640A (en) Photoresist burr edge-forming method and TFT-LCD array substrate-manufacturing method
JPH04338677A (en) Method of forming metallic electrode of semiconductor device
CN1305223A (en) Method of manufacturing thin film transistor
CN105552028A (en) Array substrate, fabrication method thereof, display panel and display device
JP2006053533A (en) Liquid crystal display element and fabrication method thereof
JP3844745B2 (en) Liquid crystal display element and manufacturing method thereof
US20090002623A1 (en) Electro-optic device
JPH06177126A (en) Formation of multilayer thin film
KR100905662B1 (en) Method for manufacturing lcd and structure of lcd wiring
JPS63100777A (en) Pattern forming method of transparent electrode
JPH06230421A (en) Production of thin-film transistor matrix
KR100596468B1 (en) The gate electrode of the thin film transistor and the method for fabricating the same thereof
JP2717234B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JP3746924B2 (en) Method for manufacturing active panel of liquid crystal display device
CN100463191C (en) Flattening active driving TFT matrix structure and method of manufacture
KR100978256B1 (en) Liquid crystal display device and method of fabricating the same
TW200535770A (en) Structure of low temperature poly-silicon and method of fabricating the same
JPH0990427A (en) Thin-film transistor and production of thin-film transistor
CN105907396A (en) Etching solution composition for indium oxide layer and manufacturing method of an array substrate for liquid crystal display using the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819