JPH06175154A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JPH06175154A
JPH06175154A JP32444392A JP32444392A JPH06175154A JP H06175154 A JPH06175154 A JP H06175154A JP 32444392 A JP32444392 A JP 32444392A JP 32444392 A JP32444392 A JP 32444392A JP H06175154 A JPH06175154 A JP H06175154A
Authority
JP
Japan
Prior art keywords
film
forming
polycrystalline silicon
liquid crystal
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32444392A
Other languages
Japanese (ja)
Inventor
Shingo Egi
伸悟 恵木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32444392A priority Critical patent/JPH06175154A/en
Publication of JPH06175154A publication Critical patent/JPH06175154A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enhance pressure resistance and display quality by forming an oxidized film by thermal oxidation, etching away a part thereof and forming an HTO film as a method for forming capacitor parts. CONSTITUTION:Quartz is used as a transparent insulating substrate and an intrinsic polycrystalline silicon film or amorphous silicon film is deposited thereon and is formed to the shapes of channel regions and sources 5 and drains 6 of thin-film transistors(TFTs) and lower electrodes 7 of additive capacitors of picture elements. The polycrystalline silicon film or amorphous silicon film deposited thus far is grown to the polycrystalline silicon film 2 by forming the oxidized silicon film 1 by the thermal oxidation. Further, the silicon oxide film 1 of the regions where the additive capacitors of the picture elements are formed is removed and thereafter, the HTO (high-temp. CVD silicon oxide) film is formed, by which a gate insulating film 3 and a dielectric substance film 4 are formed. The films are masked with a resist and phosphorus is introduced as an impurity of an n type by ion implantation. The polycrystalline silicon doped with the impurity is deposited. Gates 8 of the TFTs, the upper electrodes 9 of the additive capacitors of the picture elements and the gate wires are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ビデオカメラ用のビュ
ーファインダーやビデオプロジェクター用のライトバル
ブなどに用いられる非単結晶シリコンを用いたアクティ
ブマトリクス方式液晶表示装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an active matrix type liquid crystal display device using non-single crystal silicon used for a viewfinder for a video camera or a light valve for a video projector.

【0002】[0002]

【従来の技術】薄膜トランジスタを用いるアクティブマ
トリクス方式液晶表示装置は、画素ごとに所定の信号電
位を画素電極に印加することができるため鮮明な画面表
示が得られるが、市場の要求としてさらなる高精細化が
あり、各画素領域を微細化する傾向にある。微細化にと
もない液晶の持つ容量は減少するので画素付加容量を形
成して液晶の駆動電圧の保持特性の向上を図る必要があ
る。ところが、微細化が進むことにより画素付加容量の
占有面積が大きくなりすぎ、開口率(表示可能な画素領
域の割合)を低下させることが問題となってきた。画素
付加容量の誘電体膜は工程を簡便にするために薄膜トラ
ンジスタのゲート絶縁膜と同時に成膜されているため、
ゲート絶縁膜と同じ膜厚である。容量を増加させるため
には面積を増加させて対応をとらねばならない。液晶の
駆動電圧の保持特性を十分に得るために画素付加容量を
大面積化すると開口率が低くなり、画面が暗くなる。逆
に、開口率を十分に得るために画素付加容量を小さくす
ると液晶の駆動電圧の保持特性が低下して、画面のむら
や、ちらつきが発生する。
2. Description of the Related Art An active matrix type liquid crystal display device using a thin film transistor can obtain a clear screen display because a predetermined signal potential can be applied to a pixel electrode for each pixel. Therefore, each pixel region tends to be miniaturized. Since the capacity of the liquid crystal decreases with the miniaturization, it is necessary to form a pixel additional capacity to improve the holding characteristic of the drive voltage of the liquid crystal. However, as miniaturization progresses, the area occupied by the pixel additional capacitance becomes too large, and the aperture ratio (ratio of displayable pixel regions) is reduced. Since the dielectric film of the pixel additional capacitance is formed at the same time as the gate insulating film of the thin film transistor to simplify the process,
It has the same film thickness as the gate insulating film. In order to increase the capacity, it is necessary to increase the area and take measures. If the area of the pixel additional capacitance is increased in order to obtain sufficient liquid crystal drive voltage holding characteristics, the aperture ratio becomes low and the screen becomes dark. On the other hand, if the pixel additional capacitance is made small in order to obtain a sufficient aperture ratio, the liquid crystal drive voltage holding characteristic deteriorates, causing screen unevenness and flicker.

【0003】そこで、エクステンディット・アブストラ
クツ・オブ・ザ・1991・インターナショナル・コン
ファレンス・オン・ソリッド・ステイト・デバイシズ・
アンド・マテリアルズ(Extended Abstracts of the 19
91 International Conference on Solid State Devices
and Materials, pp.641-643)にあるように、画素付加
容量の誘電体膜を選択的に薄膜化することにより、開口
率を低下させることなく液晶の駆動電圧の保持特性を向
上させることが提案されている。その製造方法を以下に
示すと、まず、パターニングされた多結晶シリコン膜上
に第1のHTO膜(高温CVD酸化シリコン膜)を堆積
して、フォトリソグラフィを用いることにより画素付加
容量部のみを選択的にエッチングする。その後、第2の
HTO膜を堆積する。以上により、薄膜トランジスタの
ゲート絶縁膜は第1と第2の2層のHTO膜により形成
され、画素付加容量の誘電体膜は第2のHTO膜のみに
より形成される。ゲート絶縁膜と誘電体膜の膜厚が別々
に制御されるので画素付加容量の低面積化が可能であ
る。
Therefore, Extended Abstracts of the 1991 International Conference on Solid State Devices, Inc.
And Materials (Extended Abstracts of the 19
91 International Conference on Solid State Devices
and Materials, pp.641-643), by selectively thinning the dielectric film of the pixel additional capacitance, it is possible to improve the liquid crystal drive voltage retention characteristics without decreasing the aperture ratio. Proposed. The manufacturing method will be described below. First, a first HTO film (high temperature CVD silicon oxide film) is deposited on a patterned polycrystalline silicon film, and only the pixel additional capacitance portion is selected by using photolithography. Etching. After that, a second HTO film is deposited. As described above, the gate insulating film of the thin film transistor is formed by the first and second HTO films, and the dielectric film of the pixel additional capacitance is formed by only the second HTO film. Since the thicknesses of the gate insulating film and the dielectric film are controlled separately, the area of the pixel additional capacitance can be reduced.

【0004】同様な考えを、アクティブマトリクス方式
液晶表示装置において、ビデオ信号をソース線を介して
画素に書き込む場合、書き込みの安定化のため、ソース
線に容量(以下ソース線保持容量と称す)を形成する場
合に適用できるだろう。この場合、下層配線層とソース
線層との間の層間絶縁膜を誘電体膜とし、シリコン膜を
下電極、ソース線を上電極としてソース線保持容量を作
る。層間絶縁膜は下層のゲート線と上層のソース線の交
差部で上下導通を防ぐ役割を果たし、ある程度の耐圧が
必要となる。層間絶縁膜の膜厚は、この耐圧によりほと
んど決まり、3000Å以上必要であり余り薄くできな
い。しかし、ソース線保持容量は層間絶縁膜を誘電体膜
とするため、誘電体膜も3000Å以上の膜厚となり、
必要な容量を得るためには電極面積をかなり広くしなく
てはならない。上電極のソース線は幅を太くするなどし
て面積を広くすると隣どうしのソース線間でショートす
る恐れがあり、あまり面積を広くすることが望めない。
そこで、以下のような製造方法により、電極面積をあま
り広くしなくともソース線保持容量を大きくすることが
できる。まず、パターニングされた多結晶シリコン膜上
に第1のHTO膜(高温CVD酸化シリコン膜)を堆積
して、フォトリソグラフィを用いることによりソース線
保持容量部のみを選択的にエッチングする。その後、第
2のHTO膜を堆積する。以上により、層間絶縁膜は第
1と第2の2層のHTO膜により形成され、ソース線保
持容量の誘電体膜は第2のHTO膜のみにより形成され
る。層間絶縁膜と誘電体膜の膜厚が別々に制御されるの
でソース線保持容量の低面積化が可能である。
In the active matrix type liquid crystal display device, when a video signal is written to a pixel through a source line, a similar idea is obtained by adding a capacitor (hereinafter referred to as a source line holding capacitor) to the source line in order to stabilize writing. It may be applicable when forming. In this case, an interlayer insulating film between the lower wiring layer and the source line layer is used as a dielectric film, a silicon film is used as a lower electrode, and a source line is used as an upper electrode to form a source line storage capacitor. The interlayer insulating film plays a role of preventing vertical conduction at the intersection of the lower gate line and the upper source line, and requires a certain breakdown voltage. The film thickness of the interlayer insulating film is almost determined by this withstand voltage and needs to be 3000 Å or more and cannot be made too thin. However, since the interlayer insulating film is used as the dielectric film for the source line storage capacitor, the dielectric film also has a film thickness of 3000 Å or more,
The electrode area must be fairly large to obtain the required capacitance. If the area of the source line of the upper electrode is widened, for example, by widening it, there is a risk of short-circuiting between adjacent source lines, and it is not possible to increase the area too much.
Therefore, the source line holding capacitance can be increased by the following manufacturing method without making the electrode area too large. First, a first HTO film (high temperature CVD silicon oxide film) is deposited on the patterned polycrystalline silicon film, and only the source line storage capacitor portion is selectively etched by using photolithography. After that, a second HTO film is deposited. As described above, the interlayer insulating film is formed of the first and second two-layer HTO films, and the dielectric film of the source line storage capacitor is formed of only the second HTO film. Since the film thicknesses of the interlayer insulating film and the dielectric film are separately controlled, the area of the source line storage capacitor can be reduced.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記の従来技
術では、絶縁膜と容量の誘電体膜の成膜にCVD法を用
いているためその成膜の特性上、以下のような課題があ
る。
However, in the above-mentioned prior art, since the CVD method is used for forming the dielectric film of the insulating film and the capacitor, there are the following problems due to the characteristics of the film formation. .

【0006】ゲート絶縁膜や層間絶縁膜のように耐圧、
信頼性が重要である部分にHTOのようなCVD膜を用
いた場合には、大気中に晒された多結晶シリコン膜とC
VD膜界面に界面準位を増やし、ピンホールや膜中の準
位やストレスにより耐圧、信頼性が劣化するという問題
がある。
Withstand voltage like a gate insulating film and an interlayer insulating film,
When a CVD film such as HTO is used in the part where reliability is important, the polycrystalline silicon film exposed to the atmosphere and the C
There is a problem in that the interface level is increased at the VD film interface, and the breakdown voltage and reliability are deteriorated due to the level and stress in the pinhole or film.

【0007】[0007]

【課題を解決するための手段】そこで、本発明の液晶表
示装置の製造方法は、上記の課題を解決するものであっ
て、酸化シリコン膜を誘電体として、少なくともその下
側電極をシリコン膜として容量が形成されたアクティブ
マトリクス方式液晶表示装置の製造方法において、非単
結晶シリコン膜を堆積した後、所定のパターンにエッチ
ングする工程と、熱酸化により酸化膜を形成する工程
と、該酸化膜の一部を選択的にエッチング除去する工程
と、HTO膜の形成を行う工程を有することを特徴とす
る。
Therefore, a method of manufacturing a liquid crystal display device according to the present invention is to solve the above-mentioned problems, in which a silicon oxide film is used as a dielectric and at least its lower electrode is used as a silicon film. In a method of manufacturing an active matrix type liquid crystal display device in which a capacitor is formed, a step of depositing a non-single-crystal silicon film and then etching into a predetermined pattern, a step of forming an oxide film by thermal oxidation, and a step of forming the oxide film The method is characterized by having a step of selectively removing a portion by etching and a step of forming an HTO film.

【0008】[0008]

【作用】本発明では、ゲート絶縁膜のように耐圧、信頼
性が重要な部分は、熱酸化による酸化膜とHTO膜で形
成されるため、絶縁膜の膜厚は酸化膜、HTO膜の2層
の膜厚を調整することで従来と同じにでき、かつ1層目
は熱酸化による酸化膜で形成されるため耐圧、信頼性が
高い。また画素付加容量のように、信頼性をやや軽視し
て容量の大きさが重要な部分の誘電体膜は、熱酸化によ
る酸化膜をエッチングしHTO膜のみで形成されるた
め、容量部の誘電体膜は絶縁膜部分よりも薄膜化ができ
電極面積を変えなくとも容量を大きくできる。
In the present invention, the portion where the breakdown voltage and reliability are important, such as the gate insulating film, is formed by the oxide film by thermal oxidation and the HTO film. Therefore, the thickness of the insulating film is the oxide film or the HTO film. By adjusting the film thickness of the layer, it can be made the same as the conventional one, and since the first layer is formed of an oxide film by thermal oxidation, the breakdown voltage and reliability are high. In addition, since the dielectric film of the portion where the size of the capacitance is important in consideration of the reliability a little, such as the pixel added capacitance, is formed by only the HTO film by etching the oxide film by thermal oxidation, the dielectric film of the capacitance portion is not formed. The body film can be made thinner than the insulating film portion, and the capacitance can be increased without changing the electrode area.

【0009】[0009]

【実施例】次に、本発明の二実施例について、添付図面
を参照して説明する。
Next, two embodiments of the present invention will be described with reference to the accompanying drawings.

【0010】図2は、本発明の実施例1に係るアクティ
ブマトリクス基板の平面図であり、図1(d)は図2の
A−A’断面図である。
FIG. 2 is a plan view of an active matrix substrate according to the first embodiment of the present invention, and FIG. 1D is a sectional view taken along the line AA 'of FIG.

【0011】図2に示すように、各画素は、ソース線2
6とゲート線24とにより囲まれた画素領域に、薄膜ト
ランジスタと画素付加容量と画素電極27とから構成さ
れている。図1(d)に示すように、薄膜トランジスタ
は、ゲート絶縁膜3とチャネル領域とソース5とドレイ
ン6とゲート8とにより構成されている。画素付加容量
は、誘電体膜4と下電極7と上電極9とにより構成され
ている。ゲート絶縁膜3と比較して誘電体膜4を薄膜化
している。電荷蓄積容量は、電極の面積に比例し、誘電
体膜の膜厚に反比例する。例えば表示電圧の保持特性が
低く、画面のムラやちらつきが発生するため、保持特性
を向上させるために容量を2倍にする必要があるとす
る。工程の簡便化のためにゲート絶縁膜3と誘電体膜4
を同じ膜厚とする場合、電極面積を2倍にしなければな
らない。そのため、開口率が大幅に低下して画面が暗く
なる。しかし、本発明のように誘電体膜4を選択的に薄
膜化して膜厚を1/2にする場合、開口率を変化させる
ことなく、画面のムラやちらつくをなくし、表示品質を
向上させることができる。また、表示電圧の保持特性が
十分に大きい場合には、膜厚を1/2にすることによ
り、保持特性を一定に保ちながら電極面積を1/2にし
て、開口率を向上させ、画面を明るくすることができ
る。
As shown in FIG. 2, each pixel has a source line 2
In the pixel region surrounded by 6 and the gate line 24, a thin film transistor, a pixel additional capacitance, and a pixel electrode 27 are formed. As shown in FIG. 1D, the thin film transistor is composed of a gate insulating film 3, a channel region, a source 5, a drain 6 and a gate 8. The pixel additional capacitance is composed of the dielectric film 4, the lower electrode 7, and the upper electrode 9. The dielectric film 4 is made thinner than the gate insulating film 3. The charge storage capacity is proportional to the area of the electrode and inversely proportional to the thickness of the dielectric film. For example, it is necessary to double the capacity in order to improve the retention characteristic because the retention characteristic of the display voltage is low and screen unevenness and flicker occur. Gate insulating film 3 and dielectric film 4 for simplifying the process
If the thicknesses are the same, the electrode area must be doubled. Therefore, the aperture ratio is significantly reduced and the screen becomes dark. However, when the dielectric film 4 is selectively thinned to halve the film thickness as in the present invention, it is possible to improve the display quality by eliminating the unevenness and flicker of the screen without changing the aperture ratio. You can In addition, when the display voltage holding characteristic is sufficiently large, the film area is halved to halve the electrode area while keeping the holding characteristic constant, thereby improving the aperture ratio and reducing the screen area. Can be brightened.

【0012】以下に、図1で工程にしたがって説明を加
える。まず、透明な絶縁基板として石英を用いる。減圧
CVD装置またはプラズマCVD装置を用いて、真性の
多結晶シリコン膜または非晶質シリコン膜を500〜2
000Å堆積する。フォトリソグラフィを用いて、薄膜
トランジスタのチャネル領域およびソース5、ドレイン
6と画素付加容量の下電極7の形状にする。この後の熱
酸化工程およびHTO膜形成が本発明の特徴である。熱
酸化により、図1(a)のように、200〜1500Å
の酸化シリコン膜1を成膜する。900〜1200℃と
いう高温で処理するため、堆積していた多結晶シリコン
膜または非晶質シリコン膜は、0.1〜2μmの粒径を
持つ多結晶シリコン膜2へと成長する。画素付加容量を
形成する領域の酸化シリコン膜1をフォトリソグラフィ
を用いて、図1(b)のように除去する。この後、HT
O膜の形成を行うことにより、図1(c)のように、3
00〜3000Åのゲート絶縁膜3と100〜2000
Åの誘電体膜4を形成する。そこをレジストでマスクし
て、n型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを1500〜
8000Å堆積して、薄膜トランジスタのゲート8、画
素付加容量の上電極9および図2のゲート線24を形成
する。本発明は、ゲート線と上電極は同一であるが、上
電極ラインを別材料で形成してもよい。多結晶シリコン
の代わりに、MoSix やWSix 等の低抵抗材料を用
いるとゲート信号の遅延にともなう表示異常の低減に効
果がある。薄膜トランジスタは、真性の多結晶シリコン
であるチャネル領域を除いて、n型の不純物としてリン
(p型を形成する場合はボロン)を導入する。ここでリ
ンの導入は、ゲート8をマスクとするイオン注入を利用
することにより、ソース5およびドレイン6を自己整合
的に形成する。こうして薄膜トランジスタと画素付加容
量を形成した後、層間絶縁膜として3000〜1500
0ÅのHTO膜を堆積する。この層間絶縁膜の焼き締め
とリンなどの不純物の活性化のために800〜1100
℃の炉内での窒素雰囲気によるアニールを行う。コンタ
クトホールを開口後、ソース5にはアルミニウムなどの
低抵抗の金属膜からなるソース線11を、ドレイン6に
はITOなどの透明電導膜からなる画素電極12を形成
する。この上に、耐湿保護膜(図示せず)を成膜して本
発明の液晶表示装置の基板工程が終了する。
A description will be given below in accordance with the steps in FIG. First, quartz is used as a transparent insulating substrate. Using a low pressure CVD apparatus or a plasma CVD apparatus, an intrinsic polycrystalline silicon film or an amorphous silicon film is removed by 500 to 2
000Å Accumulate. The shape of the channel region of the thin film transistor, the source 5 and the drain 6 and the lower electrode 7 of the pixel additional capacitance is formed by using photolithography. The subsequent thermal oxidation step and HTO film formation are the features of the present invention. As a result of thermal oxidation, as shown in Fig. 1 (a), 200-1500Å
The silicon oxide film 1 is formed. Since the processing is performed at a high temperature of 900 to 1200 ° C., the deposited polycrystalline silicon film or amorphous silicon film grows into a polycrystalline silicon film 2 having a grain size of 0.1 to 2 μm. The silicon oxide film 1 in the region where the pixel additional capacitance is formed is removed by photolithography as shown in FIG. After this, HT
By forming the O film, as shown in FIG.
100-2000 with gate insulating film 3 of 00-3000Å
The dielectric film 4 of Å is formed. This is masked with a resist, and phosphorus is introduced by ion implantation as an n-type impurity. Impurity-doped polycrystalline silicon is 1500 to
8000Å are deposited to form the gate 8 of the thin film transistor, the upper electrode 9 of the pixel addition capacitor and the gate line 24 of FIG. In the present invention, the gate line and the upper electrode are the same, but the upper electrode line may be formed of a different material. If a low resistance material such as MoSi x or WSi x is used instead of polycrystalline silicon, it is effective in reducing display anomalies due to the delay of the gate signal. In the thin film transistor, phosphorus (boron when forming p-type) is introduced as an n-type impurity except for the channel region which is intrinsic polycrystalline silicon. Here, the introduction of phosphorus uses the ion implantation with the gate 8 as a mask to form the source 5 and the drain 6 in a self-aligned manner. After forming the thin film transistor and the pixel additional capacitance in this way, an interlayer insulating film 3000 to 1500 is formed.
Deposit 0Å HTO film. In order to bake the interlayer insulating film and activate impurities such as phosphorus, 800 to 1100
Anneal in a nitrogen atmosphere in a furnace at ℃. After opening the contact holes, a source line 11 made of a low resistance metal film such as aluminum is formed on the source 5, and a pixel electrode 12 made of a transparent conductive film such as ITO is formed on the drain 6. A moisture resistant protective film (not shown) is formed on this, and the substrate process of the liquid crystal display device of the present invention is completed.

【0013】図5は、本発明の実施例2に係るアクティ
ブマトリクス基板の平面図であり、図3(d)は図5の
B−B’断面図、図4は図5のC−C’断面図である。
図6は、一般に用いられるアクティブマトリクス基板の
等価回路図である。61はソース線保持容量、62はビ
デオ線、63はソース線保持容量の下電極、64はゲー
ト線、65はソース線、66はソース線駆動回路、67
はゲート線駆動回路である。
FIG. 5 is a plan view of an active matrix substrate according to a second embodiment of the present invention, FIG. 3 (d) is a sectional view taken along the line BB 'of FIG. 5, and FIG. 4 is a sectional view taken along the line CC' of FIG. FIG.
FIG. 6 is an equivalent circuit diagram of a commonly used active matrix substrate. 61 is a source line holding capacitor, 62 is a video line, 63 is a lower electrode of the source line holding capacitor, 64 is a gate line, 65 is a source line, 66 is a source line drive circuit, 67
Is a gate line drive circuit.

【0014】ソース線保持容量は図3の下電極31(5
2)と誘電体膜34と上電極36(51)とで構成され
ている。画素内はゲート線32(54)とソース線35
(53)が層間絶縁膜37により絶縁されている。層間
絶縁膜37と比較して誘電体膜34を薄膜化している。
上電極36の面積を広くして容量を増やそうとすると、
隣どうしの上電極間がショートする可能性がある。しか
し、本発明のように誘電体膜34を選択的に薄膜化する
場合、上電極36の面積を変化させることなく、容量を
増やすことができる。
The source line holding capacitance is the lower electrode 31 (5
2), the dielectric film 34, and the upper electrode 36 (51). In the pixel, the gate line 32 (54) and the source line 35
(53) is insulated by the interlayer insulating film 37. The dielectric film 34 is made thinner than the interlayer insulating film 37.
When the area of the upper electrode 36 is widened to increase the capacitance,
There is a possibility of short-circuiting between the adjacent upper electrodes. However, when the dielectric film 34 is selectively thinned as in the present invention, the capacitance can be increased without changing the area of the upper electrode 36.

【0015】以下に、図3及び図4で工程にしたがって
説明を加える。まず、透明な絶縁基板として石英を用い
る。本発明の中心となる熱酸化工程は、900〜120
0℃の炉内で行われるため、耐熱性の問題から高価であ
るが石英を用いるのが好ましい。減圧CVD装置または
プラズマCVD装置を用いて、真性の多結晶シリコン膜
または非晶質シリコン膜を500〜2000Å堆積す
る。フォトリソグラフィを用いて、図4の薄膜トランジ
スタのチャネル領域およびソース41、ドレイン43を
形成する。熱酸化により、200〜1500Åの酸化シ
リコン膜43を成膜する。そこをレジストでマスクし
て、n型の不純物としてリンをイオン注入により導入す
る。不純物がドープされた多結晶シリコンを1500〜
8000Å堆積して、薄膜トランジスタのゲート44、
図3のゲート線32およびソース線保持容量の下電極3
1を形成する。薄膜トランジスタは、真性の多結晶シリ
コンであるチャネル領域を除いて、n型の不純物として
リン(p型を形成する場合はボロン)を導入する。ここ
でリンの導入は、図4のゲート44をマスクとするイオ
ン注入を利用することにより、ソース41およびドレイ
ン43を自己整合的に形成する。こうして薄膜トランジ
スタとソース線付加容量の下電極を形成した後、再び熱
酸化により、図3(a)のように、2000〜3000
Åの酸化シリコン膜33を成膜する。ソース線保持容量
を形成する領域の酸化シリコン膜33をフォトリソグラ
フィを用いて、図3(b)のように除去する。この後、
HTO膜の形成を行うことにより、図3(c)のよう
に、3000〜6000Åの層間絶縁膜37、45と1
000〜2000Åの誘電体膜34を形成する。この層
間絶縁膜の焼き締めのために800〜1100℃の炉内
での窒素雰囲気によるアニールを行う。コンタクトホー
ルを開口後、アルミニウムなどの低抵抗の金属膜からな
るソース線35(46)、とソース線保持容量の上電極
36とITOなどの透明電導膜からなる画素電極47を
形成する。この上に、耐湿保護膜(図示せず)を成膜し
て本発明の液晶表示装置の基板工程が終了する。
Below, a description will be given according to the steps in FIGS. First, quartz is used as a transparent insulating substrate. The thermal oxidation process, which is the core of the present invention, is 900 to 120.
Since it is performed in a furnace at 0 ° C., it is expensive due to heat resistance, but it is preferable to use quartz. Using a low pressure CVD apparatus or a plasma CVD apparatus, an intrinsic polycrystalline silicon film or an amorphous silicon film is deposited by 500 to 2000 liters. The channel region and the source 41 and the drain 43 of the thin film transistor of FIG. 4 are formed by using photolithography. A silicon oxide film 43 of 200 to 1500 Å is formed by thermal oxidation. This is masked with a resist, and phosphorus is introduced by ion implantation as an n-type impurity. Impurity-doped polycrystalline silicon is 1500 to
8000Å deposited, thin film transistor gate 44,
Lower electrode 3 of gate line 32 and source line storage capacitor of FIG.
1 is formed. In the thin film transistor, phosphorus (boron when forming p-type) is introduced as an n-type impurity except for the channel region which is intrinsic polycrystalline silicon. Here, the introduction of phosphorus forms the source 41 and the drain 43 in a self-aligned manner by utilizing ion implantation using the gate 44 of FIG. 4 as a mask. After forming the thin film transistor and the lower electrode of the source line-added capacitor in this manner, thermal oxidation is performed again to obtain 2000 to 3000 as shown in FIG.
A Å silicon oxide film 33 is formed. The silicon oxide film 33 in the region for forming the source line storage capacitor is removed by photolithography as shown in FIG. After this,
By forming the HTO film, as shown in FIG. 3C, the interlayer insulating films 37, 45 and 1 of 3000 to 6000Å are formed.
A dielectric film 34 of 000 to 2000 Å is formed. Annealing is performed in a furnace at 800 to 1100 ° C. in a nitrogen atmosphere in order to harden the interlayer insulating film. After opening the contact hole, the source line 35 (46) made of a low resistance metal film such as aluminum, the upper electrode 36 of the source line holding capacitor and the pixel electrode 47 made of a transparent conductive film such as ITO are formed. A moisture resistant protective film (not shown) is formed on this, and the substrate process of the liquid crystal display device of the present invention is completed.

【0016】本発明では、層間絶縁膜あるいはゲート絶
縁膜などのように耐圧が必要な部分は、絶縁膜の1層め
が熱酸化による酸化膜であるため信頼性が高い。
In the present invention, a portion requiring a withstand voltage such as an interlayer insulating film or a gate insulating film is highly reliable because the first insulating film is an oxide film formed by thermal oxidation.

【0017】[0017]

【発明の効果】以上のとおり、本発明の液晶表示装置に
おいては、下記のような効果がある。
As described above, the liquid crystal display device of the present invention has the following effects.

【0018】層間絶縁膜あるいはゲート絶縁膜などの
ように耐圧が必要な部分は信頼性が向上する。
The reliability is improved in a portion requiring a withstand voltage such as an interlayer insulating film or a gate insulating film.

【0019】絶縁膜を誘電体とする容量を、電極面積
を変えずに増やすことができる。
The capacitance using the insulating film as a dielectric can be increased without changing the electrode area.

【0020】これらの効果により、素子の信頼性や開口
率の向上等の画面の表示品質の向上が得られる。
Due to these effects, the display quality of the screen such as the reliability of the element and the aperture ratio can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図2の液晶表示装置の製造方法を示す断面
図。(図2のA−A’断面図)
FIG. 1 is a cross-sectional view showing a method of manufacturing the liquid crystal display device of FIG. (AA 'sectional view of FIG. 2)

【図2】 本発明の実施例1に係る液晶表示装置の平面
図。
FIG. 2 is a plan view of the liquid crystal display device according to the first embodiment of the present invention.

【図3】 図5の液晶表示装置の製造方法を示す断面
図。(図5のB−B’断面図)
FIG. 3 is a cross-sectional view showing the method of manufacturing the liquid crystal display device of FIG. (BB 'cross section of FIG. 5)

【図4】 図5のC−C’断面図。4 is a cross-sectional view taken along the line C-C ′ of FIG.

【図5】 本発明の実施例2に係る液晶表示装置の平面
図。
FIG. 5 is a plan view of a liquid crystal display device according to a second embodiment of the invention.

【図6】 一般に用いられる液晶表示装置の回路図。FIG. 6 is a circuit diagram of a commonly used liquid crystal display device.

【符号の説明】[Explanation of symbols]

1・・・酸化シリコン膜 2・・・真性の多結晶シリコン膜 3・・・ゲート酸化膜 4・・・誘電体膜 5・・・ソース 6・・・ドレイン 7・・・下電極 8・・・ゲート 9・・・上電極 10・・・層間絶縁膜 11・・・ソース線 12・・・画素電極 21・・・ソース 22・・・ドレイン 23・・・下電極 24・・・ゲート線 25・・・上電極 26・・・ソース線 27・・・画素電極 31・・・下電極 32・・・ゲート線 33・・・酸化シリコン膜 34・・・誘電体膜 35・・・ソース線 36・・・上電極 37・・・層間絶縁膜 41・・・ソース 42・・・ゲート絶縁膜 43・・・ドレイン 44・・・ゲート 45・・・層間絶縁膜 46・・・ソース線 47・・・画素電極 51・・・上電極 52・・・下電極 53・・・ソース線 54・・・ゲート線 55・・・ソース 56・・・ドレイン 57・・・画素電極 61・・・ソース線保持容量 62・・・ビデオ線 63・・・下電極 64・・・ゲート線 65・・・ソース線 66・・・ソース線駆動回路 67・・・ゲート線駆動回路 DESCRIPTION OF SYMBOLS 1 ... Silicon oxide film 2 ... Intrinsic polycrystalline silicon film 3 ... Gate oxide film 4 ... Dielectric film 5 ... Source 6 ... Drain 7 ... Lower electrode 8 .... -Gate 9 ... Upper electrode 10 ... Interlayer insulating film 11 ... Source line 12 ... Pixel electrode 21 ... Source 22 ... Drain 23 ... Lower electrode 24 ... Gate line 25・ ・ ・ Upper electrode 26 ・ ・ ・ Source line 27 ・ ・ ・ Pixel electrode 31 ・ ・ ・ Lower electrode 32 ・ ・ ・ Gate line 33 ・ ・ ・ Silicon oxide film 34 ・ ・ ・ Dielectric film 35 ・ ・ ・ Source line 36 ... upper electrode 37 ... interlayer insulating film 41 ... source 42 ... gate insulating film 43 ... drain 44 ... gate 45 ... interlayer insulating film 46 ... source line 47 ...・ Pixel electrode 51 ・ ・ ・ Upper electrode 52 ・ ・ ・ Lower electrode 53 ・ ・ ・ Source 54 ... Gate line 55 ... Source 56 ... Drain 57 ... Pixel electrode 61 ... Source line storage capacity 62 ... Video line 63 ... Lower electrode 64 ... Gate line 65. ..Source line 66 ... Source line drive circuit 67 ... Gate line drive circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 多結晶シリコン膜で形成されたTFTに
よる駆動回路を有するアクティブマトリクス方式液晶表
示装置において、容量部の形成方法として、非単結晶シ
リコン膜を堆積した後、所定のパターンにエッチングす
る工程と、熱酸化により酸化膜を形成する工程と、該酸
化膜の一部を選択的にエッチング除去する工程と、CV
D法による絶縁膜を形成する工程とを有することを特徴
とする液晶表示装置の製造方法。
1. In an active matrix type liquid crystal display device having a drive circuit using a TFT formed of a polycrystalline silicon film, as a method of forming a capacitor portion, a non-single crystal silicon film is deposited and then etched into a predetermined pattern. A step, a step of forming an oxide film by thermal oxidation, a step of selectively etching away a part of the oxide film, and a CV
And a step of forming an insulating film by the D method.
【請求項2】 前記容量部は、画素の付加容量であるこ
とを特徴とする液晶表示装置の製造方法。
2. The method of manufacturing a liquid crystal display device, wherein the capacitance portion is an additional capacitance of a pixel.
JP32444392A 1992-12-03 1992-12-03 Production of liquid crystal display device Pending JPH06175154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32444392A JPH06175154A (en) 1992-12-03 1992-12-03 Production of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32444392A JPH06175154A (en) 1992-12-03 1992-12-03 Production of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH06175154A true JPH06175154A (en) 1994-06-24

Family

ID=18165874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32444392A Pending JPH06175154A (en) 1992-12-03 1992-12-03 Production of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH06175154A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353811A (en) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd Electro-optic device and manufacture thereof
KR100659761B1 (en) * 2004-10-12 2006-12-19 삼성에스디아이 주식회사 semiconductor device and Fabricating method of the same
JP2007142445A (en) * 1999-01-11 2007-06-07 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
US7407853B2 (en) 2004-03-25 2008-08-05 Hitachi Displays, Ltd. Display device and manufacturing method of the same
CN100426456C (en) * 2002-07-29 2008-10-15 统宝光电股份有限公司 Structure of storage capacitance in panel display, and manufacturing method
JP2010107991A (en) * 2009-12-04 2010-05-13 Hitachi Displays Ltd Display device
JP2010282216A (en) * 1999-08-31 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for producing the same
JP2015007806A (en) * 2014-09-12 2015-01-15 株式会社半導体エネルギー研究所 Liquid crystal display device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4558707B2 (en) * 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2007142445A (en) * 1999-01-11 2007-06-07 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
JP2000353811A (en) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd Electro-optic device and manufacture thereof
JP4588833B2 (en) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 Electro-optical device and electronic apparatus
US8552431B2 (en) 1999-08-31 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising pixel portion
JP2015008336A (en) * 1999-08-31 2015-01-15 株式会社半導体エネルギー研究所 Semiconductor device
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel
US8253140B2 (en) 1999-08-31 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Display device having capacitor wiring
JP2010282216A (en) * 1999-08-31 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and method for producing the same
CN100426456C (en) * 2002-07-29 2008-10-15 统宝光电股份有限公司 Structure of storage capacitance in panel display, and manufacturing method
US7407853B2 (en) 2004-03-25 2008-08-05 Hitachi Displays, Ltd. Display device and manufacturing method of the same
CN100462821C (en) * 2004-03-25 2009-02-18 株式会社日立显示器 Display device and manufacturing method of the same
KR100659761B1 (en) * 2004-10-12 2006-12-19 삼성에스디아이 주식회사 semiconductor device and Fabricating method of the same
US7659578B2 (en) 2004-10-12 2010-02-09 Samsung Mobile Display Co., Ltd. Semiconductor device having variable thickness insulating film and method of manufacturing same
JP2010107991A (en) * 2009-12-04 2010-05-13 Hitachi Displays Ltd Display device
JP2015007806A (en) * 2014-09-12 2015-01-15 株式会社半導体エネルギー研究所 Liquid crystal display device

Similar Documents

Publication Publication Date Title
US6660549B2 (en) Method of manufacturing an active matrix type display circuit
KR100205388B1 (en) Liquid crystal display device and its manufacturing method
US5485019A (en) Semiconductor device and method for forming the same
US5990491A (en) Active matrix device utilizing light shielding means for thin film transistors
US6337234B2 (en) Method of fabricating a buried bus coplanar thin film transistor
KR0141774B1 (en) Liquid crystal display device and its manufacturing method
US5488005A (en) Process for manufacturing an offset gate structure thin film transistor
KR100268007B1 (en) Fabrication method of lcd
JP2618534B2 (en) Method for manufacturing active matrix display device
JPH10153793A (en) Liquid crystal display device
JPH06175154A (en) Production of liquid crystal display device
JPH09186339A (en) Thin film transistor and manufacture thereof
JPH06167722A (en) Active matrix substrate and its production
JPH0667207A (en) Liquid crystal display device
JPH10133233A (en) Active matrix type display circuit and its manufacture
JP2690067B2 (en) Active matrix substrate
JPH0667203A (en) Liquid crystal display device
JP2776820B2 (en) Method for manufacturing semiconductor device
JPH0621455A (en) Thin-film transistor
JP3391176B2 (en) Method for manufacturing thin film transistor
JPH06169086A (en) Polycrystalline silicon thin film transistor
JPH10135467A (en) Thin film transistor and its manufacture
JP2653572B2 (en) Active matrix substrate manufacturing method
JP3788021B2 (en) Thin film transistor and manufacturing method thereof
JP3166256B2 (en) Liquid crystal display