JPH06175103A - Active matrix display - Google Patents

Active matrix display

Info

Publication number
JPH06175103A
JPH06175103A JP33071892A JP33071892A JPH06175103A JP H06175103 A JPH06175103 A JP H06175103A JP 33071892 A JP33071892 A JP 33071892A JP 33071892 A JP33071892 A JP 33071892A JP H06175103 A JPH06175103 A JP H06175103A
Authority
JP
Japan
Prior art keywords
driving element
gate line
line driving
signal
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33071892A
Other languages
Japanese (ja)
Inventor
Koji Shimokawa
浩司 下川
Hidemi Akiyama
英美 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33071892A priority Critical patent/JPH06175103A/en
Priority to EP98123224A priority patent/EP0909975B1/en
Priority to DE69326419T priority patent/DE69326419T2/en
Priority to DE69332935T priority patent/DE69332935T2/en
Priority to DE69330074T priority patent/DE69330074T2/en
Priority to EP93309942A priority patent/EP0601869B1/en
Priority to EP98100270A priority patent/EP0843196B1/en
Publication of JPH06175103A publication Critical patent/JPH06175103A/en
Priority to US08/437,977 priority patent/US5585815A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To realize an active matrix display device without affecting a driving element by the adverse effect of an instantaneous voltage drop given by a scanning signal with the timing when a video signal falls from H to L regardless of the packaging system of the driving element and capable of considerably improving the quality of display and reliability. CONSTITUTION:A thin film cut-off transistor 9 is provided between a gate line driving element 5 and a gate line 7. Synchronizing with the fall from H to L of a video signal 11 given to a source line 8, the thin film cut-off transistor 9 is turned off and the line between the gate line driving element 5 and the gate line 7 is transiently and electrically released, consequently, so that the driving element 5 is not affected by the adverse effect of the instantaneous voltage drop generated in the scanning signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば液晶を表示媒体
として用い、走査線駆動用素子および信号線駆動用素子
を基板表示部周辺に接続、あるいは内蔵したアクティブ
マトリクス表示装置に関し、特にこれらの駆動用素子を
直接、表示基板パターン上に実装したCOG(Chip
On Glass)方式の表示装置に適したアクティ
ブマトリクス表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device in which, for example, liquid crystal is used as a display medium, and scanning line driving elements and signal line driving elements are connected to or built in the periphery of a substrate display portion. A COG (Chip) in which a driving element is directly mounted on a display substrate pattern
The present invention relates to an active matrix display device suitable for a display device of On Glass type.

【0002】[0002]

【従来の技術】図5はアクティブマトリクス表示装置を
構成するアクティブマトリクス表示基板の一従来例を示
す。ガラス基板からなり、左右方向に長い長方形の透明
絶縁性基板2上には、走査線である複数本のゲートライ
ン7、7…と信号線である複数本のソースライン8、8
…とが互いに直交して配線されている。すなわち、ゲー
トライン7、7…は横方向に配線され、ソースライン
8、8…は縦方向に配線されている。
2. Description of the Related Art FIG. 5 shows a conventional example of an active matrix display substrate which constitutes an active matrix display device. A plurality of gate lines 7, 7 which are scanning lines and a plurality of source lines 8, 8 which are signal lines are formed on a rectangular transparent insulating substrate 2 which is made of a glass substrate and is long in the left-right direction.
Are wired so as to be orthogonal to each other. That is, the gate lines 7, 7 ... Are wired in the horizontal direction, and the source lines 8, 8 ... Are wired in the vertical direction.

【0003】ゲートライン7とソースライン8で囲まれ
る各領域には絵素3がマトリクス状に設けられている。
また、ゲートライン7とソースライン8の交差部には、
スイッチング素子として機能する薄膜トランジスタ(T
FT)4がそれぞれ配設されている。
In each area surrounded by the gate line 7 and the source line 8, picture elements 3 are provided in a matrix.
In addition, at the intersection of the gate line 7 and the source line 8,
A thin film transistor (T
FT) 4 are provided respectively.

【0004】加えて、透明絶縁性基板2の長手方向(横
方向)一端部には、ゲートライン駆動用素子(ICドラ
イバー)5が幅方向(縦方向)に配設されており、ゲー
トライン駆動用素子5には各ゲートライン7、7…の一
端部がそれぞれ接続されている。また、透明絶縁性基板
2の幅方向一端部には、ソースライン駆動用素子6が長
手方向に配設されており、ソースライン駆動用素子6に
は各ソースライン8、8…の一端部がそれぞれ接続され
ている。なお、ゲートライン駆動用素子5には複数本の
入力端子ライン10が接続されている。
In addition, a gate line driving element (IC driver) 5 is arranged in the width direction (vertical direction) at one end of the transparent insulating substrate 2 in the longitudinal direction (horizontal direction). One end of each gate line 7, 7 ... Is connected to the device 5. Further, the source line driving element 6 is arranged in the longitudinal direction at one end portion in the width direction of the transparent insulating substrate 2, and the source line driving element 6 has one end portion of each source line 8, 8 ... Each is connected. A plurality of input terminal lines 10 are connected to the gate line driving element 5.

【0005】駆動用素子5、6は、ゲートライン7を縦
方向に順次走査し、ソースライン8に映像信号を印加し
て1行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
The driving elements 5 and 6 allow the active matrix display device to perform a display operation by a method of sequentially scanning the gate line 7 in the vertical direction and applying a video signal to the source line 8 to write each row. .

【0006】なお、透明絶縁性基板2のゲートライン駆
動用素子5およびソースライン駆動用素子6が配設され
た部分を除く部分が表示部1になっている。
The portion of the transparent insulating substrate 2 excluding the portion where the gate line driving element 5 and the source line driving element 6 are arranged is the display section 1.

【0007】[0007]

【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリクス表示装置は、透明絶縁性基板2上に
複数のゲートライン7と複数のソースライン8を直交し
て配線する構造をとるため、ゲートライン7に与えられ
る走査信号12(図6(b)参照)と、ソースライン8
に与えられる映像信号11(図6(a)参照)がそのカ
ップリング的ノイズとして互いに干渉したり、影響を及
ぼし合うため、場合によっては、その駆動用素子5、6
にまで悪影響を与えるという欠点があった。
However, since the above-mentioned conventional active matrix display device has a structure in which a plurality of gate lines 7 and a plurality of source lines 8 are arranged on the transparent insulating substrate 2 at right angles, The scan signal 12 given to the line 7 (see FIG. 6B) and the source line 8
The video signals 11 (see FIG. 6 (a)) given to each other interfere with each other or affect each other as the coupling noise, so that in some cases, the driving elements 5 and 6 are driven.
It had the drawback of adversely affecting

【0008】ここで、液晶表示装置の場合は、ソースラ
イン8に印加される影像信号11は、液晶劣化防止、高
コントラスト化およびフリッカ低減のため、周波数が数
10KHz、振幅が最大6〜10Vppの矩形波で交流駆
動されるのが一般的である。また、ゲートライン7に印
加される走査信号12についても、各絵素3の薄膜トラ
ンジスタ4を短時間内で十分にON、OFFさせる必要
があるため、ON電圧とOFF電圧の差を、一般的には
15〜30V程度に設定している。
[0008] Here, in the case of a liquid crystal display device, imaging signal 11 applied to the source line 8, the liquid crystal deterioration prevention, for high contrast and flicker reduction, frequency of several 10KH z, maximum amplitude 6~10V AC drive is generally performed with a square wave of pp . Regarding the scanning signal 12 applied to the gate line 7, it is necessary to sufficiently turn on and off the thin film transistor 4 of each pixel 3 within a short time. Therefore, the difference between the ON voltage and the OFF voltage is generally Is set to about 15 to 30V.

【0009】このような液晶表示装置において、走査信
号12と映像信号11の相互影響の中で最も問題となる
のは、映像信号11が”H”(=ハイレベル)→”L”
(=ローレベル)に立ち下るタイミングで走査信号12
が受ける瞬時電圧降下15(図6(b)参照)であり、
その値は1〜3V程度となる。
In such a liquid crystal display device, the most serious problem among the mutual influences of the scanning signal 12 and the video signal 11 is that the video signal 11 is "H" (= high level) → "L".
Scan signal 12 at the timing of falling to (= low level)
Is an instantaneous voltage drop 15 (see FIG. 6 (b))
The value is about 1 to 3V.

【0010】そして、この瞬時電圧降下15はゲートラ
イン7を通じてゲートライン駆動用素子5にまで伝達さ
れるため、ゲートライン駆動用素子5の出力信号のみな
らず、図6(c)に示すようにゲートライン駆動用素子
5内の各種信号14にまで瞬時電圧降下15をもたら
す。このような瞬時電圧変動が発生すると、ゲートライ
ン駆動用素子5の誤動作を引き起こしたり、耐圧オーバ
ーによる素子破壊の原因になる。
Since this instantaneous voltage drop 15 is transmitted to the gate line driving element 5 through the gate line 7, not only the output signal of the gate line driving element 5 but also the output signal of the gate line driving element 5 as shown in FIG. An instantaneous voltage drop 15 is brought to various signals 14 in the gate line driving element 5. If such an instantaneous voltage fluctuation occurs, it may cause malfunction of the gate line driving element 5 or may cause element breakdown due to over breakdown of voltage.

【0011】特に、微小ピッチ接続、低コストおよび高
信頼性接続を実現するため、ゲートライン駆動用素子5
およびソースライン駆動用素子6を直接透明絶縁性基板
2、すなわち表示基板に実装するCOG方式の表示装置
においては、ゲートライン駆動用素子5の入力端子ライ
ン10にも接続抵抗と、表示基板パターン配線抵抗等と
をプラスした抵抗が加わることになるため、瞬時電圧降
下15は更に大きく2〜6V程度にまで及び、深刻な問
題となる。
In particular, in order to realize fine pitch connection, low cost and high reliability connection, the gate line driving element 5 is used.
In the COG display device in which the source line driving element 6 is directly mounted on the transparent insulating substrate 2, that is, the display substrate, the input line 10 of the gate line driving element 5 also has a connection resistance and a display substrate pattern wiring. Since a resistance obtained by adding the resistance and the like is added, the instantaneous voltage drop 15 further increases to about 2 to 6 V, which is a serious problem.

【0012】以上の理由により、従来のアクティブマト
リクス表示装置においては、表示品位および信頼性の向
上を図る上で限界があり、特にCOG接続方式のアクテ
ィブマトリクス表示装置においては大きな問題になって
いた。
For the above reasons, the conventional active matrix display device has a limit in improving the display quality and reliability, and it has been a serious problem especially in the COG connection type active matrix display device.

【0013】本発明はこのような従来技術の問題点を解
決するものであり、駆動用素子の実装方式に拘らず、映
像信号が”H”→”L”に立ち下がるタイミングで走査
信号が受ける瞬時電圧降下の悪影響を駆動素子が受ける
ことがなく、表示品位および信頼性を格段に向上できる
アクティブマトリクス表示装置を提供することを目的と
する。
The present invention solves the problems of the prior art as described above, and the scanning signal is received at the timing when the video signal falls from "H" to "L" regardless of the mounting method of the driving element. It is an object of the present invention to provide an active matrix display device in which a driving element is not adversely affected by an instantaneous voltage drop and display quality and reliability can be significantly improved.

【0014】[0014]

【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、基板上に、複数の走査線と複数の信
号線が交差して形成され、各交差部に第1スイッチング
素子が形成されると共に、該走査線を駆動する走査線駆
動用素子および該信号線を駆動する信号線駆動用素子が
形成されたアクティブマトリクス表示装置において、該
複数の走査線個々と該走査線駆動用素子との間に第2ス
イッチング素子をそれぞれ設け、該信号線に与えられる
映像信号の立ち下がりに同期して該第2スイッチング素
子を一時的にスイッチ開状態に設定するようにしてお
り、そのことにより上記目的が達成される。
In the active matrix display device of the present invention, a plurality of scanning lines and a plurality of signal lines are formed on a substrate so as to intersect with each other, and a first switching element is formed at each intersection. At the same time, in an active matrix display device in which a scanning line driving element for driving the scanning line and a signal line driving element for driving the signal line are formed, the plurality of scanning lines and the scanning line driving element A second switching element is provided between them, and the second switching element is temporarily set to the switch open state in synchronization with the fall of the video signal applied to the signal line. Is achieved.

【0015】好ましくは、走査信号切換用の第3スイッ
チング素子および外部電源に接続された外部電源入力端
子を有し、前記第2スイッチング素子がスイッチ開状態
になっている場合に、前記第1スイッチング素子が十分
にOFFするように、該第3スイッチング素子の入力端
子に電源切換用制御信号を与える一方、該外部電源入力
端子を介して該第1スイッチング素子にOFF用電圧を
与える。
Preferably, the first switching device has a third switching device for switching a scanning signal and an external power supply input terminal connected to an external power supply, and when the second switching device is in a switch open state. A power source switching control signal is applied to the input terminal of the third switching element so that the element is sufficiently turned off, while an OFF voltage is applied to the first switching element via the external power source input terminal.

【0016】[0016]

【作用】上記のように複数の走査線個々と該走査線駆動
用素子との間に第2スイッチング素子をそれぞれ設け、
該信号線に与えられる映像信号の立ち下がりに同期して
この第2スイッチング素子を一時的にスイッチ開状態に
設定すると、走査線と走査線駆動用素子との間が一時的
に電気的に切り離されるので、映像信号の”H”→”
L”への立ち下がりによる瞬時電圧降下が走査線駆動用
素子に伝達されることがない。
As described above, the second switching element is provided between each of the plurality of scanning lines and the scanning line driving element,
When the second switching element is temporarily set to the switch open state in synchronization with the fall of the video signal applied to the signal line, the scanning line and the scanning line driving element are temporarily electrically disconnected. Since the video signal is "H" → "
The instantaneous voltage drop due to the fall to L ″ is not transmitted to the scanning line driving element.

【0017】この結果、走査線駆動用素子内の各種信号
は安定状態を維持できる。従って、走査線駆動用素子の
誤動作、耐圧オーバーによる素子破壊を防止できる。
As a result, various signals in the scanning line driving element can maintain a stable state. Therefore, it is possible to prevent malfunction of the scanning line driving element and destruction of the element due to the breakdown voltage being exceeded.

【0018】また、瞬時電圧降下に起因する瞬時電圧変
動がなくなるので、走査線駆動用素子の耐圧範囲内で第
1スイッチング素子のON/OFF電圧差を大きくと
れ、表示品位を向上できる。
Further, since the instantaneous voltage fluctuation caused by the instantaneous voltage drop is eliminated, the ON / OFF voltage difference of the first switching element can be made large within the withstand voltage range of the scanning line driving element, and the display quality can be improved.

【0019】また、走査線と走査線駆動用素子が切り離
されている間、走査線の電位が不安定になり、第1スイ
ッチング素子が十分にOFFされないおそれがあるが、
上記のように第3スイッチング素子の入力端子に電源切
換用制御信号を与える一方、外部電源入力端子を介して
第1スイッチング素子にOFF用電圧を与える構成によ
れば、第1スイッチング素子を十分にOFFできるの
で、かかる問題を容易に解消できる。
While the scanning line and the scanning line driving element are separated from each other, the potential of the scanning line may become unstable and the first switching element may not be sufficiently turned off.
According to the configuration in which the power supply switching control signal is applied to the input terminal of the third switching element and the OFF voltage is applied to the first switching element via the external power supply input terminal as described above, the first switching element is sufficiently supplied. Since it can be turned off, this problem can be easily solved.

【0020】[0020]

【実施例】以下に本発明の実施例を示す。EXAMPLES Examples of the present invention will be shown below.

【0021】(実施例1)図1および図2は本発明アク
ティブマトリクス表示装置の実施例1を示す。ガラス基
板からなり、左右方向に長い長方形の透明絶縁性基板2
上には、走査線である複数本のゲートライン7、7…と
信号線である複数本のソースライン8、8…とが互いに
直交して配線されている。すなわち、ゲートライン7、
7…は横方向に配線され、ソースライン8、8…は縦方
向に配線されている。
(Embodiment 1) FIGS. 1 and 2 show Embodiment 1 of the active matrix display device of the present invention. Rectangular transparent insulating substrate 2 made of glass substrate and long in the left-right direction
A plurality of gate lines 7, 7 ... Which are scanning lines and a plurality of source lines 8, 8 ... which are signal lines are laid out orthogonally to each other. That is, the gate line 7,
7 are wired in the horizontal direction, and the source lines 8, 8 ... Are wired in the vertical direction.

【0022】ゲートライン7とソースライン8で囲まれ
る各領域には絵素3がマトリクス状に設けられている。
また、ゲートライン7とソースライン8の交差部には、
スイッチング素子として機能する薄膜トランジスタ4が
それぞれ配設されている。
The picture elements 3 are provided in a matrix in each area surrounded by the gate lines 7 and the source lines 8.
In addition, at the intersection of the gate line 7 and the source line 8,
Each thin film transistor 4 that functions as a switching element is provided.

【0023】加えて、透明絶縁性基板2の長手方向一端
部には、ゲートライン駆動用素子5が幅方向に配設され
ており、ゲートライン駆動用素子5には各ゲートライン
7、7…の一端部がそれぞれ接続されている。また、透
明絶縁性基板2の幅方向一端部には、ソースライン駆動
用素子6が長手方向に配設されており、ソースライン駆
動用素子6には各ソースライン8、8…の一端部がそれ
ぞれ接続されている。なお、ゲートライン駆動用素子5
およびソースライン駆動用素子6は、具体的にはCOG
接続で透明絶縁性基板パターン上に設けられている。ま
た、ゲートライン駆動用素子5には複数本の入力端子ラ
イン10が接続されている。
In addition, a gate line driving element 5 is arranged in the width direction at one end of the transparent insulating substrate 2 in the longitudinal direction, and the gate line driving element 5 has gate lines 7, 7 ... Are connected at one end thereof. Further, the source line driving element 6 is arranged in the longitudinal direction at one end portion in the width direction of the transparent insulating substrate 2, and the source line driving element 6 has one end portion of each source line 8, 8 ... Each is connected. The gate line driving element 5
The source line driving element 6 is specifically COG.
It is provided on the transparent insulating substrate pattern by connection. A plurality of input terminal lines 10 are connected to the gate line driving element 5.

【0024】駆動用素子5、6は、ゲートライン7を縦
方向に順次走査し、ソースライン8に映像信号を印加し
て1行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
The driving elements 5 and 6 allow the active matrix display device to perform a display operation by a method of sequentially scanning the gate line 7 in the vertical direction and applying a video signal to the source line 8 to write the data line by line. .

【0025】なお、透明絶縁性基板2のゲートライン駆
動用素子5およびソースライン駆動用素子6が配設され
た部分を除く部分が表示部1になっている。
The portion of the transparent insulating substrate 2 excluding the portion where the gate line driving element 5 and the source line driving element 6 are arranged is the display section 1.

【0026】加えて、ゲートライン駆動用素子5と各ゲ
ートライン7、7…の間には、両者の間を開放、接続す
るスイッチング素子として機能する遮断用薄膜トランジ
スタ9、9…がそれぞれ設けられている。遮断用薄膜ト
ランジスタ9のゲート電極には、透明絶縁性基板2上の
前記入力端子ライン10から一端側に少し離れた位置に
形成された遮断信号入力端子16が接続されており、こ
の遮断信号入力端子16を介して外部の制御回路より遮
断用のコントロール信号13が入力されるようになって
いる。
In addition, between the gate line driving element 5 and each of the gate lines 7, 7, ..., There are provided cut-off thin film transistors 9, 9 ... Which function as switching elements for opening and connecting the two. There is. A cutoff signal input terminal 16 formed at a position slightly separated from the input terminal line 10 on the transparent insulating substrate 2 to one end side is connected to the gate electrode of the cutoff thin film transistor 9. A control signal 13 for shutting off is input from an external control circuit via 16.

【0027】図2(a)、(b)、(c)は、ソースラ
イン8に供給される映像信号11、ゲートライン7に与
えられる走査信号12、遮断用薄膜トランジスタ9の遮
断信号入力端子16に入力される遮断用のコントロール
信号13の信号波形をそれぞれ示しており、また、図2
(d)はゲートライン駆動用素子5内の各種信号の信号
波形を示す。
2A, 2B, and 2C show a video signal 11 supplied to the source line 8, a scanning signal 12 supplied to the gate line 7, and a cutoff signal input terminal 16 of the cutoff thin film transistor 9. 2A and 2B respectively show signal waveforms of the cut-off control signal 13 inputted.
(D) shows signal waveforms of various signals in the gate line driving element 5.

【0028】ここで、上記の遮断用薄膜トランジスタ9
は、ソースライン8に供給される映像信号11の”H”
→”L”への立ち下がりに起因する瞬時電圧降下15の
悪影響がゲートライン駆動用素子5に及ぶのを防止する
ために設けられる。以下にその詳細を図2に従って説明
する。
Here, the blocking thin film transistor 9 is used.
Is "H" of the video signal 11 supplied to the source line 8.
→ It is provided to prevent the adverse effect of the instantaneous voltage drop 15 due to the fall to “L” from reaching the gate line driving element 5. The details will be described below with reference to FIG.

【0029】図2(a)、(c)に示すように、本実施
例1では映像信号11の”H”→”L”への立ち下がり
に同期させて、その瞬間だけ一時的に遮断用薄膜トラン
ジスタ9の遮断信号入力端子16に図示する波形のコン
トロール信号13を与える。このコントロール信号13
が与えられると、その間、遮断用薄膜トランジスタ9が
OFFし、ゲートライン7とゲートライン駆動用素子5
の間が開放、すなわちゲートライン7とゲートライン駆
動用素子5間が一時的に電気的に切り離された状態にな
る。
As shown in FIGS. 2 (a) and 2 (c), in the first embodiment, the video signal 11 is temporarily shut off in synchronization with the fall of the video signal 11 from "H" to "L". The cut-off signal input terminal 16 of the thin film transistor 9 is supplied with the control signal 13 having the illustrated waveform. This control signal 13
Is supplied, the shut-off thin film transistor 9 is turned off during that time, and the gate line 7 and the gate line driving element 5 are
The gate line 7 and the gate line driving element 5 are temporarily electrically disconnected from each other.

【0030】ここで、映像信号11が”H”→”L”へ
立ち下がるタイミイグでは、図2(b)に示すように走
査信号12には、走査信号12と映像信号11とのカッ
プリング的ノイズに起因する瞬時電圧降下15が発生し
ている。
Here, in the timing in which the video signal 11 falls from "H" to "L", the scanning signal 12 is coupled to the scanning signal 12 and the video signal 11 as shown in FIG. 2B. An instantaneous voltage drop 15 has occurred due to noise.

【0031】しかるに、本実施例1では、映像信号11
の”H”→”L”への立ち下がりに同期してゲートライ
ン7とゲートライン駆動用素子5との間が一時的に電気
的に切り離されているので、瞬時電圧降下15の悪影響
がゲートライン駆動用素子5に及ぶことがない。この結
果、図2(d)に示すように、ゲートライン駆動用素子
5内の各種信号14は瞬時電圧降下15の悪影響を受け
ることなく安定した状態、すなわち変動を生じない状態
にある。
In the first embodiment, however, the video signal 11
Since the gate line 7 and the gate line driving element 5 are temporarily electrically disconnected in synchronization with the fall of "H" to "L", the adverse effect of the instantaneous voltage drop 15 is It does not extend to the line driving element 5. As a result, as shown in FIG. 2D, the various signals 14 in the gate line driving element 5 are in a stable state without being adversely affected by the instantaneous voltage drop 15, that is, in a state where no fluctuation occurs.

【0032】なお、映像信号11の立ち下がりタイミン
グ以外の時点では、遮断用薄膜トランジスタ9がON
し、ゲートライン駆動用素子5とゲートライン7の間は
接続状態にある。
At times other than the fall timing of the video signal 11, the shut-off thin film transistor 9 is turned on.
However, the gate line driving element 5 and the gate line 7 are in a connected state.

【0033】従って、本実施例1によれば、ゲートライ
ン駆動用素子5が誤動作を生じず、また耐圧オーバーに
よる素子破壊を発生することがない。更には、瞬時電圧
変動がなく、ゲートライン駆動用素子5の耐圧範囲内で
薄膜トランジスタ4のON/OFF電圧差を大きくとれ
るので、表示品位面で余裕ができ、その分表示品位の向
上が容易に図れる。
Therefore, according to the first embodiment, the gate line driving element 5 does not malfunction and the element breakdown due to the breakdown voltage overshoot does not occur. Furthermore, since there is no instantaneous voltage fluctuation and the ON / OFF voltage difference of the thin film transistor 4 can be made large within the breakdown voltage range of the gate line driving element 5, there is a margin in display quality, and the display quality can be easily improved by that amount. Can be achieved.

【0034】加えて、ゲートライン駆動用素子5の入力
端子ライン10に接続抵抗と表示基板パターン配線抵抗
等とをプラスした抵抗が加わり、瞬時電圧変動が拡大さ
れるCOG接続のアクティブマトリクス表示装置におい
ては、そのゲートライン駆動用素子5の動作、表示品位
に対する抵抗スペックにも余裕ができるので、COG接
続方式のアクティブマトリクス表示装置が有する本来の
長所である、微小ピッチ、低コスト、高信頼性接続を享
受できる。
In addition, in the active matrix display device of the COG connection in which the resistance obtained by adding the connection resistance and the display substrate pattern wiring resistance and the like is added to the input terminal line 10 of the gate line driving element 5, the instantaneous voltage fluctuation is expanded. Can afford the operation of the gate line driving element 5 and the resistance specifications with respect to the display quality. Therefore, the original advantage of the COG connection type active matrix display device is a fine pitch, low cost and high reliability connection. Can enjoy.

【0035】(実施例2)図3および図4は本発明アク
ティブマトリクス表示装置の実施例2を示す。この実施
例2では、上記の遮断用薄膜トランジスタ9によりゲー
トライン駆動用素子5とゲートライン7との間が開放さ
れている場合に、ゲートライン7の電位が不安定になっ
て薄膜トランジスタ4が十分にOFFしない事態を防止
する構成をとる。以下にその構成を説明する。但し、大
部分の構成は実施例1と同様であるので、対応する部分
は同一の番号を付して説明を省略し、以下異なる部分に
ついてのみ説明する。
(Embodiment 2) FIGS. 3 and 4 show Embodiment 2 of the active matrix display device of the present invention. In the second embodiment, when the gate line driving element 5 and the gate line 7 are opened by the shut-off thin film transistor 9, the potential of the gate line 7 becomes unstable and the thin film transistor 4 is sufficiently discharged. Take a configuration to prevent the situation that it does not turn off. The configuration will be described below. However, since most of the configuration is the same as that of the first embodiment, the corresponding parts are designated by the same reference numerals and the description thereof will be omitted. Only different parts will be described below.

【0036】透明絶縁性基板2上には、各遮断用薄膜ト
ランジスタ9、9…に隣接してゲートライン信号の切換
用薄膜トランジスタ17、17…が設けられている。各
切換用薄膜トランジスタ17のゲート電極は、透明絶縁
性基板2上の前記遮断信号入力端子16に隣接する部分
に設けられたコントロール信号入力端子19に接続され
ており、外部回路よりコントロール信号入力端子19を
介して電源切り換え用コントロール信号20(図4
(e)参照)が入力されるようになっている。
On the transparent insulating substrate 2, gate line signal switching thin film transistors 17, 17 ... Are provided adjacent to the respective blocking thin film transistors 9, 9. The gate electrode of each switching thin film transistor 17 is connected to a control signal input terminal 19 provided in a portion of the transparent insulating substrate 2 adjacent to the cutoff signal input terminal 16, and the control signal input terminal 19 is connected from an external circuit. Via the control signal 20 for switching the power source (see FIG.
(See (e)) is input.

【0037】また、各切換用薄膜トランジスタ17のソ
ース側は薄膜トランジスタ4に接続され、ドレイン側は
外部電源入力端子18に接続されている。この外部電源
入力端子18は前記入力端子ライン10の他端側に少し
離れた位置に形成されており、外部電源より外部電源入
力端子18を介して電源切り換え用コントロール信号2
0が入力されるようになっている。
The source side of each switching thin film transistor 17 is connected to the thin film transistor 4, and the drain side is connected to the external power supply input terminal 18. The external power supply input terminal 18 is formed at a position slightly apart from the other end of the input terminal line 10, and the power supply switching control signal 2 is supplied from the external power supply via the external power supply input terminal 18.
0 is input.

【0038】上記の構成において、切換用薄膜トランジ
スタ17のゲート電極には、図4に示すタイミング、す
なわち映像信号11が”H”→”L”に立ち下がり、か
つ遮断用薄膜トランジスタ9に遮断用のコントロール信
号14が入力される時点で与えられる。そして、この
時、外部電源入力端子18、切換用薄膜トランジスタ1
7を介して薄膜トランジスタ4にOFF用電圧が与えら
れる。
In the above structure, the gate electrode of the switching thin film transistor 17 has the timing shown in FIG. 4, that is, the video signal 11 falls from "H" to "L", and the blocking thin film transistor 9 controls the blocking. It is given when the signal 14 is input. At this time, the external power supply input terminal 18 and the switching thin film transistor 1
An OFF voltage is applied to the thin film transistor 4 via 7.

【0039】従って、本実施例2によれば、遮断用薄膜
トランジスタ9によりゲートライン駆動用素子5とゲー
トライン7との間が開放されている場合に、薄膜トラン
ジスタ4に十分なOFF電圧が供給されるので、ゲート
ライン7の電位が不安定になって薄膜トランジスタ4が
十分にOFFしない事態を確実に防止できる。
Therefore, according to the second embodiment, a sufficient OFF voltage is supplied to the thin film transistor 4 when the gate line driving element 5 and the gate line 7 are opened by the blocking thin film transistor 9. Therefore, it is possible to reliably prevent the situation where the potential of the gate line 7 becomes unstable and the thin film transistor 4 is not sufficiently turned off.

【0040】以上の各実施例では、本発明をCOG接続
方式のアクティブマトリクス表示装置に適用する場合に
ついて説明したが、TAB(Tape Automat
edBonding)駆動素子をCOF(Chip O
n Film) 実装する場合、或はガラス基板上に駆
動素子を形成する場合においても本発明は適用できる。
In each of the above embodiments, the case where the present invention is applied to the active matrix display device of the COG connection system has been described, but TAB (Tape Automat) is used.
edBonding (CO) (Chip O)
n Film) The present invention can also be applied to mounting or forming a driving element on a glass substrate.

【0041】また、本発明で用いる薄膜トランジスタと
しては、アモルファスシリコン、ポリシリコン、Te等
を半導体材料として用いた、絶縁ゲート電界効果型トラ
ンジスタが一般的である。
As the thin film transistor used in the present invention, an insulated gate field effect transistor using amorphous silicon, polysilicon, Te or the like as a semiconductor material is generally used.

【0042】更には、本発明アクティブマトリクス表示
装置は白黒表示の液晶表示装置のみでなく、カラーフィ
ルターを用いたカラー液晶表示装置にも適用できること
はもちろんである。
Further, it goes without saying that the active matrix display device of the present invention can be applied not only to a monochrome liquid crystal display device but also to a color liquid crystal display device using a color filter.

【0043】[0043]

【発明の効果】請求項1記載のアクティブマトリクス表
示装置によれば、走査線と走査線駆動用素子との間を映
像信号の”H”→”L”への立ち下りに同期させて、そ
の瞬時だけ一時的に開放する構成をとるので、駆動用素
子の実装方式の種類に拘らず、映像信号の振幅による走
査信号の瞬時電圧降下の悪影響を走査線駆動用素子が受
けることがない。
According to the active matrix display device of the first aspect, the interval between the scanning line and the scanning line driving element is synchronized with the trailing edge of the video signal from "H" to "L". Since the configuration is such that the driving element is temporarily opened, the scanning line driving element is not adversely affected by the instantaneous voltage drop of the scanning signal due to the amplitude of the video signal, regardless of the type of mounting of the driving element.

【0044】この結果、走査線駆動用素子内の各種信号
は安定状態を維持できるので、走査線駆動用素子の誤動
作、耐圧オーバーによる素子破壊を確実に防止できる。
また、瞬時電圧降下に起因する瞬時電圧変動がなくなる
ので、走査線駆動用素子の耐圧範囲内で第1スイッチン
グ素子のON/OFF電圧差を大きくとれる。
As a result, various signals in the scanning line driving element can be maintained in a stable state, so that the malfunction of the scanning line driving element and the destruction of the element due to the over-voltage can be surely prevented.
Further, since the instantaneous voltage fluctuation caused by the instantaneous voltage drop is eliminated, the ON / OFF voltage difference of the first switching element can be made large within the withstand voltage range of the scanning line driving element.

【0045】従って、高品位、高信頼性のアクティブマ
トリクス表示装置を実現できる効果がある。
Therefore, there is an effect that an active matrix display device of high quality and high reliability can be realized.

【0046】また、特に請求項2記載のアクティブマト
リクス表示装置によれば、走査線と走査線駆動用素子と
の間が開放されている時に、走査線の電位が不安定にな
って第1スイッチング素子が十分にOFFしない事態を
確実に防止できるので、信頼性をより一層向上できる効
果がある。
According to another aspect of the active matrix display device, the potential of the scanning line becomes unstable and the first switching is performed when the scanning line and the scanning line driving element are open. Since it is possible to surely prevent the element from not being sufficiently turned off, there is an effect that the reliability can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明アクティブマトリクス表示装置の実施例
1を示す回路図。
FIG. 1 is a circuit diagram showing a first embodiment of an active matrix display device of the present invention.

【図2】実施例1のアクティブマトリクス表示装置にお
ける各種信号のON・OFFタイミングを示すタイミン
グチャート。
FIG. 2 is a timing chart showing ON / OFF timing of various signals in the active matrix display device according to the first embodiment.

【図3】本発明アクティブマトリクス表示装置の実施例
2を示す回路図。
FIG. 3 is a circuit diagram showing a second embodiment of the active matrix display device of the present invention.

【図4】実施例2のアクティブマトリクス表示装置にお
ける各種信号のON・OFFタイミングを示すタイミン
グチャート。
FIG. 4 is a timing chart showing ON / OFF timing of various signals in the active matrix display device according to the second embodiment.

【図5】従来のアクティブマトリクス表示装置を示す回
路図。
FIG. 5 is a circuit diagram showing a conventional active matrix display device.

【図6】従来のアクティブマトリクス表示装置における
各種信号のON・OFFタイミングを示すタイミングチ
ャート。
FIG. 6 is a timing chart showing ON / OFF timings of various signals in a conventional active matrix display device.

【符号の説明】[Explanation of symbols]

1 表示部 2 透明絶縁性基板 3 絵素 4 薄膜トランジスタ 5 ゲートライン駆動用素子 6 ソースライン駆動用素子 7 ゲートライン 8 ソースライン 9 遮断用薄膜トランジスタ 10 ゲートライン駆動用素子の入力端子ライン 11 映像信号 12 走査信号 13 遮断用のコントロール信号 14 ゲートライン駆動用素子内の各種信号 15 瞬時電圧降下 16 遮断信号入力端子 17 切り換え用薄膜トランジスタ 18 外部電源入力端子 19 切り換え信号入力端子 20 切り換え用のコントロール信号 1 Display Part 2 Transparent Insulating Substrate 3 Picture Element 4 Thin Film Transistor 5 Gate Line Driving Element 6 Source Line Driving Element 7 Gate Line 8 Source Line 9 Blocking Thin Film Transistor 10 Input Terminal Line of Gate Line Driving Element 11 Video Signal 12 Scan Signal 13 Control signal for interruption 14 Various signals in gate line driving element 15 Instantaneous voltage drop 16 Interruption signal input terminal 17 Switching thin film transistor 18 External power input terminal 19 Switching signal input terminal 20 Switching control signal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、複数の走査線と複数の信号線
が交差して形成され、各交差部に第1スイッチング素子
が形成されると共に、該走査線を駆動する走査線駆動用
素子および該信号線を駆動する信号線駆動用素子が形成
されたアクティブマトリクス表示装置において、 該複数の走査線個々と該走査線駆動用素子との間に第2
スイッチング素子をそれぞれ設け、該信号線に与えられ
る映像信号の立ち下がりに同期して該第2スイッチング
素子を一時的にスイッチ開状態に設定するアクティブマ
トリクス表示装置。
1. A scanning line driving element for driving a scanning line, wherein a plurality of scanning lines and a plurality of signal lines are formed on a substrate so as to intersect with each other, and a first switching element is formed at each intersection. And an active matrix display device in which a signal line driving element for driving the signal line is formed, and a second line is provided between each of the plurality of scanning lines and the scanning line driving element.
An active matrix display device in which each switching element is provided and the second switching element is temporarily set to a switch open state in synchronization with a fall of a video signal applied to the signal line.
【請求項2】 走査信号切換用の第3スイッチング素子
および外部電源に接続された外部電源入力端子を有し、
前記第2スイッチング素子がスイッチ開状態になってい
る場合に、前記第1スイッチング素子が十分にOFFす
るように、該第3スイッチング素子の入力端子に電源切
換用制御信号を与える一方、該外部電源入力端子を介し
て該第1スイッチング素子にOFF用電圧を与える請求
項1記載のアクティブマトリクス表示装置。
2. A third switching element for switching a scanning signal and an external power source input terminal connected to an external power source,
When the second switching element is in the switch open state, a power source switching control signal is applied to the input terminal of the third switching element so that the first switching element is sufficiently turned off, while the external power source is used. The active matrix display device according to claim 1, wherein an OFF voltage is applied to the first switching element via an input terminal.
JP33071892A 1992-12-10 1992-12-10 Active matrix display Withdrawn JPH06175103A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP33071892A JPH06175103A (en) 1992-12-10 1992-12-10 Active matrix display
EP98123224A EP0909975B1 (en) 1992-12-10 1993-12-10 Flat type display device and driving method and assembling method therefore
DE69326419T DE69326419T2 (en) 1992-12-10 1993-12-10 Flat display device and method for its manufacture
DE69332935T DE69332935T2 (en) 1992-12-10 1993-12-10 Flat display device, its control method and method for its production
DE69330074T DE69330074T2 (en) 1992-12-10 1993-12-10 Flat display device, its control method and method for its production
EP93309942A EP0601869B1 (en) 1992-12-10 1993-12-10 Flat type display device and assembling method therefor
EP98100270A EP0843196B1 (en) 1992-12-10 1993-12-10 Flat type display device and driving method and assembling method therefor
US08/437,977 US5585815A (en) 1992-12-10 1995-05-10 Display having a switching element for disconnecting a scanning conductor line from a scanning conductor line drive element in synchronization with a level fall of an input video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33071892A JPH06175103A (en) 1992-12-10 1992-12-10 Active matrix display

Publications (1)

Publication Number Publication Date
JPH06175103A true JPH06175103A (en) 1994-06-24

Family

ID=18235796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33071892A Withdrawn JPH06175103A (en) 1992-12-10 1992-12-10 Active matrix display

Country Status (1)

Country Link
JP (1) JPH06175103A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052013A1 (en) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
US7218370B2 (en) 2002-11-11 2007-05-15 Sanyo Electric Co., Ltd. Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052013A1 (en) * 1998-03-31 1999-10-14 Matsushita Electric Industrial Co., Ltd. Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same
US6472297B1 (en) 1998-03-31 2002-10-29 Matsushita Electric Industrial Co., Ltd. Method of producing TFT array substrate for liquid crystal display device
US7218370B2 (en) 2002-11-11 2007-05-15 Sanyo Electric Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
EP3678124B1 (en) Shift register unit, driving apparatus, display apparatus, and driving method
US5151689A (en) Display device with matrix-arranged pixels having reduced number of vertical signal lines
US7522145B2 (en) Liquid crystal display apparatus
US7688302B2 (en) Shift register and display device using same
KR890005293B1 (en) Apparatus and method for display
KR20120096710A (en) Display panel and display apparatus having the same
JPH06148680A (en) Matrix type liquid crystal display device
JPS61126595A (en) Active matrix circuit substrate
JPH07311392A (en) Liquid crystal display device
KR20010020935A (en) Display device and drive method thereof
JP3243945B2 (en) Display element
US6603455B1 (en) Display panel drive circuit and display panel
KR100212286B1 (en) Display device
JPH06175103A (en) Active matrix display
JP3501530B2 (en) Active matrix liquid crystal display device and driving method thereof
JPH10197851A (en) Liquid crystal display device
JPS6152631A (en) Active matrix display device
US10935859B2 (en) Active matrix substrate and display device including same
JP2007010900A (en) Liquid crystal display device
JPH08146919A (en) Liquid crystal driving device and liquid crystal driving method
JPH10206823A (en) Xy address type display device
JPH07333577A (en) Liquid crystal display device
KR100646778B1 (en) Liquid crystal display
JP2002072981A (en) Liquid crystal display device
JP3271484B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307