JPH06168957A - 金属・半導体電界効果トランジスタ - Google Patents
金属・半導体電界効果トランジスタInfo
- Publication number
- JPH06168957A JPH06168957A JP4339560A JP33956092A JPH06168957A JP H06168957 A JPH06168957 A JP H06168957A JP 4339560 A JP4339560 A JP 4339560A JP 33956092 A JP33956092 A JP 33956092A JP H06168957 A JPH06168957 A JP H06168957A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- triangular prism
- layer
- semi
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ピンチオフ特性を向上させることを目的とす
る。 【構成】 チャネル層を三角柱状にして半絶縁性基板と
隔離し、ゲートメタルが三角柱状のチャネル層の三方向
の各側面に接触する構成とした。
る。 【構成】 チャネル層を三角柱状にして半絶縁性基板と
隔離し、ゲートメタルが三角柱状のチャネル層の三方向
の各側面に接触する構成とした。
Description
【０００１】
【産業上の利用分野】本発明は、ＧａＡｓ半絶縁性基板
上のエピタキシャル層をチャネル層とする金属・半導体
電界効果トランジスタ（以下、ＭＥＳＦＥＴという）に
関する。
上のエピタキシャル層をチャネル層とする金属・半導体
電界効果トランジスタ（以下、ＭＥＳＦＥＴという）に
関する。
【０００２】
【従来の技術】図５は従来のＭＥＳＦＥＴの一例の構造
を示す。図において、１はソース電極、２はドレイン電
極、３はゲート電極、４はチャネル層、５は電子空乏領
域、６は半絶縁性基板である。従来のＭＥＳＦＥＴは、
プレーナ型が採られ、チャネル層４は、半絶縁性基板６
上に形成されたエピタキシャル層で構成されており、こ
の平面構造のチャネル層４上に設けられたゲート電極３
によって空乏領域５の幅を変化させることによりソース
・ドレイン間電流をコントロールする構成になってい
る。
を示す。図において、１はソース電極、２はドレイン電
極、３はゲート電極、４はチャネル層、５は電子空乏領
域、６は半絶縁性基板である。従来のＭＥＳＦＥＴは、
プレーナ型が採られ、チャネル層４は、半絶縁性基板６
上に形成されたエピタキシャル層で構成されており、こ
の平面構造のチャネル層４上に設けられたゲート電極３
によって空乏領域５の幅を変化させることによりソース
・ドレイン間電流をコントロールする構成になってい
る。
【０００３】
【発明が解決しようとする課題】上記のような構造の従
来のＭＥＳＦＥＴでは、ソース・ドレイン間電流の一部
がチャネル層４と半絶縁性基板６との界面で半絶縁性基
板６側にもれて流れ、ピンチオフ特性が悪くなるという
問題があった。本発明は上記の問題を解消し、ピンチオ
フ特性の良好なＭＥＳＦＥＴを得ることを目的とする。
来のＭＥＳＦＥＴでは、ソース・ドレイン間電流の一部
がチャネル層４と半絶縁性基板６との界面で半絶縁性基
板６側にもれて流れ、ピンチオフ特性が悪くなるという
問題があった。本発明は上記の問題を解消し、ピンチオ
フ特性の良好なＭＥＳＦＥＴを得ることを目的とする。
【０００４】
【課題を解決するための手段】本発明のＭＥＳＦＥＴ
は、チャネル層を三角柱状にして半絶縁性基板と隔離
し、ゲートメタルが上記三角柱状のチャネル層を取り巻
く構造としたものである。
は、チャネル層を三角柱状にして半絶縁性基板と隔離
し、ゲートメタルが上記三角柱状のチャネル層を取り巻
く構造としたものである。
【０００５】
【作用】上記のような構成にすると、電流通路が完全に
基板と隔離され、さらに、電流が三方向から絞り込まれ
るので、電流が基板側にもれることがなくなり、ピンチ
オフ特性が向上する。
基板と隔離され、さらに、電流が三方向から絞り込まれ
るので、電流が基板側にもれることがなくなり、ピンチ
オフ特性が向上する。
【０００６】
【実施例】図１は本発明の一実施例を示す。図におい
て、１、２、６は図５の同一符合と同一または相当する
部分を示し、４ａは三角柱状のチャネル層で、チャネル
の電流の流れる方向に対して垂直な断面が三角形状であ
る。３ａはチャネル層４ａを取り巻くゲートメタルであ
る。チャネル層４ａは完全に半絶縁性基板６と隔離して
いて、ゲートメタル３ａがチャネル層４ａの三方向の各
側面に接触している。
て、１、２、６は図５の同一符合と同一または相当する
部分を示し、４ａは三角柱状のチャネル層で、チャネル
の電流の流れる方向に対して垂直な断面が三角形状であ
る。３ａはチャネル層４ａを取り巻くゲートメタルであ
る。チャネル層４ａは完全に半絶縁性基板６と隔離して
いて、ゲートメタル３ａがチャネル層４ａの三方向の各
側面に接触している。
【０００７】図２は、本発明の一実施例の製造方法を示
す。ＧａＡｓ半絶縁性基板上にエピタキシャル層を形成
し、エピタキシャル層表面に図２（ａ）に示すように、
ソース電極１とドレイン電極２を設け、素子分離のため
のイオン注入を行ない、続いて、表面に図２（ｂ）に示
すようにソース・ドレイン電極間のＧａＡｓエピタキシ
ャル層領域に開口部１１を有するフォトレジストを形成
し このフォトレジストをマスクとして異方性エッチン
グを行ない、半絶縁性基板６と隔離したチャネル層４ａ
を形成する。図３に示すようにＧａＡｓでの異方性はＳ
ｉの場合と異なり、（１００）面のＧａＡｓウエハで、
開口を［１１０］方向に作ると、異方性エッチングは、
Ｙ方向では順メサ構造（台形）に、また、それと直角の
Ｘ方向では逆メサ構造（逆台形）にエッチングが進行す
る。三角形状のチャネルは、逆メサ構造のエッチングを
利用するものである。フォトレジストは、Ｘ方向に長い
開口１１を形成する。この状態でエッチングを行なう
と、エッチングされずに残るＧａＡｓエピタキシャル層
領域の断面形状は逆台形となる。さらにエッチングを進
めると三角形状のＧａＡｓエピタキシャル層領域が形成
され、これを三角柱状のチャネル層４ａとする。次に、
図２（ｃ）に示すように、ゲートメタル３ａを三角柱状
のチャネル層４ａの三方向の各側面全てに接触するよう
に形成する。図４は図２（ｃ）のＡ−Ａ断面における拡
大断面図である。断面図より明らかなように、三角柱状
のチャネル層４ａの各側面を覆うようにゲートメタル３
ａを形成しているので、チャネル層４ａは半絶縁性基板
６と隔離されている。以下通常の半導体製造方法によっ
て、ＭＥＳＦＥＴを形成する。以上はチャネル層全体を
三角柱状に形成する例を示したが、ゲート・ソース間の
抵抗を下げるためには、チャネル層の一部分のみを三角
柱状に形成すれば良く、三角柱状チャネルの電流の流れ
る方向の寸法を短く形成し、さらに、ソース側に近づけ
て形成することで、特性向上を計ることができる。
す。ＧａＡｓ半絶縁性基板上にエピタキシャル層を形成
し、エピタキシャル層表面に図２（ａ）に示すように、
ソース電極１とドレイン電極２を設け、素子分離のため
のイオン注入を行ない、続いて、表面に図２（ｂ）に示
すようにソース・ドレイン電極間のＧａＡｓエピタキシ
ャル層領域に開口部１１を有するフォトレジストを形成
し このフォトレジストをマスクとして異方性エッチン
グを行ない、半絶縁性基板６と隔離したチャネル層４ａ
を形成する。図３に示すようにＧａＡｓでの異方性はＳ
ｉの場合と異なり、（１００）面のＧａＡｓウエハで、
開口を［１１０］方向に作ると、異方性エッチングは、
Ｙ方向では順メサ構造（台形）に、また、それと直角の
Ｘ方向では逆メサ構造（逆台形）にエッチングが進行す
る。三角形状のチャネルは、逆メサ構造のエッチングを
利用するものである。フォトレジストは、Ｘ方向に長い
開口１１を形成する。この状態でエッチングを行なう
と、エッチングされずに残るＧａＡｓエピタキシャル層
領域の断面形状は逆台形となる。さらにエッチングを進
めると三角形状のＧａＡｓエピタキシャル層領域が形成
され、これを三角柱状のチャネル層４ａとする。次に、
図２（ｃ）に示すように、ゲートメタル３ａを三角柱状
のチャネル層４ａの三方向の各側面全てに接触するよう
に形成する。図４は図２（ｃ）のＡ−Ａ断面における拡
大断面図である。断面図より明らかなように、三角柱状
のチャネル層４ａの各側面を覆うようにゲートメタル３
ａを形成しているので、チャネル層４ａは半絶縁性基板
６と隔離されている。以下通常の半導体製造方法によっ
て、ＭＥＳＦＥＴを形成する。以上はチャネル層全体を
三角柱状に形成する例を示したが、ゲート・ソース間の
抵抗を下げるためには、チャネル層の一部分のみを三角
柱状に形成すれば良く、三角柱状チャネルの電流の流れ
る方向の寸法を短く形成し、さらに、ソース側に近づけ
て形成することで、特性向上を計ることができる。
【０００８】
【発明の効果】以上説明したように、本発明によれば、
ソース・ドレイン間電流の一部が基板側にもれて流れる
ことがなくなり、ピンチオフ特性が向上するという効果
がある。
ソース・ドレイン間電流の一部が基板側にもれて流れる
ことがなくなり、ピンチオフ特性が向上するという効果
がある。
【図１】本発明の一実施例を示す図である。
【図２】本発明の一実施例の製造方法を示す図である。
【図３】ＧａＡｓ（１００）面での異方性エッチング効
果を示す図である。
果を示す図である。
【図４】図２（ｃ）のＡＡ断面における断面図である。
【図５】従来のＭＥＳＦＥＴの一例の構造を示す図であ
る。
る。
１ ソース電極 ２ ドレイン電極 ３ａ ゲートメタル ４ａ 三角注状のチャネル層 ６ 半絶縁性基板
Claims (1)
- 【請求項１】 ＧａＡｓ半絶縁性基板上のエピタキシャ
ル層をチャネル層とする金属・半導体電界効果トランジ
スタにおいて、チャネル層を三角柱状にして半絶縁性基
板と隔離し、ゲートメタルが上記三角柱状のチャネル層
の各側面に接触する構造としたことを特徴とする金属・
半導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339560A JPH06168957A (ja) | 1992-11-27 | 1992-11-27 | 金属・半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339560A JPH06168957A (ja) | 1992-11-27 | 1992-11-27 | 金属・半導体電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168957A true JPH06168957A (ja) | 1994-06-14 |
Family
ID=18328629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4339560A Pending JPH06168957A (ja) | 1992-11-27 | 1992-11-27 | 金属・半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089894A (ja) * | 2011-10-21 | 2013-05-13 | Toshiba Corp | 半導体装置 |
-
1992
- 1992-11-27 JP JP4339560A patent/JPH06168957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089894A (ja) * | 2011-10-21 | 2013-05-13 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153683A (en) | Field effect transistor | |
| US5362677A (en) | Method for producing a field effect transistor with a gate recess structure | |
| US5139968A (en) | Method of producing a t-shaped gate electrode | |
| US5240869A (en) | Method for fabricating a field effect transistor | |
| US6307245B1 (en) | Semiconductor device | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| EP0614230A2 (en) | Semiconductor device with recessed gate and production method thereof | |
| GB2252874A (en) | Field effect transistor and manufacturing method therefor | |
| US5231040A (en) | Method of making a field effect transistor | |
| KR0179116B1 (ko) | 자가정렬형 티형 게이트 제조방법 | |
| US5719088A (en) | Method of fabricating semiconductor devices with a passivated surface | |
| JPH06168957A (ja) | 金属・半導体電界効果トランジスタ | |
| CN109727918B (zh) | 集成增强型与耗尽型场效应管的结构及其制造方法 | |
| JPH0289324A (ja) | 変調ドープ電界効果トランジスタ | |
| JPS6323667B2 (ja) | ||
| JPS6115596B2 (ja) | ||
| KR100192449B1 (ko) | 에프이티 및 그 제조방법 | |
| JPH02262342A (ja) | 半導体装置の製造方法 | |
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100232152B1 (ko) | 메스펫트의 제조방법 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0233940A (ja) | 半導体装置の製造方法 | |
| JP2001185558A (ja) | 半導体装置及びその製造方法 | |
| JPH03293733A (ja) | 半導体装置の製造方法 | |
| JPH03233939A (ja) | 電界効果トランジスタおよびその製造方法 |