JPH0615874A - Recording device - Google Patents
Recording deviceInfo
- Publication number
- JPH0615874A JPH0615874A JP17350392A JP17350392A JPH0615874A JP H0615874 A JPH0615874 A JP H0615874A JP 17350392 A JP17350392 A JP 17350392A JP 17350392 A JP17350392 A JP 17350392A JP H0615874 A JPH0615874 A JP H0615874A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dot
- output
- line
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Record Information Processing For Printing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、LEDプリンタ、LC
Sプリンタ等の主走査方向にアレー状のヘッドを有する
記録装置に関する。The present invention relates to an LED printer, LC
The present invention relates to a recording device having an array-shaped head in the main scanning direction such as an S printer.
【0002】[0002]
【従来の技術】ホスト機器であるコンピュータから出力
される印字情報に基づいて記録紙へ印字処理を行う記録
装置として、例えばLEDプリンタやLCSプリンタが
知られている。2. Description of the Related Art For example, an LED printer or an LCS printer is known as a recording device for performing a printing process on a recording sheet based on print information output from a computer which is a host device.
【0003】図15の(a)は従来の記録装置として、
例えばホストコンピュータに接続されたLEDプリンタ
の基本構成を示す。同図において、LEDプリンタ1は
プリンタコントローラ1a、エンジンコントローラ1
b、PPCエンジン1cで構成され、プリンタコントロ
ーラ1aは、不図示のCPU、ROM、RAM、キャラ
クタジェネレータ、フレームメモリ等を内蔵し、ホスト
コンピュータ2から出力される印字情報を、例えばセン
トロニクスインターフェイスを介して入力する。プリン
タコントローラ1aは、ホストコンピュータ2から出力
された印字情報を解析し、文字コードはキャラクタジェ
ネレータで対応するパターンデータに変換し、各種コマ
ンドに対しては対応する処理を実行する。このようにし
て上述の処理を繰り返すことにより、フレームメモリに
用紙1頁分のパターンデータ(ドットデータ)を記憶す
る。エンジンコントローラ1bは、上述のフレームメモ
リに記憶したドットデータをPPCエンジン1cの一部
を構成する印字ヘッドへ出力し、不図示のPPC機構に
より記録紙に印字を行う。尚、同図にPPCエンジン1
cは印字ヘッドを含むLEDプリンタ1の画像形成機構
全体を意味する。FIG. 15A shows a conventional recording apparatus,
For example, the basic configuration of an LED printer connected to a host computer is shown. In the figure, the LED printer 1 includes a printer controller 1a and an engine controller 1
b, the PPC engine 1c, the printer controller 1a has a CPU, a ROM, a RAM, a character generator, a frame memory and the like (not shown) built therein, and print information output from the host computer 2 is sent via, for example, a Centronics interface. input. The printer controller 1a analyzes the print information output from the host computer 2, converts the character code into corresponding pattern data with a character generator, and executes corresponding processing for various commands. By repeating the above-described processing in this way, the pattern data (dot data) for one page of the paper is stored in the frame memory. The engine controller 1b outputs the dot data stored in the frame memory to a print head forming a part of the PPC engine 1c, and prints on a recording sheet by a PPC mechanism (not shown). In addition, the PPC engine 1 is shown in FIG.
Reference character c denotes the entire image forming mechanism of the LED printer 1 including the print head.
【0004】図15の(b)は、プリンタコントローラ
1a内のフレームメモリに記憶されたビデオ信号をLE
Dヘッド1c’へ出力する時の印字処理を説明する図で
ある。また、図16はこの時のタイムチャートを示す。
両図において、エンジンコントローラ1bから水平同期
信号 外1 がプリンタコントローラ1aへ出力されFIG. 15B shows the video signal stored in the frame memory in the printer controller 1a as LE.
FIG. 6 is a diagram illustrating a printing process when outputting to a D head 1c ′. 16 shows a time chart at this time.
In both figures, the engine controller 1b outputs the horizontal synchronization signal 1 to the printer controller 1a.
【0005】[0005]
【外1】 [Outer 1]
【0006】ると、プリンタコントローラ1aは上述の
フレームメモリに記憶されたビデオ信号の中の1ライン
分のデータを示す有効信号 外2 をエンジンコントロ
ーラ1Then, the printer controller 1a outputs an effective signal outside 2 indicating data for one line in the video signal stored in the frame memory described above to the engine controller 1a.
【0007】[0007]
【外2】 [Outside 2]
【0008】bへ出力し、以後クロック信号 外3 に
同期してフレームメモリに記憶されたIt is output to b and thereafter stored in the frame memory in synchronization with clock signal 3 outside.
【0009】[0009]
【外3】 [Outside 3]
【0010】ドットデータ 外4 をエンジンコントロ
ーラ1bへ出力する。すなわち、フレThe dot data outside 4 is output to the engine controller 1b. That is,
【0011】[0011]
【外4】 [Outside 4]
【0012】ームメモリに記憶されたドットデータの最
上位が、例えばAラインであれば、先ずAラインのドッ
トデータをクロック信号 外5 に同期して順次エンジ
ンコンIf the uppermost dot data stored in the memory is, for example, the A line, first the dot data of the A line is sequentially synchronized with the clock signal 5 and the engine controller.
【0013】[0013]
【外5】 [Outside 5]
【0014】トローラ1bへ出力する。その後、エンジ
ンコントローラ1bに供給されたAラインのドットデー
タは露光データとしてクロック信号(DCLK)に同期
してLEDヘッド1c’内のラッチへ出力され、一旦ラ
ッチ信号(LAT)によりLEDヘッド1C′内のラッ
チにラッチされた後、ストローブ信号 外6 の出力タOutput to the tracker 1b. After that, the dot data of the A line supplied to the engine controller 1b is output as exposure data to the latch in the LED head 1c 'in synchronization with the clock signal (DCLK), and once in the LED head 1C' by the latch signal (LAT). After being latched in the latch of
【0015】[0015]
【外6】 [Outside 6]
【0016】イミングに従って前述の感光体ドラム2の
感光面に露光される。以後、上述の如くPPCプロセス
に従って記録紙に印字されるわけであるが、図17はこ
の時の、例えば1ドットの印字処理を示す図である。す
なわち、副走査方向に移動する感光体に対して、主走査
方向に配列されたLED素子から書き込み周期TW (水
平同期信号 外7 の出力周期)の例えば1/4の期間
だけ露The photosensitive surface of the above-mentioned photosensitive drum 2 is exposed in accordance with the aiming. After that, printing is performed on the recording paper according to the PPC process as described above. FIG. 17 is a diagram showing a printing process of, for example, 1 dot at this time. That is, with respect to the photoconductor moving in the sub-scanning direction, the LED elements arranged in the main-scanning direction are exposed only for a period of, for example, 1/4 of the writing cycle TW (output cycle of the horizontal synchronizing signal 7).
【0017】[0017]
【外7】 [Outside 7]
【0018】光を行い、予め帯電された感光面にドット
の静電潛像を形成する。ここでAは露光開始時のドット
の位置、Bは露光終了時のドットの位置を示し、この間
にドットは1/1DOP(ドットオブピッチ)移動した
ことになる。そして、適当な現像バイアスが印加された
現像器により1ドットを記録紙上(感光面)に顕像化す
る。尚、現像バイアスレベルは形成される1ドットの主
走査方向の幅(1DOP)に対して副走査方向の幅が同
一になるように設定される。これにより主走査方向、副
走査方向ともにフレームメモリに記憶された所定の解像
力の印字が行える。Light is applied to form an electrostatic latent image of dots on the pre-charged photosensitive surface. Here, A indicates a dot position at the start of exposure, and B indicates a dot position at the end of exposure, which means that the dots have moved by 1/1 DOP (dot of pitch). Then, one dot is visualized on the recording paper (photosensitive surface) by a developing device to which an appropriate developing bias is applied. The developing bias level is set so that the width of one dot formed in the main scanning direction (1 DOP) is the same in the sub scanning direction. As a result, it is possible to perform printing with a predetermined resolution stored in the frame memory in both the main scanning direction and the sub scanning direction.
【0019】[0019]
【従来技術の問題点】ここで、記録装置の印字品質を決
定する要素である分解能は、副走査方向に関しては上記
書き込み周期TW と発光素子のドット形状で決定され
る。そして、従来の記録装置は上述のように書き込み周
期TW 内では1回の発光のみ行うため、周期TW と感光
体の移動速度Vで決定される大きさすなわち副走査方向
のドットはTW ×Vで決定されていた。したがって、従
来の記憶装置により分解能を上げようとすれば、個々の
発光ドットの大きさを小さくする必要がある。したがっ
て、分解能を増す為には印字密度を240DPIから3
00DPI、300DPIから400DPIへと増加す
る必要があり、それに伴ってフレームメモリの容量も増
加する。また同一の印字速度を達成するためには上述の
書き込み周期TW を短くする必要があり高密度の書き込
みヘッドが必要となる。この為、装置のコストアップの
原因ともなる。2. Description of the Related Art The resolution, which is a factor that determines the printing quality of a recording apparatus, is determined by the writing cycle TW and the dot shape of the light emitting element in the sub-scanning direction. Since the conventional recording apparatus performs only one light emission within the writing cycle TW as described above, the size determined by the cycle TW and the moving speed V of the photosensitive member, that is, the dots in the sub-scanning direction are TW × V. It was decided. Therefore, in order to increase the resolution by the conventional storage device, it is necessary to reduce the size of each light emitting dot. Therefore, in order to increase the resolution, the print density should be increased from 240 DPI to 3
It is necessary to increase from 00 DPI and 300 DPI to 400 DPI, and accordingly the capacity of the frame memory also increases. Further, in order to achieve the same printing speed, it is necessary to shorten the above-mentioned writing cycle TW, which requires a high-density writing head. Therefore, it also causes an increase in the cost of the device.
【0020】[0020]
【発明の目的】本発明は上記従来の問題点に鑑み、フレ
ームメモリの容量を大きくすることなく副走査方向の分
解能を上げ、印字品質を向上させることを可能とした記
録装置を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems of the prior art, it is an object of the present invention to provide a recording apparatus capable of improving the resolution in the sub-scanning direction and improving the printing quality without increasing the capacity of the frame memory. To aim.
【0021】[0021]
【発明の要点】本発明は上記目的を達成する為に、所定
のドット密度の印字情報を受信する受信手段と、該受信
手段で受信した前記印字情報を主走査方向の各ライン毎
に記憶する複数の記憶手段と、所定のドット形状を有し
主走査方向にアレー状に配設され対向する被記録手段に
ドット情報を与える記録ヘッドと、前記記憶手段に記憶
された印字情報に基づき前記記録ヘッドを動作させる時
間を可変する動作時間可変手段とを有し、副走査方向の
ドット記録密度を前記印字情報のドット密度と異ならせ
ることを特徴とする記録装置。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention stores a receiving means for receiving print information having a predetermined dot density and the print information received by the receiving means for each line in the main scanning direction. A plurality of storage means, a recording head having a predetermined dot shape and arranged in an array in the main scanning direction to give dot information to the opposing recording means, and the recording based on the print information stored in the storage means A recording apparatus, comprising: an operation time changing means for changing a time for operating a head, and making a dot recording density in a sub-scanning direction different from a dot density of the print information.
【0022】[0022]
【実 施 例】以下、本発明の一実施例について図面を
参照しながら説明する。本実施例は記録装置としてLE
Dプリンタの例を説明するものであり、図2はLEDプ
リンタの全体構成を示す。同図において、LEDプリン
タ3は感光体ドラム4とLEDヘッド5等より成る所謂
画像形成部6と、給紙コロ7’等より成る用紙搬送機構
8と、後述するプリンタコントローラ、及びエンジンコ
ントローラ等の各回路を収納する制御回路収納部9で構
成されている。EXAMPLES An example of the present invention will be described below with reference to the drawings. This embodiment uses LE as a recording device.
2 illustrates an example of a D printer, and FIG. 2 illustrates the entire configuration of the LED printer. In the figure, the LED printer 3 includes a so-called image forming unit 6 including a photosensitive drum 4, an LED head 5, and the like, a paper transport mechanism 8 including a paper feed roller 7 ′, a printer controller, an engine controller, and the like, which will be described later. It is composed of a control circuit housing 9 which houses each circuit.
【0023】画像形成部6は矢印a方向に回動可能な被
記録手段としての感光体ドラム4と、この感光体ドラム
4の周面近傍に順次配設された帯電器10、記録ヘッド
としてのLEDヘッド5、及び現像器11、転写器1
2、クリーナ13で構成されている。また、用紙搬送機
構8は、所定量の用紙Pを収納する給紙カセット7、こ
の給紙カセット7から用紙Pを搬出する給紙コロ7’、
用紙Pを一時待機させ感光体ドラム4に形成されるトナ
ー像と一致するタイミングで用紙Pを再給送する為の待
機ロール14等で構成されている。また、定着ロール1
5は用紙Pを搬送すると共に、転写器12で後述する転
写処理が行われたトナー像を用紙Pに定着するものであ
り、搬送方向切り換板17は同図の実線位置に在る時用
紙Pを所謂フェイスアップ排紙トレー18へ送り、点線
位置に在る時用紙Pをガイド板19、排紙ロール20を
介して所謂フェイスダウン排紙部21へ排出する為の切
り換板である。The image forming unit 6 is a photosensitive drum 4 as a recording means which is rotatable in the direction of arrow a, a charger 10 which is sequentially arranged near the peripheral surface of the photosensitive drum 4, and a recording head. LED head 5, developing device 11, transfer device 1
2 and cleaner 13. Further, the paper transport mechanism 8 includes a paper feed cassette 7 that stores a predetermined amount of paper P, a paper feed roller 7 ′ that carries out the paper P from the paper feed cassette 7,
The standby roll 14 and the like are provided for temporarily holding the sheet P and re-feeding the sheet P at the timing matching the toner image formed on the photosensitive drum 4. Also, the fixing roll 1
Reference numeral 5 denotes a sheet for conveying the sheet P and fixing a toner image, which has been subjected to a transfer process described later by the transfer device 12, onto the sheet P. The sheet conveying direction switching plate 17 is a sheet when the sheet P is in a solid line position in FIG. This is a switching plate for sending P to the so-called face-up paper discharge tray 18 and discharging the paper P to the so-called face-down paper discharge unit 21 via the guide plate 19 and the paper discharge roll 20 when it is at the dotted line position.
【0024】一方、制御回路収納部9にはホストコンピ
ュータに接続されたプリンタコントローラ、及びこのプ
リンタコントローラに接続されたエンジンコントローラ
が配設されている。これらのプリンタコントローラ、エ
ンジンコントローラ、PPCエンジン部の構成は従来の
図15の(a)と同一である。また、図3はシステム構
成を説明する図であり、受信手段としてのプリンタコン
トローラ23は不図示のCPU、ROM、RAM、キャ
ラクタジェネレータ、フレームメモリ等を内蔵し、エン
ジンコントローラ24はプリンタコントローラ23から
出力されるビデオデータに後述する補正を行う回路を内
蔵し、その補正データを前述のLEDヘッド5へ出力す
る。尚、同図に示す水平同期信号 外8 、有効信号
外9 、On the other hand, the control circuit housing 9 is provided with a printer controller connected to the host computer and an engine controller connected to the printer controller. The configurations of these printer controller, engine controller, and PPC engine unit are the same as those of the conventional FIG. 3 is a diagram for explaining the system configuration. The printer controller 23 as a receiving means has a CPU, ROM, RAM, character generator, frame memory and the like (not shown) built therein, and the engine controller 24 outputs from the printer controller 23. A circuit for performing a correction to be described later is incorporated in the video data to be generated, and the correction data is output to the LED head 5 described above. In addition, the horizontal sync signal shown in the figure 8
Outside 9,
【0025】[0025]
【外8】 [Outside 8]
【0026】[0026]
【外9】 [Outside 9]
【0027】クロック信号 外10 、ビデオ信号 外
11 、ラッチ信号(LAT)、ストClock signal outside 10, video signal outside 11, latch signal (LAT), strike
【0028】[0028]
【外10】 [Outside 10]
【0029】[0029]
【外11】 [Outside 11]
【0030】ローブ信号 外12 は前述の図15の
(a)で説明した信号の意味と同じであThe lobe signal outside 12 has the same meaning as the signal described with reference to FIG.
【0031】[0031]
【外12】 [Outside 12]
【0032】る。図1は上述のエンジンコントローラ2
4の詳しい回路構成を説明する図である。同図に示すよ
うに、エンジンコントローラ24はデバイダ30、セレ
クタ31と、デバイダ30によって振り分けられたビデ
オデータが供給される記憶手段としての4個のラインバ
ッファ33〜36と、セレクタ31で選択されたライン
バッファ33〜36の中の3個からビデオデータが出力
される補正回路37と、この補正回路37で補正された
ビデオデータが供給されるセレクタ32、及びラインバ
ッファ38、39と、上述のデバイダ30、セレクタ3
1、32、及び補正回路37へ制御信号を出力する制御
回路40で構成されている。[0032] FIG. 1 shows the engine controller 2 described above.
4 is a diagram illustrating a detailed circuit configuration of FIG. As shown in the drawing, the engine controller 24 is selected by the divider 30, the selector 31, the four line buffers 33 to 36 as the storage means to which the video data distributed by the divider 30 is supplied, and the selector 31. A correction circuit 37 that outputs video data from three of the line buffers 33 to 36, a selector 32 to which the video data corrected by the correction circuit 37 is supplied, line buffers 38 and 39, and the above-described divider. 30, selector 3
1, 32, and a control circuit 40 that outputs a control signal to the correction circuit 37.
【0033】ラインバッファ33〜36は各々同容量の
バッファであり、シリアルに入力するビデオデータを順
次シフトし1ライン分のビデオ信号を保持できる。ま
た、ラインバッファ38、39の構成もラインバッファ
33〜36と同じである。The line buffers 33 to 36 are buffers having the same capacity, and are capable of sequentially shifting the serially input video data and holding a video signal for one line. Further, the configurations of the line buffers 38 and 39 are the same as those of the line buffers 33 to 36.
【0034】一方、動作時間変更手段としての補正回路
37は3ライン分のビデオ信号の中で後述する方法で3
×3のドットデータを選択し、その真ん中に位置するビ
デオ信号に補正を施す回路である。例えば図4の(イ)
に示す3×3の9ドットのデータa〜iが選択された場
合、その真ん中に位置するドットeのデータを補正す
る。そして、この補正値は補正回路37に供給された3
×3のドットデータの特定パターンにより定まる。同図
の(ロ)〜(ホ)及び図5の(ヘ)〜(リ)は上述の9
ドットのデータa〜iの所定ドットを参照することによ
り検出される特定パターンの時の補正値を示すものであ
る。ここで(ロ)〜(リ)の左は検出されたパターン、
中央は検出されたパターンに基づく補正値、左は検出さ
れたパターンの補正結果を示す。例えば、図4の(ロ)
の例の場合、a、b、fが白データ(尚、データ“0”
は白データを意味するものとする)であり、d、e、i
が黒データ(尚、データ“1”は黒データを意味するも
のとする)の時、真ん中のドットeは、副走査方向に3
分割されたデータe1〜e3として白、黒、黒(“0、
1、1”)のデータに補正される。この時破線で囲まれ
たc,g,hのデータは無視する。また、(ニ)の例の
場合、a、b、fが黒データであり、d、e、iが白デ
ータの時、真ん中のドットeは黒、白、白(“1、0、
0”)のデータに補正されることを示す。この場合も
(ロ)と同様に破線で囲まれたc,g,hは無視する。
他の場合も同様に破線で囲まれたデータは無視するデー
タを意味する。On the other hand, the correction circuit 37 as the operation time changing means uses the video signal for three lines by the method described later to
This is a circuit that selects dot data of × 3 and corrects the video signal located in the middle. For example, (a) in FIG.
When 3 × 3 9 dot data a to i shown in (3) are selected, the data of the dot e located in the middle is corrected. Then, this correction value is supplied to the correction circuit 37.
It is determined by the specific pattern of × 3 dot data. (B) to (e) of FIG. 5 and (f) to (ri) of FIG.
It shows a correction value for a specific pattern detected by referring to a predetermined dot of the dot data a to i. Here, the left of (b) to (b) is the detected pattern,
The center shows the correction value based on the detected pattern, and the left shows the correction result of the detected pattern. For example, (b) in FIG.
In the case of the example, a, b, and f are white data (data “0”).
Means white data), and d, e, i
Is black data (data “1” means black data), the dot e in the middle is 3 in the sub-scanning direction.
The divided data e1 to e3 are white, black, and black (“0,
1, 1 "). At this time, the data of c, g, h surrounded by the broken line is ignored. In the case of (d), a, b, f are black data. , D, e, i are white data, the dot e in the middle is black, white, white (“1, 0,
It is shown that the data is corrected to the data of 0 ″). In this case as well, similarly to (b), c, g and h surrounded by broken lines are ignored.
Similarly in other cases, the data surrounded by the broken line means the data to be ignored.
【0035】図6と図7は上述の補正を行う為の補正回
路37の具体的な回路図である。図6は3段構成のD形
フリップフロップ(以下単にF.Fという)が並列に3
回路構成された回路であり、ラインバッファ33〜36
から出力されるビデオデータ(以下、この回路へ出力さ
れるビデオデータをビデオデータ1〜ビデオデータ3と
いう)を各ライン毎に3ドット保持する。すなわち、
F.F41−1〜F.F41−3と、F.F42−1〜
F.F42−3と、F.F43−1〜F.F43−3の
3回路が並列に配設され、この3回路のF.F41−
3,F.F42−3,F.F43−3にはラインバッフ
ァ33〜36の中の連続する3つのラインバッファから
出力されるビデオデータを入力し各々の先頭データを次
段でシフトして3ドットずつ保持する。例えば、F.F
41−1〜F.F41−3にラインバッファ33から出
力された例えばAラインのビデオデータの中の3ドット
が保持される時、F.F42−1〜F.F42−3には
ラインバッファ34から出力されたBラインのビデオデ
ータの対応する3ドットが記憶され、F.F43−1〜
F.F43−3にラインバッファ35から出力されたC
ラインのビデオデータの対応する3ドットが記憶され
る。6 and 7 are concrete circuit diagrams of the correction circuit 37 for performing the above-mentioned correction. FIG. 6 shows three 3-stage D-type flip-flops (hereinafter simply referred to as FF) connected in parallel.
The line buffers 33 to 36 are circuit configured circuits.
The video data output from the following (hereinafter, the video data output to this circuit is referred to as video data 1 to video data 3) is held for 3 dots for each line. That is,
F. F41-1 to F.F. F41-3 and F.I. F42-1
F. F42-3 and F.F. F43-1 to F.F. 3 circuits of F43-3 are arranged in parallel. F41-
3, F. F42-3, F.F. Video data output from three consecutive line buffers in the line buffers 33 to 36 are input to F43-3, and the leading data of each is shifted to the next stage and held by three dots. For example, F.I. F
41-1 to F.F. For example, when 3 dots in the video data of the A line output from the line buffer 33 are held in the F 41-3, F42-1 to F.F. In F42-3, the corresponding 3 dots of the B line video data output from the line buffer 34 are stored. F43-1
F. C output from the line buffer 35 to F43-3
The corresponding 3 dots of the video data of the line are stored.
【0036】F.F41−1の出力A、 外13 、
F.F41−2の出力B、 外14F. Output A of F41-1, outside 13,
F. Output B of F41-2, outside 14
【0037】[0037]
【外13】 [Outside 13]
【0038】[0038]
【外14】 [Outside 14]
【0039】・・・、F.F43−3の出力I、 外1
5 は、図7のゲート回路44の対応.., F. Output I of F43-3, outside 1
5 corresponds to the gate circuit 44 of FIG.
【0040】[0040]
【外15】 [Outside 15]
【0041】する入力へ出力される。ゲート回路44
は、アンドゲート(以下ANDゲートという)45〜4
8、及び49〜52と、このANDゲート45〜48の
出力が供給されるオアゲート(以下ORゲートという)
53、ANDゲート49〜52の出力が供給されるOR
ゲート54、及びイクスクルーシブORゲート(以下E
ORゲートという)55、56で構成されている。尚、
このゲート回路44の出力は前述の如く補正されたデー
タe1〜e3(補正信号1〜3)としてセレクタ32、
ラインバッファ38、39へ出力される。図4と図5に
示した3×3ドットの特定パターンの時の補正値は、上
述の図6と図7に示す補正回路37により作成されるも
のであり、回路動作の具体例は後述する。Is output to the input. Gate circuit 44
Is an AND gate (hereinafter referred to as an AND gate) 45 to 4
8 and 49 to 52 and an OR gate to which outputs of the AND gates 45 to 48 are supplied (hereinafter referred to as an OR gate)
53, OR supplied with outputs of AND gates 49 to 52
Gate 54 and exclusive OR gate (hereinafter referred to as E
It is composed of OR gates) 55 and 56. still,
The output of the gate circuit 44 is used as the data e1 to e3 (correction signals 1 to 3) corrected by the selector 32,
It is output to the line buffers 38 and 39. The correction value for the specific pattern of 3 × 3 dots shown in FIGS. 4 and 5 is created by the correction circuit 37 shown in FIGS. 6 and 7, and a specific example of the circuit operation will be described later. .
【0042】以上の構成のLEDプリンタ3において、
以下にその印字動作を説明する。図8は本実施例のプリ
ンタ装置により印字処理を行う際の動作を説明するタイ
ムチャートである。同図において、先ず水平同期信号
外16 が前述の如くエIn the LED printer 3 having the above configuration,
The printing operation will be described below. FIG. 8 is a time chart for explaining the operation when the printing process is performed by the printer device of this embodiment. In the figure, first, the horizontal synchronization signal
The outer 16 is as described above.
【0043】[0043]
【外16】 [Outside 16]
【0044】ンジンコントローラ24からプリンタコン
トローラ23へ出力されると、プリンタコントローラ2
3から有効信号 外17 がエンジンコントローラ24
へ出力When output from the engine controller 24 to the printer controller 23, the printer controller 2
3 is a valid signal from the outside 17 is the engine controller 24
Output to
【0045】[0045]
【外17】 [Outside 17]
【0046】されるのと同時にエンジンコントローラ2
4へクロック信号 外18 に同期しAt the same time that the engine controller 2
4 to the clock signal outside 18
【0047】[0047]
【外18】 [Outside 18]
【0048】てプリンタコントローラ23内のフレーム
メモリから1ライン(先ずAライン)のビデオデータ
外19 がエンジンコントローラ24へ出力される。デ
バイダFrom the frame memory in the printer controller 23, 1 line (first A line) of video data
The output 19 is output to the engine controller 24. Divider
【0049】[0049]
【外19】 [Outside 19]
【0050】30はこの時、制御回路40から出力され
た制御信号によりラインバッファ33を選択する。した
がって、エンジンコントローラ24へ供給されたビデオ
データ外20 は、先ずラインバッファ33へ入力す
る。ラインバッファ33へビデAt this time, 30 selects the line buffer 33 according to the control signal output from the control circuit 40. Therefore, the outside video data 20 supplied to the engine controller 24 is first input into the line buffer 33. Bidet to line buffer 33
【0051】[0051]
【外20】 [Outside 20]
【0052】オ信号がシリアルに順次供給され、1ライ
ン分のビデオデータが全てラインバッファ33に格納さ
れ、さらに所定時間が経過すると(書き込み周期TW
後)、次の水平同期信号 外21 が出力される。The o signal is serially supplied in sequence, all the video data for one line is stored in the line buffer 33, and when a predetermined time elapses (write cycle TW
Later), the next horizontal sync signal signal 21 is output.
【0053】[0053]
【外21】 [Outside 21]
【0054】次の水平同期信号がプリンタコントローラ
23へ出力されると、上述と同様にしてプリンタコント
ローラ23から有効信号 外22 が出力され、クロッ
ク信When the next horizontal synchronizing signal is output to the printer controller 23, the printer controller 23 outputs the valid signal outside 22 in the same manner as described above, and the clock signal is output.
【0055】[0055]
【外22】 [Outside 22]
【0056】号 外23 に同期して次の1ライン(B
ライン)のビデオデータがエンジンコThe next one line (B
Line) video data
【0057】[0057]
【外23】 [Outside 23]
【0058】ントローラ24へ出力される。この時デバ
イダ30は制御回路40からの制御信号により、ライン
バッファ34を選択しており、Bラインのビデオデータ
はラインバッファ34へ供給される。以後、同様の処理
が順次繰り返えされ、プリンタコントローラ23から1
ライン分のデータが出力される毎にデバイダ30は選択
するラインバッファを34→35→36→33→34・
・・と切り換え、選択されたラインバッファ33〜36
に連続する各ラインのビデオデータが保持される。Output to the controller 24. At this time, the divider 30 selects the line buffer 34 by the control signal from the control circuit 40, and the video data of the B line is supplied to the line buffer 34. After that, the same processing is sequentially repeated, and the printer controller 23
Each time the line data is output, the divider 30 selects the line buffer to be selected from 34 → 35 → 36 → 33 → 34.
.. and line buffers 33 to 36 selected by switching
The video data of each continuous line is held.
【0059】その後、上述の処理が繰り返えされ、例え
ば図8のIに示す如くラインnのビデオデータがライン
バッファ36に保持された後さらにそのラインnのビデ
オデータが新たなラインn+4のビデオデータに書換え
られている時、ラインバッファ33にはラインn+1の
ビデオデータを保持し、ラインバッファ34はラインn
+2のビデオデータを保持し、ラインバッファ35はラ
インn+3のビデオデータを保持している。Thereafter, the above-described processing is repeated, for example, as shown in I of FIG. 8, the video data of the line n is held in the line buffer 36, and then the video data of the line n is a new video of the line n + 4. When the data is rewritten, the line buffer 33 holds the video data of the line n + 1, and the line buffer 34 stores the video data of the line n + 1.
+2 video data is held, and the line buffer 35 holds line n + 3 video data.
【0060】この状態の時、セレクタ31はラインバッ
ファ33に保持されたラインn+1のビデオデータをビ
デオデータ1として補正回路37のF.F41−3へ出
力し、ラインバッファ34に保持されたラインn+2の
ビデオデータをビデオデータ2としてF.F42−3へ
出力し、ラインバッファ35に保持されたラインn+3
のビデオデータをビデオデータ3としてF.F43−3
へ出力するようラインバッファ33〜35を選択してい
る。尚、図8に示す領域IIは、TW 毎の各ラインバッフ
ァ33〜36に保持されるラインデータを示す。そして
上記IIの状態の時、セレクタ31の選択により領域III
に示す書換え処理が行われていない3個のラインバッフ
ァが選択され、当該3個のラインバッファの保持された
ビデオデータが上述のビデオデータ1〜3として補正回
路37へ出力されることを示す。In this state, the selector 31 sets the video data of the line n + 1 held in the line buffer 33 as the video data 1 in the F.D. of the correction circuit 37. The video data of the line n + 2 output to the F41-3 and held in the line buffer 34 is set as the video data 2 in the F. The line n + 3 output to F42-3 and held in the line buffer 35
The video data of F. F43-3
The line buffers 33 to 35 are selected to be output to. The area II shown in FIG. 8 shows the line data held in the respective line buffers 33 to 36 for each TW. Then, in the above state II, the area III is selected by the selector 31.
3 indicates that three line buffers for which the rewriting process has not been performed are selected, and the video data held in the three line buffers are output to the correction circuit 37 as the video data 1 to 3 described above.
【0061】補正回路37は前述のように、図4と図5
に示す補正値に従って補正回路37に保持された3×3
ドットの中の真ん中のデータeを補正する。この補正回
路37による補正を具体的な印字例を用いて説明する図
が図9である。同図は24×24で1文字が構成される
フォントを用いた時の、例えば文字「チ」の補正処理を
示す。尚、同図の(a)は補正前のフレームメモリに記
憶された状態のドットパターンを示し、同図の(b)は
補正後のドットパターンを示す。フレームメモリ内のド
ットデータは用紙1頁分のデータを記憶している為、こ
の文字「チ」について始めて補正処理が開始されるの
は、斜線で示す3×3ドットのドットデータが補正回
路37に保持された時である。この時、F.F41−1
〜F.F41−3に“0、0、0”のデータが保持さ
れ、F.F42−1〜F.F42−3、及びF.F43
−1〜F.F43−3にもデータ“0、0、0”が保持
される。したがって、この時F.F41−1〜F.F4
3−3の端子Qからの出力A〜Iは全て“0”となり、
端子Q’からの出力A〜Iは全て“1”となる。したが
って、この状態の時は図7のゲート回路44の入力 外
24The correction circuit 37, as described above, is shown in FIGS.
3 × 3 held in the correction circuit 37 according to the correction value shown in
The data e in the middle of the dot is corrected. FIG. 9 is a diagram for explaining the correction by the correction circuit 37 using a specific printing example. This figure shows a correction process of, for example, the character "chi" when a font composed of 24 × 24 characters is used. Incidentally, (a) of the figure shows the dot pattern in the state before being stored in the frame memory, and (b) of the figure shows the dot pattern after the correction. Since the dot data in the frame memory stores data for one page of the paper, the correction process is started for this character “H” only when the dot data of 3 × 3 dots indicated by the diagonal lines is corrected by the correction circuit 37. It is time to be held in. At this time, F. F41-1
~ F. The data of “0, 0, 0” is held in the F41-3, and the F. F42-1 to F.F. F42-3, and F.I. F43
-1 to F. The data “0, 0, 0” is also held in the F43-3. Therefore, at this time, the F. F41-1 to F.F. F4
The outputs A to I from the terminal Q of 3-3 are all "0",
The outputs A to I from the terminal Q'are all "1". Therefore, in this state, the input circuit 24 of the gate circuit 44 of FIG.
【0062】[0062]
【外24】 [Outside 24]
【0063】〜 外25 にデータ“0”が入力し、入
力 外26 〜 外27 にデータ“Data “0” is input to the outer 25 and data “0” is input to the outer 26 to the outer 27.
【0064】[0064]
【外25】 [Outside 25]
【0065】[0065]
【外26】 [Outside 26]
【0066】[0066]
【外27】 [Outside 27]
【0067】1”が入力する為、ANDゲート45〜5
2の全ての出力が“0”となり、NORゲート53、5
4の出力、及びEXORゲート55、56の出力も
“0”となる。すなわち、この時はゲート回路44(補
正回路37)から出力される補正データを示す補正信号
1〜3の全てが“0”であり、結果的にに示した3×
3のパターンデータの真ん中のドット(ドットe)と同
じデータとなる。すなわち、図4、図5に(ロ)〜
(リ)として示す特定パターン以外のドットパターンで
あるので補正が行われない。したがって、この場合は補
正信号1〜3は全て“0”として対応するセレクタ3
2、ラインバッファ38、39へ出力される。Since 1 "is input, AND gates 45 to 5
All outputs of 2 become "0", and NOR gates 53, 5
The output of 4 and the outputs of the EXOR gates 55 and 56 are also "0". That is, at this time, all of the correction signals 1 to 3 indicating the correction data output from the gate circuit 44 (correction circuit 37) are “0”, and the result 3 ×
This is the same data as the middle dot (dot e) of the pattern data of No. 3. That is, in FIG. 4 and FIG.
Since it is a dot pattern other than the specific pattern shown as (ri), no correction is performed. Therefore, in this case, the correction signals 1 to 3 are all set to "0" and the corresponding selector 3
2. Output to the line buffers 38 and 39.
【0068】次に、上記より1ドット右にずれた斜線
に示す3×3ドットのデータが補正回路37に供給さ
れた時も上述と同様であり、セレクタ32、ラインバッ
ファ38、39には各々データ“0”が出力される。以
後、同様にして右に1ドットずつずれた3×3のデータ
を補正回路37へ出力し、順次補正処理を行い主走査方
向すべての処理が終ると副走査方向へ1ドットシフトす
る。Next, when the data of 3 × 3 dots indicated by the diagonal line which is shifted to the right by one dot from the above is supplied to the correction circuit 37, the same operation as described above is performed, and the selector 32 and the line buffers 38 and 39 are respectively provided. Data “0” is output. After that, similarly, 3 × 3 data, which is shifted by 1 dot to the right, is output to the correction circuit 37, and the correction process is sequentially performed, and when all the processes in the main scanning direction are completed, 1 dot is shifted in the sub scanning direction.
【0069】その後、例えば斜線で示す3×3ドット
のデータが補正回路37に供給されると、この時F.F
41−1〜F.F41−3にデータ“0、0、0”が保
持され、F.F42−1〜F.F42−3にデータ
“0、0、1”が保持され、F.F43−1〜F.F4
3−3にデータ“1、1、1”が保持された状態とな
る。したがってこの状態の時、図5に示す特定パターン
(リ)の状態である。(尚このときF.F43−3のデ
ータIはデータ“1”であるがパターン(リ)ではその
データは破線内であるので無視する。)この時、ゲート
回路44の入力C、D、E、及び 外28 、 外29
、 外30 にデータ“0”が入力し、入力After that, for example, when 3 × 3 dot data indicated by diagonal lines is supplied to the correction circuit 37, the F. F
41-1 to F.F. The data “0, 0, 0” is held in the F41-3, and the F. F42-1 to F.F. The data “0, 0, 1” is held in the F42-3, and the F. F43-1 to F.F. F4
The data “1, 1, 1” is held in 3-3. Therefore, in this state, it is the state of the specific pattern (i) shown in FIG. (At this time, the data I of F.F43-3 is the data "1", but in the pattern (i), the data is within the broken line and is ignored.) At this time, the inputs C, D, and E of the gate circuit 44 , And outer 28, outer 29
, Data “0” is input to outside 30, and input
【0070】[0070]
【外28】 [Outside 28]
【0071】[0071]
【外29】 [Outside 29]
【0072】[0072]
【外30】 [Outside 30]
【0073】外31 、 外32 、 外33 、及び
F、G、Hにデータ“1”が入力すData “1” is input to the outer 31, outer 32, outer 33, and F, G, and H.
【0074】[0074]
【外31】 [Outside 31]
【0075】[0075]
【外32】 [Outside 32]
【0076】[0076]
【外33】 [Outside 33]
【0077】る。この為、ANDゲート45〜51の出
力は“0”となり、ANDゲート52の出力のみ“1”
となる。したがって、この時ORゲート53の出力は
“0”であり、入力Eにはデータ“0”が供給される為
EXORゲート55の出力である補正信号1は“0”と
なる。また、補正信号2も上記の如く入力Eにデータ
“0”が供給される為“0”となる。一方、ANDゲー
ト52はデータ“1”を出力する為、ORゲート54の
出力はデータ“1”であり、従ってEXORゲート56
の出力である補正信号3はデータ“1”を出力する。以
上から補正信号1〜3(e1〜e3)の出力は“00、
1”となり、セレクタ32を介して補正信号1はそのま
まLEDヘッド5へ出力され、感光体ドラム4への露光
データとして使用される。また、補正信号2はラインバ
ッファ38へ保持され、補正信号3はラインバッファ3
9に保持される。It is. Therefore, the outputs of the AND gates 45 to 51 are "0", and only the output of the AND gate 52 is "1".
Becomes Therefore, at this time, the output of the OR gate 53 is "0" and the data "0" is supplied to the input E, so that the correction signal 1 which is the output of the EXOR gate 55 becomes "0". The correction signal 2 also becomes "0" because the data "0" is supplied to the input E as described above. On the other hand, since the AND gate 52 outputs the data "1", the output of the OR gate 54 is the data "1", and therefore the EXOR gate 56.
The correction signal 3 which is the output of the above outputs the data "1". From the above, the output of the correction signals 1 to 3 (e1 to e3) is “00,
1 ”, the correction signal 1 is directly output to the LED head 5 through the selector 32 and used as exposure data for the photosensitive drum 4. The correction signal 2 is held in the line buffer 38 and the correction signal 3 is stored. Is line buffer 3
Held at 9.
【0078】次に上述の斜線の状態から、さらに1ド
ット右にずれて、斜線に示す如く3×3ドットのデー
タが補正回路37に供給されると、この時F.F41−
1〜F.F41−3にデータ“0、0、0”が保持さ
れ、F.F42−1〜F.F42−3にデータ“0、
1、1”が保持され、F.F43−1〜F.F43−3
にデータ“1、1、1”が保持された状態となる。(尚
このときF.F43−2のHとF.F43−3のIは何
れもデータ“1”であるが(リ)の場合と同様hとiは
破線内データであるので無視する)この状態は、図4に
示す特定パターン(ハ)の状態である。この時、ゲート
回路44の入力B、C、D、及び 外34Next, when the data of 3 × 3 dots is supplied to the correction circuit 37 as shown by the slanted line by shifting further to the right by one dot from the above-mentioned slanted line state, the F. F41-
1-F. The data “0, 0, 0” is held in the F41-3, and the F. F42-1 to F.F. Data “0,
1, 1 "are held, and F.F43-1 to F.F43-3
The data "1, 1, 1" is held in the. (At this time, both H of F.F43-2 and I of F.F43-3 are data "1", but h and i are the data within the broken line as in the case of (i) and are ignored.) The state is the state of the specific pattern (C) shown in FIG. At this time, the inputs B, C and D of the gate circuit 44 and the outside 34
【0079】[0079]
【外34】 [Outside 34]
【0080】、 外35 、 外36 にデータ“0”
が入力し、入力 外37 、 外38Data “0” is stored in the outer layers 35 and 36.
Input, input outside 37, outside 38
【0081】[0081]
【外35】 [Outside 35]
【0082】[0082]
【外36】 [Outside 36]
【0083】[0083]
【外37】 [Outside 37]
【0084】[0084]
【外38】 [Outside 38]
【0085】、 外39 、及びE、F、Gにデータ
“1”が入力する。この為、ANDゲData “1” is input to the outside 39 and E, F, and G. For this reason, AND
【0086】[0086]
【外39】 [Outside 39]
【0087】ート45、47〜52の出力は“0”とな
り、ANDゲート46の出力のみ“1”となる。したが
って、この場合はORゲート53の出力は“1”であ
り、入力Eにはデータ“1”が供給される為EXORゲ
ート55の出力である補正信号1は“0”となり、補正
信号2は上記の如く入力Eにデータ“1”が供給される
為“1”となる。一方、ANDゲート49〜52全てが
データ“0”を出力する為、ORゲート54の出力も
“0”であり、従ってEXORゲート56の出力である
補正信号3はデータ“1”を出力する。以上から補正信
号1〜3(e1〜e3)の出力は“0、1、1”とな
り、セレクタ2を介して補正信号1はそのままLEDヘ
ッド5へ出力され、感光体ドラム4への露光データとし
て使用される。また、補正信号2はラインバッファ38
へ保持され、補正信号3はラインバッファ39に保持さ
れる。The outputs of the gates 45 and 47 to 52 are "0", and only the output of the AND gate 46 is "1". Therefore, in this case, the output of the OR gate 53 is "1" and the data "1" is supplied to the input E, so the correction signal 1 output from the EXOR gate 55 is "0", and the correction signal 2 is As described above, since the data "1" is supplied to the input E, it becomes "1". On the other hand, since all the AND gates 49 to 52 output data "0", the output of the OR gate 54 is also "0", and therefore the correction signal 3 which is the output of the EXOR gate 56 outputs data "1". From the above, the output of the correction signals 1 to 3 (e1 to e3) becomes "0, 1, 1", and the correction signal 1 is directly output to the LED head 5 via the selector 2 as exposure data for the photoconductor drum 4. used. Further, the correction signal 2 is sent to the line buffer 38.
The correction signal 3 is held in the line buffer 39.
【0088】このようにして補正回路37から出力され
る補正信号1〜3に基づいて、例えば補正状態を示す
と、図9の(b)に示す’、’のようになる。以
下、上述と同様にして補正処理を行い、セレクタ32へ
出力された補正信号1は上述の如くそのままLEDヘッ
ド5で露光データとして使用し、ラインバッファ38、
39各々に1ラインの印字データが出力された後、セレ
クタ32の選択によりラインバッファ38→39の順に
保持された印字データをLEDヘッド5へ出力し、感光
体ドラム4への露光処理を行う。ここで補正データ2の
印字タイミングはTW を1/3分割した最初のTW /3
で行い、ラインバッファ38に収納された補正データ2
は次のTW /3で行い、ラインバッファ39の補正デー
タ3は最後のTW /3で印字を行う。このようにして図
9に示した文字「チ」全体の印字処理が終了した時の印
字状態は同図の(b)の状態に改善される。Based on the correction signals 1 to 3 output from the correction circuit 37 in this way, for example, the correction state is shown as ',' shown in FIG. 9B. Thereafter, the correction processing is performed in the same manner as described above, and the correction signal 1 output to the selector 32 is directly used as the exposure data by the LED head 5 as described above, and the line buffer 38,
After one line of print data is output to each 39, the print data held in the order of the line buffers 38 → 39 is output to the LED head 5 by the selection of the selector 32, and the exposure process for the photosensitive drum 4 is performed. Here, the print timing of the correction data 2 is the first TW / 3 obtained by dividing TW by 1/3.
Correction data 2 stored in the line buffer 38
Is performed at the next TW / 3, and the correction data 3 in the line buffer 39 is printed at the last TW / 3. In this way, the printing state when the printing process of the entire character “H” shown in FIG. 9 is completed is improved to the state of FIG.
【0089】図10は上述の補正データ1〜3に基づき
LEDヘッド5により印字処理を行う時の露光量とドッ
トの大きさとの関係を示す図である。本実施例では従来
例の場合と異なり、従来の1ドットの形成処理を副走査
方向に対応して1/3分割して行っている為、LEDヘ
ッド5からの露光も1/3に分けて行う。すなわち、図
11に示す如く従来の書き込み周期TW を1/3に分割
し、各期間の最初の1/4の期間(すなわち書き込み周
期TW の対して1/12の期間)補正信号1〜3に従っ
た露光処理を行う。尚この1/12の期間tONはLE
Dヘッドの輝度により、0<tON≦4/12まで可変
できる。図10の例は補正データ1〜3が全て“1”で
ある場合の例であり、この場合にはLEDヘッド5から
副走査方向に移動する感光体ドラム4に対して、図11
に示すタイミングでTW /12の時間ずつ3回の露光を
行う。感光体ドラム4には露光が行われる毎に予め帯電
された電荷が除去され、帯電レベルの異なる静電潛像が
形成され、現像器により所定の現像バイアスを印加して
1ドットを顕像化する。この時適当に現像バイアスレベ
ルを設定することにより主走査方向と同じ幅のドットを
形成できる。FIG. 10 is a diagram showing the relationship between the exposure amount and the dot size when the printing process is performed by the LED head 5 based on the correction data 1 to 3 described above. In the present embodiment, unlike the case of the conventional example, the conventional 1-dot forming process is divided into 1/3 corresponding to the sub-scanning direction, and therefore the exposure from the LED head 5 is also divided into 1/3. To do. That is, as shown in FIG. 11, the conventional write cycle TW is divided into ⅓, and the first ¼ period of each period (that is, 1/12 of the write cycle TW) is converted into correction signals 1 to 3. Perform the exposure process according to the following. Note that this 1/12 period tON is LE
It can be varied from 0 <tON ≦ 4/12 depending on the brightness of the D head. The example of FIG. 10 is an example in the case where all the correction data 1 to 3 are “1”. In this case, for the photosensitive drum 4 moving from the LED head 5 in the sub-scanning direction, FIG.
Exposure is performed three times at a time of TW / 12 at the timing shown in. Each time the photosensitive drum 4 is exposed, precharged charges are removed, electrostatic latent images with different charge levels are formed, and a developing device applies a predetermined developing bias to visualize one dot. To do. At this time, dots having the same width as the main scanning direction can be formed by appropriately setting the developing bias level.
【0090】一方、図12(b)と(c)は補正データ
1〜3により1ドットを印字しない場合の例であり、同
図の(b)が2/3ドットを印字する場合の例であり、
同図の(c)が1/3ドットを印字する場合の例であ
る。尚、同図の(a)は1ドット全てを印字する処理が
2回連続する場合の例である。ここで、本実施例の特徴
は前述の図4、図5の補正値からも分かるように、1/
3ドット又は2/3ドットの黒印字(“1”)を補正す
る側には(露光を行う側には)必ず黒印字が存在してい
ることである。すなわち、単独で1/3ドット又は2/
3ドットの黒印字(“1”)を補正することはあり得な
いことである。したがって、例えば、2/3ドットの黒
印字(“1”)を補正する時は同図の(b)に示す如
く、その前のラインの印字処理でLEDヘッド5が(T
W /12)×3回の露光処理を行っており、その後さら
に2回の露光処理を連続する処理となる。したがって、
上述の現像バイアスレベルで現像処理を行い用紙Pに転
写処理を行うと、同図に示す如く5/3ドットの大きさ
のドット印字が行える。また、1/3ドットの黒印字
(“1”)を補正する時は同図の(c)に示す如く、そ
の前のラインの印字処理(TW /12)×3回に続い
て、その後さらに1回の露光処理を行い、同図に示す4
/3のドットの大きさの印字を行うことになる。On the other hand, FIGS. 12B and 12C show an example in which one dot is not printed according to the correction data 1 to 3, and FIG. 12B shows an example in which 2/3 dots are printed. Yes,
(C) of the figure is an example in the case of printing 1/3 dot. It should be noted that (a) in the same figure is an example in which the process of printing all one dot continues twice. Here, as can be seen from the correction values in FIGS. 4 and 5 described above, the feature of this embodiment is 1 /
This means that there is always black printing on the side that corrects black printing (“1”) of 3 dots or 2/3 dots (on the side that performs exposure). That is, 1/3 dot or 2 /
It is impossible to correct 3-dot black printing ("1"). Therefore, for example, when correcting black printing (“1”) of 2/3 dots, the LED head 5 (T
W / 12) × 3 times of exposure processing is performed, and then two more times of exposure processing become continuous processing. Therefore,
When the developing process is performed at the above-described developing bias level and the transfer process is performed on the sheet P, dot printing with a size of 5/3 dots can be performed as shown in FIG. Further, when correcting 1/3 dot black printing (“1”), as shown in (c) of the figure, following the printing processing (TW / 12) of the preceding line × 3 times, and then further The exposure process is performed once, and then, as shown in FIG.
Printing with a dot size of / 3 will be performed.
【0091】以上のように本実施例は、フレームメモリ
に記憶されたビデオデータの連続する3ラインのデータ
を4個のラインバッファ33〜36の中の選択された3
個のラインバッファに記憶し、残る1個のラインバッフ
ァへのビデオデータの書換え処理が行われている時、3
個のラインバッファに記憶された対応する3個のドット
データを補正回路37へ出力し、補正回路37に出力さ
れた3×3のドットデータの真ん中のデータを補正する
ものである。このことにより、フレームメモリの容量を
増すことなく、記録装置の印字品質を向上するものであ
る。As described above, according to the present embodiment, the data of three consecutive lines of the video data stored in the frame memory is stored in the selected three of the four line buffers 33 to 36.
Stored in one line buffer and rewriting the video data to the remaining one line buffer, 3
The corresponding three dot data stored in each line buffer are output to the correction circuit 37, and the middle data of the 3 × 3 dot data output to the correction circuit 37 is corrected. As a result, the print quality of the recording device is improved without increasing the capacity of the frame memory.
【0092】尚、本実施例では図6と図7に示す補正回
路37を使用したが、この回路に限定されることはな
く、例えば図13と図14に示す回路構成としても良
い。すなわち、ラインバッファ33〜36から出力され
るビデオデータ1〜3を図13に示す回路のF.F57
−3,F.F58−3,F.F59−3に各々出力した
のち次段のF.F57−2,F.F57−1等へシフト
し、ビデオデータ1〜3のデータに基づく出力A〜Iを
図14に示すROM60へ出力する。このROM60に
は入力するA〜Iのデータによって、前述の図4と図5
の(ロ)〜(リ)に示したように、所定の特定パターン
の時予め設定された補正データ1〜3を出力する補正デ
ータが記憶されており、従ってこのように構成すること
によっても補正回路へ出力された3×3のドットデータ
の真ん中のデータeを補正できるものであり、フレーム
メモリの容量を増すことなく、記録装置の印字品質を改
善することができる。Although the correction circuit 37 shown in FIGS. 6 and 7 is used in this embodiment, the present invention is not limited to this circuit, and the circuit configurations shown in FIGS. 13 and 14, for example, may be used. That is, the video data 1 to 3 output from the line buffers 33 to 36 are the F.D. F57
-3, F.I. F58-3, F.I. After outputting each to F59-3, the F.F. F57-2, F.I. After shifting to F57-1, etc., outputs A to I based on the video data 1 to 3 are output to the ROM 60 shown in FIG. Depending on the data of A to I input to the ROM 60, the above-mentioned FIG. 4 and FIG.
As shown in (b) to (b) of FIG. 3, correction data for outputting preset correction data 1 to 3 when a predetermined specific pattern is stored is stored. The data e in the middle of the 3 × 3 dot data output to the circuit can be corrected, and the print quality of the recording device can be improved without increasing the capacity of the frame memory.
【0093】また、本実施例では黒印字をデータ“1”
とし、白印字をデータ“0”とし、データ“1”の時L
EDヘッド5により露光を行い、所謂反転現像方式によ
る印字処理について説明したが、本発明はデータ“0”
の時露光を行う、所謂正現像方式により印字処理を行う
構成としても良い。Further, in this embodiment, black printing is performed with data "1".
And white printing is data “0”, and when data is “1” L
The printing process by the so-called reversal development method, which is performed by exposing with the ED head 5, has been described.
The printing process may be performed by a so-called positive development method in which exposure is performed at the time.
【0094】また、本実施例ではラインバッファ33〜
36として4個のラインバッファを使用し、1ドットを
副走査方向に3分割して印字処理を行う構成としたが、
さらに多くのラインバッファを用いて分割数を増す構成
としても良い。このように構成すれば、さらに印字品質
を向上させることができる。In this embodiment, the line buffers 33-
The configuration is such that four line buffers are used as 36, and one dot is divided into three in the sub-scanning direction for print processing.
The number of divisions may be increased by using more line buffers. With this configuration, the print quality can be further improved.
【0095】さらに、本実施例ではLEDプリンタにつ
いて説明したが、主走査方向に一度に印字処理を行うL
CSプリンタや、マルチスタイラスプリンタ等の記録装
置についても同様に実施できる。Further, although the LED printer has been described in the present embodiment, the printing process is performed at a time in the main scanning direction.
The same can be applied to a recording device such as a CS printer or a multi-stylus printer.
【0096】[0096]
【発明の効果】以上詳細に説明したように、本発明によ
ればフレームメモリの記憶容量を増すこと無く、印字ヘ
ッドの副走査方向の分解能を実質的に向上させることが
でき、装置をコストアップすることなく記憶装置の印字
品質を向上させることができる。As described in detail above, according to the present invention, the resolution of the print head in the sub-scanning direction can be substantially improved without increasing the storage capacity of the frame memory, and the cost of the apparatus is increased. It is possible to improve the print quality of the storage device without doing so.
【図1】一実施例の記録装置の補正回路の回路ブロック
図である。FIG. 1 is a circuit block diagram of a correction circuit of a recording apparatus according to an embodiment.
【図2】一実施例の記録装置の全体構成図である。FIG. 2 is an overall configuration diagram of a recording apparatus according to an embodiment.
【図3】一実施例の記録装置にホストコンピュータを接
続した状態を説明する図である。FIG. 3 is a diagram illustrating a state in which a host computer is connected to the recording apparatus according to the embodiment.
【図4】特定パターンに対する補正値の例を示す図であ
る。FIG. 4 is a diagram showing an example of a correction value for a specific pattern.
【図5】特定パターンに対する補正値の例を示す図であ
る。FIG. 5 is a diagram showing an example of correction values for a specific pattern.
【図6】補正回路の回路図である。FIG. 6 is a circuit diagram of a correction circuit.
【図7】補正回路の回路図である。FIG. 7 is a circuit diagram of a correction circuit.
【図8】一実施例の記録装置の動作を説明するタイムチ
ャートである。FIG. 8 is a time chart illustrating the operation of the recording apparatus according to the embodiment.
【図9】具体的な文字について補正を行った場合の例を
示す図である。FIG. 9 is a diagram showing an example in which a specific character is corrected.
【図10】一実施例の記録装置により1ドットの印字処
理の例を示す図である。FIG. 10 is a diagram illustrating an example of 1-dot printing processing by the recording apparatus according to the embodiment.
【図11】一実施例の記録装置の印字タイミングを示す
図である。FIG. 11 is a diagram illustrating print timing of the recording apparatus according to the embodiment.
【図12】一実施例の記録装置により2ドットの印字処
理、5/3ドットの印字処理、4/3ドットの印字処理
を行う時の例を示す図である。FIG. 12 is a diagram showing an example when a printing process of 2 dots, a printing process of 5/3 dots, and a printing process of 4/3 dots are performed by the recording apparatus of the embodiment.
【図13】補正回路の変形例を示す回路図である。FIG. 13 is a circuit diagram showing a modification of the correction circuit.
【図14】補正回路の変形例を示す回路図である。FIG. 14 is a circuit diagram showing a modification of the correction circuit.
【図15】記録装置の構成を説明する図である。FIG. 15 is a diagram illustrating a configuration of a recording device.
【図16】従来の記録装置の動作を説明するタイムチャ
ートである。FIG. 16 is a time chart explaining the operation of the conventional recording apparatus.
【図17】従来の記録装置による1ドットを印字処理を
説明する図である。FIG. 17 is a diagram illustrating a process of printing one dot by a conventional recording device.
3 LEDプリンタ 4 感光体ドラム 5 LEDヘッド 6 画像形成部 8 用紙搬送機構 23 プリンタコントローラ 24 エンジンコントローラ 30 デバイダ 31、32 セレクタ 33〜36、38、39 ラインバッファ 40 制御回路 41−1〜43−3、57−1〜F.F59−3 F.
F 45〜52 ANDゲート 53、54 ORゲート 55、56 EXORゲート 60 ROM3 LED Printer 4 Photosensitive Drum 5 LED Head 6 Image Forming Section 8 Paper Conveying Mechanism 23 Printer Controller 24 Engine Controller 30 Divider 31, 32 Selector 33-36, 38, 39 Line Buffer 40 Control Circuit 41-1 to 43-3, 57-1 to F.I. F59-3 F.
F 45-52 AND gate 53, 54 OR gate 55, 56 EXOR gate 60 ROM
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 B41J 2/515 2/485 5/30 Z 8907−2C 8804−2C B41J 3/12 G (72)発明者 倉田 実記徳 東京都東大和市桜が丘2丁目229 番地 カシオ電子工業株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location B41J 2/515 2/485 5/30 Z 8907-2C 8804-2C B41J 3/12 G (72) Inventor Minoru Kurata, 2-229 Sakuragaoka, Higashiyamato-shi, Tokyo Casio Electronics Co., Ltd.
Claims (1)
受信手段と、 該受信手段で受信した前記印字情報を主走査方向の各ラ
イン毎に記憶する複数の記憶手段と、 所定のドット形状を有し、主走査方向にアレー状に配設
され、対向する被記録手段にドット情報を与える記録ヘ
ッドと、 前記記憶手段に記憶された印字情報に基づき前記記録ヘ
ッドを動作させる時間を可変する動作時間可変手段とを
有し、 副走査方向のドット記録密度を前記印字情報のドット密
度と異ならせることを特徴とする記録装置。1. A receiving means for receiving print information having a predetermined dot density, a plurality of storing means for storing the print information received by the receiving means for each line in the main scanning direction, and a predetermined dot shape. A recording head which is arranged in an array in the main scanning direction and which gives dot information to the recording means facing each other; and an operation which varies the time for operating the recording head based on the print information stored in the storage means. A recording apparatus, comprising: a time varying unit, wherein the dot recording density in the sub-scanning direction is different from the dot density of the print information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17350392A JPH0615874A (en) | 1992-06-30 | 1992-06-30 | Recording device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17350392A JPH0615874A (en) | 1992-06-30 | 1992-06-30 | Recording device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0615874A true JPH0615874A (en) | 1994-01-25 |
Family
ID=15961731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17350392A Pending JPH0615874A (en) | 1992-06-30 | 1992-06-30 | Recording device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0615874A (en) |
-
1992
- 1992-06-30 JP JP17350392A patent/JPH0615874A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5982508A (en) | Image processing method and apparatus | |
US5742317A (en) | Image processing apparatus and recording apparatus | |
JPH0939297A (en) | Method and apparatus for image formation | |
JPH0615874A (en) | Recording device | |
EP0620535B1 (en) | Line printer for high density printing | |
JP3990086B2 (en) | Image data processing device | |
US6825825B2 (en) | Smoothing method, smoothing circuit, image forming apparatus and display unit | |
JP3497216B2 (en) | Image forming method | |
JP4841188B2 (en) | Image writing apparatus and image forming apparatus | |
JP4977434B2 (en) | Image writing apparatus and image forming apparatus | |
JP2000354159A (en) | Method and device for processing image data | |
JP4027508B2 (en) | Image data processing device | |
JP3256365B2 (en) | Image forming apparatus and method | |
JPH07195732A (en) | Recording apparatus | |
JP2000037908A (en) | Image forming apparatus | |
JP2002158877A (en) | Image data processing method and image data processor | |
JP3853975B2 (en) | Image data processing device | |
JP2975838B2 (en) | Printer control device | |
JPH09219790A (en) | Image data processor | |
US5737093A (en) | Recording data generating device having output allowance/prevention mode | |
JP3853970B2 (en) | Image data processing device | |
JP3726942B2 (en) | Image data processing device | |
JP3552263B2 (en) | Image data processing device | |
JP4004303B2 (en) | Image data processing device | |
JP4004312B2 (en) | Image data processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010501 |