JP3256365B2 - Image forming apparatus and method - Google Patents

Image forming apparatus and method

Info

Publication number
JP3256365B2
JP3256365B2 JP02753694A JP2753694A JP3256365B2 JP 3256365 B2 JP3256365 B2 JP 3256365B2 JP 02753694 A JP02753694 A JP 02753694A JP 2753694 A JP2753694 A JP 2753694A JP 3256365 B2 JP3256365 B2 JP 3256365B2
Authority
JP
Japan
Prior art keywords
bit
thinning
video data
data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02753694A
Other languages
Japanese (ja)
Other versions
JPH07221981A (en
Inventor
佳之 長房
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP02753694A priority Critical patent/JP3256365B2/en
Publication of JPH07221981A publication Critical patent/JPH07221981A/en
Application granted granted Critical
Publication of JP3256365B2 publication Critical patent/JP3256365B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、レーザプリンタやLE FIELD OF THE INVENTION The present invention relates to a laser printer and LE
Dプリンタその他のページプリンタ、若しくはファクシミリ、更にはデジタル複写機に適用される電子写真記録装置のように、マトリックス状のドット画像を形成する画像形成装置における、エンジン側のトナー消費の削減を図った発明に関する。 D printer other page printer, or a facsimile, even as in the electrophotographic recording apparatus applied to a digital copying machine, the image forming apparatus for forming a matrix of dot images, aimed to reduce the engine side of the toner consumption invention relates to.

【0002】 [0002]

【従来の技術】従来より画像コントローラよりシリアルに出力されるビデオデータに基づいて変調されたレーザビームを感光体ドラムの母線上に沿って繰返し主走査方向に光走査しながらドットマトリックス状の画素パターンを形成するレーザプリンタは公知である。 BACKGROUND OF THE INVENTION Dot matrix pixel pattern with light scanned repeatedly main scanning direction along a conventionally laser beam modulated on the basis of the video data output from the image controller serially on the generatrix of the photosensitive drum laser printer that forms is known. 又主走査方向に1列状に配列したアレイ状の画素形成手段を、ビデオデータに基づいて1ライン同時に若しくはブロック単位で点灯制御しながら副走査方向に相対移動する感光体ドラム上にマトリックス状の画素パターンを形成するL Also an array of pixels forming means arranged in a row shape in the main scanning direction, based on the video data matrix of one line at the same time or the photosensitive drum on which relatively moved in the sub-scanning direction while lighting control in block units L forming a pixel pattern
EDプリンタも公知である。 ED printer is also known.

【0003】この種のページプリンタにおいては前記感光体ドラム上に書込まれたドット潜像を現像トナーを用いて可視像化した後、該トナー像を転写紙に転写し、その後定着装置により前記トナー像の定着を行なうように構成されているが、このようなプリンタにおいては前記トナーの消費量がランニングコストを大きく左右し、而も前記ページプリンタは300dpi若しくは600d [0003] After a visible image using a developing toner dot latent image written on the photosensitive drum in this type of page printer, and transferred onto the transfer sheet the toner image, by then fixing device are configured to perform fixing of the toner image, the consumption of the toner is largely the running cost in such a printer, even Thus the page printer 300dpi or 600d
piのように極めて高品質な印字品質であるために、例えば印字フォーマットの確認や作成した文書の確認などの場合は、印字品質よりもトナーの消費量を抑制する事が要請される場合がある。 For an extremely high quality printing quality as pi, for example, in the case of such verification confirmation or create documents in print format may it is requested to suppress the consumption of the toner than printing quality .

【0004】そしてこのようなトナー節約型の画像形成装置として、従来よりドット間引き若しくはライン間引きタイプの画像形成方式が多く提案されているが、例えば一律に奇数ドット若しくは奇数ラインを間引くようにすると、結果として横縞若しくは縦縞の細線状の印字形態となり、好ましくない。 [0006] As such a toner saving image forming apparatus, the image forming method of the dot thinning or line thinning type conventionally have been many proposals, for example so as thinning odd dots or odd lines uniformly, as a result becomes a fine line print form of horizontal stripes or vertical stripes, which is not preferable. そこで一律に奇数ドットを間引く事なく、例えば奇数ラインと偶数ラインで間引くドットを異ならせ、モード選択回路により奇数ラインでは奇数ドットを偶数ラインでは偶数ドットを間引くようにした技術も存在する。 So without thinning odd dots uniformly, for example, by varying the dot thinning odd and even lines, the odd line by the mode selection circuit also exists technology to thin out even dots odd dots even lines. (特開昭62ー227771号、 (JP-62 over No. 227771,
以下千鳥間引き技術という) Hereinafter referred to as the staggered thinning technology)

【0005】しかしながらかかる方式は印字フォントの形状と無関係に間引き制御を行なうために、印字形状が乱れてしまう場合がある。 However for such a system to perform a decimation control independently of the shape of the print font, there is a case where printing shape is disturbed. この為、印字の境界位置にあるエッジ部のドットを検知し、該エッジ部にあるドットは間引かずに、それ以外のドットを所定の規則に基づいて間引くようにした技術も提案されている。 Therefore, to detect the dot of the edge portion at the boundary position of the print, without thinned out a certain dot on the edge portion, it has also been proposed techniques in which the other dots thinned out based on a predetermined rule . (特開平2 (JP-A-2
ー144574、以下エッジ検出技術という) Over 144,574, hereinafter referred to as edge detection technique)

【0006】 [0006]

【発明が解決しようとする課題】しかしながら前記千鳥間引き技術とエッジ検出技術はいずれも互いに他と無関係に夫々単独に開発されたもので、前記従来技術では両者を組合せて用いる事が回路構成上極めて困難である。 [0006] However the staggered thinning technique and edge detection techniques are all were developed respectively alone independently of the other to each other, the very on it is the circuit configuration using a combination of both the prior art Have difficulty.

【0007】本発明はかかる従来技術の欠点に鑑み、トナー消費節約モードにおける千鳥間引きとエッジ検出を簡単な回路構成若しくはソフト制御で行い得るトナー節約型の画像形成に関する発明を提供する事を目的とする。 [0007] The present invention has been made in consideration of the drawbacks of the prior art, and aims to provide an invention relates to a toner-saving image forming capable of performing zigzag thinning and edge detection in the toner consumption saving mode with a simple circuit configuration or software control to. 本発明の他の目的は、印字形状に乱れが生じる事なく、任意にトナー消費の節減を図り得るトナー節約型の画像形成に関する発明を提供する事を目的とする。 Another object of the present invention, without disturbance occurs in printing shape, and an object thereof is to provide an invention relates to an image forming a toner-saving obtaining achieving savings optionally toner consumption.

【0008】 [0008]

【課題を解決するための手段】本発明は、原画像に対応するビデオデータの印字ビットを適宜反転させながらトナー消費量削減用のビデオデータを生成し、該ビデオデータを、マトリックス状のドット画像を形成するエンジン側に供給する画像形成装置として適用されるもので、 The present invention SUMMARY OF], while reversing the printing-bit video data corresponding to the original image as appropriate to generate video data for reducing toner consumption, the video data, a matrix of dot images intended to be applied as an image forming apparatus to be supplied to the engine side forming the,
その請求項1記載の発明の特徴とするところは、一又は複数の走査ラインのビデオデータと適宜設定されるエッジパターン指定信号との論理積を取りながらビット変化位置を検出し、該変化位置に対応するビットデータをそのままデータ送出するエッジ検出手段と、前記ビデオデータと予め定められた間引きパターン指定信号と論理積を取りながら間引き制御を行う間引き手段と、前記両手段により得られたデータとを論理和を取りながらデータ送出を行なう手段とを含み、前記間引きパターン指定信号を水平同期信号に基づいて所定走査ライン間隔単位でシフトさせながらトナー消費量削減用のビデオデータを生成するものである。 Part according to claim 1 where the features of the invention described detects a bit change position while taking the logical product of the video data and the edge pattern designation signal is appropriately set of one or more scanning lines, the said change position an edge detecting means for directly data transmission corresponding bit data, and thinning means for thinning-out control while taking the thinning pattern designating signal predetermined video data and the logical aND, the data obtained by the two means and means for performing data transmission while taking a logical sum, and generates the video data for reducing the toner consumption amount while shifting in a predetermined scan line spacing units based on the thinning-out pattern designation signal to the horizontal synchronizing signal. この場合好ましくは、前記間引きパターン又は/及びエッジパターンを格納するモードレジスタの数値を適宜変更可能に構成するのが良い。 In this case preferably, the thinning patterns or / and had better be appropriately changeable configure numeric mode register for storing the edge pattern.

【0009】尚、印字フォントのような文字情報の場合は先頭ビットデータが非印字ビット”0”の為に特に問題がないが、イメージデータや罫線の場合のように、先頭ビットデータが印字ビットの場合は前ビットデータがないために、そのデータをエッジとして検出が出来ない。 [0009] It should be noted that, although the first bit data in the case of character information, such as the printing font there is no particular problem because of the non-printing bit "0", as in the case of image data and lines, the first bit data is printed bit for in order there is no previous bit data, it can not detect the data as an edge. そこでこのような場合は、前記各走査ラインの先頭ビットデータが印字ビットの場合に該ビットデータをそのままデータ送出する手段を設けるのがよい。 Therefore such a case, preferably provided with means for directly data transmission the bit data when the first bit data of the print bit of each scan line.

【0010】尚、ビデオデータは一般に二値化信号” [0010] In addition, the video data is generally binary-coded signal "
1”を印字ビットとして構成しているが、二値化信号” 1 ", but it is configured as a print bit, binary signal"
0”を印字ビットとして構成するエンジンもある。そしてこのような場合、印字ビットの種類に応じてトナー消費削減用のビット間引き回路を変更することは回路構成が煩雑化する。このような場合CPUよりのコントロール信号に基づいて前記ビデオデータを反転させてトナー消費削減用のビット間引き回路に送出し、該間引き回路でビット間引きを行なった後、再度該間引きデータを反転して直接若しくはスムージング回路や擬似高密度回路を通してエンジン側に供給可能に構成するのがよい。 0 "to some engine configured as a print bit. Then such a case, the circuit configuration is complicated to change the bit thinning circuit for toner consumption reduction according to the type of printing bit. In such a case CPU wherein by inverting the video data sent to the bit thinning circuit for toner consumption reduction based on more control signals, after performing bit thinning in 該間 pull circuit, Ya directly or smoothing circuit inverts the 該間 pull data again it is preferable to supply configured to be capable of the engine side through the pseudo-density circuits.

【0011】さて前記発明はトナー消費節約モードにおける千鳥間引きとエッジ検出を簡単な回路構成で行うように構成しているが、ソフト制御においても同様な作用を営むことが出来る。 [0011] Now the invention has been configured to perform zigzag thinning and edge detection in the toner consumption saving mode with a simple circuit configuration, it is possible to conduct the same operation also in software control.

【0012】請求項記載の発明はソフト的に前記課題を達成せんとするもので、その特徴とするところは、原画像に対応するビデオデータの印字ビットを適宜反転させながらトナー消費量削減用のビデオデータを生成し、 [0012] The invention of claim 4, wherein intended to achieve St. the problems software manner, and it is characterized, while reversing the printing-bit video data corresponding to the original image appropriately for reducing toner consumption to generate the video data,
該ビデオデータを、マトリックス状のドット画像を形成するエンジン側に供給可能に構成した画像形成方法において、水平同期信号に基づいて所定走査ライン間隔単位でビデオデータを所定ビット数非印字データにオフセッ Offset the video data, in an image forming method capable of supplying arrangement on the engine side to form the matrix of dot images, the video data into a predetermined number of bits non-print data on the basis of the horizontal synchronizing signal at a predetermined scanning line spacing units
ト(置換)したラインビットデータを生成する A工程を経た後、各走査ライン毎のビット間引き制御工程Bに移行し、該制御工程Bにおいて、ビデオクロックに基づいて一又は複数の走査ラインのビデオデータを取込みながら、ビット変化位置を検出し該変化位置に対応するビットデータそのままデータ送出する工程B1と、前記変化位置に対応しないビットデータについて間引き制御を行う工程B2を含む事を特徴とするものである。 Bets after a A process for generating line bit data (substituted) were, shifted to bit thinning control step B for each scan line, the control step B, one or a plurality of scan lines based on the video clock Video while capture data, and step B1 of bit data as data transmission corresponding to said change position to detect the bit change position, which characterized by comprising the step B2 of performing decimation control the bit data not corresponding to the change positions it is.

【0013】尚、前記A工程は走査ライン数を定数m [0013] Incidentally, the step A the number of scanning lines constant m
(2、3…)で除してその余数に対応してビデオデータをオフセットするように構成することにより、2ライン、3ライン単位で簡単に千鳥間引きを行う事が出来る。 (2,3 ...) divided to correspond to the remaining number by configured to offset the video data, two lines, easily can be carried out a zigzag decimation by three lines.

【0014】又先頭ビットデータをエッジとして検出する工程は、前記ビット間引き制御工程B内で、前記変化位置検出工程の前に、各走査ラインの先頭ビットデータが印字ビットの場合に該ビットデータをそのままデータ送出する工程B 0を設けるのがよい。 [0014] The step of detecting the first bit data as an edge is in the bit thinning control-process B, and prior to the change position detection step, the bit data when the first bit data of the print bit of each scan line it may be disposed of step B 0 of the data transmitted.

【0015】尚、二値化信号”0”を印字ビットとして構成するビデオデータにも対応させるために前記A工程の前に、二値化信号が”0”の場合に、”1”を印字ビットとするように反転手段を用いても良い。 [0015] Incidentally, prior to the A step in order to be correspond to the video data constituting the binary signal "0" as the print bit, in the case of the binarized signal is "0", printed "1" may be used inverting means to the bit.

【0016】 [0016]

【作用】従ってかかる発明によれば、論理回路を用いた簡単な回路構成で、もしくは簡単なソフト制御により水平同期信号若しくは垂直同期信号を効果的に利用してトナー消費節約モードにおける千鳥間引きとエッジ検出を簡単に行い得る。 [Action] Therefore, according to this invention, a simple circuit configuration or a simple by software control using a horizontal synchronizing signal or vertical sync signal effectively staggered thinning in toner consumption saving mode and the edge, using a logic circuit It can easily perform the detection. 又本発明は、モード選択レジスタによりエッジパターンや間引きパターンを任意に選択できるために、印字状態及びアウトプットするプリント種類に応じて最も好ましいトナー消費の節減を図り得る。 The present invention, by the mode selection register to the edge pattern and thinning pattern can be arbitrarily selected, can aim the most favorable savings toner consumption in response to a print type to be printed state and output. 又本発明は主走査方向の1次元的エッジ検出のみならず、副走査方向も含めた二次元的エッジ検出が可能となる。 The present invention is not only one-dimensional edge detection in the main scanning direction, it is possible to sub-scanning direction, including two-dimensional edge detection. 更に本発明は二値化信号”1”を印字ビットとして構成するビデオデータにおいても、二値化信号”0”を印字ビットとして構成するビデオデータにおいても共用して用いる事が可能であるために、ビデオデータの種類に限定される事なく、汎用的である。 Even more video data constituting the present invention is a binary signal "1" as the print bit, because also it is possible to use in common in the video data constituting the binary signal "0" as the print bit , without being limited to the type of video data, a general purpose.

【0017】 [0017]

【実施例】以下、図面に基づいて本発明の実施例を例示的に詳しく説明する。 EXAMPLES The following will be exemplified in detail an embodiment of the present invention with reference to the accompanying drawings. 但しこの実施例に記載されている構成部品の寸法、材質、形状、その相対配置などは特に特定的な記載がない限りは、この発明の範囲をそれのみに限定する趣旨ではなく単なる説明例に過ぎない。 However the dimensions of the components described in this embodiment, the material, shape, unless their relative arrangement, etc. Particularly specifically described, the scope of the invention to merely illustrative examples and not intended to be limited thereto only. 図3 Figure 3
は本発明が適用される、LEDプリンタ若しくはレーザプリンタに用いられる画像処理回路の全体構成を示し、 The present invention is applied, showing the overall structure of an image processing circuit used in the LED printer or a laser printer,
12は所定頁分のビットマップデータが格納されたSR 12 bitmap data of a predetermined pages are stored SR
AMからなるビットマップメモリで、制御ロジック13 A bit map memory consisting AM, the control logic 13
より送信されるビデオクロックVCLKに基づいて、3 Based on the video clock VCLK be more transmitted, 3
00dpiのビデオデータVDATAがシリアルに間引き制御回路14に送信される。 Video data VDATA of 00dpi is sent to the thinning control circuit 14 serially.

【0018】そして該制御回路14で適宜間引かれた間引きビデオデータVDATA'は、スムージングと共に、擬似高密度化を行なう擬似高密度回路15に導かれ、該高密度回路15で擬似高密度化したビデオデータをLEDヘッド若しくはレーザ回路11に供給し、該ヘッド回路11によりプリントエンジン側の感光体ドラム16を露光させる事によりトナー消費節約型の潜像が形成出来る。 [0018] The thinning-out video data VDATA thinned out appropriately control circuit 14 ', together with the smoothing is guided to the pseudo high-density circuit 15 for performing quasi-high density, and pseudo-densified the dense circuit 15 the video data is supplied to the LED head or a laser circuit 11, the head circuit 11 by the print engine side of the photosensitive drum 16 toner consumption saving of the latent image can be formed by exposing the. 尚、図中制御ロジック13は前記ビデオクロックと共に、垂直同期、水平同期、その他の各種制御信号を対応するブロックに送信するMPUからなり、17 In the drawing, the control logic 13 together with the video clock, vertical sync, horizontal sync, consists MPU to send other various control signals to the corresponding block, 17
はスムージング若しくは擬似高密度化を行なうために、 To perform smoothing or pseudo densification
更には後記するように複数ラインのビットマップデータを参照して間引き制御を行なうために、参照ラインデータを一次格納するためのラインバッファである。 Furthermore in order to perform the reference to thinning control bitmap data for a plurality of lines as described later, the reference line data is a line buffer for storing primary.

【0019】そして前記トナー節約用間引き制御回路1 [0019] Then the toner saving thinning-out control circuit 1
4は、図1に示すように、エッジ検出回路1、マスクパターン生成回路2、及び制御ロジック(MPU)13からの制御信号を前記各回路に送信するためのモード設定レジスタ3からなる。 4, as shown in FIG. 1, it consists of the edge detection circuit 1, a mode setting register 3 for transmitting control signals from the mask pattern generation circuit 2, and a control logic (MPU) 13 in the respective circuits. そしてモード設定レジスタ3には図2(A)に示すエッジ検出パターン群と(B)に示す間引きパターン群が格納されており、不図示のMPUよりの制御に基づきMPUI/Fを介してこれらのパターン群の内一又は複数のパターンが選択される。 And the mode setting register 3 thinning pattern group is stored as shown in the edge detection pattern group (B) shown in FIG. 2 (A), these through MPUI / F under the control of from MPU (not shown) one or a plurality of patterns of the pattern group is selected. 尚、前記図2(A)に示すエッジ検出パターン群は、左エッジL The edge detection pattern group shown in FIG. 2 (A), the left edge L
のみを検出する場合は(10)、右エッジのみを検出する場合は(01)、両エッジ検出を行なう場合は(1 When detecting only (10), when detecting only the right edge (01), the case of performing the both-edge detection (1
1)、更にエッジ検出を行なわない場合は(00)の信号をMPUI/Fを介してモード設定レジスタ3で選択し、該信号をエッジ検出回路1に送信するように構成する。 1), even if not performing edge detection to select the mode setting register 3 via the MPUI / F signals (00), configured to send the signal to the edge detection circuit 1. 図2(B)に示す間引きパターン群は、3ドット間引きを行なう場合は、R4(100)、5ドット間引きを行なう場合は、R6(010)、7ドット間引きを行なう場合は、R8(001)の信号をMPUI/Fを介してモード設定レジスタ3で選択し、該信号をマスクパターン生成回路2に送信するように構成する。 Thinning pattern group shown in FIG. 2 (B), during the three dot thinning is R4 (100), the case of performing the 5 dot thinning, R6 (010), the case of performing the 7 dot thinning, R8 (001) the signal selected by the mode setting register 3 via the MPUI / F, configured to send the signal to the mask pattern generation circuit 2. 次にこれらの回路の詳細構成について説明する。 Next detailed configuration of these circuits.

【0020】図4はエッジ検出回路1で、前位、現位、 [0020] Figure 4 is an edge detection circuit 1, before position, current position,
及び後位の3つのラインビットデータをビデオクロックに基づいて順次シリアルに格納する3つのフリップフロップF/F21C,21B,21Aからなる3ビットシフトレジスタ21、図3に示す左エッジ、右エッジ、及びエッジなしを検出するANDゲート22L、22R及びこれらを選択的にデータ送出するORゲート24からなる。 And three flip-flops F / F21c storing sequentially serially based three line bit data succeeding to the video clock, 21B, consisting of 21A 3-bit shift register 21, the left edge shown in FIG. 3, right edge, and aND gate 22L for detecting a no edge, consisting of oR gate 24 to selectively data transmitted 22R and these. 25はANDゲート22LのANDを取るために信号反転を行なうインバータである。 25 is an inverter for performing signal inversion to take AND AND gate 22L.

【0021】次に該回路1の作用について説明する。 [0021] Next, a description will be given of the operation of the circuit 1. 水平同期信号により、前記シフトレジスタ21のF/F2 The horizontal synchronizing signal, the shift register 21 F / F2
1A、B、Cをリセットした後、対応する走査ラインのビットデータを先頭ビットよりシリアルに送信する。 1A, B, after resetting the C, and transmits the bit data of the corresponding scanning lines from the first bit in the serial. そしてモード設定レジスタ3より左エッジ指定信号Lが出ている場合は、左エッジANDゲート22Lで該指定信号と共に、後位−現位のビット信号をF/F21C,21 And if from the mode setting register 3 out left edge designation signal L, together with the specification signal in the left edge AND gate 22L, succeeding - bit signal Genkurai F / F21C, 21
Bより取り出し、そのANDを取る事により、前記ビット信号の0−1のビット変化を検知し、ORゲート24を介して後位のデータが非印字ビット(0)の場合にその現位の印字ビット(1)データをエッジデータとしてそのまま送出する。 Removed from B, by taking the AND, detects a bit change of 0-1 of the bit signal, the print data position after via the OR gate 24 when in its current position in the non-print bit (0) bit (1) data is directly sent as edge data.

【0022】又モード設定レジスタ3より右エッジ指定信号Rが出ている場合は、右エッジANDゲート22Rで該指定信号と共に、前位−現位のビット信号をフリップフロップF/F21B,21Aより取り出し、そのAND [0022] In the case where out right edge designation signal R from the mode setting register 3, together with the designated signal in the right edge AND gates 22R, front position - Genkurai bit signal flip-flop F / F21b, taken out of the 21A , the AND
を取る事により、前記ビット信号の1−0のビット変化を検知し、ORゲート24を介して前位のデータが非印字ビット(0)の場合にその現位の印字ビット(1)データをエッジデータとしてそのまま送出する。 By taking detects the bit change of 1-0 of the bit signal, the current position of the print bit (1) data in the case of data non-print bit of the previous position via the OR gate 24 (0) it sends the edge data.

【0023】一方両エッジ検出を行なう場合は、モード設定レジスタ3より左エッジ指定信号Lと右エッジ指定信号Rの両者を送出する事により前記と同様な操作で行なわれる。 [0023] On the other hand, when performing both edge detection is performed in the same operation by which from the mode setting register 3 sends both the left edge designation signal L and the right edge designation signal R.

【0024】更にエッジ検出を行なわない場合は、モード設定レジスタ3よりエッジ指定信号が送出されない為に、マスク生成回路2よりのマスク信号MASKと、現位ビット信号BとをエッジなしANDゲート23でANDを取って送出することによりマスク生成回路2よりの間引きパターン指定信号に基づいてビットデータが送出される事になる。 Furthermore case without edge detection, to the edge designation signal from the mode setting register 3 is not transmitted, the mask signal MASK than mask generating circuit 2, and a Genkurai bit signal B at the edge without the AND gate 23 will be bit data is sent based on the thinning pattern designation signal from the mask generating circuit 2 by sending taking aND.

【0025】図5はマスク生成回路2のブロック図、図6はその詳細構成図で、図7のタイムチャートを参照して説明するに、31は前記エッジ検出回路1のSDAT FIG. 5 is a block diagram of a mask generating circuit 2, FIG. 6 is at its detailed block diagram, will be described with reference to the time chart of FIG. 7, SDAT is the edge detecting circuit 1 31
Aに対応させてVCLKを3クロックシフトさせるクロックタイミング回路で、3つのフリップフロップF/F In the clock timing circuit for 3 clocks shifted VCLK in association with A, 3 one of the flip-flop F / F
32C、32B、32A、インバータ33及びANDゲート34からなり、VCLKが3クロック送信されるとカウンタエネーブル信号CNTENが発振され、ANDゲート34によりVCLKの反転信号と同期を取ってカウンタクロックCNTCLKをバイナリカウンタ35に送信する。 32C, 32B, 32A, an inverter 33 and AND gate 34, VCLK is 3 clocks transmitted by the counter enable signal CNTEN is oscillated, the binary counter clock CNTCLK taking an inverted signal and synchronization VCLK by AND gates 34 to send to the counter 35. 一方、R4、R6、R8は3ドット、5ドット、 On the other hand, R4, R6, R8 is 3 dots, 5 dots,
7ドットの夫々の間引きパターンに対応してHi信号が送信し、カウンタ値検出回路47の対応する各ANDゲート471〜473と、ロード信号生成回路36の対応する各ANDゲート361〜363の作動を許容させる。 Hi signal is transmitted in response to each of the thinning pattern of 7 dots, the corresponding AND gates 471 to 473 of the counter value detection circuit 47, the corresponding operation of the AND gates 361 to 363 of the load signal generating circuit 36 to acceptable.

【0026】バイナリカウンタ35の出力側には前記間引きパターンに対応してインバータ39、ANDゲート3 [0026] The output side of the binary counter 35 in response to the thinning patterns inverter 39, the AND gate 3
61〜363及びF/F371〜373を直列したロード信号生成手段を3列と並列させてロード信号生成回路37を構成すると共に、ナンドゲート381、382、 With 61 to 363 and a load signal generating means for the F / F371~373 in series are arranged in parallel with the three columns constituting the load signal generating circuit 37, a NAND gate 381, 382,
383及びノアゲート384からなるロード信号セレクタ38を介してロード信号をバイナリカウンタ35に送信する。 383 and sends a load signal to the binary counter 35 through a load signal selector 38 consisting of NOR gate 384. この結果、例えば3ドット間引きパターンの場合は4ビット単位で、又5ドット間引きパターンの場合は6ビット単位で、更に7ドット間引きパターンの場合は8ビット単位で前記カウンタ35がクリアされてカウンタクロックCNTCLKに対応して4、6、8ビット単位で繰り返す間引きパターン指定信号MASKが生成される。 As a result, for example, in 4-bit units in the case of 3-dot thinning pattern, also with 6 bits in the case of 5 dot thinning patterns are the counter 35 is cleared in 8-bit units further 7 For dot thinning pattern counter clock thinning pattern designation signal MASK repeated at 4, 6 and 8-bit units in response to CNTCLK is generated.

【0027】そして前記ロード信号生成回路36のAND [0027] and AND of the load signal generating circuit 36
ゲート361〜363は、R4、R6、R8に基づいて一のANDゲートのみが有効、具体的には間引きパターン指定信号R4がHiの為にANDゲート361のみが有効となり、従って4ビット単位で、又5ドット間引きパターンの場合は6ビット単位で、更に7ドット間引きパターンの場合は8ビット単位で夫々前記カウンタ35がクリアされてカウンタクロックに対応して4、6、8ビット単位の繰り返し信号が生成される。 Gate 361-363 only one AND gate based on the R4, R6, R8 is effective, specifically only the AND gate 361 is enabled for the thinning pattern designating signal R4 is Hi in, thus in units of 4 bits, also in the case of 5 dot thinning pattern 6 bits, further 7 dot thinning pattern repetition signal of 4,6,8 bits correspond respectively the counter 35 is cleared to counter clock in 8-bit units in the case of It is generated.

【0028】一方 40は奇数/偶数の走査ライン毎に選択信号SELをHi/Loレベルに切り換えるF/F On the other hand 40 switches the selection signal SEL for each odd / even scan lines to Hi / Lo level F / F
からなるライン数検出回路で、垂直同期信号VSYNCに基づいてクリアされた後、水平同期信号LSYNCが入力される毎に、ライン数検出回路40より出力される選択信号SELがHi(奇数ライン)からLo(偶数ライン)、 In line number detection circuit consisting, after being cleared in accordance with the vertical synchronizing signal VSYNC, every time the horizontal synchronizing signal LSYNC is input, the selection signal SEL output from the line number detection circuit 40 from Hi (odd lines) Lo (even-numbered lines),
LoからHiに切り換わる。 From Lo switched to Hi.

【0029】そして前記選択信号SELはそのままAND [0029] and the selection signal SEL as it is AND
ゲート41に送信され、又インバータ42を介してその反転信号がセレクタ回路43のANDゲート431〜43 It is sent to the gate 41, and the inverted signal via an inverter 42 of the selector circuit 43 the AND gate 431-43
3に送信され、そしてANDゲート431〜433の他の入力端子は夫々カウンタ値検出回路47のANDゲート4 Sent to 3, and AND gate 4 other input terminals respectively counter value detecting circuit 47 of the AND gates 431 to 433
71〜473の出力端子に接続されている。 It is connected to the output terminal of 71-473. 前記カウンタ値検出回路47のANDゲート471〜473は信号R AND gates 471-473 of the counter value detection circuit 47 the signal R
4、R6、R8に基づいていずれのANDゲートを有効とするかが選択され、本実施例では信号R4がHiの為に 4, R6, or an active one of the AND gates based on R8 are selected, because the signal R4 is Hi in this embodiment
ANDゲート471のみが有効となる。 Only the AND gate 471 becomes effective.

【0030】又ANDゲート431〜433は反転選択信号SELがLoレベルの際は有効とならないために、従って本実施例においてはANDゲート471/431のラインは偶数走査ラインでのみ有効となり、一方奇数走査ラインでは、ANDゲート46/41のラインが有効となる。 [0030] The AND gates 431 to 433 to the inverted selection signal SEL is not a valid time of the Lo level, thus line of AND gate 471/431 in this embodiment becomes effective only in the even scan lines, whereas odd in scan lines, lines of aND gates 46/41 is valid. これにより千鳥間引きが達成される。 This staggered thinning is achieved by.

【0031】そして奇数走査ライン時に有効となるAND [0031] and AND, which becomes effective at the time of the odd-numbered scan lines
ゲート46には、C0、C1、C2の三つの信号ラインがインバータ45、45、45を介して接続され、従ってバイナリカウンタ35よりC3のパルスが発生した場合のみ、前記ANDゲート46よりHi信号が出力され、A The gate 46, C0, C1, three signal lines of C2 is connected through an inverter 45,45,45, therefore if the pulse C3 than the binary counter 35 occurs only, Hi signal from the AND gate 46 It is output, a
NDゲート41で前記奇数走査ラインの選択信号SELと And selection signal SEL of the odd scan lines in ND gate 41
ANDを取ってOR回路44を介してマスク信号MASKがHiとなる。 Mask signal MASK becomes Hi via the OR circuit 44 takes the AND.

【0032】従って、前記奇数ラインでは、C3のパルスが発生した場合のみマスク信号MASKがHiとなり、C0、C1、C2の他のパルスの場合はマスク信号MASKがLoとなる。 [0032] Thus, in the odd-numbered lines, the mask signal MASK is becomes Hi only when C3 pulse occurs, C0, C1, in the case of other pulses of C2 mask signal MASK becomes Lo. 従って4ビット目のビデオデータ毎に繰り返しマスク信号MASKがHiとなる3ドット間引きが行なわれる。 Thus repetitive mask signal MASK for each 4 bit video data is three dot thinning as a Hi.

【0033】一方偶数走査ライン時に有効となるANDゲート471には、C0及びC2の信号ラインがインバータ45、45を介して接続され、C1が直接前記ANDゲート471に接続されている。 On the other hand to an AND gate 471 which becomes effective during even scan lines, the signal lines C0 and C2 are connected via the inverter 45, 45, C1 is connected directly to the AND gate 471. 従ってバイナリカウンタ35よりC1のパルスが発生した場合のみ、前記ANDゲート471よりHi信号が出力され、ANDゲート471 Thus when the pulse of the binary counter 35 from C1 occurs only, Hi signal from the AND gate 471 is output, the AND gate 471
で前記偶数走査ラインの反転選択信号SELとANDを取ってOR回路44を介してマスク信号がHiとなる。 In the mask signal through the OR circuit 44 takes the inverted selection signal SEL and the AND of the even scan lines becomes Hi.

【0034】従って、前記偶数走査ラインでは、C1のパルスが発生した場合のみマスク信号MASKがHiとなり、C0、C2、C3の他のパルスの場合はマスク信号MASKがLoとなる。 [0034] Therefore, in the even scan lines, comprising the mask signal MASK is becomes Hi only when the pulse of C1 is generated, C0, C2, C3 of the other mask signal MASK For pulses with Lo. 従って2ビット目のビデオデータ毎に繰り返しマスク信号がHiとなる3ドット間引きが行なわれる。 Accordingly mask signal repeated every second bit of the video data is three dot thinning as a Hi. 従って前記奇数走査ラインと偶数走査ラインを繰り返し、間引き制御を行なう事により、偶数走査ラインでは2、6、10…のビット毎に、又奇数走査ラインでは4、8、12…ビット毎に夫々をエッジ検出回路11側に印字ビット(1)を送出し、結果として奇数/偶数走査ライン毎に2ビットづつずれた千鳥間引きを行なう事が出来る。 Thus repeating the odd scan lines and even scan lines, by performing the decimation control, 6, 10 ... each bit of the even scan lines, also respectively on 4, 8, 12 ... each bit in the odd scan lines sends a print bit (1) to the edge detection circuit 11 side, resulting in odd / even scan lines it is possible to perform two bits shifted staggered thinning each.

【0035】尚、前記実施例においては、主走査ライン方向に沿う1次元のエッジ検出を行なっているが、縦ラインの罫線等の場合のように副走査方向のエッジ検出も併せて必要な場合がある。 [0035] In the above embodiment, when the main scanning line is performed one-dimensional edge detection along the direction, but the sub-scanning direction of the edge detection as in the case of the ruled line or the like of the vertical line also required together there is.

【0036】図8は本発明が適用される、二次元方向の間引き制御を行なう画像処理回路の全体構成を示し、所定頁分のビットマップデータが格納されたビットマップメモリ12より、三走査ライン分のビデオデータをバッファRAM50に格納した後、RAMコントロール52 [0036] Figure 8 the invention is applied, showing the overall structure of an image processing circuit for performing decimation control of two-dimensional directions, from the bit map memory 12 to the bitmap data is stored in the predetermined pages, three scan lines after storing the partial video data in the buffer RAM 50, RAM control 52
よりの信号に基づいて3×3のサンプルウインドウ50 Sample window 50 of the 3 × 3 on the basis of the more signals
1を構成し、間引き制御回路51内で注目ビットとその上下左右に位置する隣接ビットとのエッジ検出を行なう。 1 constitute performs edge detection of the bit of interest at a thinning control circuit within 51 and adjacent bits located to the vertically and horizontally.

【0037】エッジ検出回路61は、図9及び図8のサンプルウインドウ501に示すように夫々上下左右の各エッジの検出をインバータ62により反転させた隣接ビット〜と注目ビットAとをANDゲート63によりAND The edge detecting circuit 61, the 9 and AND gates 63 adjacent bits-and which is inverted by inverter 62 to detect the respective edges of each vertical and horizontal and attention-bit A as shown in the sample window 501 of FIG. 8 AND
をとることにより行なう。 Carried out by taking the. そして前記検出したエッジのいずれを選択するかは、MPUI/Fを介して図11に示すエッジ検出モードが選択されるモード設定レジスタ65と図9の回路より得られるエッジ検出データとのAN And either selects one of the detected edge, AN of an edge detection data obtained from the circuit of the mode setting register 65 and 9 of the edge detection mode shown in FIG. 11 via the MPUI / F is selected
Dを取るANDゲート64及びORゲート66よりなるエッジ選択回路により行なわれる。 Performed by the edge selection circuit consisting of AND gates 64 and OR gate 66 takes the D. そしてモード設定レジスタ65には、MPUI/Fより「OOOO」から「1111」までのエッジ検出パターンデータが選択される。 And the mode setting register 65, an edge detection pattern data to "1111" is selected from "OOOO" from MPUI / F.

【0038】即ち、前記モードは図11に示すように、 [0038] That is, the mode as shown in FIG. 11,
エッジOFFの場合は「OOOO」、上エッジの場合は「10 In the case of edge OFF "OOOO", in the case of the upper edge "10
00」、左エッジの場合は「0100」、上+左エッジの場合は「1100」…をモード設定レジスタ65に格納する。 00 "," 0100 in the case of the left edge ", in the case of above + left edge to store" 1100 "... to the mode setting register 65. そして前記モード設定レジスタ65に格納されたエッジ検出モードデータと図9に示すエッジ検出データとANDゲート64によりANDを取る事により、エッジ選択が行なわれる。 And by taking the AND by the edge detection data and the AND gate 64 shown in the mode set stored in the register 65 edge detection mode data and 9, the edge selection is performed.

【0039】尚、エッジOFFの場合はマスク信号MA [0039] In the case of the edge OFF mask signal MA
SKと注目ビットAとのANDをANDゲート67により取る事により、マスク処理されたビデオデータがORゲート6 By taking by the AND gate 67 of the AND of the SK and attention-bit A, video data is OR gate 6 which is mask processing
8より送出される。 8 is sent from. これにより二次元処理も円滑に行なわれる。 Thus two-dimensional processing is also performed smoothly.

【0040】さて前記回路は印字ビット、即ち感光体ドラム側で印字される黒ドットが”1”、非印字ビットが”0”の場合を想定して回路構成をなしたものであるが、プリントエンジン側の特性に対応して、印字ビットが”0”、非印字ビットが”1”のビデオデータを生成するようにした画像処理回路も存在する。 [0040] Now the circuit print bit, i.e. black dots are printed by the photosensitive drum side is "1", but is obtained without the circuit configuration on the assumption that the non-print bit is "0", the print in response to characteristics of the engine side, the print bit is "0", the image processing circuit so as to generate video data of the non-print bit is "1" also exists. このような場合、前記ビデオデータの種類の違いに対応して間引き制御回路を新たに構成する事は汎用的でなく、得策でない。 In such a case, it is newly constructed thinning control circuit in response to a difference type of the video data is not generic, not advisable. このような場合、図12に示すような論理回路を用いることにより前記いずれのビデオデータでも対応できる。 In such a case, it is possible to cope with the any of the video data by using a logic circuit as shown in FIG. 12. 即ち図12(A)中、71及び72はイクスクルーシブオアゲートで、ビデオデータとMPUよりの制御データ、具体的にはビデオ信号の種類に対応して”0”若しくは”1”を送信する制御データと、間引き制御回路70に入力されるビデオデータ若しくは前記間引き制御回路70より出力された間引きデータとの間で、排他的論理和をとるように構成される。 That in FIG. 12 (A), the 71 and 72 exclusive OR gates, control data from the video data and the MPU, specifically in response to the type of the video signal to transmit the "0" or "1" and control data, with the thinned-out data outputted from the video data or the thinning control circuit 70 is inputted to the thinning control circuit 70, configured to take the exclusive oR. かかる回路によれば、 According to this circuit,
印字ビットが”0”のビデオデータの場合は、図12 For video data of the print bit is "0", FIG. 12
(B)に示すように、不図示のMPU内で”1”の制御データを生成する事により、両者をゲート71で排他的論理和を取ることにより、間引き制御回路70に入力されるビデオデータが反転され、反転されたビデオデータが間引き制御回路70に入力されるために、印字ビットが”1”の通常のビデオデータの間引き制御回路にて、 (B), the by generating a control data of "1" in the MPU (not shown), by both the gate 71 takes an exclusive OR, video data input to the thinning control circuit 70 There is inverted, in order to invert video data is inputted to the thinning control circuit 70, in a normal video data thinning control circuit of the printing bit is "1",
間引き制御が可能となる。 Thinning control is possible. そして間引き制御後の間引きデータは再度制御データと排他的論理和を取ることにより、再度データが反転し、印字ビットが”0”の間引きデータが次工程の処理回路若しくはエンジン側に供給される。 And by taking the exclusive OR thinned-out data is again control data after the thinning control, inverted data again, thinned data of the print bit is "0" is supplied to the processing circuit or engine side of the next step.

【0041】一方印字ビットが”1”のビデオデータの場合は、図12(B)に示すように、”0”の制御データを生成する事により、間引き制御回路70に入力されるビデオデータも又間引き制御回路70より出力される間引きデータのいずれも反転されない。 [0041] When the video data of the other hand the printing bit is "1", as shown in FIG. 12 (B), by generating a control data of "0", a video data input to the thinning-out control circuit 70 also none of the thinned-out data outputted from the thinning-out control circuit 70 is not inverted. 従ってかかる実施例によれば、ビデオデータの種類の違いに対応して間引き制御回路を新たに構成する必要もなく、共通化が可能である。 Therefore, according to this embodiment, without newly necessary to configure the thinning control circuit in response to a difference type of video data, it is possible to common. 尚、前記ビデオデータ及び間引きデータの反転は、必ずしもイクスクルーシブオアゲートのみに限定されず、他の反転回路を用いることも又ソフト的に反転させることも可能である。 Note that inversion of the video data and the thinned data is not necessarily limited only to exclusive-OR gate, it is possible to also soft to invert the use of other inverting circuits. 尚、前記間引き制御は必ずしもハード回路を用いることなく、ソフト的にも行うことが出来る。 Incidentally, the thinning control is not always possible to use a hardware circuit can be performed in a software manner.

【0042】図13は前記間引き制御をソフト的に行う為のフローチャート図で、先ず間引き制御を行うビデオデータの印字ビットが”1”か”0”かを判定し、” [0042] Figure 13 is a flowchart for performing the thinning-out control software, first printing-bit video data to be thinned control determines whether "1" or "0", "
0”の場合はデータを前記図12の様な反転回路若しくはソフト的に反転した後、ライン数検出工程Aに移行する。(STEP0) After 0, "obtained by inverting the data such inverting circuit or a software manner of FIG 12, the process proceeds to the line number detection process A. (STEP0)

【0043】ライン数検出工程Aでは、垂直同期信号が入力された段階でカウンタをリセットした後、次に水平同期信号が入力した段階で該ラインカウント数をカウントしながら、その定数mで該カウント数を除する。 [0043] In line number detection process A, after the counter is reset in step the vertical synchronization signal is input, while counting the number of the line count in the next stage of the horizontal synchronizing signal is input, the count in the constant m dividing the number. 例えば前記定数mが2の場合、走査ラインが奇数の場合余数が1、偶数の場合余数が0となる。 For example, if the constant m is 2, the number of excess when the scanning line is an odd number is 1, the number of extra for even becomes zero. そして前記余数が1 Then the excess number 1
か0かを判断して1の場合(奇数の場合)は、前記ビデオデータのオフセットを行なわずに間引き制御工程Bに移行する。 0 or the case to one determined (for odd), the process proceeds to the thinning control step B without the offset of the video data. (STEP1) (STEP1)

【0044】間引き制御工程Bでは、各走査ラインの先頭ビットデータが印字ビット(1)の場合に該ビットデータをそのままデータ送出してビットバッファに印字ビット(1)を書込む。 [0044] In the thinning control step B, the first bit data is written as data delivery to the bit buffer print bit (1) of the bit data in the case of printing bit (1) of each scan line. (STEP2) そして次に、エッジ検出工程に移行する訳であるが、例えば一次元処理を行なう場合にエッジには図2(B)に示すように、後位のデータが非印字ビット(0)の場合にその現位の印字ビット(1)データをエッジとしてみる左エッジと、前位のデータが非印字ビット(0)の場合にその現位の印字ビット(1)データをエッジとしてみる右エッジと、前記左右のエッジをみる両エッジの検出があるが、本実施例では両エッジの検出を行う工程を例示している。 (STEP2) and then, although it means to move to the edge detection step, for example, as shown in FIG. 2 is an edge (B) in the case of performing the one-dimensional process, succeeding data non-print bit (0) right to try to the left edge of the current position of the printing bit (1) try to the edge of the data, the previous position of the data edge its current position of the printing bit (1) data in the case of non-printing bit (0) in the case of an edge, there is a detection of the left and right both edges See edges, in this embodiment illustrates the process of detecting both edges. (STEP3) 即ち、STEP3では、先ず後位と現位のビット変化を検知し(0→1)の変化がある場合は該現位のビットデータそのままデータ送出してしてビットバッファに印字ビット(1)を書込む事により左エッジの検出が出来、 (STEP3) That is, in STEP3, first succeeding and detects a bit change in Genkurai (0 → 1) the developing position of the bit data as the data sent to the bit buffer print bit if there is a change in the ( 1) can detect the left edge by the writing,
次に現位と前位のビット変化を検知し(1→0)の変化がある場合は該現位のビットデータそのままデータ送出してしてビットバッファに印字ビット(1)を書込む事により右エッジの検出を行う事が出来る。 Then detect the bit change of the current position and the previous position by (1 → 0) if there is a change of writing the print bit (1) in the bit buffer and to the bit data directly data transmission of the developing position it is possible to detect the right edge.

【0045】尚、現位ビットの前後左右の参照ビットに基づき、二次元処理を行なう場合は図11に示すデータに基づき、ソフト的にパターンマッチングを行なえば良い。 [0045] Incidentally, on the basis of the longitudinal and lateral reference bit Genkurai bit, when performing the two-dimensional processing based on the data shown in FIG. 11 may be performed using software, the pattern matching. ,

【0046】そして前記エッジ検出を行なった後、前記現位ビットデータが間引き点にあるかないかを検知し、 [0046] Then after performing the edge detection, detects whether the Genkurai bit data is not there to decimation point,
間引き点にある場合は、ビットバッファに非印字ビット(0)を書込み、間引き点にない場合はビットバッファに印字ビット(1)を書込む。 When in the decimation point, if there is no non-print bit in the bit buffer (0) write, the decimation point writing the print bit (1) in the bit buffer. (STEP4) 尚、間引き位置は、前記したモード設定レジスタ3等を用いてハード的に設定してもよく、又ビデオクロックをカウントしながらソフト的に行うことも出来る。 (STEP4) Note that the thinning position may be set by hardware using the the mode setting register 3 or the like, and software means can also be performed while counting the video clock.

【0047】そして前記処理が終了後ビット位置を1ビットインクリメントして同様な操作で繰り返し間引き制御を行なう。 [0047] Then the processing is repeatedly performed thinning control in the same operation by one bit incremented after the end bit position. (STEP5) (STEP5)

【0048】そして一走査ライン全てのビットの間引き制御が終了した後、(STEP1')に戻り、そして次の水平同期信号が入力した段階でラインカウント数を定数mで除する事により、その余数が0の場合(偶数の場合)はビデオデータを2ビットオフセットした後、前記した間引き制御工程に移行する。 [0048] Then, after the thinning control of one scanning line every bit is completed, the process returns to (STEP1 '), and by dividing the number of lines counted by the constant m in the next stage of the horizontal synchronizing signal is input, over that number There (for even) If 0 after 2 bit offset video data, control is passed to the decimation control step.

【0049】以下前記ラインの操作と同様に、間引き制御を行う訳であるが、偶数ライン毎にビデオデータが2 [0049] Similar to the operation of less than the line, but mean that performs thinning control, video data for each even lines 2
ビット分オフセットされる為に、前位の走査ラインに比較して間引き位置が2ビット遅延し、以下これを繰り返す事により、千鳥状の間引き制御を行なう事が出来る。 To be bits offset, compared to the previous position of the scanning line decimation position is 2-bit delay, by repeating this less, it is possible to perform the staggered thinning control.

【0050】従ってかかる技術によれば、水平同期信号若しくは垂直同期信号を効果的に利用して千鳥間引きとエッジ検出を簡単に行いながらトナー消費節約モードにおける間引き制御を簡単に行い得る。 [0050] Therefore, according to this technique, it can easily thinned out control in toner consumption saving mode while briefly and staggered thinning and edge detection by using the horizontal sync signal or vertical sync signal effectively. 又前記工程を適宜削除若しくは付加することにより、プリント種類に応じて最も好ましいトナー消費の節減モードの設定が可能である。 Further by appropriately removed or added to the process, it is possible to most preferred set savings mode toner consumption in accordance with the print format.

【0051】 [0051]

【効果】以上記載のごとく本発明によれば、印字形状に乱れが生じる事なく、任意にトナー消費の節減を図りながらトナー消費節約モードにおける千鳥間引きとエッジ検出を簡単な回路構成若しくは簡単なソフト制御で行い得る。 According to the present invention as of the effects above described, without disturbance occurs in printing shape, any circuit configuration or a simple staggered thinning and edge detection in the toner consumption saving mode while achieving savings in toner consumption simple software It may be carried out in control. 等の種々の著効を有す。 Having a variety of remarkable effect and the like.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の基本構成を示す基本ブロック図(1次元エッジ処理) [1] a basic block diagram showing the basic configuration of the present invention (1-dimensional edge processing)

【図2】図にに用いるエッジ検出パターンを(A)にて間引きパターンを(B)に夫々示す。 Figure 2 shows, respectively in the thinning pattern (B) the edge detection pattern used in FIG at (A).

【図3】本発明を組込んだ画像処理装置を示すブロック図(1次元エッジ処理) Block diagram of an image processing apparatus incorporating the present invention; FIG (1-dimensional edge processing)

【図4】図2のエッジ検出回路の一例を示す詳細回路図 [4] detailed circuit diagram showing an example of an edge detection circuit in FIG. 2

【図5】図2のマスク生成回路の一例を示すブロック図 5 is a block diagram illustrating an example of a mask generation circuit of FIG. 2

【図6】図5のマスク生成回路の一例を示す詳細回路図 [6] detailed circuit diagram showing an example of a mask generation circuit of FIG. 5

【図7】図5のタイムチャート図 FIG. 7 is a time chart of FIG. 5

【図8】本発明を組込んだ画像処理装置を示すブロック図(2次元エッジ処理) 8 is a block diagram showing an image processing apparatus incorporating the present invention (two-dimensional edge processing)

【図9】図8に用いるエッジ検出回路 Edge detection circuit used in FIG. 9 8

【図10】図8に用いるエッジ選択回路 [10] edge selection circuit used in FIG. 8

【図11】図9に用いるエッジ選択モード [11] edge selection mode used in FIG. 9

【図12】ビデオデータの種類の違いがあっても共通する間引き制御回路を用いるためのブロック図である。 12 is a block diagram for use thinning control circuit which is common even with differences types of video data.

【図13】本発明の基本動作を示すフローチャート Flow chart illustrating the basic operation of FIG. 13 the present invention

【符号の説明】 DESCRIPTION OF SYMBOLS

1 エッジ検出回路 2 マスクパターン生成回路 13 制御ロジック(MPU) 3 モード設定レジスタ 40 ライン検出回路 1 the edge detection circuit 2 mask pattern generation circuit 13 control logic (MPU) 3 mode setting register 40 line detecting circuit

Claims (6)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 原画像に対応するビデオデータの印字ビットを適宜反転させながらトナー消費量削減用のビデオデータを生成し、該ビデオデータを、マトリックス状のドット画像を形成するエンジン側に供給可能に構成した画像形成装置において、 一又は複数の走査ラインのビデオデータと適宜設定されるエッジパターン指定信号との論理積を取りながらビット変化位置を検出し、該変化位置に対応するビットデータをそのままデータ送出するエッジ検出手段と、 前記ビデオデータと予め定められた間引きパターン指定信号と論理積を取りながら間引き制御を行う間引き手段と、 前記両手段により得られたデータとを論理和を取りながらデータ送出を行なう手段と、 1. A generates video data while reversing the printing-bit video data corresponding to the original image appropriately for reducing toner consumption, the video data, can be supplied to the engine to form a matrix-like dot images in the image forming apparatus configured to detect a bit change position while taking the logical product of the edge pattern designation signal video data and appropriate setting of one or more scanning lines, the bit data corresponding to said change position as it is to an edge detecting means for data transmission, and thinning means for thinning-out control while taking the thinning pattern designating signal predetermined video data and the logical product, while the the data obtained by both means ORed data and means for sending, 各走査ラインの先頭ビットデータが印字ビットの場合に When the first bit data of the print bit of each scan line
    該ビットデータをそのままデータ送出する手段とを設 Set and means for directly data transmission the bit data
    、 前記間引きパターン指定信号を水平同期信号に基づいて所定走査ライン間隔単位でシフトさせながらトナー消費量削減用のビデオデータを生成可能に構成した事を特徴とする画像形成装置。 Only, the image forming apparatus, characterized in that produced configured to be able to video data of the thinned-out pattern designation signal for toner consumption reduced while shifting in a predetermined scan line interval basis based on the horizontal synchronizing signal.
  2. 【請求項2】 原画像に対応するビデオデータの印字ビ Wherein the video data corresponding to the original image printed bi
    ットを適宜反転させながらトナー消費量削減用のビデオ Tsu door suitably inverted so while the video for reducing toner consumption
    データを生成し、該ビデオデータを、マトリックス状の Generating data, the video data, matrix of
    ドット画像を形成するエンジン側に供給可能に構成した And it can be supplied configured on the engine side forming the dot image
    画像形成装置において、 In the image forming apparatus, 一又は複数の走査ラインのビデオデータと適宜設定され It is video data and appropriate setting of one or more scan lines
    るエッジパターン指定信号との論理積を取りながらビッ Bit while the logical product of the edge pattern designating signal that
    ト変化位置を検出し、該変化位置に対応するビットデー Detecting the door changes positions, corresponding to said change position Bittode
    タをそのままデータ送出するエッジ検出手段と、前記ビ An edge detecting means for directly data transmission the data, the bi
    デオデータと予め定められた間引きパターン指定信号と Thinning pattern designation signal and a predetermined and Deodeta
    論理積を取りながら間引き制御を行う間引き手段と、前 And thinning means for thinning-out control while taking the logical product, before
    記両手段により得られたデータとを論理和を取りながら While the serial and the data obtained by both means the logical sum
    データ送出を行なう手段とを含み、前記間引きパターン And means for performing data transmission, said thinning patterns
    指定信号を水平同期信号に基づいて所定走査ライン間隔 Predetermined scanning line interval on the basis of the designation signal to the horizontal synchronizing signal
    単位でシフトさせながらトナー消費量削減用のビデオデ While shifting in units Bideode for reducing toner consumption
    ータを生成可能に構成するとともに、 前記間引きパターン又は/及びエッジパターンを格納す And generates configured to enable over data, to store the thinning pattern and / or edge pattern
    るモードレジスタの数値を適宜変更可能に構成したこと Mode register numerical appropriately changeable to be configured that
    を特徴とする画像形成装置。 An image forming apparatus comprising.
  3. 【請求項3】 二値化信号”0”を印字ビットとするビデオデータをエンジン側に供給しながらマトリックス状のドット画像を形成する請求項1若しくは2記載の画像形成装置において、 前記ビデオデータを反転させてトナー消費量削減用のビット間引き回路に送出し、該間引き回路でビット間引きを行なった後、再度該間引きデータを反転して直接若しくはスムージング回路や擬似高密度回路を通してエンジン側に供給可能にした画像形成装置。 3. An image forming apparatus according to claim 1 or 2 wherein forming a matrix of dot images while supplying video data to the engine side of the printing-bit binarized signal "0", the video data is inverted and sent to the bit thinning circuit for reducing toner consumption, after performing bit thinning in 該間 pull circuit, can be supplied to the engine directly or through a smoothing circuit and a pseudo-density circuit inverts the 該間 pull data again image forming apparatus which.
  4. 【請求項4】 原画像に対応するビデオデータの印字ビットを適宜反転させながらトナー消費量削減用のビデオデータを生成し、該ビデオデータを、マトリックス状のドット画像を形成するエンジン側に供給可能に構成した画像形成方法において、 水平同期信号に基づいて所定走査ライン間隔単位でビデオデータを所定ビット数非印字データにオフセットした While wherein reversing the printing-bit video data corresponding to the original image as appropriate to generate video data for reducing toner consumption, the video data, it can be supplied to the engine to form a matrix-like dot images an image forming method configured to, offset the video data into a predetermined number of bits non-print data in a predetermined scan line interval basis based on the horizontal synchronizing signal
    ラインビットデータを生成する A工程を経た後、各走査ライン毎のビット間引き制御工程Bに移行し、該制御工程Bにおいて、ビデオクロックに基づいて一又は複数の走査ラインのビデオデータを取込みながら、ビット変化位置を検出し該変化位置に対応するビットデータそのままデータ送出する工程B1と、前記変化位置に対応しないビットデータについて間引き制御を行う工程B2を含む事を特徴とする画像形成方法。 After a A process for generating line bit data, the process proceeds to the bit thinning control step B for each scan line, the control step B, while capture video data of one or more of the scan lines based on the video clock, a step B1 of bit data as data transmission corresponding to said change position to detect the bit change position, an image forming method which comprises a step B2 of performing decimation control the bit data not corresponding to the change positions.
  5. 【請求項5】 前記A工程が走査ライン数を定数mで除してその余数に対応してビデオデータを所定ビット数オフセットする工程である請求項記載の画像形成方法。 Wherein said A process is an image forming method according to claim 4, wherein the video data corresponding to the remaining number by dividing the number of scanning lines in the constant m is a step for a predetermined number of bits offset.
  6. 【請求項6】 前記ビット間引き制御工程B内で、前記変化位置検出工程の前に、各走査ラインの先頭ビットデータが印字ビットの場合に該ビットデータをそのままデータ送出する工程B を設けた事を特徴とする請求項 In wherein said bit thinning control-process B, and prior to the change position detection step, provided the step B 0 of the first bit data as it is data sent to the bit data in the case of printing bit of each scan line claim, characterized in things 4
    記載の画像形成方法。 The image forming method according.
JP02753694A 1994-01-31 1994-01-31 Image forming apparatus and method Expired - Fee Related JP3256365B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02753694A JP3256365B2 (en) 1994-01-31 1994-01-31 Image forming apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02753694A JP3256365B2 (en) 1994-01-31 1994-01-31 Image forming apparatus and method

Publications (2)

Publication Number Publication Date
JPH07221981A JPH07221981A (en) 1995-08-18
JP3256365B2 true JP3256365B2 (en) 2002-02-12

Family

ID=12223828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02753694A Expired - Fee Related JP3256365B2 (en) 1994-01-31 1994-01-31 Image forming apparatus and method

Country Status (1)

Country Link
JP (1) JP3256365B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800873B2 (en) 1994-04-29 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800873B2 (en) 1994-04-29 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
JPH07221981A (en) 1995-08-18

Similar Documents

Publication Publication Date Title
US5327260A (en) Image processing apparatus for smoothing edges of image
KR970009786B1 (en) Piece-wise print image enhancement for dot matrix printers
EP0012173B1 (en) Apparatus for picture processing with resolution conversion
US5689343A (en) Area mapping employing reference clusters for high quality noninteger resolution conversion with enhancement
US5729663A (en) Method and apparatus for gray screening
US5687297A (en) Multifunctional apparatus for appearance tuning and resolution reconstruction of digital images
US4394693A (en) System and method for generating enlarged or reduced images
EP0753959A2 (en) Color image printing system capable of correcting density-deviation on image and system for detecting color-deviation on image
US5387985A (en) Non-integer image resolution conversion using statistically generated look-up tables
US5701505A (en) Image data parallel processing apparatus
EP0625844B1 (en) A method of halftoning digitized grey value images and an image processing device suitable for performing such a method
JP3015045B2 (en) Color copying apparatus and a color image forming apparatus
US5634088A (en) Method and apparatus for rotation of high addressability bitmap images
FR2723497A1 (en) Method and apparatus for parallel processing of a document page.
US5982508A (en) Image processing method and apparatus
US5455681A (en) Low resolution grey level printing method from high resolution binary input file
JPH1013626A (en) Image forming device and image processing method
EP0521491B1 (en) Printer having circuit for providing improved printing quality
US5382968A (en) Raster image serial printer having variable buffer memory and method for operating same
US5553201A (en) Digital image processing device for automatically selecting one of a plurality of different image enlarging/reducing manners
US5638188A (en) Image processing method and apparatus with storing and selecting of dot patterns
US5586227A (en) Image processing apparatus
US5896489A (en) Electrophotographic printer
US5479175A (en) Method and apparatus for enhancing discharged area developed regions in a tri-level pringing system
US5760811A (en) Halftone image recording apparatus and method based on first and second timing signals chosen from a plurality of synchronized clocks

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees