JP3726942B2

JP3726942B2 - Image data processing device

Info

Publication number: JP3726942B2
Application number: JP25330098A
Authority: JP
Inventors: 政和大下
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-08-24
Filing date: 1998-08-24
Publication date: 2005-12-14
Anticipated expiration: 2018-08-24
Also published as: JP2000069283A

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザブリンタ等の光プリンタ、デジタル複写機、普通紙ファクシミリ装置等のデジタル画像データによる電子写真方式の画像形成装置、あるいは画像表示装置に適用される画像データ処理装置に関するものである。
【０００２】
【従来の技術】
画像データを印字出力する画像形成装置や、画像データをディスプレイに表示する画像表示装置は、文字コードデータをフォントデータを用いて変換した文字イメージデータ、あるいはイメージスキャナ等によって読み取られられた画像イメージデータを量子化して、メモリ（ＲＡＭ）上のメモリ領域に２値データでビットマップ状（ドットマトリックス状）に展開し、それを順次読み出してビデオデータとして画像形成部（エンジン）へ送出して用紙などの記録媒体に画像を形成し、あるいはビデオ信号をディスプレイに送出して画面に画像を表示するようになっている。
この種の画像形成装置あるいは画像表示装置においては、画像形成対象を量子化してメモリ（ＲＡＭ）上に展開したビットマップ状のデジタル画像データを順次読み出して印字あるいは表示を行うため、ドットマトリックスの直交する方向に１ドット単位でステップ状にしか方向を変えることができない。このため、ドットマトリックスの直交する方向に対して傾斜した直線や滑らかな曲線が階段状に表現されるジャギーが生じ、文字や画像（特に輪郭線）をオリジナルのイメージ通りに、あるいは所望の形状に形成することが困難であった。
そこで、特開平５−２０７２８２号記載の画像データ処理装置においては、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウインドウと、ウインドウを通して抽出される画像データによって、画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、上記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、判別手段によって補正が必要と判別されたドットに対して、上記パターン認識手段こよって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えている。
【０００３】
ここで、上記パターン認識手段は、所要の各ドットに対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とするドットが黒ドットあるいは白ドットのいずれであったかを示すコード情報と、線分の傾斜方向を示すコード情報と、傾きの度合いを示すコード情報と、対象とするドットの水平あるいは垂直方向に連続する線分の端部のドットからの位置を示すコードを含むコード情報を生成するものである。
上記画像データ処理装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各ドットに対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要なドットに対しては上記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンブレートとして作成してメモリに記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能になった。
【０００４】
【発明が解決しようとする課題】
上記公報記載の技術により、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図る場合には、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短特間で行うことが可能となった。
しかし、ジャギー補正を行った結果として得られる画像補正データは、その画像データ処理装置の搭載されている電子写真方式の画像形成装置の感光体上への静電潜像の画像書込方式によって幾つかの異なった形態のデータに変換される。例えばレーザダイオード（以下ＬＤと記す。）を光源に用いたＬＤ書込方式においては、画像濃度データと画像位相データとにより構成される多値画像データに変換される場合（ＬＤの駆動をＬＤの発光パワーと発光時間の両方で制御する場合）と、画像の１画素毎にパルス幅制御のみを行うための２値ＰＷＭ画橡データに変換される場合（ＬＤ発光時間のみで制御する場合）とがある。
したがって、画像形成装置全体のシステム構成により、ビットマップ状に展開された２値画像データがジャギー補正され、結果として得られる画像補正データは上記２種類の画像データフォーマットのいずれか一方に変換される場合や、上記２種類の画像データフォーマットが混在して使用される場合があり、画像形成装置本体とジャギー補正を行う画像データ処理装置の動作の組み合わせが複雑になる場合があり、ジャギー補正に用いられる補正データを格納するメモリブロックのトータルメモリ容量が増大するという不具合がある。
そこで、本発明は、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るようになした画像データ処理装置において、ジャギー補正に用いられる補正データを格納するメモリブロックのトータルメモリ容量の低減を図ることを課題とする。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、ビットマップ状に展開された画像データの対象とするドットを中心とした所定領域の画像データを抽出するためのウインドウと、該ウインドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該判別手段によって補正が必要と判別されたドットに対して前記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている画像濃度補正データを読み出して出力するメモリブロックとを備えた画像データ処理装置において、前記パターン認識手段により生成されたコード情報に基づき、前記メモリブロックより読み出される前記画像濃度補正データに対応する画像位相補正データを生成する画像位相補正データ設定手段を備えたことを特徴とする。
また、請求項２記載の発明は、請求項１記載の画橡データ処理装置における前記画像位相補正データ設定手段が、前記コード情報のうち、線分の傾斜が右上がり又は右下がりいずれの傾斜であったかを示すビット、線分が水平に近い線分か垂直に近い線分かを示すビット、注目画素が黒か白かを示すビット、及び注目画素が白のときにその注目画素の位置は線分に対して上側なのか下側なのかを示すビットの少なくとも一つのビット情報に基づき、前記画像位相補正データを生成することを特徴とする。
また、請求項３記載の発明は、請求項１又は２記載の画橡データ処理装置における画像位相補正データ設定手段が、前記画像位相補正データをパターン認識結果に対応して任意に設定可能に構成されていることを特徴とするものである。
また、請求項４記載の発明は、請求項１又は２記載の画橡データ処理装置における画像位相補正データ設定手段が、前記画像位相補正データをパターン認識結果によらず任意に且つ同一に設定可能に構成されていることを特徴とするものである。
また、請求項５記載の発明は、請求項１又は２記載の画橡データ処理装置における画像位相補正データ設定手段が、前記画像位相補正データをパターン認識結果に対応して任意に設定可能な回路と、前記画像位相補正データをパターン認識結果によらず任意に且つ同一に設定可能な回路とを備え、どちらか一方の回路を選択的に使用可能に構成されていることを特徴とするものである。
【０００６】
【発明の実施の形態】
以下、この発明の実施例を図面に基づいて具体的に説明する。
図１は、この発明の画像データ処理装置を搭載したレーザプリンタの構成例を示すブロック図である。図示するようにレーザプリンタ２は、コントローラ３、エンジンドライバ４、プリンタエンジン５及び内部インタフェース（Ｉ／Ｆ）６からなり、ホストコンピュータ１から転送されるプリントデータを受信してコントローラ３によりページ単位のビットマップデータに展開し、レーザを駆動するためのドット情報であるビデオデータに変換して内部インタフェース６を介してエンジンドライバ４へ送り、プリンタエンジン５をシーケンス制御して用紙に可視像を形成する。そして、内部インタフェース６内に、この発明の画像データ処理装置であるドット補正部７を設け、コントローラ３から送出されるビデオデータに対してドット補正を行うことにより画質の向上を図るものである。
コントローラ３は、主制御部であるマイクロコンピュータ（以下「ＭＰＵ」という）３１と、そのＭＰＵ３１が必要とするプログラム、定数データ及び文字フォント等を格納したＲＯＭ３２と、一般的なデータやドットパターン等を一時的に記憶するＲＡＭ３３と、データの入出力を制御するＩ／Ｏ３４と、そのＩ／Ｏ３４を介してＭＰＵ３１と接続される操作パネル３５とから構成される。これらの構成要素はデータバス、アドレスバス、コントロールバス等を介して互いに接続されている。
【０００７】
また、ホストコンピュータ１及びドット補正部７を含む内部インタフェース６もＩ／Ｏ３４を介してＭＰＵ３１に接続される。
エンジンドライバ４は、副制御部であるマイクロコンピュータ（以下「ＣＰＵ」という）４１と、そのＣＰＵ４１が必要とするプログラム、定数データ等を格納したＲＯＭ４２と、データを一時的に記憶するＲＡＭ４３と、データの入出力を制御するＩ／Ｏ４４とから構成され、これらの構成要素をデータバス、アドレスバス、コントロールバス等を介して互いに接続してなる。
Ｉ／Ｏ４４は、内部インタフェース６と接続され、コントローラ３からのビデオデータや操作パネル３５上の各種スイッチの状態を入力したり、画像クロック（ＷＣＬＫ）やペーパーエンド等のステータス信号をコントローラ３へ出力したりする。
また、このＩ／Ｏ４４はプリンタエンジン５を構成する書込ユニット２６及びその他のシーケンス機器群２７と、後述する同期センサを含む各種センサ類２８とも接続されている。
コントローラ３は、ホストコンピュータ１からプリント命令等のコマンド及び文字データ、画像データ等のプリントデータを受信し、それらを編集して文字コードならばＲＯＭ３２に記憶している文字フォントによって画像書き込みに必要なドットパターンに変換し、それらの文字及び画像（以下まとめて「画像」という。）のビットマップデータをＲＡＭ３３内のビデオＲＡＭ領域にページ単位で展開する。
【０００８】
そして、エンジンドライバ４からレディー信号と共に画像クロックＷＣＬＫが入力されると、コントローラ３はＲＡＭ３３内のビデオＲＡＭ領域に展開されているビットマップデータ（ドットパターン）を、画像クロックＷＣＬＫに同期したビデオデータとして、内部インタフェース６を介してエンジンドライバ４に出力する。そのビデオデータに対して内部インタフェース６内のドット補正部７によって、後述するようにこの発明に係るドット補正を行う。
また、操作パネル３５上には、図示しないスイッチや表示器が設けられており、オペレータからの指示によりデータを制御したり、その情報をエンジンドライバ４に伝えたり、プリンタの状況を表示器に表示したりすることができるようになっている。
エンジンドライバ４は、コントローラ３からの内部Ｉ／Ｆを介してドット補正されて入力されるビデオデータにより、プリンタエンジン５の書込ユニット２６及び後述する帯電チャージャ、現像ユニット等のシーケンス機器群２７等を制御したり、画像書込に必要なビデオデータを内部Ｉ／Ｆ６を介して入力して書込ユニット２６に出力すると共に、同期センサその他のセンサ類２８からエンジン各部の状態を示す信号を入力して処理したり、必要な情報エラー状況（例えばペーパーエンド等）のステータス信号を内部Ｉ／Ｆ６を介してコントローラ３へ出力する。
【０００９】
図２は、このレーザプリンタ２におけるプリンタエンジン５の機構を示す概略構成図である。
このレーザプリンタ２においては、上下２段の給紙カセット１０ａ、１０ｂのいずれか、例えば上段の給紙カセット１０ａの用紙スタック１１ａから給紙ローラ１２によって用紙１１が給送され、その用紙１１はレジストローラ１３によってタイミング調整されて、感光体ドラム１５の転写位置へ搬送される。
メインモータ１４により矢示方向に回転駆動される感光体ドラム１５は、帯電チャージャ１６によってその表面が帯電され、書込ユニット２６からのＰＷＭ変調されたレーザビームＬで走査されて表面に静電潜像が形成される。
この潜像は、現像ユニット１７から供給されるトナーの付着により可視像化され、そのトナー像は、レジストローラ対１３によって搬送されてきた用紙１１上に転写チャージャ１８の作用こより転写され、転写された用紙は感光体ドラム１５から分離され、搬送ベルト１９によって定着ユニット２０に送られ、その加圧ローラ２０ａによって定着ローラ２０ｂに圧接され、その圧力と定着ローラ２０ｂの熱とによって定着される。
定着ユニット２０を通過した用紙は、排紙ローラ２１によってプリンタ本体の側面に設けられた排紙トレイ２２へ排出される。一方、感光体ドラム１５に残留しているトナーは、クリーニングユニット２３によって除去されて回収される。また、このレーザプリンタ２内の上方にはそれぞれコントローラ３、エンジンドライバ４及び内部Ｉ／Ｆ６を構成する複数枚のプリント回路基板２４が搭載されている。
【００１０】
図３は図１に示した書込ユニット２６の構成例を示す要部斜視図である。
この書込ユニット２６は、ＬＤユニット５０と、第１シリンダレンズ５１、第１ミラー５２、結像レンズ５３と、ディスク型モータ５４と、それにより矢示Ａ方向に回転されるポリゴンミラー５５とからなる回転偏向器５６と、第２ミラー５７、第２シリンダレンズ５８及び第３ミラー６０、シリンダレンズからなる集光レンズ６１、受光素子からなる同期センサ６２とを備えている。
ＬＤユニット５０は、内部にＬＤと、このＬＤから出射される発散性ビームを平行光ビームにするコリメータレンズとを一体に組み込んだものである。
第１シリンダレンズ５１は、ＬＤユニット５０から出射された平行光ビームを感光体ドラム１５上において副走査方向に整形させる機能を果たし、結像レンズ５３は第１ミラー５２で反射された平行光を収束性ビームに変換し、ポリゴンミラー５５のミラー面５５ａに入射させる。
ポリゴンミラー５５は、各ミラー面５５ａを湾曲させて形成したＲポリゴンミラーとして、従来第２ミラー５７との間に配置されていたｆθレンズを使用しないポストオブジェクト型（光ビーム収束光とした後に偏向器を配置する型式）の回転偏光器５６を構成している。
第２ミラー５７は、回転偏光器５６で反射されて偏向されたビーム（走査ビーム）を感光体ドラム１５に向けて反射する。この第２ミラー５７で反射された走査ビームは第２シリンダレンズ５８を経て感光体ドラム１５上の主走査線１５ａの線上に鋭いスポットとして結像する。
また、第３ミラー６０は回転偏光器５６で反射された光ビームによる感光体ドラム１５上の走査領域外に配置され、入射された光ビームを同期センサ６２側に向けて反射する。第３ミラー６０で反射され集光レンズ６１によって集光された光ビームは同期センサ６２を構成する例えばフォトダイオード等の受光素子により、走査開始位置を一定に保つための同期信号に変換される。
【００１１】
図４は、図１におけるドット補正部７の概略構成を示すブロック図であり、図５はその要部（ＦＩＦＯメモリ７２とウインドウ７３）の具体的構成例を示す図である。
図４に示すようにドット補正部７は、パラレル／シリアル・コンバータ（以下「Ｐ／Ｓコンバータ」という）７１、ＦＩＦＯメモリ７２、ウインドウ７３、パターン認識部７４、メモリブロック７５、ビデオデータ出力部７６及びこれらを同期制御するタイミング制御部７７とによって概ね構成されている。
Ｐ／Ｓコンバータ７１は、図３に示したコントローラ３から転送されるビデオデータがパラレル（８ビット）データの場合、それをシリアル（１ビット）データに変換してＦＩＦＯメモリ７２へ送るために設けてあり、ドットの補正に関して基本的には関与しない。コントローラ３から転送されるビデオデータがシリアルデータの場合には、このＰ／Ｓコンバータ７１は不要である。
ＦＩＦＯメモリ７２は先入れ先出しのメモリ（First In First Out memory ）であり、図５に示すようにコントローラ３から送られてきた複数ライン分（この実施の形態の例では６ライン分）のビデオデータを格納するラインバッファ７２ａ〜７２ｆがシリアルに接続されている。
ウインドウ７３は、図５に示すようにコントローラ３からＰ／Ｓコンバータ７１を介して送出されるシリアルのビデオデータ１ライン分と、ＦＩＦＯメモリ７２の各ラインバッファ７２ａ〜７２ｆから出力される６ライン分との計７ライン分のデータに対して、各々１１ビット分のシフトレジスタ７３ａ〜７３ｇがシリアルに接続されており、パターン検出用のウインドウ（サンプル窓：図６にその形状例を示す）を構成している。
【００１２】
中央のシフトレジスタ７３ｄの真中のビット（図５に×印で示している）がターゲットとなる注目ドットの格納位置である。尚、このウインドウ７３を構成する各シフトレジスタ７３ａ〜７３ｇのうち、シフトレジスタ７３ａと７３ｇは７ビット、シフトレジスタ７３ｂと７３ｆは８ビットで足りる。したがって、図５に破線で示す部分は無くてもよい。
このＦＩＦＯメモリ７２を構成するラインバッファ７２ａ〜７２ｆ及びウインドウ７３を構成するシフトレジスタ７３ａ〜７３ｇ内をビデオデータが順次１ビットずつシフトされることによって、注目ドットが順次変化し、その各注目ドットを中心とするウインドウ７３のビデオデータを連続的に抽出することができる。
パターン認識部７４は、ウインドウ７３から抽出したドット情報をもとに、ターゲットとなっているドット（注目ドット）及びその周囲の情報、特に画像データの黒ドットと白ドットの境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力する。このコード情報がメモリブロック７５のアドレスコードとなる。
【００１３】
図７はパターン認識部７４の内部構成及びウインドウ７３との関係を示すブロック図である。サンプル窓であるウインドウ７３は、中央の３×３ビットのコア領域（Ｃｏｒｅ）７３Ｃと、上領域（Ｕｐｐｅｒ）７３Ｕと、下領域（Ｌｏｗｅｒ）７３Ｄと、左領域（Ｌｅｆｔ）７３Ｌ及び右領域（Ｒｉｇｈｔ）７３Ｒとに区分される。また、パターン認識部７４はコア領域認識部７４１、周辺領域認識部７４２、マルチプレクサ７４３、７４４、傾き（Ｇｒａｄｉｅｎｔ）計算部７４５、位置（Ｐｏｓｉｔｉｏｎ）計算部７４６、判別部７４７及びゲート７４８によって構成されており、周辺領域認識部７４２は更に、上領域認識部７４２Ｕ、右領域認識部７４２Ｒ、下領域認識部７４２Ｄ及び左領域認識部７４２Ｌによって構成されている。
なお、この実施の形態における、マッチングのためのウインドウの領域分割とその検出パターン及び使用領域、パターン認識部７４を構成する各ブロック７４１〜７４８からの各出力信号、パターン認識部７４における各ブロックの作用、及びドット補正方法については、従来の技術として挙げた特開平５−２０７２８２号記載の画像データ処理装置と同様であるので、ここでは説明を省略する。
【００１４】
図８はパターン認識部７４とメモリブロック７５との関係を示すブロック図である。メモリブロック７５はパターンメモリとして構成される。パターン認識部７４から出力されるコード情報は、注目画素を含む線分の傾斜が右上がり右下がりのいずれの傾斜であるかを示すＳＬＯＰ信号（１ビット）を加えた合計１３ビット（表１参照）であり、この１３ビットのコード情報をアドレスとして、メモリブロック７５が予め記憶された補正データ（１０ビット）を読み出して、レーザ駆動用のビデオデータを出力する。これが補正されたドットパターンとなる。上記メモリブロック７５からの補正データ出力は、コントローラ３から送られてきたビデオデータの１ドット毎にその正規の幅すなわちレーザ発光時間を複数に分割した値の整数倍（１０分割の場合の最大値は１０倍）の情報としてパラレル出力される。
【００１５】
【表１】

ビデオデータ出力部７６は、メモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出し、その書込ユニット２６に設けられた光源であるＬＤユニット５０のレーザダイオードをＯＮ／ＯＦＦする信号源とする。
ただし、前述の説明におけるＬＤユニット５０のレーザダイオードのＯＮ／ＯＦＦ制御は２値データによる制御を想定したものであるが、多値データによる制御を想定した場合には前述のビデオデータ出力部７６によるメモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出する必要は無くなり、前述のメモリブロック７５からのパラレル情報をそのままＬＤユニット５０（この場合は多値制御用ＬＤユニットを示す）のレーザダイオードのＯＮ／ＯＦＦ及びパワー制御に関する多値画像データに対応させることにより、書込ユニット２６による書き込みを行う。この場合の多値画像データの内訳は、画像濃度補正データが８ビット、画像移送補正データが２ビットの合計１０ビットとなる。
【００１６】
以上の装置構成を前提として、構成及び動作を説明する。
図９は第１の実施の形態を示すドット補正部７のブロック図であり、図４の構成に画像位相補正データ設定回路７８を付加してなる。図１０はパターン認識部７４とメモリブロック７５と画像位相補正データ設定回路７８との関係を示すブロック図である。
画像位相補正データ設定回路７８は、パターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビット（この例では１３ビット）のコード情報（表１参照）のうちの４ビットの情報、すなわち、線分の傾斜が右上がり又は右下がりいずれの傾斜であったかを示すＳＬＯＰ信号、線分が水平に近い線分か垂直に近い線分かを示すＨ／Ｖ信号、注目画素が黒か白かを示すＢ／Ｗ信号、注目画素が白の時にその注目画素の位置は線分に対して上側（右側）なのか下側（左側）なのかを示すＵ／Ｌ信号の情報に基づき、図１１（ａ）〜（ｄ）に例示する回路構成を用いて、画像位相補正データ（Ｓ１、Ｓ０）を生成し、ビデオデータ出力部７６へ出力する。
【００１７】
図１１に示す画像位相補正データ設定回路７８の動作説明の前に図１３〜図２８について説明する。
図１３〜図２８は、前記ＳＬＯＰ信号、Ｈ／Ｖ信号、Ｂ／Ｗ信号、Ｕ／Ｌ信号からなる４つの信号の組み合わせ、すなわち全１６通りのコード情報の組み合わせに対応した注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示すものである。各図には個々の注目画素に対して補正前と補正後の状態が左右に対応させて図示されており、注目画素に対し如何なる位相変換処理を施したものであるかは、各図中の矢印「」の下に略記している。各略記文の意味は以下のとおりである。
“右位相ドットヘ削減”：補正前の注目画素が全黒画素（１画素全体が黒の画素。以下同様。）であり、これを右位相の中間調画素に変換する。
“左位相ドットヘ削減”：補正前の注目画素が全黒画素であり、これを左位相の中間調画素に変換する。
“右位相ドットの付加”：補正前の注目画素が全白画素であり、これを右位相の中間調画素に変換する。
“左位相ドットの付加”：補正前の注目画素が全白画素であり、これを左位相の中間調画素に変換する。
上記のように、この実施の形態では、１６通りのビットマップパターンに、ＳＬＯＰ信号、Ｈ／Ｖ信号、Ｂ／Ｗ信号、Ｕ／Ｌ信号の４種類の信号情報の組み合わせからなる１６種類のコード情報を対応させ、各コード情報毎に予め定めた位相変換処理を注目画素に施すことで画質の向上を図っている。
【００１８】
図１１（ａ）に示す画像位相補正データ設定回路７８は、１６種類の４ビットのコード情報［SLOP,H/V,B/W,U/L］を入力とし、その入力コード情報をデコードし、４種類の２ビットの出力画像位相補正データ［S1,S0］として出力する。したがって、下記の表２に記すように、従来技術の画像補正に必要なメモリ容量に比べて、メモリ容量を低減することが可能となる。
すなわち、従来技術においては、図８に示すように、１３ビットのコード情報に対応した画像濃度補正データ（８ビット）と画像位相補正データ（２ビット）の合計１０ビットのデータが画像補正データとしてメモリブロック７５に格納されており、表２に示すように８１９２０ビット分のメモリ容量が必要であったが、図１１（ａ）の構成によれば、メモリ容量を６５５３６ビットに低減することが可能である。以上が第１の実施の形態の例である。
図１１（ｂ）は第２の実施の形態を示す画像位相補正データ設定回路のブロック図である。図１１（ａ）の回路ではＳＬＯＰ信号、Ｈ／Ｖ信号、Ｂ／Ｗ信号、Ｕ／Ｌ信号の４種類の信号情報の組み合わせからなる１６種類の入力コード情報に対し、ハード的に固定された所定の動作を行うデコード回路を用いて、入力コード情報に対応して予め定めた２ビットの出力画像位相補正データの出力を行っているのに対し、図１１（ｂ）では、上記４種類の信号情報の組み合わせに対して、各々個別に２ビットの出力画像位相補正データを設定可能としている。
ここでは１６アドレス分のデータの書き換えが可能なＲＡＭを用いた構成例を示しているが、１アドレスに対して２ビット分のデータを格納可能なレジスタを１６個用いて構成することも可能である。
図１１（ｂ）の構成により、図１３〜図２８に示した画像補正による注目画素の位相変換とは異なる変換が、全ての４種類の信号情報の組み合わせに対して可能となり、画像補正データ作成時の画像設計者のデータ選択の自由度を向上することが可能となる。
また、画像補正に必要なメモリ容量については、表２に記すように、図１１（ａ）の構成と比べて画像位相補正データの選択の自由度が向上した分、メモリ容量は多少多くなるが（全体で３２ビットなのでわずかに多いだけである。）、従来技術の図８のメモリ容量と比べると、図１１（ａ）と同様にメモリ容量を低減できる。以上が第２の実施の形態の例である。
【００１９】
図１１（ｃ）は第３の実施の形態を示す画像位相補正データ設定回路のブロック図である。図１１（ｂ）では全１６通りの４種類の信号情報の組み合わせに対して、各々個別に２ビットの出力画像位相補正データを設定可能とする構成であったのに対し、図１１（ｃ）は全１６通りの４種類の信号情報の組み合わせには依存せず、全てのパターン認識結果に対して同一の２ビットの出力画像位相補正データを設定可能とする構成例を示したものである。
ここでは、如何なる場合も同一の２ビットの出力画像位相補正データが出力されるように、２ビット分のデータを格納可能なレジスタで構成した場合を例示しているが、１アドレスで２ビット分のデータの書き換えが可能なＲＡＭで構成することも可能である。
図１１（ｃ）の構成により、図１３〜図２８に示した全ての２値ビットマップパターンに対して同一の画像位相補正データヘの変換が行われることとなり、前記４種類の信号情報の入力の各組み合わせには全く依存しない動作が実現できる。このことにより、ジャギー補正結果として画像位相補正データを用いない、画像の１画素に対するパルス幅制御のみを行う２値ＰＷＭ画像データによるジャギー補正時に対応した画像形成装置のシステムの制御を行う場合に、その補正データ設定や動作切替制御上、不要となってしまうデータの処理動作が容易に制御可能となり、様々な仕様の装置への本画像データ処理装置の搭載に際し、汎用性の向上を可能とすることになる。以上が第３の実施の形態の例である。
図１１（ｄ）は第４の実施の形態を示す画像位相補正データ設定回路のブロック図、図１２は第４の実施の形態を示すドット補正部７のブロック図である。図１１（ｄ）に示すように、この実施の形態の画像位相補正データ設定回路７８は、図１１（ｂ）の回路と図１１（ｃ）の回路とを備え、位相情報（データ）切替信号により、何れか一方の回路を選択的に使用可能な構成になっている。この例では、位相情報切替信号が、Ｈｉｇｈ（１）の時は図１１（ｂ）の回路が選択され、Ｌｏｗ（０）の時は図１１（ｃ）の回路が選択されるようになっている。
【００２０】
ここで、本発明に係る画像データ処理装置の搭載されている電子写真方式の画像形成装置の感光体上に静電潜像を書き込む光源として、ＬＤが用いられ、複数の画像階調を得るために、ＬＤの発光を複数段階に制御できるように、ＬＤの駆動データとして多値データもしくは２値ＰＷＭデータによるＬＤ駆動制御が選択可能なシステム構成がとられる場合がある。例えば、スキャナからの読み取り画像データは、多値画像データとして読み取られ、多値データのままのＬＤ駆動制御データとして扱われる場合と、一旦メモリ上に２値化された後に格納され、プリントデータとして読み出された後に、画像データ処理装置によりジャギー補正処理を施されて、２値データから多値データヘの変換が行われてＬＤ駆動制御データとして扱われる場合とがあるが、これら２つのモードでは、画像形成装置のシステムにおけるＬＤ駆動制御データが多値画像データとして転送される。
また、プリンタコントローラからの２値画像データについては、プリンタコントローラ上に画像データ処理装置が搭載され、該画像データ処理装置によりジャギー補正処理が施されて、２値ＰＷＭデータとしてＬＤ駆動制御データが転送されるシステム構成をとる場合がある。このような場合、画像データ処理装置によって生成される画像位相補正データは、多値データの転送方式の場合には用いられ、２値ＰＷＭデータの転送方式の場合には用いられないことになる。
【００２１】
したがって、図１１（ｄ）に示すように、図１１（ｂ）の回路と図１１（ｃ）の回路とを備え、一方の回路を位相情報切替信号により選択的に使用可能な構成とすれば、上記いずれの転送方式の場合でも、位相情報切替信号の状態を切り替えることにより、画像位相補正データの出力状態の制御が可能となる。
すなわち、、多値データの転送方式の場合には、図１１（ｂ）の回路を選択して、パターン認識結果に対応した画像位相補正データを出力し、２値ＰＷＭデータ転送方式の場合には、図１１（ｃ）の回路を選択して、画像位相補正データの出力を固定状態、例えば［S1,S0 ］＝［0 ，0 ］とするのである。
以上により、ビットマップ状に展開された２値画像データがジャギー補正され、結果として得られる画像補正データが、画像濃度データと画像位相データより構成される多値画像データに変換される場合、すなわちＬＤ駆動をＬＤの発光パワーと発光時間の両方で制御する場合と、画像の１画素に対するパルス幅制御のみを行う２値ＰＷＭ画像データに変換される場合、すなわちＬＤの発光時間のみで制御する場合、のいずれの場合にも画像データ処理装置が画像形成装置の様々なシステム制御に対応して動作可能となり、画像データ処理動作の組み合わせに関わらず、容易に様々な機種で制御可能となる。
【００２２】
【表２】

以上が第４の実施の形態である。
【００２３】
上記において、タイミング制御部７７は、エンジンドライバ４から１ページ分の書き込み期間を規定するＦＧＡＴＥ信号、１ライン分の書き込み期間を規定するＬＧＡＴＥ信号、各ラインの書き込み開始及び終了タイミングを示すＬＳＹＮＣ信号、１ドット毎の読み出し及び書き込み周期を取る画像クロックＷＣＬＫ及びＲＥＳＥＴ信号を入力し、上述の各部ブロック７１〜７６に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、パターンメモリ７５の補正データはコントローラ３のＭＰＵ３１あるいはエンジンドライバ４のＣＰＵ４１によりＲＯＭ３２又はＲＯＭ４２から選択的にロードされたり、ホストコンピュータ１からダウンロードしたりすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
また、上記の実施の形態では、レーザプリンタ２のコントローラ３とエンジンドライバ４とを結ぶ内部インタフェース５内にこの発明による画像データ処理装置であるドット補正部７を設けた場合を例にとり説明したが、このドット補正部７をコントローラ３側あるいはエンジンドライバ４側に設けるようにしてもよい。
更に、この発明はレーザプリンタに限るものではなく、ＬＥＤプリンタその他の各種光プリンタ、デジタル複写機、普通紙ファクシミリ等、ビットマップ状に展開して画像を形成する各種画像形成装置並びにその形成した画像を表示する画像表示装置にも同様に適用することができる。
【００２４】
【発明の効果】
以上説明したように、本発明は以下のような優れた効果を奏する。
請求項１記載の発明によれば、ビットマップ状に展開された画像データの対象とするドットを中心とした所定領域の画像データを抽出し、抽出した画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成し、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要と判別されたドットに対して生成されたコード情報をアドレスとして予め記憶されている画像濃度補正データをメモリブロックから読み出して出力するようになした画像データ処理装置において、生成されたコード情報に基づき、メモリブロックより読み出される画像濃度補正データに対応する画像位相補正データを生成する画像位相補正データ設定手段を備え、各ドットに対してメモリブロックより読み出される画像濃度補正データに対応する画像位相補正データを、メモリブロックには格納せずに画像位相補正データ設定手段によりその都度生成するようにしたので、ジャギー補正に用いられる補正データを格納するメモリブロックのトータルメモリ容量を低減することができる。
請求項２記載の発明によれば、画像位相補正データ設定手段がコード情報のうち、線分の傾斜が右上がり又は右下がりいずれの傾斜であったかを示すビット、線分が水平に近い線分か垂直に近い線分かを示すビット、注目画素が黒か白かを示すビット、及び注目画素が白のときにその注目画素の位置は線分に対して上側なのか下側なのかを示すビットの少なくとも一つのビット情報に基づき、前記画像位相補正データを生成することにより、ジャギー補正に用いられる補正データを格納するメモリブロックのトータルメモリ容量を低減することができる。
また、請求項３記載の発明によれば、請求項１又は２の効果に加え、前記画像位相補正データ設定手段により生成する画像位相補正データを、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識結果に対応して任意に設定可能としたので、画像補正データ作成時の設計者のデータ選択の自由度を向上できる。
【００２５】
また、請求項４記載の発明によれば、請求項１又は２の効果に加え、前記画像位相補正データ設定手段により生成する画像位相補正データを、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状の認識結果に無関係に、任意に且つ同一に設定可能としたので、ジャギー補正結果として画像位相補正データを用いない画像の１画素に対するパルス幅制御のみを行う２値ＰＷＭ画像データによるジャギー補正時に対応した画像形成装置のシステムの制御仕様の容易化を図ることが可能となる。
また、請求項５記載の発明によれば、請求項１又は２の効果に加え、ビットマップ状に展開された２値画像データがジャギー補正され、結果として得られる画像補正データが、画像濃度データと画像位相データとにより構成される多値画像データに変換される場合、もしくは画像の１画素に対するパルス幅制御のみを行う２値ＰＷＭ画像データに変換される場合のいずれの場合にも画像形成装置のシステム制御が容易となるので、画像データ処理動作の組み合わせに関わらず、さまざまな機種の画像形成装置への搭載が可能となる。
【図面の簡単な説明】
【図１】本発明の画像データ処理装置を搭載したレーザプリンタの構成例を示すブロック図である。
【図２】図１中に示すレーザプリンタに搭載されたプリンタエンジンの機構を示す概略構成図である。
【図３】図１中に示す書込ユニットの構成例を示す要部斜視図である。
【図４】図１中に示すドット補正部の概略構成を示すブロック図である。
【図５】図４に示すドット補正部の要部の具体的構成例を示す図である。
【図６】図５に示すウインドウの形状例を示す説明図である。
【図７】図５におけるパターン認識部の内部構成及びウインドウとの関係を示すブロック図である。
【図８】パターン認識部とメモリブロックとの関係を示すブロック図である。
【図９】本発明の実施の形態を示す画像データ処理装置としてのドット補正部のブロック図である。
【図１０】パターン認識部とメモリブロックと画像位相補正データ設定回路との関係を示すブロック図である。
【図１１】（ａ）〜（ｄ）は画像位相補正データ設定回路の構成例を示すブロック図である。
【図１２】本発明の別の実施の形態を示す画像データ処理装置としてのドット補正部のブロック図である。
【図１３】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１４】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１５】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１６】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１７】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１８】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図１９】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２０】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２１】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２２】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２３】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２４】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２５】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２６】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２７】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【図２８】注目画素を含む補正前の２値画像データのビットマップパターンと、各ビットマップパターンに対するジャギー補正後の各注目画素の位相変換例を示す図である。
【符号の説明】
７ドット補正部（画像データ処理装置）、７２ＦＩＦＯメモリ、７２ａ〜７２ｆラインバッファ、７３ウインドウ、７３ａ〜７３ｇシフトレジスタ、７４パターン認識部（パターン認識手段、判別手段）、７５メモリブロック、７６ビデオデータ出力部、７７タイミング制御部、７８画像位相補正データ設定回路（画像位相補正データ設定手段）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electrophotographic image forming apparatus using digital image data, such as an optical printer such as a laser printer, a digital copying machine, or a plain paper facsimile apparatus, or an image data processing apparatus applied to an image display apparatus.
[0002]
[Prior art]
An image forming apparatus that prints out image data and an image display apparatus that displays image data on a display are character image data obtained by converting character code data using font data, or image image data read by an image scanner or the like. Is quantized and developed in a bitmap (dot matrix) form as binary data in a memory area on a memory (RAM), which is sequentially read out and sent as video data to an image forming unit (engine) for paper, etc. An image is formed on this recording medium, or a video signal is sent to a display to display the image on the screen.
In this type of image forming apparatus or image display apparatus, the digital image data in the form of a bitmap that has been quantized and developed on a memory (RAM) is sequentially read out and printed or displayed. The direction can only be changed stepwise in units of one dot. For this reason, jaggies in which straight lines or smooth curves that are inclined with respect to the orthogonal direction of the dot matrix are expressed in a staircase shape are produced, and characters and images (especially contour lines) are made as the original image or in a desired shape. It was difficult to form.
Therefore, in the image data processing apparatus described in Japanese Patent Application Laid-Open No. 5-207282, a window for extracting data of each dot in a predetermined area centering on a target dot of image data developed in a bitmap shape, A plurality of bits representing the feature of the line segment shape recognized for the target dot by recognizing the line segment shape of the boundary between the black dot region and the white dot region of the image data by the image data extracted through A pattern recognition unit that generates the code information, a determination unit that determines whether or not the dot needs to be corrected using at least a part of the code information, and a dot that is determined to be corrected by the determination unit Read out the correction data stored in advance using the code information generated by the pattern recognition means as an address and output it. That and a correction data memory.
[0003]
Here, the pattern recognition means includes code information indicating whether the dot to be recognized is a black dot or a white dot as code information representing the feature of the line segment shape recognized for each required dot. Code information including the code information indicating the inclination direction of the line segment, the code information indicating the degree of inclination, and the code indicating the position from the dot at the end of the line segment continuous in the horizontal or vertical direction of the target dot Is generated.
According to the image data processing device, the line segment shape of the boundary portion (the contour line of characters, etc.) between the black dot region and the white dot region of the image data expanded in a bitmap shape is recognized, and each required dot Is replaced with multi-bit code information, and at least a part of the code information is used to determine whether or not the dot needs to be corrected. Therefore, it is not necessary to create all feature patterns that need correction in advance as a template and store them in the memory, and it is possible to identify the dots that need correction and determine the correction data for the dots that need correction. It has become possible to use information easily and in a short time.
[0004]
[Problems to be solved by the invention]
When correcting the contour line jaggies for the image data developed in the form of a bitmap by the technique described in the above publication, to improve the image quality, all feature patterns that need to be corrected are created in advance as templates. Therefore, it is possible to easily determine the dot that needs to be corrected and determine the correction data for the dot that needs to be corrected using the above-described code information.
However, the number of image correction data obtained as a result of jaggy correction depends on the electrostatic latent image writing method on the photosensitive member of the electrophotographic image forming apparatus on which the image data processing apparatus is mounted. Are converted into different forms of data. For example, in an LD writing method using a laser diode (hereinafter referred to as LD) as a light source, when converted to multi-value image data composed of image density data and image phase data (LD driving is performed by the LD (When controlled by both the light emission power and the light emission time), and when converted into binary PWM screen data for performing only pulse width control for each pixel of the image (when controlling only by the LD light emission time) There is.
Therefore, the binary image data expanded in a bitmap shape is subjected to jaggy correction according to the system configuration of the entire image forming apparatus, and the resulting image correction data is converted into one of the above two types of image data formats. In some cases, the above-described two types of image data formats may be used in combination, and the combination of the operations of the image forming apparatus main body and the image data processing apparatus that performs jaggy correction may be complicated. There is a problem that the total memory capacity of the memory block for storing the correction data to be increased increases.
Therefore, the present invention stores correction data used for jaggy correction in an image data processing apparatus which improves the image quality by correcting contour line jaggies for image data developed in the form of a bitmap. It is an object of the present invention to reduce the total memory capacity of memory blocks to be processed.
[0005]
[Means for Solving the Problems]
  In order to solve the above-mentioned problem, the invention described in claim 1 is centered on a dot as a target of image data developed in a bitmap shape.TheOf a given areaimageRecognizing the line segment shape of the boundary portion between the window for extracting data and the white dot area of the black dot area of the image data by the image data extracted through the window, Pattern recognition means for generating multi-bit code information representing the characteristics of the recognized line segment shape, determination means for determining whether or not the dot needs correction using at least a part of the code information, and the determination The code information generated by the pattern recognition unit is stored in advance as an address for the dots determined to be corrected by the unit.Image densityIn an image data processing apparatus comprising a memory block that reads and outputs correction data, the code information generated by the pattern recognition meansBased on the aboveRead from memory blockSaidImage phase correction data setting means for generating image phase correction data corresponding to the image density correction data is provided.It is characterized by that.
According to a second aspect of the present invention, the image phase correction data setting means in the thumbtack data processing device according to the first aspect is configured such that, in the code information, the slope of the line segment is either upward or downward. A bit indicating whether the line segment is near horizontal or vertical, a bit indicating whether the pixel of interest is black or white, and the position of the pixel of interest when the pixel of interest is white The image phase correction data is generated based on at least one bit information of a bit indicating whether it is the upper side or the lower side of the minute.
  Claims3The invention described in claim 1Or 2The image phase correction data setting means in the thumbtack data processing device described above is configured to be able to arbitrarily set the image phase correction data in accordance with the pattern recognition result.
  Claims4The invention described in claim 1Or 2The image phase correction data setting means in the thumbtack data processing apparatus described above is configured such that the image phase correction data can be set arbitrarily and identically regardless of the pattern recognition result.
  Claims5The invention described in claim 1Or 2The image phase correction data setting means in the thumbtack data processing device described above can arbitrarily set the image phase correction data corresponding to the pattern recognition result, and the image phase correction data can be arbitrarily set regardless of the pattern recognition result. And a circuit that can be set identically, and either one of the circuits can be selectively used.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be specifically described below with reference to the drawings.
FIG. 1 is a block diagram showing a configuration example of a laser printer equipped with an image data processing apparatus of the present invention. As shown in the figure, the laser printer 2 includes a controller 3, an engine driver 4, a printer engine 5, and an internal interface (I / F) 6. The laser printer 2 receives print data transferred from the host computer 1, and the controller 3 receives page data. The data is developed into bitmap data, converted into video data which is dot information for driving the laser, sent to the engine driver 4 via the internal interface 6, and the printer engine 5 is sequenced to form a visible image on the paper. To do. The internal interface 6 is provided with a dot correction unit 7 which is an image data processing apparatus of the present invention, and image quality is improved by performing dot correction on the video data sent from the controller 3.
The controller 3 includes a microcomputer (hereinafter referred to as “MPU”) 31 that is a main control unit, a ROM 32 that stores programs, constant data, character fonts, and the like required by the MPU 31, and general data, dot patterns, and the like. It comprises a RAM 33 that temporarily stores, an I / O 34 that controls data input / output, and an operation panel 35 that is connected to the MPU 31 via the I / O 34. These components are connected to each other via a data bus, an address bus, a control bus, and the like.
[0007]
An internal interface 6 including the host computer 1 and the dot correction unit 7 is also connected to the MPU 31 via the I / O 34.
The engine driver 4 includes a microcomputer (hereinafter referred to as “CPU”) 41 that is a sub-control unit, a ROM 42 that stores programs and constant data required by the CPU 41, a RAM 43 that temporarily stores data, and data The I / O 44 controls the input / output of these, and these components are connected to each other via a data bus, an address bus, a control bus, and the like.
The I / O 44 is connected to the internal interface 6 and inputs video data from the controller 3 and various switch states on the operation panel 35, and outputs status signals such as an image clock (WCLK) and a paper end to the controller 3. To do.
The I / O 44 is also connected to a writing unit 26 and other sequence device group 27 constituting the printer engine 5 and various sensors 28 including a synchronization sensor described later.
The controller 3 receives commands such as a print command and print data such as character data and image data from the host computer 1, edits them, and if it is a character code, it is necessary for writing an image using a character font stored in the ROM 32. The data is converted into a dot pattern, and bitmap data of those characters and images (hereinafter collectively referred to as “images”) is developed in a video RAM area in the RAM 33 in units of pages.
[0008]
When the image clock WCLK is input together with the ready signal from the engine driver 4, the controller 3 converts the bitmap data (dot pattern) developed in the video RAM area in the RAM 33 as video data synchronized with the image clock WCLK. And output to the engine driver 4 via the internal interface 6. As will be described later, dot correction according to the present invention is performed on the video data by the dot correction unit 7 in the internal interface 6.
On the operation panel 35, there are provided a switch and a display (not shown) to control data according to an instruction from the operator, transmit the information to the engine driver 4, and display the status of the printer on the display. You can do that.
The engine driver 4 uses a video data input after dot correction via the internal I / F from the controller 3, and a writing unit 26 of the printer engine 5 and a sequence device group 27 such as a charging charger and a developing unit described later. And video data required for image writing are input via the internal I / F 6 and output to the writing unit 26, and signals indicating the state of each part of the engine are input from the synchronous sensor and other sensors 28. Or a status signal of a necessary information error situation (for example, a paper end) is output to the controller 3 via the internal I / F 6.
[0009]
FIG. 2 is a schematic configuration diagram showing the mechanism of the printer engine 5 in the laser printer 2.
In this laser printer 2, the paper 11 is fed from one of the upper and lower two-stage

paper feeding cassettes

10a and 10b, for example, from the paper stack 11a of the upper paper feeding cassette 10a by the paper feeding roller 12, and the paper 11 is registered. The timing is adjusted by the roller 13 and the sheet is conveyed to the transfer position of the photosensitive drum 15.
The surface of the photosensitive drum 15 that is rotationally driven by the main motor 14 in the direction indicated by the arrow is charged by the charging charger 16 and scanned with the PWM modulated laser beam L from the writing unit 26 so that the electrostatic latent image is formed on the surface. An image is formed.
This latent image is visualized by the adhesion of the toner supplied from the developing unit 17, and the toner image is transferred onto the paper 11 conveyed by the registration roller pair 13 by the action of the transfer charger 18 and transferred. The sheet thus separated is separated from the photosensitive drum 15, sent to the fixing unit 20 by the conveying belt 19, pressed against the fixing roller 20b by the pressure roller 20a, and fixed by the pressure and heat of the fixing roller 20b.
The sheet that has passed through the fixing unit 20 is discharged by a discharge roller 21 to a discharge tray 22 provided on the side surface of the printer main body. On the other hand, the toner remaining on the photosensitive drum 15 is removed and collected by the cleaning unit 23. A plurality of printed circuit boards 24 constituting a controller 3, an engine driver 4 and an internal I / F 6 are mounted above the laser printer 2.
[0010]
FIG. 3 is a perspective view showing a principal part of a configuration example of the writing unit 26 shown in FIG.
The writing unit 26 includes an LD unit 50, a first cylinder lens 51, a first mirror 52, an imaging lens 53, a disk type motor 54, and a polygon mirror 55 rotated thereby in the direction of arrow A. A rotation deflector 56, a second mirror 57, a second cylinder lens 58 and a third mirror 60, a condensing lens 61 composed of a cylinder lens, and a synchronization sensor 62 composed of a light receiving element.
The LD unit 50 incorporates therein an LD and a collimator lens that converts a divergent beam emitted from the LD into a parallel light beam.
The first cylinder lens 51 functions to shape the parallel light beam emitted from the LD unit 50 in the sub-scanning direction on the photosensitive drum 15, and the imaging lens 53 reflects the parallel light reflected by the first mirror 52. The beam is converted into a convergent beam and is incident on the mirror surface 55 a of the polygon mirror 55.
The polygon mirror 55 is an R polygon mirror formed by curving each mirror surface 55a, and is a post-object type that does not use an fθ lens that has been disposed between the mirror mirror 55a and the second mirror 57. The rotating polarizer 56 of the type in which the device is arranged) is configured.
The second mirror 57 reflects the beam (scanning beam) reflected and deflected by the rotating polarizer 56 toward the photosensitive drum 15. The scanning beam reflected by the second mirror 57 passes through the second cylinder lens 58 and forms an image as a sharp spot on the main scanning line 15 a on the photosensitive drum 15.
The third mirror 60 is disposed outside the scanning area on the photosensitive drum 15 by the light beam reflected by the rotary polarizer 56 and reflects the incident light beam toward the synchronization sensor 62 side. The light beam reflected by the third mirror 60 and collected by the condenser lens 61 is converted into a synchronization signal for keeping the scanning start position constant by a light receiving element such as a photodiode constituting the synchronization sensor 62.
[0011]
FIG. 4 is a block diagram showing a schematic configuration of the dot correction unit 7 in FIG. 1, and FIG. 5 is a diagram showing a specific configuration example of the main parts (FIFO memory 72 and window 73).
As shown in FIG. 4, the dot correction unit 7 includes a parallel / serial converter (hereinafter referred to as “P / S converter”) 71, a FIFO memory 72, a window 73, a pattern recognition unit 74, a memory block 75, and a video data output unit 76. And a timing control unit 77 that controls them synchronously.
When the video data transferred from the controller 3 shown in FIG. 3 is parallel (8-bit) data, the P / S converter 71 is provided to convert the video data into serial (1-bit) data and send it to the FIFO memory 72. It is basically not involved in dot correction. When the video data transferred from the controller 3 is serial data, the P / S converter 71 is not necessary.
The FIFO memory 72 is a first-in first-out memory, and stores video data for a plurality of lines (six lines in the example of this embodiment) sent from the controller 3 as shown in FIG. Line buffers 72a to 72f to be connected are serially connected.
As shown in FIG. 5, the window 73 includes one line of serial video data sent from the controller 3 via the P / S converter 71 and six lines outputted from the line buffers 72a to 72f of the FIFO memory 72. 11 bits of shift registers 73a to 73g are serially connected to a total of 7 lines of data and constitute a pattern detection window (sample window: an example of its shape is shown in FIG. 6). are doing.
[0012]
The middle bit (indicated by x in FIG. 5) of the center shift register 73d is the storage position of the target dot of interest. Of the shift registers 73a to 73g constituting the

window

73, 7 bits are sufficient for the shift registers 73a and 73g, and 8 bits are sufficient for the shift registers 73b and 73f. Therefore, the portion indicated by the broken line in FIG.
As the video data is sequentially shifted one bit at a time in the line buffers 72a to 72f constituting the FIFO memory 72 and the shift registers 73a to 73g constituting the window 73, the noticed dots change sequentially. The video data in the center window 73 can be extracted continuously.
Based on the dot information extracted from the window 73, the pattern recognizing unit 74 sets the target dot (target dot) and its surrounding information, particularly the line segment shape of the boundary between the black dot and the white dot of the image data. The feature is recognized, and the recognition result is output as code information in a predetermined format. This code information becomes the address code of the memory block 75.
[0013]
FIG. 7 is a block diagram showing the internal configuration of the pattern recognition unit 74 and the relationship with the window 73. A window 73 as a sample window includes a central 3 × 3 bit core area (Core) 73C, an upper area (Upper) 73U, a lower area (Lower) 73D, a left area (Left) 73L, and a right area (Right). ) 73R. The pattern recognition unit 74 includes a core region recognition unit 741, a peripheral region recognition unit 742, multiplexers 743 and 744, a gradient calculation unit 745, a position calculation unit 746, a determination unit 747, and a gate 748. The peripheral region recognition unit 742 is further configured by an upper region recognition unit 742U, a right region recognition unit 742R, a lower region recognition unit 742D, and a left region recognition unit 742L.
In this embodiment, the area division of the window for matching and its detection pattern and use area, each output signal from each block 741 to 748 constituting the pattern recognition unit 74, each block in the pattern recognition unit 74 Since the operation and the dot correction method are the same as those of the image data processing apparatus described in Japanese Patent Laid-Open No. 5-207282 cited as the prior art, description thereof is omitted here.
[0014]
FIG. 8 is a block diagram showing the relationship between the pattern recognition unit 74 and the memory block 75. The memory block 75 is configured as a pattern memory. The code information output from the pattern recognition unit 74 is a total of 13 bits (see Table 1) including a SLOP signal (1 bit) indicating whether the slope of the line segment including the target pixel is a right-up or right-down slope. The memory block 75 reads correction data (10 bits) stored in advance using the 13-bit code information as an address, and outputs video data for laser drive. This is a corrected dot pattern. The correction data output from the memory block 75 is an integral multiple of a value obtained by dividing the normal width, that is, the laser emission time, into a plurality of dots for each dot of video data sent from the controller 3 (the maximum value in the case of 10 divisions). Is output in parallel as 10 times) information.
[0015]
[Table 1]

The video data output unit 76 serializes the parallel information output from the memory block 75 and sends it to the printer engine 4 to turn on / off the laser diode of the LD unit 50 that is a light source provided in the writing unit 26. A signal source.
However, the ON / OFF control of the laser diode of the LD unit 50 in the above description assumes control based on binary data. However, if control based on multi-value data is assumed, the video data output unit 76 described above. It is not necessary to serialize the parallel information output from the memory block 75 and send it to the printer engine 4, and the parallel information from the memory block 75 is used as it is in the LD unit 50 (in this case, the multi-value control LD unit is shown). Writing by the writing unit 26 is performed by corresponding to the multi-value image data related to ON / OFF of the laser diode and power control. The breakdown of the multi-value image data in this case is 10 bits in total, that is, 8 bits for image density correction data and 2 bits for image transfer correction data.
[0016]
  Based on the above equipment configurationConfigurationThe operation will be described.
  Figure 9First implementationFIG. 6 is a block diagram of the dot correction unit 7 showing the configuration of FIG. 4, and an image phase correction data setting circuit 78 is added to the configuration of FIG. FIG. 10 is a block diagram showing the relationship among the pattern recognition unit 74, the memory block 75, and the image phase correction data setting circuit 78.
  The image phase correction data setting circuit 78 includes 4 bits of code information (see Table 1) of a plurality of bits (13 bits in this example) representing the feature of the line segment shape recognized for the target dot by the pattern recognition unit 74. Information, that is, a SLOP signal indicating whether the slope of the line segment is rising right or falling to the right, an H / V signal indicating whether the line segment is a horizontal line segment or a vertical line segment, and the target pixel is B / W signal indicating black or white, and U / L signal information indicating whether the position of the target pixel is on the upper side (right side) or lower side (left side) with respect to the line segment when the target pixel is white Based on the circuit configuration illustrated in FIGS. 11A to 11D, image phase correction data (S1, S0) is generated and output to the video data output unit 76.
[0017]
13 to 28 will be described before the operation of the image phase correction data setting circuit 78 shown in FIG.
FIGS. 13 to 28 show corrections including a target pixel corresponding to combinations of four signals including the SLOP signal, H / V signal, B / W signal, and U / L signal, that is, all 16 combinations of code information. It shows an example of the phase conversion of the bitmap pattern of the previous binary image data and each pixel of interest after jaggy correction for each bitmap pattern. Each figure shows the state before and after correction for each pixel of interest corresponding to the left and right, and what phase conversion processing is performed on the pixel of interest is shown in each figure. Abbreviated under the arrow “”. The meaning of each abbreviation is as follows.
“Reduce to right phase dot”: The pixel of interest before correction is an all-black pixel (the entire pixel is a black pixel, the same applies hereinafter), and this is converted into a halftone pixel in the right phase.
“Reduce to left phase dot”: The target pixel before correction is an all-black pixel, which is converted into a halftone pixel in the left phase.
“Addition of right phase dot”: The target pixel before correction is an all white pixel, which is converted into a halftone pixel in the right phase.
“Add left phase dot”: The target pixel before correction is an all-white pixel, which is converted into a halftone pixel in the left phase.
As described above, in this embodiment, 16 types of codes consisting of combinations of four types of signal information of the SLOP signal, the H / V signal, the B / W signal, and the U / L signal are arranged in 16 bitmap patterns. The image quality is improved by associating information with each other and applying a phase conversion process predetermined for each code information to the pixel of interest.
[0018]
  The image phase correction data setting circuit 78 shown in FIG. 11A receives 16 types of 4-bit code information [SLOP, H / V, B / W, U / L] and decodes the input code information. Four types of 2-bit output image phase correction data [S1, S0] are output. Therefore, as shown in Table 2 below, it is possible to reduce the memory capacity as compared with the memory capacity necessary for image correction according to the prior art.
  That is, in the prior art, as shown in FIG. 8, a total of 10 bits of image density correction data (8 bits) and image phase correction data (2 bits) corresponding to 13-bit code information is used as the image correction data. Although it is stored in the memory block 75 and a memory capacity of 81920 bits is necessary as shown in Table 2, according to the configuration of FIG. 11A, the memory capacity can be reduced to 65536 bits. It is. More thanFirst implementationIt is an example of the form.
  FIG. 11 (b)Second implementationIt is a block diagram of an image phase correction data setting circuit showing the form. In the circuit of FIG. 11 (a), 16 types of input code information composed of combinations of four types of signal information of SLOP signal, H / V signal, B / W signal, and U / L signal are fixed in hardware. While a predetermined 2-bit output image phase correction data corresponding to input code information is output using a decoding circuit that performs a predetermined operation, in FIG. 2-bit output image phase correction data can be individually set for each combination of signal information.
  Here, a configuration example using a RAM capable of rewriting data for 16 addresses is shown, but it is also possible to configure using 16 registers capable of storing 2 bits of data for one address. is there.
  With the configuration of FIG. 11B, conversion different from the phase conversion of the pixel of interest by image correction shown in FIGS. 13 to 28 can be performed for all four types of combinations of signal information, and image correction data creation It is possible to improve the degree of freedom of data selection of the image designer at the time.
  In addition, as shown in Table 2, the memory capacity necessary for image correction is slightly larger than the configuration shown in FIG. 11A because the degree of freedom in selecting image phase correction data is improved. (The total is only 32 bits because it is a total of 32 bits.) Compared with the memory capacity of FIG. 8 of the prior art, the memory capacity can be reduced as in FIG. More thanSecond implementationIt is an example of the form.
[0019]
  FIG. 11 (c)Third implementationIt is a block diagram of an image phase correction data setting circuit showing the form. FIG. 11B shows a configuration in which 2-bit output image phase correction data can be individually set for each of 16 types of combinations of four types of signal information, whereas FIG. Shows a configuration example in which the same 2-bit output image phase correction data can be set for all pattern recognition results without depending on all 16 types of combinations of signal information.
  Here, a case where a register capable of storing 2-bit data is configured so that the same 2-bit output image phase correction data is output in any case is illustrated. It is also possible to configure with a RAM capable of rewriting data.
  With the configuration of FIG. 11C, all the binary bitmap patterns shown in FIGS. 13 to 28 are converted into the same image phase correction data, and the four types of signal information are input. An operation that does not depend on each combination can be realized. As a result, when controlling the system of the image forming apparatus corresponding to the jaggy correction by the binary PWM image data that does not use the image phase correction data as the jaggy correction result and performs only the pulse width control for one pixel of the image, Data processing operations that become unnecessary in the correction data setting and operation switching control can be easily controlled, and the versatility can be improved when the image data processing device is installed in devices of various specifications. It will be. More thanThird implementationIt is an example of the form.
  FIG. 11 (d)Fourth implementationFIG. 12 is a block diagram of an image phase correction data setting circuit showing the form ofFourth implementationIt is a block diagram of the dot correction | amendment part 7 which shows the form. As shown in FIG. 11 (d), the image phase correction data setting circuit 78 of this embodiment includes the circuit of FIG. 11 (b) and the circuit of FIG. 11 (c), and a phase information (data) switching signal. Thus, one of the circuits can be selectively used. In this example, when the phase information switching signal is High (1), the circuit of FIG. 11B is selected, and when it is Low (0), the circuit of FIG. 11C is selected. Yes.
[0020]
Here, an LD is used as a light source for writing an electrostatic latent image on a photoreceptor of an electrophotographic image forming apparatus in which the image data processing apparatus according to the present invention is mounted, in order to obtain a plurality of image gradations. In addition, there may be a system configuration in which LD drive control based on multi-value data or binary PWM data can be selected as LD drive data so that light emission of the LD can be controlled in a plurality of stages. For example, read image data from a scanner is read as multi-value image data and handled as LD drive control data as multi-value data, or once binarized on a memory and stored as print data. After being read out, the image data processing device may be subjected to jaggy correction processing to convert binary data into multi-value data and may be handled as LD drive control data. In these two modes, LD drive control data in the image forming apparatus system is transferred as multi-value image data.
For binary image data from the printer controller, an image data processing device is mounted on the printer controller, and the image data processing device performs jaggy correction processing to transfer LD drive control data as binary PWM data. System configuration may be taken. In such a case, the image phase correction data generated by the image data processing apparatus is used in the case of the multi-value data transfer method, and is not used in the case of the binary PWM data transfer method.
[0021]
Therefore, as shown in FIG. 11 (d), if the circuit of FIG. 11 (b) and the circuit of FIG. 11 (c) are provided, and one circuit can be selectively used by the phase information switching signal. Regardless of the transfer method described above, it is possible to control the output state of the image phase correction data by switching the state of the phase information switching signal.
That is, in the case of the multi-value data transfer method, the circuit of FIG. 11B is selected and the image phase correction data corresponding to the pattern recognition result is output. In the case of the binary PWM data transfer method, 11C is selected, and the output of the image phase correction data is fixed, for example, [S1, S0] = [0, 0].
As described above, the binary image data developed in a bitmap shape is subjected to jaggy correction, and the resulting image correction data is converted into multi-value image data composed of image density data and image phase data, that is, When the LD drive is controlled by both the light emission power and the light emission time of the LD, and when it is converted into binary PWM image data that performs only the pulse width control for one pixel of the image, that is, when it is controlled only by the light emission time of the LD In either case, the image data processing apparatus can operate in accordance with various system controls of the image forming apparatus, and can be easily controlled by various models regardless of the combination of the image data processing operations.
[0022]
[Table 2]

More thanFourth implementationIt is a form.
[0023]
In the above, the timing control unit 77 includes an FGATE signal that defines a writing period for one page from the engine driver 4, an LGATE signal that defines a writing period for one line, an LSYNC signal that indicates the writing start and end timing of each line, An image clock WCLK and a RESET signal that take a reading and writing cycle for each dot are input, and a clock signal and the like necessary for synchronizing the operation are generated for each of the above-described unit blocks 71 to 76.
The correction data in the pattern memory 75 can be selectively loaded from the ROM 32 or the ROM 42 by the MPU 31 of the controller 3 or the CPU 41 of the engine driver 4 or downloaded from the host computer 1. It is possible to easily change the correction data for the pattern to be corrected.
In the above embodiment, the case where the dot correction unit 7 as the image data processing apparatus according to the present invention is provided in the internal interface 5 connecting the controller 3 of the laser printer 2 and the engine driver 4 has been described as an example. The dot correction unit 7 may be provided on the controller 3 side or the engine driver 4 side.
Further, the present invention is not limited to a laser printer, and various image forming apparatuses that form an image by developing it into a bitmap, such as an LED printer or other various optical printers, a digital copying machine, a plain paper facsimile, and the image formed thereby. The present invention can be similarly applied to an image display device that displays
[0024]
【The invention's effect】
  As described above, the present invention has the following excellent effects.
  According to the first aspect of the present invention, the dot that is the target of the image data developed in the form of a bitmap is centered.TheOf a given areaimageThe data is extracted, the shape of the line segment at the boundary between the black dot region and the white dot region of the image data is recognized by the extracted image data, and the feature of the line segment shape recognized for the target dot is Generating multiple bits of code information, determining whether or not the dot needs to be corrected using at least a part of the code information, and generating the code information generated for the dot determined to be corrected Pre-stored as an addressImage densityImage data processing apparatus which reads correction data from memory block and outputs the correction dataIn the memory block based on the generated code informationImage phase correction data setting means for generating image phase correction data corresponding to the image density correction data read out from the memory block, and image phase correction data corresponding to the image density correction data read out from the memory block for each dot Since it is generated by the image phase correction data setting means without being stored in the block, the total memory capacity of the memory block storing the correction data used for jaggy correction can be reduced.
  According to invention of Claim 2,A bit indicating whether the slope of the line segment is a right-up or right-down slope in the code information in the image phase correction data setting means, a bit indicating whether the line segment is a horizontal line segment or a vertical line segment, Based on at least one bit information of a bit indicating whether the pixel of interest is black or white, and a bit indicating whether the position of the pixel of interest is above or below the line segment when the pixel of interest is white, By generating the image phase correction data, the total memory capacity of the memory block storing the correction data used for jaggy correction can be reduced.
  Claims3According to the described invention, claim 1Or 2In addition to the effect of the above, the image phase correction data generated by the image phase correction data setting means is converted into the recognition result of the line segment shape at the boundary between the black dot area and the white dot area of the image data expanded in a bitmap shape. Correspondingly, it can be arbitrarily set, so that the degree of freedom of data selection by the designer when creating the image correction data can be improved.
[0025]
  Claims4According to the described invention, claim 1Or 2In addition to the effect of the above, the image phase correction data generated by the image phase correction data setting means is converted into the recognition result of the line segment shape at the boundary between the black dot area and the white dot area of the image data developed in a bitmap shape. Irrespective of being able to set the same arbitrarily and independently, the image forming apparatus corresponding to the jaggy correction by the binary PWM image data that performs only the pulse width control for one pixel of the image that does not use the image phase correction data as the jaggy correction result. It becomes possible to facilitate the control specifications of the system.
  Claims5According to the described invention, claim 1Or 2In addition to the above effect, the binary image data developed in a bitmap shape is subjected to jaggy correction, and the resulting image correction data is converted into multi-value image data composed of image density data and image phase data. In this case, the system control of the image forming apparatus is facilitated in any case of conversion to binary PWM image data in which only pulse width control is performed for one pixel of the image. Therefore, it can be mounted on various types of image forming apparatuses.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration example of a laser printer equipped with an image data processing apparatus of the present invention.
2 is a schematic configuration diagram showing a mechanism of a printer engine mounted on the laser printer shown in FIG. 1; FIG.
3 is a perspective view of a principal part showing a configuration example of a writing unit shown in FIG. 1. FIG.
4 is a block diagram showing a schematic configuration of a dot correction unit shown in FIG. 1; FIG.
FIG. 5 is a diagram illustrating a specific configuration example of a main part of the dot correction unit illustrated in FIG. 4;
6 is an explanatory diagram showing an example of the shape of the window shown in FIG. 5. FIG.
7 is a block diagram showing an internal configuration of a pattern recognition unit in FIG. 5 and a relationship with a window. FIG.
FIG. 8 is a block diagram illustrating a relationship between a pattern recognition unit and a memory block.
FIG. 9 is a block diagram of a dot correction unit as an image data processing apparatus showing an embodiment of the present invention.
FIG. 10 is a block diagram illustrating a relationship among a pattern recognition unit, a memory block, and an image phase correction data setting circuit.
FIGS. 11A to 11D are block diagrams illustrating a configuration example of an image phase correction data setting circuit.
FIG. 12 is a block diagram of a dot correction unit as an image data processing apparatus showing another embodiment of the present invention.
FIG. 13 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 14 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 15 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 16 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 17 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 18 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 19 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 20 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 21 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 22 is a diagram showing a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 23 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 24 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 25 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 26 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
FIG. 27 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction with respect to each bitmap pattern.
FIG. 28 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.
[Explanation of symbols]
7 dot correction unit (image data processing device), 72 FIFO memory, 72a to 72f line buffer, 73 window, 73a to 73g shift register, 74 pattern recognition unit (pattern recognition unit, discrimination unit), 75 memory block, 76 video data Output unit, 77 timing control unit, 78 image phase correction data setting circuit (image phase correction data setting means).

Claims

A window for extracting image data of a predetermined area centered on a target dot of image data developed in a bitmap;
By recognizing the line segment shape of the boundary between the black dot region and the white dot region of the image data by the image data extracted through the window, the feature of the recognized line segment shape is expressed for the target dot. Pattern recognition means for generating multi-bit code information;
A discriminating means for discriminating whether or not the dot needs to be corrected using at least a part of the code information;
Image data comprising: a memory block that reads out and outputs image density correction data stored in advance with the code information generated by the pattern recognition unit as an address for the dots determined to be corrected by the determination unit In the processing device,
Image data comprising image phase correction data setting means for generating image phase correction data corresponding to the image density correction data read from the memory block based on the code information generated by the pattern recognition means Processing equipment.

The image phase correction data setting means includes a bit indicating whether the slope of the line segment is a right-up or right-down slope in the code information, whether the line segment is a horizontal line segment or a vertical line segment. At least one bit information of a bit indicating whether the target pixel is black or white, and a bit indicating whether the position of the target pixel is above or below the line segment when the target pixel is white The image data processing apparatus according to claim 1, wherein the image phase correction data is generated based on the image phase correction data.

Said image phase correction data setting means, said image phase correction data Etochi data processing apparatus according to claim 1, wherein can be arbitrarily set corresponding to the pattern recognition results.

The thumbtack data processing device according to claim 1 or 2, wherein the image phase correction data setting means can arbitrarily and uniformly set the image phase correction data regardless of a pattern recognition result.

The image phase correction data setting means can set the image phase correction data arbitrarily and the same regardless of the pattern recognition result, and the circuit that can arbitrarily set the image phase correction data corresponding to the pattern recognition result. and a circuit, Etochi data processing apparatus according to claim 1 or 2, wherein the one is the one of the circuit can be selectively used.