JP2000069283A - Image data processing unit - Google Patents

Image data processing unit

Info

Publication number
JP2000069283A
JP2000069283A JP10253300A JP25330098A JP2000069283A JP 2000069283 A JP2000069283 A JP 2000069283A JP 10253300 A JP10253300 A JP 10253300A JP 25330098 A JP25330098 A JP 25330098A JP 2000069283 A JP2000069283 A JP 2000069283A
Authority
JP
Japan
Prior art keywords
image
dot
data
line segment
correction data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10253300A
Other languages
Japanese (ja)
Other versions
JP3726942B2 (en
Inventor
Masakazu Oshita
政和 大下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP25330098A priority Critical patent/JP3726942B2/en
Publication of JP2000069283A publication Critical patent/JP2000069283A/en
Application granted granted Critical
Publication of JP3726942B2 publication Critical patent/JP3726942B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the total memory capacity of a memory block for storing correction data used for jaggy correction. SOLUTION: The processing unit is provided with a window 73, that extracts data of each dot in a prescribed area around a dot being an object of bit map data, a pattern recognition section 74 that recognizes the shape of the line segments of a border between a black dot area and a white dot area, for generating code information consisting of plural bits denoting a characteristic of the shape of the line segments, and a memory block 75 that reads and outputs correction data by using the code information as an address. An image phase correction data setting circuit 78 generates image phase correction data, corresponding to image density correction data read from the memory block as to each dot based on information on a bit denoting an upward slant to the right or a downward slant to the right in a slant of the line segment, a bit denoting whether the line segment is close to a horizontal line segment or a vertical line segment, a bit denoting whether a target pixel is a white pixel or a black pixel, and a bit which denotes whether the position of the target pixel is above or below the line segment, when the target pixel is a white pixel in the code information consisting of plural bits denoting the characteristic of the line segment generated by the pattern recognition section.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、レーザブリンタ等
の光プリンタ、デジタル複写機、普通紙ファクシミリ装
置等のデジタル画像データによる電子写真方式の画像形
成装置、あるいは画像表示装置に適用される画像データ
処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrophotographic image forming apparatus using digital image data such as an optical printer such as a laser printer, a digital copying machine, and a plain paper facsimile apparatus, or an image data processing apparatus applied to an image display apparatus. It concerns the device.

【0002】[0002]

【従来の技術】画像データを印字出力する画像形成装置
や、画像データをディスプレイに表示する画像表示装置
は、文字コードデータをフォントデータを用いて変換し
た文字イメージデータ、あるいはイメージスキャナ等に
よって読み取られられた画像イメージデータを量子化し
て、メモリ(RAM)上のメモリ領域に2値データでビ
ットマップ状(ドットマトリックス状)に展開し、それ
を順次読み出してビデオデータとして画像形成部(エン
ジン)へ送出して用紙などの記録媒体に画像を形成し、
あるいはビデオ信号をディスプレイに送出して画面に画
像を表示するようになっている。この種の画像形成装置
あるいは画像表示装置においては、画像形成対象を量子
化してメモリ(RAM)上に展開したビットマップ状の
デジタル画像データを順次読み出して印字あるいは表示
を行うため、ドットマトリックスの直交する方向に1ド
ット単位でステップ状にしか方向を変えることができな
い。このため、ドットマトリックスの直交する方向に対
して傾斜した直線や滑らかな曲線が階段状に表現される
ジャギーが生じ、文字や画像(特に輪郭線)をオリジナ
ルのイメージ通りに、あるいは所望の形状に形成するこ
とが困難であった。そこで、特開平5−207282号
記載の画像データ処理装置においては、ビットマップ状
に展開された画像データの対象とするドットを中心とし
て所定領域の各ドットのデータを抽出するためのウイン
ドウと、ウインドウを通して抽出される画像データによ
って、画像データの黒ドット領域の白ドット領域との境
界部分の線分形状を認識して、上記対象とするドットに
対して認識した線分形状の特徴を表す複数ビットのコー
ド情報を生成するパターン認識手段と、少なくともその
コード情報の一部を利用して補正が必要なドットか否か
を判別する判別手段と、判別手段によって補正が必要と
判別されたドットに対して、上記パターン認識手段こよ
って生成されたコード情報をアドレスとして予め記憶さ
れている補正データを読み出して出力する補正データメ
モリとを備えている。
2. Description of the Related Art An image forming apparatus that prints out image data and an image display apparatus that displays image data on a display are read by character image data obtained by converting character code data using font data, or an image scanner. The obtained image data is quantized, developed into a bitmap (dot matrix) form of binary data in a memory area on a memory (RAM), and sequentially read out as video data to an image forming unit (engine). To form an image on a recording medium such as paper,
Alternatively, a video signal is sent to a display to display an image on a screen. In this type of image forming apparatus or image display apparatus, bit map-shaped digital image data developed on a memory (RAM) is sequentially read out and printed or displayed by quantizing an image forming object. The direction can be changed only in steps in units of one dot. As a result, jaggies occur in which straight lines and smooth curves that are inclined with respect to the direction orthogonal to the dot matrix are expressed in a stepwise manner, and characters and images (especially contours) are converted into original shapes or into desired shapes. It was difficult to form. Therefore, in the image data processing apparatus described in Japanese Patent Application Laid-Open No. 5-207282, a window for extracting data of each dot in a predetermined area around a dot to be subjected to image data developed in a bitmap shape, A plurality of bits representing the characteristics of the line segment shape recognized for the target dot by recognizing the line segment shape at the boundary between the black dot region and the white dot region of the image data by the image data extracted through A pattern recognizing means for generating the code information of, a discriminating means for using at least a part of the code information to determine whether or not the dot needs to be corrected, and The correction data stored in advance is read and output using the code information generated by the pattern recognition means as an address. That and a correction data memory.

【0003】ここで、上記パターン認識手段は、所要の
各ドットに対して認識した線分形状の特徴を表すコード
情報として、パターン認識対象とするドットが黒ドット
あるいは白ドットのいずれであったかを示すコード情報
と、線分の傾斜方向を示すコード情報と、傾きの度合い
を示すコード情報と、対象とするドットの水平あるいは
垂直方向に連続する線分の端部のドットからの位置を示
すコードを含むコード情報を生成するものである。上記
画像データ処理装置によれば、ビットマップ状に展開さ
れた画像データの黒ドット領域の白ドット領域との境界
部分(文字等の輪郭線)の線分形状を認識して、所要の
各ドットに対して複数ビットのコード情報に置き換え、
少なくともそのコード情報の一部を利用して補正が必要
なドットか否かを判別し、補正が必要なドットに対して
は上記コード情報に応じた補正を行うので、予め補正が
必要な全ての特徴パターンをテンブレートとして作成し
てメモリに記憶させておく必要が無くなり、補正が必要
なドットの判別と補正が必要なドットに対する補正デー
タの決定を上記コード情報を用いて簡単に短時間で行う
ことが可能になった。
Here, the pattern recognizing means indicates whether a dot to be subjected to pattern recognition is a black dot or a white dot, as code information representing the characteristics of the line segment shape recognized for each required dot. Code information, code information indicating the inclination direction of the line segment, code information indicating the degree of inclination, and code indicating the position of the target dot from the dot at the end of the horizontal or vertical continuous line segment. This is to generate code information including the information. According to the above-described image data processing apparatus, the line segment shape of the boundary portion (contour line such as a character) between the black dot region and the white dot region of the image data developed in the bitmap shape is recognized, and each required dot is recognized. Is replaced with multi-bit code information for
At least a part of the code information is used to determine whether or not the dot needs to be corrected, and the dot that needs to be corrected is corrected according to the code information. There is no need to create a feature pattern as a template and store it in a memory, and it is possible to easily and quickly determine the dots that need correction and determine the correction data for the dots that need correction using the code information. Is now possible.

【0004】[0004]

【発明が解決しようとする課題】上記公報記載の技術に
より、ビットマップ状に展開された画像データに対して
輪郭線のジャギーを補正して画質の向上を図る場合に
は、予め補正が必要な全ての特徴パターンをテンプレー
トとして作成して記憶させておく必要が無くなり、補正
が必要なドットの判別と補正が必要なドットに対する補
正データの決定を前述のコード情報を用いて簡単に短特
間で行うことが可能となった。しかし、ジャギー補正を
行った結果として得られる画像補正データは、その画像
データ処理装置の搭載されている電子写真方式の画像形
成装置の感光体上への静電潜像の画像書込方式によって
幾つかの異なった形態のデータに変換される。例えばレ
ーザダイオード(以下LDと記す。)を光源に用いたL
D書込方式においては、画像濃度データと画像位相デー
タとにより構成される多値画像データに変換される場合
(LDの駆動をLDの発光パワーと発光時間の両方で制
御する場合)と、画像の1画素毎にパルス幅制御のみを
行うための2値PWM画橡データに変換される場合(L
D発光時間のみで制御する場合)とがある。したがっ
て、画像形成装置全体のシステム構成により、ビットマ
ップ状に展開された2値画像データがジャギー補正さ
れ、結果として得られる画像補正データは上記2種類の
画像データフォーマットのいずれか一方に変換される場
合や、上記2種類の画像データフォーマットが混在して
使用される場合があり、画像形成装置本体とジャギー補
正を行う画像データ処理装置の動作の組み合わせが複雑
になる場合があり、ジャギー補正に用いられる補正デー
タを格納するメモリブロックのトータルメモリ容量が増
大するという不具合がある。そこで、本発明は、ビット
マップ状に展開された画像データに対して輪郭線のジャ
ギーを補正して画質の向上を図るようになした画像デー
タ処理装置において、ジャギー補正に用いられる補正デ
ータを格納するメモリブロックのトータルメモリ容量の
低減を図ることを課題とする。
In order to improve the image quality by correcting the jaggies of the contour lines in the image data developed in a bitmap form by the technique described in the above publication, it is necessary to perform correction in advance. There is no need to create and store all feature patterns as templates, and it is easy to determine the dots that need to be corrected and determine the correction data for the dots that need to be corrected using the aforementioned code information in a short interval. It is now possible to do it. However, the image correction data obtained as a result of performing the jaggy correction depends on the image writing method of the electrostatic latent image on the photosensitive member of the electrophotographic image forming apparatus in which the image data processing apparatus is mounted. Is converted to data of a different form. For example, L using a laser diode (hereinafter, referred to as LD) as a light source.
In the D writing method, when the image data is converted into multi-valued image data composed of image density data and image phase data (when driving the LD is controlled by both the light emission power and the light emission time of the LD), Is converted to binary PWM image data for performing only pulse width control for each pixel (L
D is controlled only by the light emission time). Therefore, according to the system configuration of the entire image forming apparatus, the binary image data expanded in a bitmap form is subjected to jaggy correction, and the resulting image correction data is converted into one of the two types of image data formats. In some cases, the above two types of image data formats may be used together, and the combination of the image forming apparatus main body and the operation of the image data processing apparatus that performs jaggy correction may be complicated. There is a problem that the total memory capacity of the memory block for storing the correction data to be obtained increases. Therefore, the present invention stores correction data used for jaggy correction in an image data processing apparatus which corrects jaggies of contour lines in image data developed in a bitmap form to improve image quality. It is an object to reduce the total memory capacity of a memory block to be used.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、ビットマップ状に展開され
た画像データの対象とするドットを中心として所定領域
の各ドットのデータを抽出するためのウインドウと、該
ウインドウを通して抽出される画像データによって該画
像データの黒ドット領域の白ドット領域との境界部分の
線分形状を認識して、前記対象とするドットに対して認
識した線分形状の特徴を表す複数ビットのコード情報を
生成するパターン認識手段と、少なくとも前記コード情
報の一部を利用して補正が必要なドットか否かを判別す
る判別手段と、該判別手段によって補正が必要と判別さ
れたドットに対して前記パターン認識手段によって生成
されたコード情報をアドレスとして予め記憶されている
補正データを読み出して出力するメモリブロックとを備
えた画像データ処理装置において、前記パターン認識手
段により生成された線分形状の特徴を表す複数ビットの
コード情報のうち、線分の傾斜が右上がり又は右下がり
いずれの傾斜であったかを示すビット、線分が水平に近
い線分か垂直に近い線分かを示すビット、注目画素が黒
か白かを示すビット、及び注目画素が白のときにその注
目画素の位置は線分に対して上側なのか下側なのかを示
すビットの情報に基づき、各ドットに対して前記メモリ
ブロックより読み出される画像濃度補正データに対応す
る画像位相補正データを生成する画像位相補正データ設
定手段を備えたことにより、ジャギー補正に用いられる
補正データを格納するメモリブロックのトータルメモリ
容量の低減を図った。また、請求項2記載の発明は、請
求項1記載の画橡データ処理装置における画像位相補正
データ設定手段が、前記画像位相補正データをパターン
認識結果に対応して任意に設定可能に構成されているこ
とを特徴とするものである。また、請求項3記載の発明
は、請求項1記載の画橡データ処理装置における画像位
相補正データ設定手段が、前記画像位相補正データをパ
ターン認識結果によらず任意に且つ同一に設定可能に構
成されていることを特徴とするものである。また、請求
項4記載の発明は、請求項1記載の画橡データ処理装置
における画像位相補正データ設定手段が、前記画像位相
補正データをパターン認識結果に対応して任意に設定可
能な回路と、前記画像位相補正データをパターン認識結
果によらず任意に且つ同一に設定可能な回路とを備え、
どちらか一方の回路を選択的に使用可能に構成されてい
ることを特徴とするものである。
According to a first aspect of the present invention, there is provided an image processing apparatus comprising: The shape of the line segment at the boundary between the black dot area and the white dot area of the image data is recognized based on the window for extraction and the image data extracted through the window, and the target dot is recognized. A pattern recognition unit that generates a plurality of bits of code information representing a feature of the line segment shape; a determination unit that determines whether or not the dot needs to be corrected by using at least a part of the code information; The correction data stored in advance is read from the dot determined to need correction by using the code information generated by the pattern recognition means as an address. And a memory block for outputting the line segment, wherein, among the multi-bit code information representing the characteristics of the line segment shape generated by the pattern recognition means, the slope of the line segment rises to the right or decreases to the right. , A bit indicating whether the line segment is close to a horizontal line or a vertical line, a bit indicating whether the pixel of interest is black or white, and a bit indicating whether the pixel of interest is white. Image phase correction for generating image phase correction data corresponding to image density correction data read from the memory block for each dot based on bit information indicating whether the position is above or below the line segment. With the provision of the data setting means, the total memory capacity of the memory block for storing correction data used for jaggy correction has been reduced. According to a second aspect of the present invention, the image phase correction data setting means in the image data processing apparatus according to the first aspect is configured such that the image phase correction data can be arbitrarily set in accordance with a pattern recognition result. It is characterized by having. According to a third aspect of the present invention, the image phase correction data setting means in the image data processing apparatus according to the first aspect is capable of setting the image phase correction data arbitrarily and identically regardless of the pattern recognition result. It is characterized by having been done. According to a fourth aspect of the present invention, there is provided an image data processing apparatus according to the first aspect, wherein the image phase correction data setting means can arbitrarily set the image phase correction data in accordance with a pattern recognition result. A circuit capable of arbitrarily and identically setting the image phase correction data regardless of a pattern recognition result,
It is characterized in that either one of the circuits is configured to be selectively usable.

【0006】[0006]

【発明の実施の形態】以下、この発明の実施例を図面に
基づいて具体的に説明する。図1は、この発明の画像デ
ータ処理装置を搭載したレーザプリンタの構成例を示す
ブロック図である。図示するようにレーザプリンタ2
は、コントローラ3、エンジンドライバ4、プリンタエ
ンジン5及び内部インタフェース(I/F)6からな
り、ホストコンピュータ1から転送されるプリントデー
タを受信してコントローラ3によりページ単位のビット
マップデータに展開し、レーザを駆動するためのドット
情報であるビデオデータに変換して内部インタフェース
6を介してエンジンドライバ4へ送り、プリンタエンジ
ン5をシーケンス制御して用紙に可視像を形成する。そ
して、内部インタフェース6内に、この発明の画像デー
タ処理装置であるドット補正部7を設け、コントローラ
3から送出されるビデオデータに対してドット補正を行
うことにより画質の向上を図るものである。コントロー
ラ3は、主制御部であるマイクロコンピュータ(以下
「MPU」という)31と、そのMPU31が必要とす
るプログラム、定数データ及び文字フォント等を格納し
たROM32と、一般的なデータやドットパターン等を
一時的に記憶するRAM33と、データの入出力を制御
するI/O34と、そのI/O34を介してMPU31
と接続される操作パネル35とから構成される。これら
の構成要素はデータバス、アドレスバス、コントロール
バス等を介して互いに接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration example of a laser printer equipped with the image data processing device of the present invention. Laser printer 2 as shown
Is composed of a controller 3, an engine driver 4, a printer engine 5, and an internal interface (I / F) 6, receives print data transferred from the host computer 1, and develops it into bitmap data in page units by the controller 3, The data is converted into video data, which is dot information for driving a laser, and sent to the engine driver 4 via the internal interface 6 to control the sequence of the printer engine 5 to form a visible image on paper. A dot correction unit 7 as an image data processing device according to the present invention is provided in the internal interface 6 to perform dot correction on video data sent from the controller 3 to improve image quality. The controller 3 includes a microcomputer (hereinafter, referred to as an “MPU”) 31 as a main control unit, a ROM 32 storing programs, constant data, character fonts, and the like required by the MPU 31, and general data and dot patterns. A RAM 33 for temporarily storing data, an I / O 34 for controlling data input / output, and an MPU 31 via the I / O 34
And an operation panel 35 connected thereto. These components are connected to each other via a data bus, an address bus, a control bus, and the like.

【0007】また、ホストコンピュータ1及びドット補
正部7を含む内部インタフェース6もI/O34を介し
てMPU31に接続される。エンジンドライバ4は、副
制御部であるマイクロコンピュータ(以下「CPU」と
いう)41と、そのCPU41が必要とするプログラ
ム、定数データ等を格納したROM42と、データを一
時的に記憶するRAM43と、データの入出力を制御す
るI/O44とから構成され、これらの構成要素をデー
タバス、アドレスバス、コントロールバス等を介して互
いに接続してなる。I/O44は、内部インタフェース
6と接続され、コントローラ3からのビデオデータや操
作パネル35上の各種スイッチの状態を入力したり、画
像クロック(WCLK)やペーパーエンド等のステータ
ス信号をコントローラ3へ出力したりする。また、この
I/O44はプリンタエンジン5を構成する書込ユニッ
ト26及びその他のシーケンス機器群27と、後述する
同期センサを含む各種センサ類28とも接続されてい
る。コントローラ3は、ホストコンピュータ1からプリ
ント命令等のコマンド及び文字データ、画像データ等の
プリントデータを受信し、それらを編集して文字コード
ならばROM32に記憶している文字フォントによって
画像書き込みに必要なドットパターンに変換し、それら
の文字及び画像(以下まとめて「画像」という。)のビ
ットマップデータをRAM33内のビデオRAM領域に
ページ単位で展開する。
The internal interface 6 including the host computer 1 and the dot correction unit 7 is also connected to the MPU 31 via the I / O 34. The engine driver 4 includes a microcomputer (hereinafter referred to as a “CPU”) 41 serving as a sub-control unit, a ROM 42 storing programs and constant data required by the CPU 41, a RAM 43 temporarily storing data, And an I / O 44 for controlling the input / output of the device. These components are connected to each other via a data bus, an address bus, a control bus and the like. The I / O 44 is connected to the internal interface 6 and inputs video data from the controller 3 and the state of various switches on the operation panel 35, and outputs status signals such as an image clock (WCLK) and a paper end to the controller 3. Or The I / O 44 is also connected to a writing unit 26 and other sequence device groups 27 that constitute the printer engine 5 and various sensors 28 including a synchronous sensor described later. The controller 3 receives commands such as print commands and print data such as character data and image data from the host computer 1, edits them, and if they are character codes, uses the character fonts stored in the ROM 32 to write images. The data is converted into a dot pattern, and the bitmap data of the characters and images (hereinafter collectively referred to as “images”) is developed in the video RAM area in the RAM 33 in page units.

【0008】そして、エンジンドライバ4からレディー
信号と共に画像クロックWCLKが入力されると、コン
トローラ3はRAM33内のビデオRAM領域に展開さ
れているビットマップデータ(ドットパターン)を、画
像クロックWCLKに同期したビデオデータとして、内
部インタフェース6を介してエンジンドライバ4に出力
する。そのビデオデータに対して内部インタフェース6
内のドット補正部7によって、後述するようにこの発明
に係るドット補正を行う。また、操作パネル35上に
は、図示しないスイッチや表示器が設けられており、オ
ペレータからの指示によりデータを制御したり、その情
報をエンジンドライバ4に伝えたり、プリンタの状況を
表示器に表示したりすることができるようになってい
る。エンジンドライバ4は、コントローラ3からの内部
I/Fを介してドット補正されて入力されるビデオデー
タにより、プリンタエンジン5の書込ユニット26及び
後述する帯電チャージャ、現像ユニット等のシーケンス
機器群27等を制御したり、画像書込に必要なビデオデ
ータを内部I/F6を介して入力して書込ユニット26
に出力すると共に、同期センサその他のセンサ類28か
らエンジン各部の状態を示す信号を入力して処理した
り、必要な情報エラー状況(例えばペーパーエンド等)
のステータス信号を内部I/F6を介してコントローラ
3へ出力する。
When the image clock WCLK is input together with the ready signal from the engine driver 4, the controller 3 synchronizes the bit map data (dot pattern) developed in the video RAM area in the RAM 33 with the image clock WCLK. The data is output to the engine driver 4 via the internal interface 6 as video data. Internal interface 6 for the video data
The dot correction section 7 performs dot correction according to the present invention as described later. On the operation panel 35, switches and a display (not shown) are provided to control data according to instructions from an operator, to transmit the information to the engine driver 4, and to display the status of the printer on the display. You can do it. The engine driver 4 uses the write data 26 of the printer engine 5 and a sequence device group 27 such as a charging charger and a developing unit, which will be described later, based on the video data input after being dot-corrected via the internal I / F from the controller 3. , And inputting video data required for image writing via the internal I / F 6 and
And a signal indicating the state of each part of the engine is input from the synchronous sensor or other sensors 28 for processing, and necessary information error conditions (for example, paper end)
Is output to the controller 3 via the internal I / F 6.

【0009】図2は、このレーザプリンタ2におけるプ
リンタエンジン5の機構を示す概略構成図である。この
レーザプリンタ2においては、上下2段の給紙カセット
10a、10bのいずれか、例えば上段の給紙カセット
10aの用紙スタック11aから給紙ローラ12によっ
て用紙11が給送され、その用紙11はレジストローラ
13によってタイミング調整されて、感光体ドラム15
の転写位置へ搬送される。メインモータ14により矢示
方向に回転駆動される感光体ドラム15は、帯電チャー
ジャ16によってその表面が帯電され、書込ユニット2
6からのPWM変調されたレーザビームLで走査されて
表面に静電潜像が形成される。この潜像は、現像ユニッ
ト17から供給されるトナーの付着により可視像化さ
れ、そのトナー像は、レジストローラ対13によって搬
送されてきた用紙11上に転写チャージャ18の作用こ
より転写され、転写された用紙は感光体ドラム15から
分離され、搬送ベルト19によって定着ユニット20に
送られ、その加圧ローラ20aによって定着ローラ20
bに圧接され、その圧力と定着ローラ20bの熱とによ
って定着される。定着ユニット20を通過した用紙は、
排紙ローラ21によってプリンタ本体の側面に設けられ
た排紙トレイ22へ排出される。一方、感光体ドラム1
5に残留しているトナーは、クリーニングユニット23
によって除去されて回収される。また、このレーザプリ
ンタ2内の上方にはそれぞれコントローラ3、エンジン
ドライバ4及び内部I/F6を構成する複数枚のプリン
ト回路基板24が搭載されている。
FIG. 2 is a schematic configuration diagram showing a mechanism of the printer engine 5 in the laser printer 2. In the laser printer 2, the paper 11 is fed by a paper feed roller 12 from one of the upper and lower paper cassettes 10a and 10b, for example, the paper stack 11a of the upper paper cassette 10a. The timing of the photosensitive drum 15 is adjusted by the rollers 13.
Is transferred to the transfer position. The surface of the photosensitive drum 15, which is driven to rotate in the direction indicated by the arrow by the main motor 14, is charged by the charging charger 16, and the writing unit 2
6 is scanned with the PWM-modulated laser beam L to form an electrostatic latent image on the surface. This latent image is visualized by the adhesion of toner supplied from the developing unit 17, and the toner image is transferred onto the sheet 11 conveyed by the pair of registration rollers 13 by the action of the transfer charger 18 and transferred. The fed sheet is separated from the photosensitive drum 15 and sent to the fixing unit 20 by the transport belt 19, and the fixing roller 20a is pressed by the pressing roller 20a.
b, and is fixed by the pressure and the heat of the fixing roller 20b. The paper that has passed through the fixing unit 20 is
The paper is discharged by a paper discharge roller 21 to a paper discharge tray 22 provided on a side surface of the printer body. On the other hand, the photosensitive drum 1
5 is removed from the cleaning unit 23.
Removed and recovered. A plurality of printed circuit boards 24 constituting the controller 3, the engine driver 4, and the internal I / F 6 are mounted above the laser printer 2, respectively.

【0010】図3は図1に示した書込ユニット26の構
成例を示す要部斜視図である。この書込ユニット26
は、LDユニット50と、第1シリンダレンズ51、第
1ミラー52、結像レンズ53と、ディスク型モータ5
4と、それにより矢示A方向に回転されるポリゴンミラ
ー55とからなる回転偏向器56と、第2ミラー57、
第2シリンダレンズ58及び第3ミラー60、シリンダ
レンズからなる集光レンズ61、受光素子からなる同期
センサ62とを備えている。LDユニット50は、内部
にLDと、このLDから出射される発散性ビームを平行
光ビームにするコリメータレンズとを一体に組み込んだ
ものである。第1シリンダレンズ51は、LDユニット
50から出射された平行光ビームを感光体ドラム15上
において副走査方向に整形させる機能を果たし、結像レ
ンズ53は第1ミラー52で反射された平行光を収束性
ビームに変換し、ポリゴンミラー55のミラー面55a
に入射させる。ポリゴンミラー55は、各ミラー面55
aを湾曲させて形成したRポリゴンミラーとして、従来
第2ミラー57との間に配置されていたfθレンズを使
用しないポストオブジェクト型(光ビーム収束光とした
後に偏向器を配置する型式)の回転偏光器56を構成し
ている。第2ミラー57は、回転偏光器56で反射され
て偏向されたビーム(走査ビーム)を感光体ドラム15
に向けて反射する。この第2ミラー57で反射された走
査ビームは第2シリンダレンズ58を経て感光体ドラム
15上の主走査線15aの線上に鋭いスポットとして結
像する。また、第3ミラー60は回転偏光器56で反射
された光ビームによる感光体ドラム15上の走査領域外
に配置され、入射された光ビームを同期センサ62側に
向けて反射する。第3ミラー60で反射され集光レンズ
61によって集光された光ビームは同期センサ62を構
成する例えばフォトダイオード等の受光素子により、走
査開始位置を一定に保つための同期信号に変換される。
FIG. 3 is a perspective view of an essential part showing an example of the configuration of the writing unit 26 shown in FIG. This writing unit 26
Are the LD unit 50, the first cylinder lens 51, the first mirror 52, the imaging lens 53, and the disk type motor 5
4, a rotary deflector 56 composed of a polygon mirror 55 rotated in the direction indicated by the arrow A, a second mirror 57,
A second cylinder lens 58 and a third mirror 60, a condenser lens 61 composed of a cylinder lens, and a synchronization sensor 62 composed of a light receiving element are provided. The LD unit 50 integrally incorporates an LD and a collimator lens that converts a divergent beam emitted from the LD into a parallel light beam. The first cylinder lens 51 functions to shape the parallel light beam emitted from the LD unit 50 in the sub-scanning direction on the photosensitive drum 15, and the imaging lens 53 converts the parallel light reflected by the first mirror 52. The light is converted into a convergent beam, and the mirror surface 55a of the polygon mirror 55 is
Incident on The polygon mirror 55 has a mirror surface 55
As an R polygon mirror formed by bending a, a post-object type (type in which a deflector is arranged after converging a light beam and not using an fθ lens) conventionally disposed between the second mirror 57 and the second mirror 57 is used. The polarizer 56 is constituted. The second mirror 57 applies a beam (scanning beam) reflected and deflected by the rotating polarizer 56 to the photosensitive drum 15.
Reflects toward. The scanning beam reflected by the second mirror 57 passes through the second cylinder lens 58 to form an image as a sharp spot on the main scanning line 15a on the photosensitive drum 15. The third mirror 60 is arranged outside the scanning area on the photosensitive drum 15 by the light beam reflected by the rotating polarizer 56, and reflects the incident light beam toward the synchronization sensor 62. The light beam reflected by the third mirror 60 and condensed by the condenser lens 61 is converted into a synchronization signal for keeping the scanning start position constant by a light receiving element such as a photodiode constituting the synchronization sensor 62.

【0011】図4は、図1におけるドット補正部7の概
略構成を示すブロック図であり、図5はその要部(FI
FOメモリ72とウインドウ73)の具体的構成例を示
す図である。図4に示すようにドット補正部7は、パラ
レル/シリアル・コンバータ(以下「P/Sコンバー
タ」という)71、FIFOメモリ72、ウインドウ7
3、パターン認識部74、メモリブロック75、ビデオ
データ出力部76及びこれらを同期制御するタイミング
制御部77とによって概ね構成されている。P/Sコン
バータ71は、図3に示したコントローラ3から転送さ
れるビデオデータがパラレル(8ビット)データの場
合、それをシリアル(1ビット)データに変換してFI
FOメモリ72へ送るために設けてあり、ドットの補正
に関して基本的には関与しない。コントローラ3から転
送されるビデオデータがシリアルデータの場合には、こ
のP/Sコンバータ71は不要である。FIFOメモリ
72は先入れ先出しのメモリ(First In First Out mem
ory )であり、図5に示すようにコントローラ3から送
られてきた複数ライン分(この実施の形態の例では6ラ
イン分)のビデオデータを格納するラインバッファ72
a〜72fがシリアルに接続されている。ウインドウ7
3は、図5に示すようにコントローラ3からP/Sコン
バータ71を介して送出されるシリアルのビデオデータ
1ライン分と、FIFOメモリ72の各ラインバッファ
72a〜72fから出力される6ライン分との計7ライ
ン分のデータに対して、各々11ビット分のシフトレジ
スタ73a〜73gがシリアルに接続されており、パタ
ーン検出用のウインドウ(サンプル窓:図6にその形状
例を示す)を構成している。
FIG. 4 is a block diagram showing a schematic configuration of the dot correction section 7 in FIG. 1, and FIG.
It is a figure showing the example of the concrete composition of FO memory 72 and window 73). As shown in FIG. 4, the dot correction unit 7 includes a parallel / serial converter (hereinafter, referred to as “P / S converter”) 71, a FIFO memory 72, and a window 7.
3, a pattern recognition unit 74, a memory block 75, a video data output unit 76, and a timing control unit 77 for controlling the synchronization of these components. When the video data transferred from the controller 3 shown in FIG. 3 is parallel (8 bits) data, the P / S converter 71 converts the data into serial (1 bit) data and
It is provided for sending to the FO memory 72 and does not basically participate in dot correction. When the video data transferred from the controller 3 is serial data, the P / S converter 71 is unnecessary. The FIFO memory 72 is a first-in first-out memory (First In First Out memory).
ory), and a line buffer 72 for storing video data for a plurality of lines (six lines in this embodiment) sent from the controller 3 as shown in FIG.
a to 72f are serially connected. Window 7
Reference numeral 3 denotes one line of serial video data transmitted from the controller 3 via the P / S converter 71 as shown in FIG. 5, and six lines output from each line buffer 72a to 72f of the FIFO memory 72. 11 bits of shift registers 73a to 73g are serially connected to a total of seven lines of data, and constitute a pattern detection window (sample window: an example of the shape is shown in FIG. 6). ing.

【0012】中央のシフトレジスタ73dの真中のビッ
ト(図5に×印で示している)がターゲットとなる注目
ドットの格納位置である。尚、このウインドウ73を構
成する各シフトレジスタ73a〜73gのうち、シフト
レジスタ73aと73gは7ビット、シフトレジスタ7
3bと73fは8ビットで足りる。したがって、図5に
破線で示す部分は無くてもよい。このFIFOメモリ7
2を構成するラインバッファ72a〜72f及びウイン
ドウ73を構成するシフトレジスタ73a〜73g内を
ビデオデータが順次1ビットずつシフトされることによ
って、注目ドットが順次変化し、その各注目ドットを中
心とするウインドウ73のビデオデータを連続的に抽出
することができる。パターン認識部74は、ウインドウ
73から抽出したドット情報をもとに、ターゲットとな
っているドット(注目ドット)及びその周囲の情報、特
に画像データの黒ドットと白ドットの境界の線分形状の
特徴を認識し、その認識結果を定められたフォーマット
のコード情報にして出力する。このコード情報がメモリ
ブロック75のアドレスコードとなる。
The middle bit (indicated by a cross in FIG. 5) of the central shift register 73d is the storage position of the target dot of interest. Note that among the shift registers 73a to 73g constituting the window 73, the shift registers 73a and 73g have 7 bits,
8b is sufficient for 3b and 73f. Therefore, the portion shown by the broken line in FIG. 5 may not be provided. This FIFO memory 7
2 by sequentially shifting the video data by one bit in the line buffers 72a to 72f constituting the window 2 and the shift registers 73a to 73g constituting the window 73. The video data in the window 73 can be continuously extracted. Based on the dot information extracted from the window 73, the pattern recognition unit 74 determines the target dot (dot of interest) and its surrounding information, particularly the shape of the line segment at the boundary between the black dot and the white dot in the image data. The feature is recognized, and the recognition result is output as code information in a predetermined format. This code information becomes the address code of the memory block 75.

【0013】図7はパターン認識部74の内部構成及び
ウインドウ73との関係を示すブロック図である。サン
プル窓であるウインドウ73は、中央の3×3ビットの
コア領域(Core)73Cと、上領域(Upper)
73Uと、下領域(Lower)73Dと、左領域(L
eft)73L及び右領域(Right)73Rとに区
分される。また、パターン認識部74はコア領域認識部
741、周辺領域認識部742、マルチプレクサ74
3、744、傾き(Gradient)計算部745、
位置(Position)計算部746、判別部747
及びゲート748によって構成されており、周辺領域認
識部742は更に、上領域認識部742U、右領域認識
部742R、下領域認識部742D及び左領域認識部7
42Lによって構成されている。なお、この実施の形態
における、マッチングのためのウインドウの領域分割と
その検出パターン及び使用領域、パターン認識部74を
構成する各ブロック741〜748からの各出力信号、
パターン認識部74における各ブロックの作用、及びド
ット補正方法については、従来の技術として挙げた特開
平5−207282号記載の画像データ処理装置と同様
であるので、ここでは説明を省略する。
FIG. 7 is a block diagram showing the internal structure of the pattern recognition unit 74 and the relationship with the window 73. A window 73, which is a sample window, includes a central 3 × 3 bit core area (Core) 73C and an upper area (Upper).
73U, a lower area (Lower) 73D, and a left area (L
(Eft) 73L and a right area (Right) 73R. The pattern recognition section 74 includes a core area recognition section 741, a peripheral area recognition section 742, and a multiplexer 74.
3, 744, a gradient calculation unit 745,
Position (Position) calculation unit 746, discrimination unit 747
And a gate 748. The peripheral area recognition section 742 further includes an upper area recognition section 742U, a right area recognition section 742R, a lower area recognition section 742D, and a left area recognition section 7.
42L. Note that, in this embodiment, the area division of the window for matching, the detection pattern and the used area, each output signal from each of the blocks 741 to 748 configuring the pattern recognition unit 74,
The operation of each block and the dot correction method in the pattern recognition unit 74 are the same as those of the image data processing apparatus described in Japanese Patent Application Laid-Open No. 5-207282 as a conventional technique, and thus description thereof will be omitted.

【0014】図8はパターン認識部74とメモリブロッ
ク75との関係を示すブロック図である。メモリブロッ
ク75はパターンメモリとして構成される。パターン認
識部74から出力されるコード情報は、注目画素を含む
線分の傾斜が右上がり右下がりのいずれの傾斜であるか
を示すSLOP信号(1ビット)を加えた合計13ビッ
ト(表1参照)であり、この13ビットのコード情報を
アドレスとして、メモリブロック75が予め記憶された
補正データ(10ビット)を読み出して、レーザ駆動用
のビデオデータを出力する。これが補正されたドットパ
ターンとなる。上記メモリブロック75からの補正デー
タ出力は、コントローラ3から送られてきたビデオデー
タの1ドット毎にその正規の幅すなわちレーザ発光時間
を複数に分割した値の整数倍(10分割の場合の最大値
は10倍)の情報としてパラレル出力される。
FIG. 8 is a block diagram showing the relationship between the pattern recognition section 74 and the memory block 75. The memory block 75 is configured as a pattern memory. The code information output from the pattern recognition unit 74 has a total of 13 bits (see Table 1) including a SLOP signal (1 bit) indicating whether the slope of the line segment including the target pixel is upward or downward. The memory block 75 reads out the correction data (10 bits) stored in advance using the 13-bit code information as an address, and outputs laser drive video data. This is the corrected dot pattern. The correction data output from the memory block 75 is an integral multiple of the regular width of each dot of the video data sent from the controller 3, that is, the value obtained by dividing the laser emission time into a plurality (the maximum value in the case of 10 divisions). Is output in parallel as 10 times information.

【0015】[0015]

【表1】 ビデオデータ出力部76は、メモリブロック75から出
力されたパラレル情報をシリアル化してプリンタエンジ
ン4へ送出し、その書込ユニット26に設けられた光源
であるLDユニット50のレーザダイオードをON/O
FFする信号源とする。ただし、前述の説明におけるL
Dユニット50のレーザダイオードのON/OFF制御
は2値データによる制御を想定したものであるが、多値
データによる制御を想定した場合には前述のビデオデー
タ出力部76によるメモリブロック75から出力された
パラレル情報をシリアル化してプリンタエンジン4へ送
出する必要は無くなり、前述のメモリブロック75から
のパラレル情報をそのままLDユニット50(この場合
は多値制御用LDユニットを示す)のレーザダイオード
のON/OFF及びパワー制御に関する多値画像データ
に対応させることにより、書込ユニット26による書き
込みを行う。この場合の多値画像データの内訳は、画像
濃度補正データが8ビット、画像移送補正データが2ビ
ットの合計10ビットとなる。
[Table 1] The video data output unit 76 serializes the parallel information output from the memory block 75 and sends the serialized information to the printer engine 4, and turns on / off the laser diode of the LD unit 50 as a light source provided in the writing unit 26.
A signal source for FF. However, L in the above description
The ON / OFF control of the laser diode of the D unit 50 is based on the control based on the binary data. However, when the control based on the multi-valued data is assumed, the output is output from the memory block 75 by the video data output unit 76 described above. It is no longer necessary to serialize the parallel information and send it to the printer engine 4, and the parallel information from the memory block 75 is directly used to turn on / off the laser diode of the LD unit 50 (in this case, a multi-value control LD unit). The writing by the writing unit 26 is performed by corresponding to the multi-valued image data related to the OFF and power control. In this case, the breakdown of the multi-valued image data is a total of 10 bits, that is, the image density correction data is 8 bits and the image transfer correction data is 2 bits.

【0016】以上の装置構成を前提として、以下に各請
求項に対応する構成及び動作を説明する。図9は請求項
1に対応する実施の形態を示すドット補正部7のブロッ
ク図であり、図4の構成に画像位相補正データ設定回路
78を付加してなる。図10はパターン認識部74とメ
モリブロック75と画像位相補正データ設定回路78と
の関係を示すブロック図である。画像位相補正データ設
定回路78は、パターン認識部74より注目ドットに対
して認識した線分形状の特徴を表す複数ビット(この例
では13ビット)のコード情報(表1参照)のうちの4
ビットの情報、すなわち、線分の傾斜が右上がり又は右
下がりいずれの傾斜であったかを示すSLOP信号、線
分が水平に近い線分か垂直に近い線分かを示すH/V信
号、注目画素が黒か白かを示すB/W信号、注目画素が
白の時にその注目画素の位置は線分に対して上側(右
側)なのか下側(左側)なのかを示すU/L信号の情報
に基づき、図11(a)〜(d)に例示する回路構成を
用いて、画像位相補正データ(S1、S0)を生成し、
ビデオデータ出力部76へ出力する。
Based on the above device configuration, the configuration and operation corresponding to each claim will be described below. FIG. 9 is a block diagram of the dot correction section 7 showing an embodiment corresponding to claim 1, which is obtained by adding an image phase correction data setting circuit 78 to the configuration of FIG. FIG. 10 is a block diagram showing the relationship among the pattern recognition unit 74, the memory block 75, and the image phase correction data setting circuit 78. The image phase correction data setting circuit 78 outputs 4 bits of a plurality of bits (13 bits in this example) of code information (13 bits in this example) representing the feature of the line segment shape recognized for the target dot by the pattern recognition unit 74.
Bit information, that is, a SLOP signal indicating whether the slope of the line segment is upward or downward, a H / V signal indicating whether the line segment is close to a horizontal line or a close vertical line, a pixel of interest B / W signal indicating whether the target pixel is black or white, and U / L signal information indicating whether the position of the target pixel is above (right side) or below (left side) the line segment when the target pixel is white. Based on the above, image phase correction data (S1, S0) is generated using the circuit configurations illustrated in FIGS. 11 (a) to 11 (d),
Output to the video data output unit 76.

【0017】図11に示す画像位相補正データ設定回路
78の動作説明の前に図13〜図28について説明す
る。図13〜図28は、前記SLOP信号、H/V信
号、B/W信号、U/L信号からなる4つの信号の組み
合わせ、すなわち全16通りのコード情報の組み合わせ
に対応した注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示すもの
である。各図には個々の注目画素に対して補正前と補正
後の状態が左右に対応させて図示されており、注目画素
に対し如何なる位相変換処理を施したものであるかは、
各図中の矢印「 」の下に略記している。各略記文の意
味は以下のとおりである。 “右位相ドットヘ削減”:補正前の注目画素が全黒画素
(1画素全体が黒の画素。以下同様。)であり、これを
右位相の中間調画素に変換する。 “左位相ドットヘ削減”:補正前の注目画素が全黒画素
であり、これを左位相の中間調画素に変換する。 “右位相ドットの付加”:補正前の注目画素が全白画素
であり、これを右位相の中間調画素に変換する。 “左位相ドットの付加”:補正前の注目画素が全白画素
であり、これを左位相の中間調画素に変換する。 上記のように、この実施の形態では、16通りのビット
マップパターンに、SLOP信号、H/V信号、B/W
信号、U/L信号の4種類の信号情報の組み合わせから
なる16種類のコード情報を対応させ、各コード情報毎
に予め定めた位相変換処理を注目画素に施すことで画質
の向上を図っている。
Before describing the operation of the image phase correction data setting circuit 78 shown in FIG. 11, FIGS. 13 to 28 will be described. FIGS. 13 to 28 show correction including a target pixel corresponding to a combination of four signals including the SLOP signal, the H / V signal, the B / W signal, and the U / L signal, that is, all 16 combinations of code information. FIG. 9 shows a bitmap pattern of the previous binary image data and an example of phase conversion of each pixel of interest after jaggy correction for each bitmap pattern. In each figure, the state before correction and the state after correction are shown for each target pixel in a left and right manner, and what kind of phase conversion processing has been performed on the target pixel is as follows.
It is abbreviated below the arrow "" in each figure. The meaning of each abbreviation is as follows. “Reduced to right phase dot”: The pixel of interest before correction is an all black pixel (one pixel is entirely black; the same applies hereinafter), which is converted to a right phase halftone pixel. “Reduced to left phase dot”: The pixel of interest before correction is an all black pixel, which is converted into a left-phase halftone pixel. “Addition of right phase dot”: The target pixel before correction is an all white pixel, which is converted into a right phase halftone pixel. “Addition of left phase dot”: The pixel of interest before correction is an all white pixel, which is converted into a halftone pixel of the left phase. As described above, in this embodiment, the SLOP signal, the H / V signal, the B / W
The image quality is improved by associating 16 types of code information, which is a combination of four types of signal information of a signal and a U / L signal, and performing a predetermined phase conversion process on the target pixel for each code information. .

【0018】図11(a)に示す画像位相補正データ設
定回路78は、16種類の4ビットのコード情報[SLO
P,H/V,B/W,U/L]を入力とし、その入力コード情報をデ
コードし、4種類の2ビットの出力画像位相補正データ
[S1,S0 ]として出力する。したがって、下記の表2に
記すように、従来技術の画像補正に必要なメモリ容量に
比べて、メモリ容量を低減することが可能となる。すな
わち、従来技術においては、図8に示すように、13ビ
ットのコード情報に対応した画像濃度補正データ(8ビ
ット)と画像位相補正データ(2ビット)の合計10ビ
ットのデータが画像補正データとしてメモリブロック7
5に格納されており、表2に示すように81920ビッ
ト分のメモリ容量が必要であったが、図11(a)の構
成によれば、メモリ容量を65536ビットに低減する
ことが可能である。以上が請求項1に対応する実施の形
態の例である。図11(b)は請求項2に対応する実施
の形態を示す画像位相補正データ設定回路のブロック図
である。図11(a)の回路ではSLOP信号、H/V
信号、B/W信号、U/L信号の4種類の信号情報の組
み合わせからなる16種類の入力コード情報に対し、ハ
ード的に固定された所定の動作を行うデコード回路を用
いて、入力コード情報に対応して予め定めた2ビットの
出力画像位相補正データの出力を行っているのに対し、
図11(b)では、上記4種類の信号情報の組み合わせ
に対して、各々個別に2ビットの出力画像位相補正デー
タを設定可能としている。ここでは16アドレス分のデ
ータの書き換えが可能なRAMを用いた構成例を示して
いるが、1アドレスに対して2ビット分のデータを格納
可能なレジスタを16個用いて構成することも可能であ
る。図11(b)の構成により、図13〜図28に示し
た画像補正による注目画素の位相変換とは異なる変換
が、全ての4種類の信号情報の組み合わせに対して可能
となり、画像補正データ作成時の画像設計者のデータ選
択の自由度を向上することが可能となる。また、画像補
正に必要なメモリ容量については、表2に記すように、
図11(a)の構成と比べて画像位相補正データの選択
の自由度が向上した分、メモリ容量は多少多くなるが
(全体で32ビットなのでわずかに多いだけであ
る。)、従来技術の図8のメモリ容量と比べると、図1
1(a)と同様にメモリ容量を低減できる。以上が請求
項2に対応する実施の形態の例である。
The image phase correction data setting circuit 78 shown in FIG. 11 (a) has 16 types of 4-bit code information [SLO
P, H / V, B / W, U / L], decodes the input code information, and outputs it as four types of 2-bit output image phase correction data [S1, S0]. Therefore, as shown in Table 2 below, it is possible to reduce the memory capacity as compared with the memory capacity required for image correction in the related art. That is, in the prior art, as shown in FIG. 8, a total of 10-bit data of image density correction data (8 bits) and image phase correction data (2 bits) corresponding to 13-bit code information is used as image correction data. Memory block 7
5 and required a memory capacity of 81920 bits as shown in Table 2, but according to the configuration of FIG. 11A, the memory capacity can be reduced to 65536 bits. . The above is an example of the embodiment corresponding to claim 1. FIG. 11B is a block diagram of an image phase correction data setting circuit according to the second embodiment. In the circuit of FIG. 11A, the SLOP signal, H / V
The input code information for 16 types of input code information, which is a combination of four types of signal information of a signal, a B / W signal, and a U / L signal, is provided using a decoding circuit that performs a predetermined operation fixed in hardware. While the output of the predetermined 2-bit output image phase correction data corresponding to
In FIG. 11B, 2-bit output image phase correction data can be individually set for each of the combinations of the above four types of signal information. Here, a configuration example using a RAM capable of rewriting data for 16 addresses is shown, but it is also possible to use 16 registers capable of storing 2-bit data for one address. is there. With the configuration shown in FIG. 11B, a conversion different from the phase conversion of the target pixel by the image correction shown in FIGS. 13 to 28 can be performed for all combinations of four types of signal information. It is possible to improve the degree of freedom of data selection by the image designer at the time. As shown in Table 2, the memory capacity required for image correction is as follows.
As compared with the configuration of FIG. 11A, the degree of freedom in selecting the image phase correction data is improved, so that the memory capacity is slightly increased (the total is only 32 bits, which is slightly larger). 8 compared to the memory capacity of FIG.
As in 1 (a), the memory capacity can be reduced. The above is an example of the embodiment corresponding to claim 2.

【0019】図11(c)は請求項3に対応する実施の
形態を示す画像位相補正データ設定回路のブロック図で
ある。図11(b)では全16通りの4種類の信号情報
の組み合わせに対して、各々個別に2ビットの出力画像
位相補正データを設定可能とする構成であったのに対
し、図11(c)は全16通りの4種類の信号情報の組
み合わせには依存せず、全てのパターン認識結果に対し
て同一の2ビットの出力画像位相補正データを設定可能
とする構成例を示したものである。ここでは、如何なる
場合も同一の2ビットの出力画像位相補正データが出力
されるように、2ビット分のデータを格納可能なレジス
タで構成した場合を例示しているが、1アドレスで2ビ
ット分のデータの書き換えが可能なRAMで構成するこ
とも可能である。図11(c)の構成により、図13〜
図28に示した全ての2値ビットマップパターンに対し
て同一の画像位相補正データヘの変換が行われることと
なり、前記4種類の信号情報の入力の各組み合わせには
全く依存しない動作が実現できる。このことにより、ジ
ャギー補正結果として画像位相補正データを用いない、
画像の1画素に対するパルス幅制御のみを行う2値PW
M画像データによるジャギー補正時に対応した画像形成
装置のシステムの制御を行う場合に、その補正データ設
定や動作切替制御上、不要となってしまうデータの処理
動作が容易に制御可能となり、様々な仕様の装置への本
画像データ処理装置の搭載に際し、汎用性の向上を可能
とすることになる。以上が請求項3に対応する実施の形
態の例である。図11(d)は請求項4に対応する実施
の形態を示す画像位相補正データ設定回路のブロック
図、図12は請求項4に対応する実施の形態を示すドッ
ト補正部7のブロック図である。図11(d)に示すよ
うに、この実施の形態の画像位相補正データ設定回路7
8は、図11(b)の回路と図11(c)の回路とを備
え、位相情報(データ)切替信号により、何れか一方の
回路を選択的に使用可能な構成になっている。この例で
は、位相情報切替信号が、High(1)の時は図11
(b)の回路が選択され、Low(0)の時は図11
(c)の回路が選択されるようになっている。
FIG. 11C is a block diagram of an image phase correction data setting circuit according to a third embodiment. In FIG. 11B, two-bit output image phase correction data can be individually set for each of 16 combinations of four types of signal information. Shows a configuration example in which the same 2-bit output image phase correction data can be set for all pattern recognition results without depending on a combination of all 16 types of signal information. Here, an example is shown in which a register capable of storing 2-bit data is used so that the same 2-bit output image phase correction data is output in any case. It is also possible to configure with a rewritable RAM. With the configuration of FIG.
The conversion to the same image phase correction data is performed for all the binary bitmap patterns shown in FIG. 28, and an operation that does not depend at all on each combination of the four types of signal information input can be realized. As a result, the image phase correction data is not used as the jaggy correction result,
Binary PW that performs only pulse width control for one pixel of an image
When controlling a system of an image forming apparatus corresponding to a jaggy correction using M image data, it becomes possible to easily control data processing operations which are unnecessary in setting correction data and controlling operation switching, and various specifications. When the present image data processing device is mounted on the above device, the versatility can be improved. The above is an example of the embodiment corresponding to claim 3. FIG. 11D is a block diagram of an image phase correction data setting circuit according to the fourth embodiment, and FIG. 12 is a block diagram of the dot correction unit 7 according to the fourth embodiment. . As shown in FIG. 11D, the image phase correction data setting circuit 7 of this embodiment
8 includes the circuit of FIG. 11 (b) and the circuit of FIG. 11 (c), and has a configuration in which any one of the circuits can be selectively used by a phase information (data) switching signal. In this example, when the phase information switching signal is High (1), FIG.
When the circuit (b) is selected and Low (0), the circuit shown in FIG.
The circuit (c) is selected.

【0020】ここで、本発明に係る画像データ処理装置
の搭載されている電子写真方式の画像形成装置の感光体
上に静電潜像を書き込む光源として、LDが用いられ、
複数の画像階調を得るために、LDの発光を複数段階に
制御できるように、LDの駆動データとして多値データ
もしくは2値PWMデータによるLD駆動制御が選択可
能なシステム構成がとられる場合がある。例えば、スキ
ャナからの読み取り画像データは、多値画像データとし
て読み取られ、多値データのままのLD駆動制御データ
として扱われる場合と、一旦メモリ上に2値化された後
に格納され、プリントデータとして読み出された後に、
画像データ処理装置によりジャギー補正処理を施され
て、2値データから多値データヘの変換が行われてLD
駆動制御データとして扱われる場合とがあるが、これら
2つのモードでは、画像形成装置のシステムにおけるL
D駆動制御データが多値画像データとして転送される。
また、プリンタコントローラからの2値画像データにつ
いては、プリンタコントローラ上に画像データ処理装置
が搭載され、該画像データ処理装置によりジャギー補正
処理が施されて、2値PWMデータとしてLD駆動制御
データが転送されるシステム構成をとる場合がある。こ
のような場合、画像データ処理装置によって生成される
画像位相補正データは、多値データの転送方式の場合に
は用いられ、2値PWMデータの転送方式の場合には用
いられないことになる。
Here, an LD is used as a light source for writing an electrostatic latent image on a photosensitive member of an electrophotographic image forming apparatus equipped with the image data processing apparatus according to the present invention,
In order to obtain a plurality of image gradations, a system configuration may be adopted in which LD drive control using multi-value data or binary PWM data can be selected as LD drive data so that light emission of the LD can be controlled in a plurality of stages. is there. For example, image data read from a scanner is read as multi-valued image data and is treated as LD drive control data as it is, or stored once after being binarized on a memory and printed as print data. After being read,
The image data processing device performs jaggy correction processing, converts binary data to multi-valued data, and performs LD conversion.
In some cases, the data may be treated as drive control data. In these two modes, L in the system of the image forming apparatus is used.
The D drive control data is transferred as multi-valued image data.
Further, with respect to the binary image data from the printer controller, an image data processing device is mounted on the printer controller, the image data processing device performs jaggy correction processing, and LD drive control data is transferred as binary PWM data. The system configuration may be as follows. In such a case, the image phase correction data generated by the image data processing device is used in the case of the multivalued data transfer method, and is not used in the case of the binary PWM data transfer method.

【0021】したがって、図11(d)に示すように、
図11(b)の回路と図11(c)の回路とを備え、一
方の回路を位相情報切替信号により選択的に使用可能な
構成とすれば、上記いずれの転送方式の場合でも、位相
情報切替信号の状態を切り替えることにより、画像位相
補正データの出力状態の制御が可能となる。すなわ
ち、、多値データの転送方式の場合には、図11(b)
の回路を選択して、パターン認識結果に対応した画像位
相補正データを出力し、2値PWMデータ転送方式の場
合には、図11(c)の回路を選択して、画像位相補正
データの出力を固定状態、例えば[S1,S0 ]=[0 ,0
]とするのである。以上により、ビットマップ状に展
開された2値画像データがジャギー補正され、結果とし
て得られる画像補正データが、画像濃度データと画像位
相データより構成される多値画像データに変換される場
合、すなわちLD駆動をLDの発光パワーと発光時間の
両方で制御する場合と、画像の1画素に対するパルス幅
制御のみを行う2値PWM画像データに変換される場
合、すなわちLDの発光時間のみで制御する場合、のい
ずれの場合にも画像データ処理装置が画像形成装置の様
々なシステム制御に対応して動作可能となり、画像デー
タ処理動作の組み合わせに関わらず、容易に様々な機種
で制御可能となる。
Therefore, as shown in FIG.
If the circuit shown in FIG. 11 (b) and the circuit shown in FIG. 11 (c) are provided and one of the circuits can be selectively used by the phase information switching signal, the phase information can be obtained in any of the above transfer methods. By switching the state of the switching signal, the output state of the image phase correction data can be controlled. That is, in the case of the multivalued data transfer method, FIG.
And outputs the image phase correction data corresponding to the pattern recognition result. In the case of the binary PWM data transfer method, the circuit in FIG. 11C is selected to output the image phase correction data. In a fixed state, for example, [S1, S0] = [0,0
]. As described above, the binary image data developed in a bitmap shape is subjected to jaggy correction, and the resulting image correction data is converted into multi-valued image data composed of image density data and image phase data. The case where the LD drive is controlled by both the light emission power and the light emission time of the LD, and the case where it is converted into binary PWM image data in which only the pulse width control for one pixel of the image is performed, ie, the case where the control is performed only by the light emission time of the LD In either case, the image data processing apparatus can operate in response to various system controls of the image forming apparatus, and can be easily controlled by various models regardless of the combination of image data processing operations.

【0022】[0022]

【表2】 以上が請求項4に対応する実施の形態である。[Table 2] The above is the embodiment corresponding to claim 4.

【0023】上記において、タイミング制御部77は、
エンジンドライバ4から1ページ分の書き込み期間を規
定するFGATE信号、1ライン分の書き込み期間を規
定するLGATE信号、各ラインの書き込み開始及び終
了タイミングを示すLSYNC信号、1ドット毎の読み
出し及び書き込み周期を取る画像クロックWCLK及び
RESET信号を入力し、上述の各部ブロック71〜7
6に対してその動作の同期を取るために必要なクロック
信号等を発生する。なお、パターンメモリ75の補正デ
ータはコントローラ3のMPU31あるいはエンジンド
ライバ4のCPU41によりROM32又はROM42
から選択的にロードされたり、ホストコンピュータ1か
らダウンロードしたりすることも可能であり、こうする
ことにより画像データの被補正パターンに対する補正デ
ータを容易に変更することが可能となる。また、上記の
実施の形態では、レーザプリンタ2のコントローラ3と
エンジンドライバ4とを結ぶ内部インタフェース5内に
この発明による画像データ処理装置であるドット補正部
7を設けた場合を例にとり説明したが、このドット補正
部7をコントローラ3側あるいはエンジンドライバ4側
に設けるようにしてもよい。更に、この発明はレーザプ
リンタに限るものではなく、LEDプリンタその他の各
種光プリンタ、デジタル複写機、普通紙ファクシミリ
等、ビットマップ状に展開して画像を形成する各種画像
形成装置並びにその形成した画像を表示する画像表示装
置にも同様に適用することができる。
In the above, the timing control unit 77
An FGATE signal defining a writing period for one page, an LGATE signal defining a writing period for one line, an LSYNC signal indicating a writing start and end timing of each line, and a reading and writing period for each dot are sent from the engine driver 4. Inputting the image clock WCLK and the RESET signal to be taken,
6 generates a clock signal and the like necessary for synchronizing its operation. The correction data in the pattern memory 75 is stored in the ROM 32 or the ROM 42 by the MPU 31 of the controller 3 or the CPU 41 of the engine driver 4.
From the host computer 1 or download from the host computer 1, thereby making it possible to easily change the correction data of the image data for the pattern to be corrected. Further, in the above-described embodiment, the case where the dot correction unit 7 as the image data processing device according to the present invention is provided in the internal interface 5 connecting the controller 3 of the laser printer 2 and the engine driver 4 has been described as an example. Alternatively, the dot correction unit 7 may be provided on the controller 3 side or the engine driver 4 side. Further, the present invention is not limited to a laser printer, but various image forming apparatuses for forming an image by developing in a bit map form, such as an LED printer and other various optical printers, a digital copying machine, a plain paper facsimile, and the formed image. Can be similarly applied to an image display device that displays.

【0024】[0024]

【発明の効果】以上説明したように、本発明は以下のよ
うな優れた効果を奏する。請求項1記載の発明によれ
ば、ビットマップ状に展開された画像データの対象とす
るドットを中心として所定領域の各ドットのデータを抽
出し、抽出した画像データによって該画像データの黒ド
ット領域の白ドット領域との境界部分の線分形状を認識
して、前記対象とするドットに対して認識した線分形状
の特徴を表す複数ビットのコード情報を生成し、少なく
とも前記コード情報の一部を利用して補正が必要なドッ
トか否かを判別し、補正が必要と判別されたドットに対
して生成されたコード情報をアドレスとして予め記憶さ
れている補正データをメモリブロックから読み出して出
力するようになした画像データ処理装置において、前記
線分形状の特徴を表す複数ビットのコード情報のうち、
線分の傾斜が右上がり又は右下がりいずれの傾斜であっ
たかを示すビット、線分が水平に近い線分か垂直に近い
線分かを示すビット、注目画素が黒か白かを示すビッ
ト、及び注目画素が白のときにその注目画素の位置は線
分に対して上側なのか下側なのかを示すビットの情報に
基づき、各ドットに対して前記メモリブロックより読み
出される画像濃度補正データに対応する画像位相補正デ
ータを生成する画像位相補正データ設定手段を備え、各
ドットに対してメモリブロックより読み出される画像濃
度補正データに対応する画像位相補正データを、メモリ
ブロックには格納せずに画像位相補正データ設定手段に
よりその都度生成するようにしたので、ジャギー補正に
用いられる補正データを格納するメモリブロックのトー
タルメモリ容量を低減することができる。また、請求項
2記載の発明によれば、請求項1の効果に加え、前記画
像位相補正データ設定手段により生成する画像位相補正
データを、ビットマップ状に展開された画像データの黒
ドット領域の白ドット領域との境界部分の線分形状の認
識結果に対応して任意に設定可能としたので、画像補正
データ作成時の設計者のデータ選択の自由度を向上でき
る。
As described above, the present invention has the following excellent effects. According to the first aspect of the present invention, data of each dot in a predetermined area is extracted centering on a target dot of the image data developed in the bitmap shape, and a black dot area of the image data is extracted by the extracted image data. Recognize the line segment shape of the boundary portion with the white dot region of the above, and generate a plurality of bits of code information representing characteristics of the line segment shape recognized for the target dot, at least a part of the code information Is used to determine whether or not the dot requires correction, and the pre-stored correction data is read out from the memory block and output with the code information generated for the dot determined to need correction as an address. In the image data processing device configured as described above, among code information of a plurality of bits representing characteristics of the line segment shape,
A bit indicating whether the slope of the line segment was upward or downward, a bit indicating whether the line segment is close to horizontal or a vertical line, a bit indicating whether the pixel of interest is black or white, and When the pixel of interest is white, the position of the pixel of interest corresponds to the image density correction data read from the memory block for each dot based on bit information indicating whether the position of the pixel of interest is above or below the line segment. Image phase correction data setting means for generating image phase correction data to be processed. The image phase correction data corresponding to the image density correction data read from the memory block for each dot is stored in the memory block without storing the image phase correction data. Since the correction data is generated each time by the correction data setting means, the total memory capacity of the memory block for storing the correction data used for the jaggy correction can be reduced. It can be. According to the second aspect of the present invention, in addition to the effect of the first aspect, the image phase correction data generated by the image phase correction data setting means is converted into a black dot area of the image data expanded in a bitmap shape. Since it can be set arbitrarily according to the recognition result of the line segment shape at the boundary portion with the white dot area, the degree of freedom of data selection by the designer when creating image correction data can be improved.

【0025】また、請求項3記載の発明によれば、請求
項1の効果に加え、前記画像位相補正データ設定手段に
より生成する画像位相補正データを、ビットマップ状に
展開された画像データの黒ドット領域の白ドット領域と
の境界部分の線分形状の認識結果に無関係に、任意に且
つ同一に設定可能としたので、ジャギー補正結果として
画像位相補正データを用いない画像の1画素に対するパ
ルス幅制御のみを行う2値PWM画像データによるジャ
ギー補正時に対応した画像形成装置のシステムの制御仕
様の容易化を図ることが可能となる。また、請求項4記
載の発明によれば、請求項1の効果に加え、ビットマッ
プ状に展開された2値画像データがジャギー補正され、
結果として得られる画像補正データが、画像濃度データ
と画像位相データとにより構成される多値画像データに
変換される場合、もしくは画像の1画素に対するパルス
幅制御のみを行う2値PWM画像データに変換される場
合のいずれの場合にも画像形成装置のシステム制御が容
易となるので、画像データ処理動作の組み合わせに関わ
らず、さまざまな機種の画像形成装置への搭載が可能と
なる。
According to the third aspect of the present invention, in addition to the effect of the first aspect, the image phase correction data generated by the image phase correction data setting means is converted into a black color of the image data expanded in a bit map form. Regardless of the recognition result of the line segment shape at the boundary between the dot region and the white dot region, it can be set arbitrarily and identically, so that the pulse width for one pixel of an image that does not use the image phase correction data as the jaggy correction result This makes it possible to simplify the control specifications of the system of the image forming apparatus corresponding to the time of jaggy correction using the binary PWM image data that performs only control. According to the fourth aspect of the invention, in addition to the effect of the first aspect, the binary image data developed in a bitmap form is subjected to jaggy correction,
The resulting image correction data is converted to multi-valued image data composed of image density data and image phase data, or converted to binary PWM image data that performs only pulse width control on one pixel of the image. In either case, the system control of the image forming apparatus is facilitated, so that it can be mounted on various types of image forming apparatuses regardless of the combination of image data processing operations.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画像データ処理装置を搭載したレーザ
プリンタの構成例を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of a laser printer equipped with an image data processing device of the present invention.

【図2】図1中に示すレーザプリンタに搭載されたプリ
ンタエンジンの機構を示す概略構成図である。
FIG. 2 is a schematic configuration diagram showing a mechanism of a printer engine mounted on the laser printer shown in FIG.

【図3】図1中に示す書込ユニットの構成例を示す要部
斜視図である。
FIG. 3 is a perspective view of an essential part showing a configuration example of a writing unit shown in FIG. 1;

【図4】図1中に示すドット補正部の概略構成を示すブ
ロック図である。
FIG. 4 is a block diagram illustrating a schematic configuration of a dot correction unit illustrated in FIG. 1;

【図5】図4に示すドット補正部の要部の具体的構成例
を示す図である。
5 is a diagram illustrating a specific configuration example of a main part of a dot correction unit illustrated in FIG. 4;

【図6】図5に示すウインドウの形状例を示す説明図で
ある。
FIG. 6 is an explanatory diagram showing an example of the shape of the window shown in FIG. 5;

【図7】図5におけるパターン認識部の内部構成及びウ
インドウとの関係を示すブロック図である。
FIG. 7 is a block diagram showing an internal configuration of a pattern recognition unit and a relationship with a window in FIG. 5;

【図8】パターン認識部とメモリブロックとの関係を示
すブロック図である。
FIG. 8 is a block diagram illustrating a relationship between a pattern recognition unit and a memory block.

【図9】本発明の実施の形態を示す画像データ処理装置
としてのドット補正部のブロック図である。
FIG. 9 is a block diagram of a dot correction unit as an image data processing device according to an embodiment of the present invention.

【図10】パターン認識部とメモリブロックと画像位相
補正データ設定回路との関係を示すブロック図である。
FIG. 10 is a block diagram illustrating a relationship among a pattern recognition unit, a memory block, and an image phase correction data setting circuit.

【図11】(a)〜(d)は画像位相補正データ設定回
路の構成例を示すブロック図である。
FIGS. 11A to 11D are block diagrams illustrating configuration examples of an image phase correction data setting circuit.

【図12】本発明の別の実施の形態を示す画像データ処
理装置としてのドット補正部のブロック図である。
FIG. 12 is a block diagram of a dot correction unit as an image data processing device according to another embodiment of the present invention.

【図13】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 13 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図14】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 14 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図15】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 15 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図16】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 16 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図17】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 17 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図18】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 18 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図19】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 19 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図20】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 20 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図21】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 21 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.

【図22】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 22 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.

【図23】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 23 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.

【図24】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 24 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.

【図25】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 25 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図26】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 26 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図27】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 27 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel and an example of phase conversion of each target pixel after jaggy correction for each bitmap pattern.

【図28】注目画素を含む補正前の2値画像データのビ
ットマップパターンと、各ビットマップパターンに対す
るジャギー補正後の各注目画素の位相変換例を示す図で
ある。
FIG. 28 is a diagram illustrating a bitmap pattern of binary image data before correction including a target pixel, and a phase conversion example of each target pixel after jaggy correction for each bitmap pattern.

【符号の説明】[Explanation of symbols]

7 ドット補正部(画像データ処理装置)、72 FI
FOメモリ、72a〜72f ラインバッファ、73
ウインドウ、73a〜73g シフトレジスタ、74
パターン認識部(パターン認識手段、判別手段)、75
メモリブロック、76 ビデオデータ出力部、77
タイミング制御部、78 画像位相補正データ設定回路
(画像位相補正データ設定手段)。
7 dot correction unit (image data processing device), 72 FI
FO memory, 72a to 72f line buffer, 73
Window, 73a to 73g shift register, 74
Pattern recognition unit (pattern recognition means, determination means), 75
Memory block, 76 video data output unit, 77
Timing control unit, 78 Image phase correction data setting circuit (image phase correction data setting means).

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ビットマップ状に展開された画像データ
の対象とするドットを中心として所定領域の各ドットの
データを抽出するためのウインドウと、 該ウインドウを通して抽出される画像データによって該
画像データの黒ドット領域の白ドット領域との境界部分
の線分形状を認識して、前記対象とするドットに対して
認識した線分形状の特徴を表す複数ビットのコード情報
を生成するパターン認識手段と、 少なくとも前記コード情報の一部を利用して補正が必要
なドットか否かを判別する判別手段と、 該判別手段によって補正が必要と判別されたドットに対
して前記パターン認識手段によって生成されたコード情
報をアドレスとして予め記憶されている補正データを読
み出して出力するメモリブロックとを備えた画像データ
処理装置において、 前記パターン認識手段により生成された線分形状の特徴
を表す複数ビットのコード情報のうち、線分の傾斜が右
上がり又は右下がりいずれの傾斜であったかを示すビッ
ト、線分が水平に近い線分か垂直に近い線分かを示すビ
ット、注目画素が黒か白かを示すビット、及び注目画素
が白のときにその注目画素の位置は線分に対して上側な
のか下側なのかを示すビットの情報に基づき、各ドット
に対して前記メモリブロックより読み出される画像濃度
補正データに対応する画像位相補正データを生成する画
像位相補正データ設定手段を備えたことを特徴とする画
像データ処理装置。
1. A window for extracting data of each dot in a predetermined area centering on a target dot of image data developed in a bitmap shape, and a window for extracting the image data based on the image data extracted through the window. Pattern recognition means for recognizing a line segment shape at a boundary portion between a black dot region and a white dot region and generating a plurality of bits of code information representing characteristics of the line segment shape recognized for the target dot; Discriminating means for discriminating whether or not the dot needs correction using at least a part of the code information; and a code generated by the pattern recognizing means for the dot determined to need correction by the discriminating means. A memory block for reading out and outputting correction data stored in advance using information as an address. A plurality of bits of code information representing the characteristics of the line segment shape generated by the pattern recognition means, a bit indicating whether the line segment is inclined upward or downward, and the line segment is nearly horizontal. A bit indicating whether the line segment is a line segment close to a vertical line, a bit indicating whether the pixel of interest is black or white, and whether the position of the pixel of interest is above or below the line segment when the pixel of interest is white Image data processing means for generating image phase correction data corresponding to image density correction data read from the memory block for each dot based on bit information indicating apparatus.
【請求項2】 前記画像位相補正データ設定手段は、前
記画像位相補正データをパターン認識結果に対応して任
意に設定可能であることを特徴とする請求項1記載の画
橡データ処理装置。
2. An image data processing apparatus according to claim 1, wherein said image phase correction data setting means can arbitrarily set said image phase correction data in accordance with a pattern recognition result.
【請求項3】 前記画像位相補正データ設定手段は、前
記画像位相補正データをパターン認識結果によらず任意
に且つ同一に設定可能であることを特徴とする請求項1
記載の画橡データ処理装置。
3. The image phase correction data setting means can arbitrarily and uniformly set the image phase correction data regardless of a pattern recognition result.
An image data processing device as described.
【請求項4】 前記画像位相補正データ設定手段は、前
記画像位相補正データをパターン認識結果に対応して任
意に設定可能な回路と、前記画像位相補正データをパタ
ーン認識結果によらず任意に且つ同一に設定可能な回路
とを備え、どちらか一方の回路を選択的に使用可能であ
ることを特徴とする請求項1記載の画橡データ処理装
置。
4. The image phase correction data setting means includes a circuit that can arbitrarily set the image phase correction data in accordance with a pattern recognition result, and a circuit that arbitrarily sets the image phase correction data regardless of the pattern recognition result. 2. The image data processing apparatus according to claim 1, further comprising a circuit that can be set to be the same, and either one of the circuits can be selectively used.
JP25330098A 1998-08-24 1998-08-24 Image data processing device Expired - Fee Related JP3726942B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25330098A JP3726942B2 (en) 1998-08-24 1998-08-24 Image data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25330098A JP3726942B2 (en) 1998-08-24 1998-08-24 Image data processing device

Publications (2)

Publication Number Publication Date
JP2000069283A true JP2000069283A (en) 2000-03-03
JP3726942B2 JP3726942B2 (en) 2005-12-14

Family

ID=17249381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25330098A Expired - Fee Related JP3726942B2 (en) 1998-08-24 1998-08-24 Image data processing device

Country Status (1)

Country Link
JP (1) JP3726942B2 (en)

Also Published As

Publication number Publication date
JP3726942B2 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
JP3375158B2 (en) Image data processing method and apparatus
JP3471426B2 (en) Image data processing device
JP3856361B2 (en) Image data processing method and apparatus
JP4027508B2 (en) Image data processing device
JP3990086B2 (en) Image data processing device
JP3726942B2 (en) Image data processing device
JP4127675B2 (en) Image processing device
JP3853975B2 (en) Image data processing device
US6262813B1 (en) Apparatus and method for image data processing apparatus capable of correcting dots of bit-mapped image data with a relatively smaller-sized memory
JPH10257327A (en) Image data processor
JP2002158877A (en) Image data processing method and image data processor
JP3795693B2 (en) Image data processing device
JP3552263B2 (en) Image data processing device
JPH10257326A (en) Image data processor
JP3853970B2 (en) Image data processing device
JPH09219790A (en) Image data processor
JP3384588B2 (en) Image data processing device
JP3530284B2 (en) Image data processing device
JP3509353B2 (en) Image data processing device
JPH09168086A (en) Image data processing unit
JP4004312B2 (en) Image data processing device
JP4004303B2 (en) Image data processing device
JPH1032717A (en) Image data processor
JP2002057885A (en) Image processor and image processing method
JP2005269091A (en) Image data processor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees