JPH06152574A - 時分割多重通信システム用装置 - Google Patents
時分割多重通信システム用装置Info
- Publication number
- JPH06152574A JPH06152574A JP5087798A JP8779893A JPH06152574A JP H06152574 A JPH06152574 A JP H06152574A JP 5087798 A JP5087798 A JP 5087798A JP 8779893 A JP8779893 A JP 8779893A JP H06152574 A JPH06152574 A JP H06152574A
- Authority
- JP
- Japan
- Prior art keywords
- port
- signal
- communication system
- coupled
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/56—Queue scheduling implementing delay-aware scheduling
- H04L47/568—Calendar queues or timing rings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/06—Optimizing the usage of the radio link, e.g. header compression, information sizing, discarding information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Bidirectional Digital Transmission (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
(57)【要約】
【目的】 処理機能を解放し、ＴＤＭシステムを動作す
るために必要なタイミングを維持する装置を提供するこ
と。 【構成】 第１および第２記憶手段１２を用いて、第１
および第２通信信号を記憶する。逐次直接メモリ・アク
セス手段１３は、第１および第２通信信号に逐次にアク
セスすることにより合成信号を形成する。その後、この
合成信号が、送信機１５により送信される。
るために必要なタイミングを維持する装置を提供するこ
と。 【構成】 第１および第２記憶手段１２を用いて、第１
および第２通信信号を記憶する。逐次直接メモリ・アク
セス手段１３は、第１および第２通信信号に逐次にアク
セスすることにより合成信号を形成する。その後、この
合成信号が、送信機１５により送信される。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、通信システム
に関する。さらに詳しくは、時分割多重（ＴＤＭ）通信
システムに用いる装置に関する。
に関する。さらに詳しくは、時分割多重（ＴＤＭ）通信
システムに用いる装置に関する。
【０００２】
【従来の技術】時分割多重（Time Division Multiple:
ＴＤＭ）通信システムにおいては、データは複数のタイ
ム・スロットを有するフレーム内で伝達される。各タイ
ム・スロット内のデータは、通常、別々の受信機に向け
られる。ＴＤＭタイプのシステムの操作における重要点
は、フレームおよび他のタイム・スロットに関して、１
つのタイム・スロット内のデータの正しいタイミングを
維持することである。
ＴＤＭ）通信システムにおいては、データは複数のタイ
ム・スロットを有するフレーム内で伝達される。各タイ
ム・スロット内のデータは、通常、別々の受信機に向け
られる。ＴＤＭタイプのシステムの操作における重要点
は、フレームおよび他のタイム・スロットに関して、１
つのタイム・スロット内のデータの正しいタイミングを
維持することである。
【０００３】現在、多くのタイミング操作は、ＡＳＩＣ
（Application Specific Integrated Circuits: 用途別
集積回路）装置を用いることにより処理される。この操
作方法は、通常、さまざまなタイム・スロットにおいて
送信されるデータを受信および記憶する段階で構成され
る。送信フレームが始まると、ＡＳＩＣはデータの送信
を遅延させて、受信機に電力をランプ・アップ（ramp u
p ）する時間を与える。このランプ・アップには長い時
間はかからず、遅延は数ビットに相当するに過ぎない。
ランプ・アップ遅延の後、システム識別子（すなわちカ
ラー・コード）などの情報を含む同期語が送信される。
同期語に続き、第１音声データが送信される。音声デー
タの最後で、ＡＳＩＣは、第２データ送信を遅延させ
て、隣接するタイム・スロットのデータ間に間隔を設け
る。最終タイム・スロットに到達するまで、第２，第３
タイム・スロットなどに関して、この過程が反復する。
同時送受式の配列で動作する場合は、フレームが反復す
るか、あるいは、送受信が同一の周波数で行われるＴＤ
Ｄ（Time division Duplex: 時分割同時送受信）システ
ムでは受信サイクルに対して遅延が行われる。
（Application Specific Integrated Circuits: 用途別
集積回路）装置を用いることにより処理される。この操
作方法は、通常、さまざまなタイム・スロットにおいて
送信されるデータを受信および記憶する段階で構成され
る。送信フレームが始まると、ＡＳＩＣはデータの送信
を遅延させて、受信機に電力をランプ・アップ（ramp u
p ）する時間を与える。このランプ・アップには長い時
間はかからず、遅延は数ビットに相当するに過ぎない。
ランプ・アップ遅延の後、システム識別子（すなわちカ
ラー・コード）などの情報を含む同期語が送信される。
同期語に続き、第１音声データが送信される。音声デー
タの最後で、ＡＳＩＣは、第２データ送信を遅延させ
て、隣接するタイム・スロットのデータ間に間隔を設け
る。最終タイム・スロットに到達するまで、第２，第３
タイム・スロットなどに関して、この過程が反復する。
同時送受式の配列で動作する場合は、フレームが反復す
るか、あるいは、送受信が同一の周波数で行われるＴＤ
Ｄ（Time division Duplex: 時分割同時送受信）システ
ムでは受信サイクルに対して遅延が行われる。
【０００４】上記の手段を用いると、システムのコント
ローラは、データ・ビットの送信のタイミングを維持し
て、所望のときに適切なデータ・ビットを検索するとい
った多くの処理能力を費やすことが要求される。
ローラは、データ・ビットの送信のタイミングを維持し
て、所望のときに適切なデータ・ビットを検索するとい
った多くの処理能力を費やすことが要求される。
【０００５】
【発明が解決しようとする課題】それゆえに、処理機能
を解放し、ＴＤＭシステムを動作するために必要な重要
なタイミングを維持する装置に対する必要性が存在す
る。
を解放し、ＴＤＭシステムを動作するために必要な重要
なタイミングを維持する装置に対する必要性が存在す
る。
【０００６】
【課題を解決するための手段】本発明は、第１および第
２記憶手段と、逐次直接メモリ・アクセス(serial dire
ct memory access) 手段とによって構成される通信シス
テムを提供する。第１通信信号が第１記憶手段に記憶さ
れ、第２通信信号が第２記憶手段に記憶される。次に、
逐次直接メモリ・アクセス手段が、第１および第２通信
信号に逐次にアクセスすることにより合成信号を形成す
る。その後、この合成信号がトランシーバにより送信さ
れる。
２記憶手段と、逐次直接メモリ・アクセス(serial dire
ct memory access) 手段とによって構成される通信シス
テムを提供する。第１通信信号が第１記憶手段に記憶さ
れ、第２通信信号が第２記憶手段に記憶される。次に、
逐次直接メモリ・アクセス手段が、第１および第２通信
信号に逐次にアクセスすることにより合成信号を形成す
る。その後、この合成信号がトランシーバにより送信さ
れる。
【０００７】
【実施例】図１には、本発明を具現する一般的なブロッ
ク図１０が示される。図１０は、統合サービス・デジタ
ル・ネットワーク（integrated service digital netwo
rk: ＩＳＤＮ）トランシーバ１１に結合された、電話会
社（telephone company:ＴＥＬＣＯ）からの入力を有す
る。ＩＳＤＮフォーマット化されたデータ・ストリーム
が受信され、図２に示されるようなインターチップ・デ
ジタル・リンク（ＩＤＬ）フォーマット化された信号２
０に変換される。この好適な実施例においては、信号２
０は、２個のＢ信号（２１，２２）と１個のＤ信号（２
３）とからなり、これらはそれぞれが埋込(filler)デー
タ（２４）により互いに隔てられている。フレーム２５
の全体は、２０ビットの長さで、Ｂ１およびＢ２はそれ
ぞれ８ビットを有し、Ｄは２ビットを有する。残りの２
ビットは埋込データ２４である。
ク図１０が示される。図１０は、統合サービス・デジタ
ル・ネットワーク（integrated service digital netwo
rk: ＩＳＤＮ）トランシーバ１１に結合された、電話会
社（telephone company:ＴＥＬＣＯ）からの入力を有す
る。ＩＳＤＮフォーマット化されたデータ・ストリーム
が受信され、図２に示されるようなインターチップ・デ
ジタル・リンク（ＩＤＬ）フォーマット化された信号２
０に変換される。この好適な実施例においては、信号２
０は、２個のＢ信号（２１，２２）と１個のＤ信号（２
３）とからなり、これらはそれぞれが埋込(filler)デー
タ（２４）により互いに隔てられている。フレーム２５
の全体は、２０ビットの長さで、Ｂ１およびＢ２はそれ
ぞれ８ビットを有し、Ｄは２ビットを有する。残りの２
ビットは埋込データ２４である。
【０００８】信号２０が処理され、この処理に関しては
図５で以下により詳細に説明するが、ＲＡＭ１２に記憶
される。ＲＡＭ１２の代わりに他の形態の記憶（すなわ
ちＳＲＡＭ，ＤＲＡＭなど）を用いるか、またはＲＡＭ
１２をマイクロプロセッシング・ユニット（ＭＰＵ）１
３の一部とすることもできることに注目されたい。入力
信号からのデータは、図３のメモリ・ブロック図３０に
示されるように、メモリ１２内に直接メモリ・アクセス
により記憶される。
図５で以下により詳細に説明するが、ＲＡＭ１２に記憶
される。ＲＡＭ１２の代わりに他の形態の記憶（すなわ
ちＳＲＡＭ，ＤＲＡＭなど）を用いるか、またはＲＡＭ
１２をマイクロプロセッシング・ユニット（ＭＰＵ）１
３の一部とすることもできることに注目されたい。入力
信号からのデータは、図３のメモリ・ブロック図３０に
示されるように、メモリ１２内に直接メモリ・アクセス
により記憶される。
【０００９】図３に示されるように、メモリ・ブロック
３０は、４個のタイム・スロット（ＴＳ１ないしＴＳ
４）に分割されている。各タイム・スロットは、３つの
領域３２ないし３４に分割される。セクション３２に
は、４個のランプ・ビットと４４個の同期語ビットとが
含まれる。セクション３３には、Ｂ入力の１つから来た
データが含まれる。図２には２個のＢ入力しか図示され
ていないが、図６のより詳細な装置では４個の通信信号
の利用を示している。最後にセクション３３には１６個
のガード・ビットが含まれる。
３０は、４個のタイム・スロット（ＴＳ１ないしＴＳ
４）に分割されている。各タイム・スロットは、３つの
領域３２ないし３４に分割される。セクション３２に
は、４個のランプ・ビットと４４個の同期語ビットとが
含まれる。セクション３３には、Ｂ入力の１つから来た
データが含まれる。図２には２個のＢ入力しか図示され
ていないが、図６のより詳細な装置では４個の通信信号
の利用を示している。最後にセクション３３には１６個
のガード・ビットが含まれる。
【００１０】上述のセクションを有する通信信号を表す
波形４０が図４に示される。波形４０は、３個のタイム
・スロットＴＳ１ないしＴＳ３を示す。各タイム・スロ
ットは、ランプ４１と、それに続く使用可能なデータ部
分４２とで構成される。データ部分４２は、同期語(syn
chronization word)と音声データ部分とを含む。データ
部分４２の後には、下向きランプ４３と非データ領域４
４とがある。領域４３，４４は、ガード・ビットを構成
する。
波形４０が図４に示される。波形４０は、３個のタイム
・スロットＴＳ１ないしＴＳ３を示す。各タイム・スロ
ットは、ランプ４１と、それに続く使用可能なデータ部
分４２とで構成される。データ部分４２は、同期語(syn
chronization word)と音声データ部分とを含む。データ
部分４２の後には、下向きランプ４３と非データ領域４
４とがある。領域４３，４４は、ガード・ビットを構成
する。
【００１１】図４のタイム・スロットは、時間を追って
共に結合されて、タイム・フレーム５０を形成する。タ
イム・フレーム５０は、好適な実施例においては、４個
のタイム・スロット分の長さである。これを図５に示
す。フレーム５０は、期間内に４個の送信スロット（Ｔ
Ｓ１ないしＴＳ４）と４個の受信スロット（ＲＳ１ない
しＲＳ４）とを有する。動作中は、送信および受信信号
は同一周波数上にあるが、異なるタイム・スロット内に
ある。このようなシステムをＴＤＭＡ／ＴＤＤシステ
ム、すなわち時分割多重アクセス／時分割同時送受信シ
ステムと呼ぶ。
共に結合されて、タイム・フレーム５０を形成する。タ
イム・フレーム５０は、好適な実施例においては、４個
のタイム・スロット分の長さである。これを図５に示
す。フレーム５０は、期間内に４個の送信スロット（Ｔ
Ｓ１ないしＴＳ４）と４個の受信スロット（ＲＳ１ない
しＲＳ４）とを有する。動作中は、送信および受信信号
は同一周波数上にあるが、異なるタイム・スロット内に
ある。このようなシステムをＴＤＭＡ／ＴＤＤシステ
ム、すなわち時分割多重アクセス／時分割同時送受信シ
ステムと呼ぶ。
【００１２】図１に戻ると、通信信号は図３に示された
状態でＲＡＭ１２に記憶される。データを送信するとき
は、ＭＰＵ１３のＳＤＭＡ（Serial Direct Memory Acc
ess:逐次直接メモリ・アクセス）機能を用いて、ＲＡＭ
１２内のＴＳ１ないしＴＳ４データにアクセスする。Ｓ
ＤＭＡにより、開始アドレス、すなわち図３におけるＹ
と、アクセスされる順次アドレスの数、すなわち図３に
おけるＸを指定することにより、データがアクセスされ
る。そのために、各データ・セクションに別々にリクエ
ストを送らなくても、ＭＰＵ１３からの１回のリクエス
トの結果として、ＹからＹ＋ＸまでのデータがＲＡＭ１
２から順次出力される。
状態でＲＡＭ１２に記憶される。データを送信するとき
は、ＭＰＵ１３のＳＤＭＡ（Serial Direct Memory Acc
ess:逐次直接メモリ・アクセス）機能を用いて、ＲＡＭ
１２内のＴＳ１ないしＴＳ４データにアクセスする。Ｓ
ＤＭＡにより、開始アドレス、すなわち図３におけるＹ
と、アクセスされる順次アドレスの数、すなわち図３に
おけるＸを指定することにより、データがアクセスされ
る。そのために、各データ・セクションに別々にリクエ
ストを送らなくても、ＭＰＵ１３からの１回のリクエス
トの結果として、ＹからＹ＋ＸまでのデータがＲＡＭ１
２から順次出力される。
【００１３】このデータ列は次にＲＦ（無線周波数）ト
ランシーバ１５に送られ、アンテナ１６を用いて送信さ
れる。
ランシーバ１５に送られ、アンテナ１６を用いて送信さ
れる。
【００１４】図６には、その全体が６０として示される
本発明を具現する通信システムのより詳細なブロック図
が示される。動作中は、１対のネットワークＩＳＤＮ信
号が、電話会社から、１対のＩＳＤＮ Ｔ／Ｒ（送信／
受信）装置６１，６２の入力／出力ポートにおいて受信
される。この装置の例としては、モトローラ社製部品MC
14574 がある。ＩＳＤＮ信号のそれぞれには、１対の音
声またはユーザ・データ部分（Ｂ１，Ｂ２）とデータ部
分Ｄとが含まれる。ＩＳＤＮフォーマット信号は、ＩＤ
Ｌ（インターチップ・デジタル・リンク）フォーマット
に変換され、トランシーバ６１，６２から出力される。
ＩＳＤＮ装置６１，６２からの出力は、モトローラ社製
MC145488などの３個のＤＤＬＣ（Dual Data link Contr
oller:二重データ・リンク・コントローラ）に結合され
る。
本発明を具現する通信システムのより詳細なブロック図
が示される。動作中は、１対のネットワークＩＳＤＮ信
号が、電話会社から、１対のＩＳＤＮ Ｔ／Ｒ（送信／
受信）装置６１，６２の入力／出力ポートにおいて受信
される。この装置の例としては、モトローラ社製部品MC
14574 がある。ＩＳＤＮ信号のそれぞれには、１対の音
声またはユーザ・データ部分（Ｂ１，Ｂ２）とデータ部
分Ｄとが含まれる。ＩＳＤＮフォーマット信号は、ＩＤ
Ｌ（インターチップ・デジタル・リンク）フォーマット
に変換され、トランシーバ６１，６２から出力される。
ＩＳＤＮ装置６１，６２からの出力は、モトローラ社製
MC145488などの３個のＤＤＬＣ（Dual Data link Contr
oller:二重データ・リンク・コントローラ）に結合され
る。
【００１５】Ｂ１信号は、モトローラ社製MC145532など
のトランスコーダ（ｔｒａｎｓｃｏｄｅｒ）６６，６８
を通じて処理され、これによって信号は毎秒６４キロビ
ットのサイズから毎秒３２キロビットのサイズに圧縮さ
れ、その後それぞれコントローラ６３，６５に送られ
る。Ｂ２信号は、モトローラ社製MC14557Bなどの同期遅
延回路８１，８２により遅延される。τにより表される
遅延の後で、信号Ｂ２はトランスコーダ６７，６９内で
それぞれ圧縮され、コントローラ６３，６５の第２入力
に送られる。両方のＩＳＤＮ Ｔ／Ｒから来たＤ信号
は、空中を送信されないので、圧縮の必要がなく、直接
コントローラ６４に送信される。
のトランスコーダ（ｔｒａｎｓｃｏｄｅｒ）６６，６８
を通じて処理され、これによって信号は毎秒６４キロビ
ットのサイズから毎秒３２キロビットのサイズに圧縮さ
れ、その後それぞれコントローラ６３，６５に送られ
る。Ｂ２信号は、モトローラ社製MC14557Bなどの同期遅
延回路８１，８２により遅延される。τにより表される
遅延の後で、信号Ｂ２はトランスコーダ６７，６９内で
それぞれ圧縮され、コントローラ６３，６５の第２入力
に送られる。両方のＩＳＤＮ Ｔ／Ｒから来たＤ信号
は、空中を送信されないので、圧縮の必要がなく、直接
コントローラ６４に送信される。
【００１６】圧縮されたＢ１およびＢ２信号は、次にコ
ントローラ６３，６５によりデータ・バス７０上に出力
される。コントローラ６３，６５は、直接メモリ・アク
セス装置として動作して、コントローラ６３から来た信
号Ｂ１を図３のＴＳ１の領域３３に記憶する。同様に、
コントローラ６３から来た信号Ｂ２は、ＴＳ２の領域３
３に記憶され、コントローラ６５から来た信号Ｂ１は、
ＴＳ３の領域３３に記憶され、コントローラ６５から来
た信号Ｂ２は、ＴＳ４の領域３３に記憶される。この好
適な実施例においては、メモリ領域３２ないし３４はす
べてＲＡＭ７１内にある。Ｂ１およびＢ２信号が記憶さ
れる前に、ランプ，同期語およびガード・ビットはＲＡ
Ｍ７１の適切な場所にすでに記憶されている。
ントローラ６３，６５によりデータ・バス７０上に出力
される。コントローラ６３，６５は、直接メモリ・アク
セス装置として動作して、コントローラ６３から来た信
号Ｂ１を図３のＴＳ１の領域３３に記憶する。同様に、
コントローラ６３から来た信号Ｂ２は、ＴＳ２の領域３
３に記憶され、コントローラ６５から来た信号Ｂ１は、
ＴＳ３の領域３３に記憶され、コントローラ６５から来
た信号Ｂ２は、ＴＳ４の領域３３に記憶される。この好
適な実施例においては、メモリ領域３２ないし３４はす
べてＲＡＭ７１内にある。Ｂ１およびＢ２信号が記憶さ
れる前に、ランプ，同期語およびガード・ビットはＲＡ
Ｍ７１の適切な場所にすでに記憶されている。
【００１７】システム６０に対するＤ入力は、直接ユー
ザに送信されず、そのために、ＲＡＭ７１内には記憶さ
れないが、バス７０に沿って、システム６０のさまざま
な他の装置に送られる。システム６０には、さらにＥＰ
ＲＯＭ（Electrically Programmable Read Only Memor
y: 電気的プログラム可能読み取り専用メモリ）７２も
含まれ、これにはシステムの実行コードが含まれる。ま
た、システム６０にはバス７０に対するアクセスを行う
仲裁回路(arbitration circuit) ７３も含まれる。
ザに送信されず、そのために、ＲＡＭ７１内には記憶さ
れないが、バス７０に沿って、システム６０のさまざま
な他の装置に送られる。システム６０には、さらにＥＰ
ＲＯＭ（Electrically Programmable Read Only Memor
y: 電気的プログラム可能読み取り専用メモリ）７２も
含まれ、これにはシステムの実行コードが含まれる。ま
た、システム６０にはバス７０に対するアクセスを行う
仲裁回路(arbitration circuit) ７３も含まれる。
【００１８】音声データがＲＡＭ７１内にロードされる
と、モトローラ社製MC68302 ＭＰＵ（マイクロプロセッ
シング・ユニット）などのコントローラ７５が、ＲＡＭ
７１に対して、ＴＳ１ないしＴＳ４のメモリ領域の内容
を、逐次に出力することを指示する。これは、コントロ
ーラ７５のＳＤＭＡ（Serial Direct Memory Access:逐
次直接メモリ・アクセス）機能により実行される。この
機能は、ＲＡＭ７１に対して、位置Ｙから始まるＸ個の
シリアルなメモリ位置からデータを出力することを指示
する。この結果、メモリ位置ＴＳ１ないしＴＳ４内の全
ビットが、バス７０に順次に出力される。適切な数の埋
込ビット（ランプおよびガード・ビット）を設けること
により、メモリ７１から出力されるデータの長さが、信
号ＴＳ１ないしＴＳ４の送信に与えられた時間と一致す
る。
と、モトローラ社製MC68302 ＭＰＵ（マイクロプロセッ
シング・ユニット）などのコントローラ７５が、ＲＡＭ
７１に対して、ＴＳ１ないしＴＳ４のメモリ領域の内容
を、逐次に出力することを指示する。これは、コントロ
ーラ７５のＳＤＭＡ（Serial Direct Memory Access:逐
次直接メモリ・アクセス）機能により実行される。この
機能は、ＲＡＭ７１に対して、位置Ｙから始まるＸ個の
シリアルなメモリ位置からデータを出力することを指示
する。この結果、メモリ位置ＴＳ１ないしＴＳ４内の全
ビットが、バス７０に順次に出力される。適切な数の埋
込ビット（ランプおよびガード・ビット）を設けること
により、メモリ７１から出力されるデータの長さが、信
号ＴＳ１ないしＴＳ４の送信に与えられた時間と一致す
る。
【００１９】ＲＡＭ７１から来るこのデータは、次にコ
ントローラ７５を通り、ＣＯＤＥＣ（コーダ／デコー
ダ）７６に渡される。ここで、データはＲＦ（無線周波
数）送信手段７７により送信できるようにコード化され
る。データに加えて、タイム・スロット制御(ts_contro
l)情報もコントローラ７５から、ＣＯＤＥＣ７６および
トランシーバ７７に渡される。タイム・スロット制御
は、電力，周波数，アンテナの選択，次のタイム・スロ
ットでは送信を行うか受信を行うかなどの情報で構成さ
れる。コントローラ７５はまた、ＣＯＤＥＣ７６からの
ts_sync （タイム・スロット同期）入力も有するが、こ
れはタイム・スロット制御を開始するために用いられ
る。タイム・スロット同期は、６２５υ秒で動作するク
ロック信号である。コントロール７５およびＣＯＤＥＣ
７６に対するframe_sync（フレーム同期）入力は、同期
回路８０から導かれる。フレーム同期信号は、５ｍ秒で
動作するタイミング信号である。また、コントローラ７
５から同期回路８０に対して与えられるsync_control
（同期制御）もある。sync_controlは、同期回路８０に
対してトランシーバ６１，６２から与えられるＩＤＬ入
力の１つを選択する働きをする。ＩＤＬタイミング信号
はそれぞれ１２５υ秒で動作する。
ントローラ７５を通り、ＣＯＤＥＣ（コーダ／デコー
ダ）７６に渡される。ここで、データはＲＦ（無線周波
数）送信手段７７により送信できるようにコード化され
る。データに加えて、タイム・スロット制御(ts_contro
l)情報もコントローラ７５から、ＣＯＤＥＣ７６および
トランシーバ７７に渡される。タイム・スロット制御
は、電力，周波数，アンテナの選択，次のタイム・スロ
ットでは送信を行うか受信を行うかなどの情報で構成さ
れる。コントローラ７５はまた、ＣＯＤＥＣ７６からの
ts_sync （タイム・スロット同期）入力も有するが、こ
れはタイム・スロット制御を開始するために用いられ
る。タイム・スロット同期は、６２５υ秒で動作するク
ロック信号である。コントロール７５およびＣＯＤＥＣ
７６に対するframe_sync（フレーム同期）入力は、同期
回路８０から導かれる。フレーム同期信号は、５ｍ秒で
動作するタイミング信号である。また、コントローラ７
５から同期回路８０に対して与えられるsync_control
（同期制御）もある。sync_controlは、同期回路８０に
対してトランシーバ６１，６２から与えられるＩＤＬ入
力の１つを選択する働きをする。ＩＤＬタイミング信号
はそれぞれ１２５υ秒で動作する。
【００２０】同期回路８０はまた、外部タイマから導か
れるext_sync（external synchronization source:外部
同期源）入力も有する。システム６０がマスタ・システ
ム(master system) の場合は、外部タイミング信号は同
期回路８０から与えられる。システム６０がマスタ・シ
ステムでない場合は、外部タイミング信号は同期回路８
０に対して与えられる。
れるext_sync（external synchronization source:外部
同期源）入力も有する。システム６０がマスタ・システ
ム(master system) の場合は、外部タイミング信号は同
期回路８０から与えられる。システム６０がマスタ・シ
ステムでない場合は、外部タイミング信号は同期回路８
０に対して与えられる。
【００２１】システム６０が受信モードにあるときは、
信号はトランシーバ７７により受信される。データとす
べての制御情報がＣＯＤＥＣ７６において解読される。
解読された後制御データはコントローラ７５に送信さ
れ、音声データはＦＩＦＯ９５に入力される。ＦＩＦＯ
９５から来るデータは、次にコントローラ６３または６
５のいずれかにロードされる。ここから、データは、適
切なトランスコーダ６６ないし６９において、圧縮回復
（decompress）され、適切なトランシーバ６１，６２に
よりＩＳＤＮ信号に戻される。ＩＳＤＮ信号は、次に、
電話会社のネットワークに送られる。
信号はトランシーバ７７により受信される。データとす
べての制御情報がＣＯＤＥＣ７６において解読される。
解読された後制御データはコントローラ７５に送信さ
れ、音声データはＦＩＦＯ９５に入力される。ＦＩＦＯ
９５から来るデータは、次にコントローラ６３または６
５のいずれかにロードされる。ここから、データは、適
切なトランスコーダ６６ないし６９において、圧縮回復
（decompress）され、適切なトランシーバ６１，６２に
よりＩＳＤＮ信号に戻される。ＩＳＤＮ信号は、次に、
電話会社のネットワークに送られる。
【００２２】上記の好適な実施例の代替の方法は、コン
トローラ７５にＲＡＭがある場合はそれを用いる方法で
ある。この方法では、ＲＡＭ７１の必要がないが、シス
テムは同様に動作を継続する。
トローラ７５にＲＡＭがある場合はそれを用いる方法で
ある。この方法では、ＲＡＭ７１の必要がないが、シス
テムは同様に動作を継続する。
【００２３】それゆえに、通信システムによる送信のた
めの時分割多重された信号に従う装置が解説された。こ
の装置は、フレーム全体にわたって送信されるデータを
順次記憶する手段を提供して、ビットがメモリからダウ
ン・ロードされたときに、フレーム全体を埋めるように
する。その結果、メモリからのシリアル・ビット・スト
リーム（ｓｅｒｉａｌ ｂｉｔ ｓｔｒｅａｍ）が送信
されると、所望のタイム・スロット・データが、タイミ
ングを追加することを必要とせずに正しいタイム・スロ
ットに入る。
めの時分割多重された信号に従う装置が解説された。こ
の装置は、フレーム全体にわたって送信されるデータを
順次記憶する手段を提供して、ビットがメモリからダウ
ン・ロードされたときに、フレーム全体を埋めるように
する。その結果、メモリからのシリアル・ビット・スト
リーム（ｓｅｒｉａｌ ｂｉｔ ｓｔｒｅａｍ）が送信
されると、所望のタイム・スロット・データが、タイミ
ングを追加することを必要とせずに正しいタイム・スロ
ットに入る。
【００２４】以上、本発明により、上記の目的，目標お
よび利点を完全に満足する通信システムのための時分割
多重信号を設ける装置が提供されたことは、当業者には
明白であろう。
よび利点を完全に満足する通信システムのための時分割
多重信号を設ける装置が提供されたことは、当業者には
明白であろう。
【００２５】本発明は特定の実施例に関して説明されて
いるが、前記の説明に照らして多くの改変，修正および
変形が当業者には可能であることは明白である。従っ
て、添付の請求項はこのような改変，修正および変形の
すべてを包括するものである。
いるが、前記の説明に照らして多くの改変，修正および
変形が当業者には可能であることは明白である。従っ
て、添付の請求項はこのような改変，修正および変形の
すべてを包括するものである。
【図１】本発明を具現する通信システムの一般的なブロ
ック図である。
ック図である。
【図２】インターチップ・デジタル・リンク（ＩＤＬ）
フォーマット化された信号のブロック図である。
フォーマット化された信号のブロック図である。
【図３】本発明で利用されるメモリ記憶領域を表すブロ
ック図である。
ック図である。
【図４】通信信号のタイム・スロットを示す波形であ
る。
る。
【図５】通信信号のフレームを示す波形である。
【図６】図１の通信システムのより詳細なブロック図で
ある。
ある。
６０ 時分割多重通信システム ６１，６２ ＩＳＤＮ装置（トランシーバ） ６３，６４，６５ 二重データ・リンク・コントローラ ６６，６７，６８，６９ トランスコーダ ７０ データ・バス ７１ ランダム・アクセス・メモリ（ＲＡＭ） ７２ 電気的プログラム可能読み取り専用メモリ（ＥＰ
ＲＯＭ） ７３ 仲裁回路 ７５ コントローラ ７６ コーダ／デコーダ ７７ 無線周波数送信手段（トランシーバ） ８０ 同期回路 ８１，８２ 同期遅延回路 ９５ ＦＩＦＯ
ＲＯＭ） ７３ 仲裁回路 ７５ コントローラ ７６ コーダ／デコーダ ７７ 無線周波数送信手段（トランシーバ） ８０ 同期回路 ８１，８２ 同期遅延回路 ９５ ＦＩＦＯ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年６月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】 ＲＡＭ７１から来るこのデータは、次に
コントローラ７５を通り、ＣＯＤＥＣ（コーダ／デコー
ダ）７６に渡される。ここで、データはＲＦ（無線周波
数）送信手段７７により送信できるようにコード化され
る。データに加えて、タイム・スロット制御（ｔｓ＿ｃ
ｏｎｔｒｏｌ）情報もコントローラ７５から、ＣＯＤＥ
Ｃ７６およびトランシーバ７７に渡される。タイム・ス
ロット制御は、電力，周波数，アンテナの選択，次のタ
イム・スロットでは送信を行うか受信を行うかなどの情
報で構成される。コントローラ７５はまた、ＣＯＤＥＣ
７６からのｔｓ＿ｓｙｎｃ （タイム・スロット同期）
入力も有するが、これはタイム・スロット制御を開始す
るために用いられる。タイム・スロット同期は、６２５
μ秒で動作するクロック信号である。コントロール７５
およびＣＯＤＥＣ７６に対するｆｒａｍｅ＿ｓｙｎｃ
（フレーム同期）入力は、同期回路８０から導かれる。
フレーム同期信号は、５ｍ秒で動作するタイミング信号
である。また、コントローラ７５から同期回路８０に対
して与えられるｓｙｎｃ＿ｃｏｎｔｒｏｌ（同期制御）
もある。ｓｙｎｃ＿ｃｏｎｔｒｏｌは、同期回路８０に
対してトランシーバ６１，６２から与えられるＩＤＬ入
力の１つを選択する働きをする。ＩＤＬタイミング信号
はそれぞれ１２５μ秒で動作する。
コントローラ７５を通り、ＣＯＤＥＣ（コーダ／デコー
ダ）７６に渡される。ここで、データはＲＦ（無線周波
数）送信手段７７により送信できるようにコード化され
る。データに加えて、タイム・スロット制御（ｔｓ＿ｃ
ｏｎｔｒｏｌ）情報もコントローラ７５から、ＣＯＤＥ
Ｃ７６およびトランシーバ７７に渡される。タイム・ス
ロット制御は、電力，周波数，アンテナの選択，次のタ
イム・スロットでは送信を行うか受信を行うかなどの情
報で構成される。コントローラ７５はまた、ＣＯＤＥＣ
７６からのｔｓ＿ｓｙｎｃ （タイム・スロット同期）
入力も有するが、これはタイム・スロット制御を開始す
るために用いられる。タイム・スロット同期は、６２５
μ秒で動作するクロック信号である。コントロール７５
およびＣＯＤＥＣ７６に対するｆｒａｍｅ＿ｓｙｎｃ
（フレーム同期）入力は、同期回路８０から導かれる。
フレーム同期信号は、５ｍ秒で動作するタイミング信号
である。また、コントローラ７５から同期回路８０に対
して与えられるｓｙｎｃ＿ｃｏｎｔｒｏｌ（同期制御）
もある。ｓｙｎｃ＿ｃｏｎｔｒｏｌは、同期回路８０に
対してトランシーバ６１，６２から与えられるＩＤＬ入
力の１つを選択する働きをする。ＩＤＬタイミング信号
はそれぞれ１２５μ秒で動作する。
Claims (10)
- 【請求項１】 通信システム（１０）であって：第１通
信信号を記憶する第１記憶手段（１２）；第２通信信号
を記憶する第２記憶手段（１２）；前記第１および第２
記憶手段内の前記第１信号および第２通信信号に逐次に
アクセスすることにより合成信号を形成する逐次直接メ
モリ・アクセス手段（１３）；および前記合成信号を送
信する送信手段（１５）；によって特徴づけられる通信
システム（１０）。 - 【請求項２】 入力信号の第１および第２部分からなる
シリアル信号を送信する時分割多重（ＴＤＭ）通信シス
テム（６０）であって：入力信号を受信する受信手段
（６１）；前記入力信号の第１部分（Ｂ１）を圧縮し
て、第１圧縮信号を形成する第１圧縮手段（６６）；前
記入力信号の第２部分（Ｂ２）を圧縮して、第２圧縮信
号を形成する第２圧縮手段（６７）；前記第１および第
２圧縮信号を記憶する記憶手段（７１）；前記記憶手段
（７１）にアクセスして、前記記憶手段（７１）に対し
て前記第１および第２圧縮信号を、前記記憶手段（７
１）の第１および第２タイム・スロット領域（ＴＳ１，
ＴＳ２）にそれぞれ記憶することを指示する転送手段
（６３）；前記記憶手段（７１）の前記第１および第２
タイム・スロット領域（ＴＳ１，ＴＳ２）を順次読み込
んで、前記シリアル信号を形成する制御手段（７５）；
および前記シリアル信号を送信する送信手段（７７）；
によって構成されることを特徴とする時分割多重（ＴＤ
Ｍ）通信システム（６０）。 - 【請求項３】 前記受信手段（６１）がシステム間デジ
タル・ネットワーク（ＩＳＤＮ）受信機により構成され
ることを特徴とする請求項２記載のＴＤＭ通信システ
ム。 - 【請求項４】 前記第１および第２圧縮手段（６６，６
７）がそれぞれトランザクション圧縮手段により構成さ
れることを特徴とする請求項２記載のＴＤＭ通信システ
ム。 - 【請求項５】 前記転送手段（６３）が、二重データ・
リンク・コントローラにより構成されることを特徴とす
る請求項２記載のＴＤＭ通信システム。 - 【請求項６】 前記記憶手段（７１）がランダム・アク
セス・メモリであることを特徴とする請求項２記載のＴ
ＤＭ通信システム。 - 【請求項７】 前記第１および第２タイム・スロット領
域（ＴＳ１，ＴＳ２）がそれぞれ：第１埋込部分（３
２）；同期語部分（３２）；データ部分（３３）；およ
び第２埋込部分（３４）；によって構成されることを特
徴とする請求項２記載のＴＤＭ通信システム。 - 【請求項８】 時分割多重（ＴＤＭ）通信システム（６
０）であって：第１および第２通信信号（Ｂ１，Ｂ２）
を有するネットワーク信号を受信または送信するために
結合された第１トランシーバ（６１）；前記第１トラン
シーバのポートに結合された第１ポートを有する第１ト
ランスコーダ（６６）；前記第１トランシーバの前記ポ
ートに結合された第１ポートを有する第２トランスコー
ダ（６７）；前記第１トランスコーダ（６６）の第２ポ
ートに結合された第１ポートと、前記第２トランスコー
ダ（６７）の第２ポートに結合された第２ポートとを有
する第１二重データ・リンク・コントローラ（６３）；
前記第１二重データ・リンク・コントローラ（６３）の
バス・ポートに結合されたバス（７０）；前記第１およ
び第２通信信号を記憶し、前記バス（７０）に結合され
た第１ポートを有する記憶手段（７１）；前記バス（７
０）に結合された第１ポートを有するコントローラ手段
（７５）；前記コントローラ手段（７５）のデータ出力
に結合されたデータ・ポートを有する第２トランシーバ
（７７）；によって構成されることを特徴とする時分割
多重（ＴＤＭ）通信システム（６０）。 - 【請求項９】 前記コントローラ手段（７５）の前記デ
ータ出力に結合されたデータ入力と、前記コントローラ
手段（７５）の第１制御ポートに結合された第１制御ポ
ートと、前記第２トランシーバ（７７）の前記データ・
ポートに結合されたデータ・ポートと、前記第２トラン
シーバ（７７）の制御ポートに結合された第２制御ポー
トとを有するコーダ／エンコーダ（ＣＯＤＥＣ）（７
６）によってさらに構成されることを特徴とする請求項
８記載のＴＤＭ通信システム。 - 【請求項１０】 前記コントローラ手段（７５）のタイ
ミング出力に結合された第１入力と、前記コントローラ
手段（７５）のタイミング入力および前記ＣＯＤＥＣ
（７６）のタイミング入力に結合されたタイミング出力
と、前記第１トランシーバ（６１）の前記ポートに結合
された第２タイミング入力とを有するタイミング手段
（８０）によってさらに構成されることを特徴とするＴ
ＤＭ通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US857147 | 1977-12-05 | ||
| US07/857,147 US5357516A (en) | 1992-03-25 | 1992-03-25 | Apparatus for use in time division multiplexed communication systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152574A true JPH06152574A (ja) | 1994-05-31 |
| JP3073117B2 JP3073117B2 (ja) | 2000-08-07 |
Family
ID=25325300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05087798A Expired - Fee Related JP3073117B2 (ja) | 1992-03-25 | 1993-03-24 | 時分割多重通信システム用装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5357516A (ja) |
| JP (1) | JP3073117B2 (ja) |
| KR (1) | KR970000791B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768278A (en) | 1996-02-06 | 1998-06-16 | Dsc Communications Corporation | N: 1 Transcoder |
| US5818843A (en) * | 1996-02-06 | 1998-10-06 | Dsc Communications Corporation | E1 compression control method |
| US6678262B1 (en) * | 1997-06-24 | 2004-01-13 | Siemens Aktiengesellschaft | Method and device for radio transmission |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171063A (ja) * | 1988-12-23 | 1990-07-02 | Fujitsu Ltd | ファイルデータ転送装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161629A (en) * | 1978-02-06 | 1979-07-17 | Raytheon Company | Communication system with selectable data storage |
| DE3233288A1 (de) * | 1982-09-08 | 1984-03-08 | Robert Bosch Gmbh, 7000 Stuttgart | System zur zeitlichen kompression und/oder expansion von elektrischen signalen |
| US5121387A (en) * | 1988-08-26 | 1992-06-09 | Scientific Atlanta | Link utilization control mechanism for demand assignment satellite communications network |
| US5111454A (en) * | 1990-08-16 | 1992-05-05 | Motorola, Inc. | Digital cellular tdm system employing 6:1 packing of transcoded information |
| US5166930A (en) * | 1990-12-17 | 1992-11-24 | At&T Bell Laboratories | Data channel scheduling discipline arrangement and method |
-
1992
- 1992-03-25 US US07/857,147 patent/US5357516A/en not_active Expired - Fee Related
-
1993
- 1993-03-24 JP JP05087798A patent/JP3073117B2/ja not_active Expired - Fee Related
- 1993-03-25 KR KR1019930004671A patent/KR970000791B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171063A (ja) * | 1988-12-23 | 1990-07-02 | Fujitsu Ltd | ファイルデータ転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5357516A (en) | 1994-10-18 |
| KR970000791B1 (ko) | 1997-01-20 |
| KR930020883A (ko) | 1993-10-20 |
| JP3073117B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278238B1 (ko) | 디지털 음성 중계 무선 시스템을 위한 채널 접속 및 차단 장치와 방법 | |
| US4864562A (en) | Sub-rate multi-media data transmission control system | |
| HU215863B (hu) | Adatátviteli berendezés rádiótelefonhoz, és eljárás az adatátvitelre | |
| US5038342A (en) | TDM/FDM communication system supporting both TDM and FDM-only communication units | |
| JP4185132B2 (ja) | 複数のユーザ間でスロット記述子ブロックを共用する方法ならびに装置 | |
| US4554658A (en) | System for producing encoded and decoded voice, internal audio tones, and data communication within a time division multiplex network | |
| JP3073117B2 (ja) | 時分割多重通信システム用装置 | |
| JPH10178440A (ja) | デジタルソース及びコントロールデータ伝送方法とその利用 | |
| CA2126947A1 (en) | Cellular radio system with hopping | |
| EP1517479B1 (en) | Method for processing data packets received via a first interface and device for carrying out the method | |
| JPH0951327A (ja) | 時分割多重無線通信方式及び一周波複信通信方式 | |
| KR100564068B1 (ko) | 전송 방법과 그 방법을 이용하는 통신 시스템 | |
| JPH11313159A (ja) | グループ通信方式 | |
| JP3655259B2 (ja) | ネットワーク無線中継装置及びネットワーク無線中継方法 | |
| JPS6278925A (ja) | デ−タ通信方式 | |
| JPH10126335A (ja) | タイムスロット方式での到達距離を高める方法 | |
| JP2782816B2 (ja) | 移動通信システム | |
| JPH11103283A (ja) | Ｔｄｍａ／ｔｄｄ伝送方法 | |
| CN117560757A (zh) | 一种用于多个终端设备之间全双工通信的方法、装置及终端设备 | |
| JPH06338847A (ja) | 基地局間同期方式 | |
| JPH11284629A (ja) | 無線パケット送信装置 | |
| JPH0856380A (ja) | Ｐｈｓ方式の制御信号伝送方法 | |
| JPH1013392A (ja) | フレーム同期調整をとる通信端末装置 | |
| JPH11252625A (ja) | ページングシステム用時間遅延装置及びこれを用いたページングシステム | |
| JPH114221A (ja) | データ配信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |