JPH06151853A - Method for titanium pattern formation and manufacture of liquid crystal display - Google Patents

Method for titanium pattern formation and manufacture of liquid crystal display

Info

Publication number
JPH06151853A
JPH06151853A JP29417892A JP29417892A JPH06151853A JP H06151853 A JPH06151853 A JP H06151853A JP 29417892 A JP29417892 A JP 29417892A JP 29417892 A JP29417892 A JP 29417892A JP H06151853 A JPH06151853 A JP H06151853A
Authority
JP
Japan
Prior art keywords
film
gate electrode
glass substrate
electrodes
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29417892A
Other languages
Japanese (ja)
Other versions
JP3199873B2 (en
Inventor
Atsuyuki Hoshino
淳之 星野
Yoshimasa Nakagami
好正 中神
Takashi Shinoda
隆 信太
Hiroyuki Yaegashi
裕之 八重樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP29417892A priority Critical patent/JP3199873B2/en
Publication of JPH06151853A publication Critical patent/JPH06151853A/en
Application granted granted Critical
Publication of JP3199873B2 publication Critical patent/JP3199873B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To prevent short circuits of gate electrodes composed of Ti and wiring, and prevent such electrodes and wiring from being stripped with respect to a liquid crystal display containing TFTs including such gate electrodes. CONSTITUTION:The title method includes a process wherein a titanium film is deposited on a glass substrate 1 by sputtering using an inert gas with nitrogen added at least in the early stage of film formation ; and process wherein a gate electrode 4 and other electrodes and wiring are formed on a thin film transistor by sputtering the resultant titanium film. The title method of manufacture consists of a process wherein an insulating film 6 is formed to cover at least the gate electrode 4 and the periphery thereof; process wherein an operating semiconductor layer 7 is deposited on the insulating film 6 on the gate electrode 4 and the periphery thereof; and process wherein a source 14 and drain 15 electrodes are formed on the gate electrode 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チタン製パターンの形
成方法及び液晶表示装置の製造方法に関し、より詳しく
は、ゲート電極等に使用されるチタン製パターンの形成
方法と、チタンよりなるゲート電極を用いた薄膜トラン
ジスタを有する液晶表示装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a titanium pattern and a method for manufacturing a liquid crystal display device, and more specifically, a method for forming a titanium pattern used for a gate electrode and the like, and a gate electrode made of titanium. The present invention relates to a method for manufacturing a liquid crystal display device having a thin film transistor.

【0002】液晶表示パネル等のアクティブマトリクス
型表示パネルの駆動に用いられる薄膜トランジスタマト
リクス構造においては、ゲート電極、ゲートバスライン
の材料としてチタン(Ti)が用いられている。
In a thin film transistor matrix structure used for driving an active matrix type display panel such as a liquid crystal display panel, titanium (Ti) is used as a material for a gate electrode and a gate bus line.

【0003】この場合、表示画面上の欠陥発生のないも
のが要求され、欠陥が発生し難い構造・簡略なプロセス
が強く要望されている。
In this case, it is required that the display screen has no defects, and there is a strong demand for a structure and a simple process in which the defects hardly occur.

【0004】[0004]

【従来の技術】アクティブマトリクス駆動方式の液晶表
示パネルは、ドット表示を行う個々の画素に対応してマ
トリクス状に薄膜トランジスタ(TFT)を配設するこ
とにより、各画素にメモリ機能を持たせ、コントラスト
良く多ラインの表示を可能にしている。
2. Description of the Related Art In a liquid crystal display panel of an active matrix driving system, thin film transistors (TFTs) are arranged in a matrix corresponding to individual pixels for dot display so that each pixel has a memory function and contrast. It is possible to display multiple lines well.

【0005】このような液晶表示パネルは、例えば多数
の補助容量バスライン、ゲートバスライン、ドレインバ
スラインをそれぞれX及びY方向に配置し、これら各バ
スラインに駆動電圧を順次印加して、各バスライン交差
部対応に配置した薄膜トランジスタを選択駆動すること
により、所望の画素に電圧をかけてドット表示するよう
に構成している。
In such a liquid crystal display panel, for example, a large number of auxiliary capacitance bus lines, gate bus lines, and drain bus lines are arranged in the X and Y directions, respectively, and a driving voltage is sequentially applied to each of these bus lines, so that By selectively driving a thin film transistor arranged corresponding to a bus line intersection, a voltage is applied to a desired pixel to display a dot.

【0006】その薄膜トランジスタの構造は、例えば図
5に示すようになっている。図5において、ガラス基板
51の上にはTFTのゲート電極52が形成され、ま
た、少なくともゲート電極52の上とその周辺には絶縁
膜53が積層されている。
The structure of the thin film transistor is, for example, as shown in FIG. In FIG. 5, the gate electrode 52 of the TFT is formed on the glass substrate 51, and the insulating film 53 is laminated at least on and around the gate electrode 52.

【0007】また、ゲート電極52とその周辺を覆う絶
縁膜53の上には、a-Si層54が形成されている。さら
に、ゲート電極53の真上にあるa-Si層54はチャネル
保護絶縁膜55に覆われ、その両側のa-Si動作半導体層
54には、n+ 型a-Siコンタクト層56を介してドレイ
ン電極57とソース電極58が形成され、そのソース電
極58には透明な画素電極59が接続されている。
An a-Si layer 54 is formed on the insulating film 53 that covers the gate electrode 52 and its periphery. Further, the a-Si layer 54 immediately above the gate electrode 53 is covered with the channel protective insulating film 55, and the a-Si operating semiconductor layer 54 on both sides of the a-Si layer 54 is covered with the n + type a-Si contact layer 56. A drain electrode 57 and a source electrode 58 are formed, and a transparent pixel electrode 59 is connected to the source electrode 58.

【0008】なお、ゲート電極52の上の絶縁膜53は
ゲート絶縁膜となる。また、ドレイン電極57に繋がる
ドレインバスラインDBは、ゲート電極52と一体形成
されたゲートバスラインGBと交差する向きに配置され
ている。
The insulating film 53 on the gate electrode 52 becomes a gate insulating film. Further, the drain bus line DB connected to the drain electrode 57 is arranged in a direction intersecting with the gate bus line GB integrally formed with the gate electrode 52.

【0009】ところで、Tiによりゲート電極52を形成
する場合の手順として、まず、ガラス基板51を酸で洗
浄した後に、スパッタ法によりTi膜(不図示)を堆積
し、ついで、フォトリソグラフィー法によりTi膜をパタ
ーニングしてゲート電極52及びゲートバスラインGB
を形成することが行われる。
By the way, as a procedure for forming the gate electrode 52 with Ti, first, the glass substrate 51 is washed with an acid, then a Ti film (not shown) is deposited by a sputtering method, and then a Ti film is formed by a photolithography method. The film is patterned to form the gate electrode 52 and the gate bus line GB.
Is formed.

【0010】[0010]

【発明が解決しようとする課題】しかし、この方法によ
りゲート電極52を形成する場合には、ゲート電極52
となるTi膜がシミ状に浮き上がり、その表面に激しい凹
凸が発生するので、膜が剥離し易くなる。
However, when forming the gate electrode 52 by this method, the gate electrode 52 is formed.
The Ti film, which is to be formed, floats up in the form of spots and has severe irregularities on its surface, so that the film easily peels off.

【0011】その原因を調査するためにSIMS分析を
行ったところ、図6に示すように、酸で洗浄されたガラ
ス基板51の表面でTi、酸素を含む変質物が生じ、これ
がシミ状の浮き上がりの原因となる。
When SIMS analysis was performed to investigate the cause, as shown in FIG. 6, alteration products containing Ti and oxygen were generated on the surface of the glass substrate 51 that had been washed with an acid, and this caused a stain-like floating. Cause of.

【0012】しかも、Ti膜をパターニングした後の状態
を見ると、Tiを含む変質物の残渣によりガラス基板51
の表面に薄い低抵抗層60が生じるので(図5(a))、ゲ
ート電極52やゲートバスラインGB等、ガラス基板5
1の表面に形成される配線や電極にリークが生じ易くな
るといった不都合がある。
Moreover, looking at the state after patterning the Ti film, the glass substrate 51 is caused by the residue of the alteration product containing Ti.
Since the thin low resistance layer 60 is formed on the surface of the glass substrate (FIG. 5A), the glass substrate 5 such as the gate electrode 52 and the gate bus line GB is formed.
There is an inconvenience that the wiring and electrodes formed on the surface of No. 1 easily leak.

【0013】本発明はこのような問題に鑑みてなされた
ものであって、Tiよりなる電極や配線の短絡を防止し、
これらの電極、配線の剥離を防止できるチタン製パター
ンの形成方法及び液晶表示装置の製造方法を提供するこ
とを目的とする。
The present invention has been made in view of the above problems, and prevents short-circuiting of electrodes and wirings made of Ti,
It is an object of the present invention to provide a method for forming a titanium pattern and a method for manufacturing a liquid crystal display device capable of preventing peeling of these electrodes and wirings.

【0014】[0014]

【課題を解決するための手段】上記した課題は、図1〜
3に例示するように、少なくとも成膜時の初期に、窒素
を20%以下で添加した不活性ガスを使用し、スパッタ
法によりチタン膜2をガラス基板1の上に積層する工程
と、レジスト3をマスクにして前記チタン膜2をパター
ニングする工程とを有することを特徴とするチタン製パ
ターンの形成方法により達成する。
[Means for Solving the Problems]
3, a step of laminating the titanium film 2 on the glass substrate 1 by a sputtering method using an inert gas containing 20% or less of nitrogen at least at the initial stage of film formation, and the resist 3 And a step of patterning the titanium film 2 by using the mask as a mask.

【0015】または、少なくとも成膜時の初期に、窒素
を20%以下で添加した不活性ガスを使用し、スパッタ
法によりチタン膜2をガラス基板1の上に積層する工程
と、前記チタン膜2をパターニングすることにより、薄
膜トランジスタのゲート電極4、その他の電極及び配線
を形成する工程と、少なくとも前記ゲート電極4とその
周辺を覆う絶縁膜6を形成する工程と、前記ゲート電極
4とその周辺にある前記絶縁膜6の上に動作半導体層7
を積層する工程と、前記ゲート電極4の上にソース電極
14、ドレイン電極15を形成する工程とを有すること
を特徴とする液晶表示装置の製造方法により達成する。
Alternatively, at least at the initial stage of film formation, a step of laminating the titanium film 2 on the glass substrate 1 by a sputtering method using an inert gas containing 20% or less of nitrogen, and the titanium film 2 To form the gate electrode 4 of the thin film transistor, other electrodes and wirings by patterning, an insulating film 6 covering at least the gate electrode 4 and its periphery, and the gate electrode 4 and its periphery. An operating semiconductor layer 7 is formed on the insulating film 6.
And a step of forming the source electrode 14 and the drain electrode 15 on the gate electrode 4, and a method of manufacturing a liquid crystal display device.

【0016】または、前記不活性ガスはアルゴンである
ことを特徴とする液晶表示装置の製造方法によって達成
する。
Alternatively, it is achieved by a method of manufacturing a liquid crystal display device, wherein the inert gas is argon.

【0017】[0017]

【作 用】本発明によれば、ガラス基板1の上にTi膜2
を形成する際に、不活性ガスとして窒素を僅かに含有さ
せてガラス基板1の表層に窒素を含有させている。
[Operation] According to the present invention, the Ti film 2 is formed on the glass substrate 1.
At the time of forming, the surface layer of the glass substrate 1 is made to contain nitrogen by slightly adding nitrogen as an inert gas.

【0018】これによれば、ガラス基板1の表面は窒素
で保障されて安定となり、Ti膜2がガラス基板1からシ
ミ状に浮き上がって凹凸が生じることはない。また、ガ
ラス基板1の表面の低抵抗化が抑制されるので、Ti膜2
をパターニングして得られる電極や配線にリークが生じ
ることがなくなる。
According to this, the surface of the glass substrate 1 is guaranteed by nitrogen and is stable, and the Ti film 2 does not float up from the glass substrate 1 in a spot-like shape to form irregularities. Further, since the resistance of the surface of the glass substrate 1 is suppressed, the Ti film 2
No leakage will occur in the electrodes and wirings obtained by patterning.

【0019】[0019]

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図1は、本発明により形成したTi膜とそ
の下のガラス基板のSIMS分析結果の一例を示す原子
濃度分布図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an atomic concentration distribution chart showing an example of SIMS analysis results of a Ti film formed according to the present invention and a glass substrate thereunder.

【0020】図2、3は、本発明の一時の液晶表示装置
のTFT、画素電極を形成する工程を示す断面図、図4
は、その平面図である。まず、図2(a) に示すように、
表面処理(酸洗浄・成膜等)を施したガラス基板1の上
に、DCマグネトロンスパッタ法によりTi膜2を100
nmの厚さに成膜する。スパッタ法によれば、Tiターゲッ
トから元素を叩き出すための不活性ガスとして例えばア
ルゴンを使用するが、そのアルゴンガスに僅かな窒素ガ
スを添加したところ、その表面にシミ状の凹凸が発生し
なかった。しかも、このTi膜2をパターニングして電
極、配線を形成してみると、リーク電流は殆ど発生して
いない。
2 and 3 are sectional views showing steps of forming a TFT and a pixel electrode of the temporary liquid crystal display device of the present invention, and FIG.
FIG. First, as shown in Fig. 2 (a),
A Ti film 2 is formed on the glass substrate 1 that has been surface-treated (acid cleaning, film formation, etc.) by the DC magnetron sputtering method.
The film is formed to a thickness of nm. According to the sputtering method, for example, argon is used as an inert gas for knocking out an element from a Ti target, but when a slight amount of nitrogen gas is added to the argon gas, spot-like unevenness does not occur on the surface. It was Moreover, when the Ti film 2 is patterned to form electrodes and wirings, almost no leak current occurs.

【0021】そこで、窒素ガスの含有量を5%、10%
としてTi膜2を形成し、これらのSIMS分析すると、
図1(a),(b) のようなプロファイと層構造が得られた。
即ち、ガラス基板1の表面にはSiO2層と、酸素よりも窒
素の多い層が連続的に形成され、これらの変質層には僅
かにTiが含まれている。また、その変質層に近い部分の
Ti層には窒素が含まれている。
Therefore, if the content of nitrogen gas is 5%, 10%
When a Ti film 2 is formed as
The profile and layer structure shown in Fig. 1 (a) and (b) were obtained.
That is, a SiO 2 layer and a layer containing more nitrogen than oxygen are continuously formed on the surface of the glass substrate 1, and these altered layers contain a small amount of Ti. In addition, in the part near the altered layer
The Ti layer contains nitrogen.

【0022】この場合の窒素ガスは、アルゴンガスとと
もにTi膜成長時の全般に渡ってスパッタ装置に導入して
いるが、Ti膜2よりもガラス基板1の方が窒素を多く取
り入れ、また、それらの界面付近には薄いTiN 層ができ
る。
In this case, the nitrogen gas is introduced into the sputtering apparatus along with the argon gas throughout the growth of the Ti film, but the glass substrate 1 takes in more nitrogen than the Ti film 2, and A thin TiN layer is formed near the interface.

【0023】このことから、ガラス基板1の表面は、雰
囲気中の特定の元素を取り込んで変質し易い状態になっ
ていることがわかる。そして、その表面に窒素が取り込
まれた場合に、ガラス基板1に積層されたTi膜2は、シ
ミ状の浮き上がりがなく、表面に凹凸が発生せず、膜の
密着性が良いことがわかった。しかも、ガラス基板1の
表面は、低抵抗化していないことも明らかになった。
From this, it is understood that the surface of the glass substrate 1 is in a state where it is likely to be altered by taking in a specific element in the atmosphere. Then, it was found that, when nitrogen was taken in the surface, the Ti film 2 laminated on the glass substrate 1 did not have spot-like lifting, no unevenness was generated on the surface, and the film adhesion was good. . Moreover, it was also revealed that the surface of the glass substrate 1 did not have low resistance.

【0024】この場合の窒素ガスの含有量は、試験結果
によれば5〜20%が好ましい。なお、窒素ガス分圧で
示すと2×10-4〜8×10-4Torrである。以上のよう
な方法によりTi膜2を堆積した後に、フォトレジスト3
を塗布、露光、現像し、トランジスタのゲート領域とゲ
ートバスライン領域を覆うパターンを形成する(図2
(b))。
According to the test results, the content of nitrogen gas in this case is preferably 5 to 20%. The nitrogen gas partial pressure is 2 × 10 −4 to 8 × 10 −4 Torr. After depositing the Ti film 2 by the above method, the photoresist 3
Is applied, exposed and developed to form a pattern covering the gate region and the gate bus line region of the transistor (FIG. 2).
(b)).

【0025】次に、そのフォトレジスト3をマスクにし
てTi膜2をエッチングし、これによりTi膜2よりなるゲ
ート電極4とゲートバスライン5を形成する(図2(b),
図4(a))。
Next, the Ti film 2 is etched using the photoresist 3 as a mask, thereby forming the gate electrode 4 and the gate bus line 5 made of the Ti film 2 (FIG. 2 (b),
Figure 4 (a)).

【0026】この後に、フォトレジスト3を剥離し、洗
浄した後に、プラズマCVD法により、ゲート絶縁膜と
なるSiN 膜6を400nmの厚さに形成し、続いて、動作
半導体層としてノンドープのa-Si層7を約15nmの厚さ
に積層し、さらに、ストッパー層として厚さ120nmの
SiN 膜8を連続して成長する(図2(d))。
After this, the photoresist 3 is peeled off and washed, and then a SiN film 6 serving as a gate insulating film is formed to a thickness of 400 nm by a plasma CVD method, and subsequently, a non-doped a- film is formed as an operating semiconductor layer. A Si layer 7 is laminated to a thickness of about 15 nm, and a stopper layer of 120 nm in thickness is further formed.
The SiN film 8 is continuously grown (FIG. 2 (d)).

【0027】この場合、SiN 膜6,8はSiH4、NH2 の混
合ガス雰囲気で成長し、a-Si層7はSiH4のガス雰囲気で
成膜する。次に、フォトレジスト9を塗布し、これを露
光、現像して、ゲート電極4に沿ったパターンを形成し
(図2(d))、ついで、これをマスクにして緩衝フッ酸に
より上側のSiN 膜8をパターニングしてから、フォトレ
ジスト9を剥離する(図2(e))。このSiN 膜8のパター
ンは、ゲート電極4上のa-Si膜7を覆うチャネル保護膜
10として使用する。
In this case, the SiN films 6 and 8 are grown in a mixed gas atmosphere of SiH 4 and NH 2 , and the a-Si layer 7 is formed in a SiH 4 gas atmosphere. Next, a photoresist 9 is applied, and this is exposed and developed to form a pattern along the gate electrode 4 (FIG. 2 (d)). Then, using this as a mask, the upper SiN is formed by buffered hydrofluoric acid. After patterning the film 8, the photoresist 9 is peeled off (FIG. 2 (e)). This pattern of the SiN film 8 is used as a channel protective film 10 that covers the a-Si film 7 on the gate electrode 4.

【0028】この後に、プラズマCVD法によってコン
タクト用のn+ 型a-Si層11を50nmの厚さに成長し、
続いて、スパッタ法によりTi膜12を積層する。この後
に、フォトレジスト13を塗布してこれを露光、現像
し、チャネル保護膜10の上で分離するTFTのドレイ
ン領域とソース領域、およびドレイン領域に繋がるドレ
インバスライン領域を覆うパターンを形成する(図3
(a))。
Thereafter, an n + type a-Si layer 11 for contact is grown to a thickness of 50 nm by plasma CVD,
Then, the Ti film 12 is laminated by the sputtering method. After that, a photoresist 13 is applied and exposed and developed to form a pattern covering the drain region and the source region of the TFT separated on the channel protection film 10 and the drain bus line region connected to the drain region ( Figure 3
(a)).

【0029】ついで、そのフォトレジスト13をマスク
にして最上のTi膜12とn+ 型a-Si層11をRIE(反
応性イオンエッチング)法によりエッチングし、これに
よりチャネル保護膜10の上とその両側にかけてソース
電極14とドレイン電極15を形成し、ドレインバスラ
イン16を形成する。これに続けて、a-Si層7をエッチ
ングして素子分離した後に、フォトレジスト13を剥離
する(図3(b),図4(b))。
Then, using the photoresist 13 as a mask, the uppermost Ti film 12 and the n + -type a-Si layer 11 are etched by the RIE (reactive ion etching) method. A source electrode 14 and a drain electrode 15 are formed on both sides, and a drain bus line 16 is formed. Subsequently, the a-Si layer 7 is etched to separate the elements, and then the photoresist 13 is peeled off (FIGS. 3B and 4B).

【0030】この後に、フォトレジスト17を塗布し、
これを露光、現像して、画素領域に窓18を形成する
(図3(c))。そして、スパッタ法によりITO膜19を
形成した後に、フォトレジスト17を剥離すると、画素
領域にのみITO膜19が残り、これを画素電極20と
する(図3(d),図4(b))。
After this, a photoresist 17 is applied,
This is exposed and developed to form a window 18 in the pixel area (FIG. 3 (c)). Then, after the ITO film 19 is formed by the sputtering method and the photoresist 17 is peeled off, the ITO film 19 remains only in the pixel region and is used as the pixel electrode 20 (FIGS. 3D and 4B). .

【0031】この後、端子出しを行い、ゲート電極4や
ドレイン電極15とのコンタクトを取れるようにして薄
膜トランジスタtが完成する。このような、TFTにお
いては、ガラス基板1の表面に窒素が含まれ、変質物に
よる低抵抗層が生じないので、ゲート電極4、ゲートバ
スライン15のリークや、その他の配線のリークが生じ
ることはなく、特性の劣化が抑制される。
After that, the terminals are exposed to complete contact with the gate electrode 4 and the drain electrode 15 to complete the thin film transistor t. In such a TFT, nitrogen is contained in the surface of the glass substrate 1 and a low resistance layer due to the alteration is not generated, so that leakage of the gate electrode 4 and the gate bus line 15 and leakage of other wiring may occur. However, deterioration of the characteristics is suppressed.

【0032】[0032]

【発明の効果】以上述べたように本発明によれば、スパ
ッタ法によってガラス基板の上にTi膜を形成する際に、
不活性ガスとして窒素を僅かに含有させてガラス基板の
表層に窒素を含有させたので、ガラス基板の表面が安定
となり、Ti膜とガラス基板との密着度が良くなり、信頼
性の良い装置を形成できる。また、ガラス基板の表面の
低抵抗化が抑制されるので、Ti膜をパターニングして得
られる電極や配線のリークを防止できる。
As described above, according to the present invention, when the Ti film is formed on the glass substrate by the sputtering method,
Since nitrogen is contained in the surface layer of the glass substrate with a small amount of nitrogen as an inert gas, the surface of the glass substrate becomes stable, the adhesion between the Ti film and the glass substrate is improved, and a reliable device is provided. Can be formed. Further, since the resistance of the surface of the glass substrate is suppressed, it is possible to prevent leakage of electrodes and wiring obtained by patterning the Ti film.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のSIMS分析結果を示す原
子濃度分布図である。
FIG. 1 is an atomic concentration distribution chart showing a SIMS analysis result of an example of the present invention.

【図2】本発明の一実施例装置の製造工程を示す断面図
(その1)である。
FIG. 2 is a cross-sectional view (1) showing a manufacturing process of a device according to an embodiment of the present invention.

【図3】本発明の一実施例装置の製造工程を示す断面図
(その2)である。
FIG. 3 is a sectional view (2) showing the manufacturing process of the device according to the embodiment of the present invention.

【図4】本発明の一実施例装置の製造工程を示す平面図
である。
FIG. 4 is a plan view showing the manufacturing process of the device according to the embodiment of the present invention.

【図5】従来方法により形成されたTFTと画素電極を
示す断面図、平面図である。
5A and 5B are a cross-sectional view and a plan view showing a TFT and a pixel electrode formed by a conventional method.

【図6】従来のSIMS分析結果を示す原子濃度分布図
である。
FIG. 6 is an atomic concentration distribution chart showing the results of conventional SIMS analysis.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 Ti膜 3 フォトレジスト 4 ゲート電極 5 ゲートバスライン 6 SiN 膜 7 a-Si層 8 SiN 膜 9、13 フォトレジスト 10 チャネル保護膜 11 n+ 型a-Si層 12 Ti膜 14 ソース電極 15 ドレイン電極 16 ドレインバスライン1 Glass Substrate 2 Ti Film 3 Photoresist 4 Gate Electrode 5 Gate Busline 6 SiN Film 7 a-Si Layer 8 SiN Film 9, 13 Photoresist 10 Channel Protective Film 11 n + Type a-Si Layer 12 Ti Film 14 Source Electrode 15 drain electrode 16 drain bus line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 八重樫 裕之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Yaegashi 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】少なくとも成膜時の初期に、窒素を20%
以下で添加した不活性ガスを使用し、スパッタ法により
チタン膜(2)をガラス基板(1)の上に積層する工程
と、 レジスト(3)をマスクにして前記チタン膜(2)をパ
ターニングする工程とを有することを特徴とするチタン
製パターンの形成方法。
1. Nitrogen at 20% at least at the beginning of film formation.
Using the inert gas added below, a step of laminating the titanium film (2) on the glass substrate (1) by a sputtering method, and patterning the titanium film (2) using the resist (3) as a mask A method for forming a titanium pattern, comprising the steps of:
【請求項2】少なくとも成膜時の初期に、窒素を20%
以下で添加した不活性ガスを使用し、スパッタ法により
チタン膜(2)をガラス基板(1)の上に積層する工程
と、 前記チタン膜(2)をパターニングすることにより、薄
膜トランジスタのゲート電極(4)、その他の電極及び
配線を形成する工程と、 少なくとも前記ゲート電極(4)とその周辺を覆う絶縁
膜(6)を形成する工程と、 前記ゲート電極(4)とその周辺にある前記絶縁膜
(6)の上に動作半導体層(7)を積層する工程と、 前記ゲート電極(4)の上にソース電極(14)、ドレ
イン電極(15)を形成する工程とを有することを特徴
とする液晶表示装置の製造方法。
2. Nitrogen at 20% at least at the beginning of film formation.
A step of laminating a titanium film (2) on a glass substrate (1) by a sputtering method using an inert gas added below, and patterning the titanium film (2) to form a gate electrode ( 4), a step of forming other electrodes and wirings, a step of forming an insulating film (6) covering at least the gate electrode (4) and its periphery, and the insulation existing in the gate electrode (4) and its periphery A step of stacking an operating semiconductor layer (7) on the film (6), and a step of forming a source electrode (14) and a drain electrode (15) on the gate electrode (4). Method for manufacturing liquid crystal display device.
【請求項3】前記不活性ガスはアルゴンであることを特
徴とする請求項2記載の液晶表示装置の製造方法。
3. The method of manufacturing a liquid crystal display device according to claim 2, wherein the inert gas is argon.
JP29417892A 1992-11-02 1992-11-02 Method for forming titanium pattern and method for manufacturing liquid crystal display device Expired - Fee Related JP3199873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29417892A JP3199873B2 (en) 1992-11-02 1992-11-02 Method for forming titanium pattern and method for manufacturing liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29417892A JP3199873B2 (en) 1992-11-02 1992-11-02 Method for forming titanium pattern and method for manufacturing liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH06151853A true JPH06151853A (en) 1994-05-31
JP3199873B2 JP3199873B2 (en) 2001-08-20

Family

ID=17804324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29417892A Expired - Fee Related JP3199873B2 (en) 1992-11-02 1992-11-02 Method for forming titanium pattern and method for manufacturing liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3199873B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586766B2 (en) 1998-07-16 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method of fabricating it
US6608357B1 (en) 1998-07-16 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586766B2 (en) 1998-07-16 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method of fabricating it
US6608357B1 (en) 1998-07-16 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US6822293B2 (en) 1998-07-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US7078768B2 (en) 1998-07-16 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and process for production thereof
US7371623B2 (en) 1998-07-16 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with semiconductor circuit comprising semiconductor units, and method for fabricating it
US7709844B2 (en) 1998-07-16 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Semiconductor device equipped with semiconductor circuits composed of semiconductor elements and processes for production thereof

Also Published As

Publication number Publication date
JP3199873B2 (en) 2001-08-20

Similar Documents

Publication Publication Date Title
US6051883A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
JPH0887033A (en) Production of active matrix display
JP2001125134A (en) Active matrix substrate and method of producing the same
US5968850A (en) Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
JPH1117188A (en) Active matrix substrate
JP2776378B2 (en) Thin film transistor array substrate and method of manufacturing the same
US20010005597A1 (en) Method for manufacturing fringe field switching mode liquid crystal display device
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JPH06102528A (en) Production of thin-film transistor matrix
JPH06230421A (en) Production of thin-film transistor matrix
JP3199873B2 (en) Method for forming titanium pattern and method for manufacturing liquid crystal display device
JPH06104241A (en) Method of patterning aluminum electrode
JP3169322B2 (en) Active matrix substrate and manufacturing method thereof
JPH04369229A (en) Thin-film transistor and manufacture thereof
KR100333270B1 (en) Liquid crystal display and method for fabricating the same
JP2574837B2 (en) Thin film transistor matrix and manufacturing method thereof
JPH08321621A (en) Thin film transistor
JPH06252171A (en) Manufacture of active matrix panel
JP2905641B2 (en) Method for manufacturing thin film transistor
JPS62124530A (en) Liquid crystal display element
JPH06163586A (en) Thin-film transistor matrix and its manufacture
JPH03153217A (en) Tft panel and its manufacture
JPH0534722A (en) Liquid crystal display device
JPH0764111A (en) Liquid crystal display device and its production

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees