JPH06151618A - Package for enclosing semiconductor devices - Google Patents

Package for enclosing semiconductor devices

Info

Publication number
JPH06151618A
JPH06151618A JP29248292A JP29248292A JPH06151618A JP H06151618 A JPH06151618 A JP H06151618A JP 29248292 A JP29248292 A JP 29248292A JP 29248292 A JP29248292 A JP 29248292A JP H06151618 A JPH06151618 A JP H06151618A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
nickel plating
package
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29248292A
Other languages
Japanese (ja)
Other versions
JP2942424B2 (en
Inventor
Yasutoshi Iwata
Takashige Satsunai
康稔 岩田
孝成 札内
Original Assignee
Kyocera Corp
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, 京セラ株式会社 filed Critical Kyocera Corp
Priority to JP29248292A priority Critical patent/JP2942424B2/en
Publication of JPH06151618A publication Critical patent/JPH06151618A/en
Application granted granted Critical
Publication of JP2942424B2 publication Critical patent/JP2942424B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To maintain the hermeticity and bonding strength of the bonding part between the circuit substrate and the cap part by preventing tin in the solder from reaching the boundary surface between the nickel plating layer and the base metal. CONSTITUTION:The package for enclosing a semiconductor chip is provided with a ceramic substrate 8 for mounting the semiconductor chip and a cap part that is bonded to the ceramic substrate 8 via solder so as to hermetically seal the semiconductor chip inside. The ceramic substrate 8 has a sealing metallization layer 7 at the cap bonding surface. The sealing metallization layer 7 consists of a copper base metal layer 16 on which is formed a barrier layer 17 made of a nickel-chromium alloy, and a nickel plating layer 18 formed on top of the barrier layer 17.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージ、特に、回路基板上にはんだを介して蓋体が接合
される半導体素子収納用パッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element housing package, and more particularly to a semiconductor element housing package in which a lid is joined to a circuit board via solder.

【0002】[0002]

【従来の技術】半導体素子収納用パッケージは、一般
に、半導体素子が搭載される回路基板と、回路基板に接
合される蓋体とから主に構成されている。蓋体は、はん
だを介して回路基板上に設けられた封止用金属層に接合
され、それによって半導体素子を内部に気密封止する。
2. Description of the Related Art Generally, a package for housing a semiconductor element mainly comprises a circuit board on which a semiconductor element is mounted and a lid joined to the circuit board. The lid is bonded to the sealing metal layer provided on the circuit board via solder, thereby hermetically sealing the semiconductor element inside.

【0003】図4に、従来の半導体素子収納用パッケー
ジの封止用金属層を示す。絶縁体からなる回路基板29
上に形成された封止用金属層27は、回路基板29上に
チタン,タングステン等からなる密着層25(厚み0.
6μm),銅からなる下地金属層26(厚み3.0μ
m),リンを含むニッケルからなるニッケルメッキ層2
8(厚み0.8μm)及び金メッキ層29(厚み0.2
μm)がこの順番で積層されることで形成されている。
蓋体23は、コバール合金からなり、下側面にニッケル
メッキ層30が形成されている。蓋体23と封止用金属
層27との間には、はんだ層26が設けられて両者を接
合している。
FIG. 4 shows a sealing metal layer of a conventional semiconductor element housing package. Circuit board 29 made of an insulator
The sealing metal layer 27 formed on the circuit board 29 includes an adhesion layer 25 (thickness: 0.
6 μm), the underlying metal layer 26 made of copper (thickness 3.0 μm
m), nickel plating layer 2 made of nickel containing phosphorus
8 (thickness 0.8 μm) and gold plating layer 29 (thickness 0.2
μm) are laminated in this order.
The lid 23 is made of Kovar alloy and has a nickel plating layer 30 formed on the lower side surface. A solder layer 26 is provided between the lid 23 and the sealing metal layer 27 to join them.

【0004】[0004]

【発明が解決しようとする課題】前記従来の半導体素子
収納用パッケージでは、半導体素子で発生する熱がはん
だ層26を長期間にわたって加熱すると、はんだ中の錫
が、金メッキ層29及びニッケルメッキ層28内に拡散
する。拡散が進むと錫がニッケルメッキ層28と下地金
属層26との界面に達して、薄くて脆弱な化合物層31
を形成する。その結果、外力又は半導体素子の発生する
熱による熱応力が加えられると、銅からなる下地金属層
26とニッケルメッキ層28との界面部分に剥がれが生
じる。そのため、半導体素子収納用パッケージの気密状
態を維持できなくなり、また剥がれが進行すると蓋体が
回路基板から外れたりする。
In the conventional package for accommodating a semiconductor element, when the heat generated in the semiconductor element heats the solder layer 26 for a long period of time, tin in the solder causes the tin in the solder to fall into the gold plating layer 29 and the nickel plating layer 28. Diffuse in. As the diffusion proceeds, tin reaches the interface between the nickel plating layer 28 and the base metal layer 26, and the thin and fragile compound layer 31
To form. As a result, when an external force or thermal stress due to heat generated by the semiconductor element is applied, peeling occurs at the interface between the base metal layer 26 made of copper and the nickel plating layer 28. Therefore, the airtight state of the package for housing the semiconductor element cannot be maintained, and if the peeling progresses, the lid may come off from the circuit board.

【0005】本発明の目的は、はんだの錫がニッケルメ
ッキ層と下地金属層との界面に到達するのを抑制し、回
路基板と蓋体との接合部の気密性及び接合強度を維持す
ることにある。
An object of the present invention is to prevent solder tin from reaching the interface between the nickel plating layer and the underlying metal layer, and maintain the airtightness and the joint strength of the joint portion between the circuit board and the lid. It is in.

【0006】[0006]

【課題を解決するための手段】第1の発明に係る半導体
素子収納用パッケージは、半導体素子を搭載する回路基
板と、半導体素子を内部に気密封止するように回路基板
にはんだを介して接合される蓋体とを備えている。回路
基板は、銅からなる下地金属と、下地金属上に形成され
たニッケル−クロム合金からなるバリア層と、バリア層
上に形成されたニッケルメッキ層とを含む封止用金属層
を、蓋体との接合面に有している。
According to a first aspect of the present invention, there is provided a package for housing a semiconductor element, which is joined to a circuit board on which a semiconductor element is mounted by soldering to the circuit board so that the semiconductor element is hermetically sealed inside. And a lid body. The circuit board has a sealing metal layer including a base metal made of copper, a barrier layer made of a nickel-chromium alloy formed on the base metal, and a nickel plating layer formed on the barrier layer. It has on the joint surface with.

【0007】第2の発明に係る半導体素子収納用パッケ
ージは、半導体素子を搭載する回路基板と、半導体素子
を内部に気密封止するように回路基板にはんだを介して
接合される蓋体とを備えている。回路基板は、銅からな
る下地金属と、下地金属上に形成され厚みが0.5〜
4.5μmのニッケルメッキ層とを含む封止用金属層を
蓋体との接合面に有している。
A semiconductor element housing package according to a second aspect of the present invention includes a circuit board on which a semiconductor element is mounted and a lid body joined to the circuit board via solder so as to hermetically seal the semiconductor element inside. I have it. The circuit board has a base metal made of copper and a thickness of 0.5 to 5 formed on the base metal.
It has a sealing metal layer including a nickel plating layer of 4.5 μm on the joint surface with the lid.

【0008】[0008]

【作用】第1の発明に係る半導体素子収納用パッケージ
では、下地金属とニッケルメッキ層との間にニッケル−
クロム合金からなるバリア層が形成されている。このた
め、たとえ高温時にはんだ層から錫がニッケルメッキ層
内に拡散しても、バリア層で拡散が停止され、下地金属
層まで到達しにくい。したがって、回路基板と蓋体との
接合部の気密性及び接合強度は維持される。
In the package for accommodating a semiconductor element according to the first aspect of the present invention, a nickel-plating layer is provided between the base metal and the nickel plating layer.
A barrier layer made of a chromium alloy is formed. Therefore, even if tin diffuses from the solder layer into the nickel plating layer at a high temperature, the diffusion is stopped at the barrier layer and it is difficult to reach the underlying metal layer. Therefore, the airtightness and the joint strength of the joint between the circuit board and the lid are maintained.

【0009】第2の発明に係る半導体素子収納用パッケ
ージの封止用金属層では、ニッケルメッキ層の厚みが
0.5〜4.5μmの範囲に設定されている。したがっ
て、高温時にはんだ層の錫がニッケルメッキ層内に拡散
しても、その錫がニッケルメッキ層と下地金属層との界
面に到達しにくい。この結果、界面での剥がれは生じに
くくなり、回路基板と蓋体との接合部の気密性及び接合
強度が維持される。
In the sealing metal layer of the package for housing a semiconductor element according to the second invention, the thickness of the nickel plating layer is set in the range of 0.5 to 4.5 μm. Therefore, even if tin of the solder layer diffuses into the nickel plating layer at high temperature, the tin does not easily reach the interface between the nickel plating layer and the base metal layer. As a result, peeling at the interface is less likely to occur, and the airtightness and the joint strength of the joint between the circuit board and the lid are maintained.

【0010】[0010]

【実施例】第1実施例 図1は、本発明の一実施例が採用された半導体素子収納
用パッケージ1を示している。半導体素子収納用パッケ
ージ1は、主に、多層回路基板2と蓋体3とから構成さ
れている。半導体素子4は、はんだバンプ5を介してパ
ッケージ1内に装着されている。なお、半導体素子4
は、多層回路基板2の上面に配置されたバンプ搭載部1
2に接続されている。蓋体3は、ニッケルメッキ層が形
成されたコバール合金から形成されている。蓋体3は、
一方が開口した箱型の部材であり、多層回路基板2の上
面外周に形成された封止用金属層7上にはんだ層6を介
して接合されている。このはんだ層6及び封止用金属層
7が、パッケージ1内部を気密に封止している。
EXAMPLES First Embodiment FIG. 1 shows a package for housing semiconductor chip 1 to which an embodiment of the present invention is employed. The semiconductor element housing package 1 is mainly composed of a multilayer circuit board 2 and a lid 3. The semiconductor element 4 is mounted in the package 1 via the solder bumps 5. The semiconductor element 4
Is a bump mounting portion 1 arranged on the upper surface of the multilayer circuit board 2.
Connected to 2. The lid 3 is made of a Kovar alloy on which a nickel plating layer is formed. The lid 3 is
One of them is a box-shaped member having an opening, and is joined to the sealing metal layer 7 formed on the outer periphery of the upper surface of the multilayer circuit board 2 via the solder layer 6. The solder layer 6 and the sealing metal layer 7 hermetically seal the inside of the package 1.

【0011】多層回路基板2は、セラミック基板8と、
セラミック基板8上中央部に形成された薄膜配線部9
と、セラミック基板8上外周部に形成された封止用金属
層7とから主に構成されている。セラミック基板8内に
は、スルーホールにより上下に連通するモリブデン,タ
ングステン等からなる厚膜配線導体13が形成されてい
る。厚膜配線導体13の下部は、セラミック基板8の下
面に露出する入出力端子部13aとなっており、その上
にニッケルメッキ層等からなる入出力パッド14が形成
されている。
The multilayer circuit board 2 includes a ceramic board 8 and
Thin film wiring part 9 formed in the central part on the ceramic substrate 8
And a sealing metal layer 7 formed on the outer peripheral portion of the ceramic substrate 8. Inside the ceramic substrate 8, a thick film wiring conductor 13 made of molybdenum, tungsten or the like is formed which is vertically communicated with each other by a through hole. The lower portion of the thick film wiring conductor 13 is an input / output terminal portion 13a exposed on the lower surface of the ceramic substrate 8, and an input / output pad 14 made of a nickel plating layer or the like is formed thereon.

【0012】薄膜配線部9は、ポリイミドからなる三層
の樹脂絶縁層10と、各樹脂絶縁層10の両側に形成さ
れた銅からなる薄膜配線層11とを備えている。薄膜配
線部9の上面に形成された薄膜配線層上には、ニッケル
/金メッキ等が施されたバンプ搭載部12が設けられて
いる。セラミック基板8上面に形成された薄膜配線層1
1は、厚膜配線導体13の上面と接続されている。ま
た、各薄膜配線層11同士は、樹脂絶縁層10に設けら
れたスルーホールを介して電気的に接続されている。
The thin film wiring portion 9 is provided with three resin insulating layers 10 made of polyimide, and a thin film wiring layer 11 made of copper formed on both sides of each resin insulating layer 10. On the thin film wiring layer formed on the upper surface of the thin film wiring portion 9, a bump mounting portion 12 plated with nickel / gold is provided. Thin film wiring layer 1 formed on the upper surface of the ceramic substrate 8
1 is connected to the upper surface of the thick film wiring conductor 13. Further, the thin film wiring layers 11 are electrically connected to each other through through holes provided in the resin insulating layer 10.

【0013】図2に示す封止用金属層7は、セラミック
基板8上に順番に配置された、クロムからなる密着層1
5と、銅からなる下地金属層16と、クロム−ニッケル
合金からなるバリア層17と、リンを含むニッケルメッ
キ層18と、金メッキ層19とから構成されている。密
着層15は、銅からなる下地金属層16とセラミック基
板8との接合強度を高めるためのものである。ニッケル
メッキ層18及び金メッキ層19は、封止用金属層7と
はんだ層6(図1)との接続を強固にするために形成さ
れている。バリア層17は、はんだ層6(図1)から錫
がニッケルメッキ層18内に拡散してきた場合に下地金
属層16に到達するのを防止するために形成されてい
る。
The sealing metal layer 7 shown in FIG. 2 is an adhesion layer 1 made of chromium, which is sequentially arranged on the ceramic substrate 8.
5, a base metal layer 16 made of copper, a barrier layer 17 made of a chromium-nickel alloy, a nickel plating layer 18 containing phosphorus, and a gold plating layer 19. The adhesion layer 15 is for increasing the bonding strength between the base metal layer 16 made of copper and the ceramic substrate 8. The nickel plating layer 18 and the gold plating layer 19 are formed to strengthen the connection between the sealing metal layer 7 and the solder layer 6 (FIG. 1). The barrier layer 17 is formed to prevent the tin from reaching the base metal layer 16 when tin diffuses from the solder layer 6 (FIG. 1) into the nickel plating layer 18.

【0014】次に、半導体素子収納用パッケージ1の製
造方法について説明する。セラミック基板8は、複数枚
のセラミックグリーンシートから形成される。セラミッ
クグリーンシートは、適当な打ち抜き加工が施された後
に、タングステン,モリブデン等の高融点金属粉末から
なる金属ペーストがスクリーン印刷法により塗布され
る。次に、複数枚のセラミックグリーンシートを積層し
てセラミックグリーンシート積層体を形成し、適当な温
度で焼成することにより、内部に厚膜配線導体13を含
むセラミック基板8を形成する。
Next, a method of manufacturing the semiconductor element housing package 1 will be described. The ceramic substrate 8 is formed of a plurality of ceramic green sheets. The ceramic green sheet is subjected to an appropriate punching process, and then a metal paste made of a refractory metal powder such as tungsten and molybdenum is applied by a screen printing method. Next, a plurality of ceramic green sheets are laminated to form a ceramic green sheet laminate, which is fired at an appropriate temperature to form the ceramic substrate 8 including the thick film wiring conductor 13 therein.

【0015】次に、セラミック基板8の上面に蒸着,ス
パッタリング等により銅層を形成する。続いて、感光性
レジストの塗布,現像,エッチング処理等を施して、所
望のパターンの1層目薄膜配線導体11を形成する。次
に、セラミック基板8上に感光性ポリイミドペーストを
スピンコート法で塗布し、ベーク,露光,現像及びベー
クからなる一連の処理を連続して施し、窒素雰囲気中で
約400℃の炉内で焼成し、1層目の樹脂絶縁層10を
形成する。次に、樹脂絶縁層10に適当なスルーホール
を形成する。2層目及び3層目の樹脂絶縁層10は、1
層目樹脂絶縁層と同様な方法で形成される。2〜4層目
の薄膜配線層11も、1層目の薄膜配線層11と同様な
方法で形成される。
Next, a copper layer is formed on the upper surface of the ceramic substrate 8 by vapor deposition, sputtering or the like. Subsequently, a photosensitive resist is applied, developed, and etched to form the first-layer thin-film wiring conductor 11 having a desired pattern. Next, a photosensitive polyimide paste is applied onto the ceramic substrate 8 by a spin coating method, and a series of treatments including baking, exposure, development and baking are continuously performed, and firing is performed in a furnace at about 400 ° C. in a nitrogen atmosphere. Then, the first resin insulating layer 10 is formed. Next, appropriate through holes are formed in the resin insulating layer 10. The second and third resin insulation layers 10 are 1
It is formed by the same method as that of the resin insulation layer. The second to fourth thin film wiring layers 11 are also formed by the same method as the first thin film wiring layer 11.

【0016】次に、封止用金属層7の形成について説明
する。はじめに、スパッタリングにより、クロムからな
る密着層と、銅からなる下地金属層と、クロム−ニッケ
ル合金からなるバリア層をセラミック基板8上に、順番
に成膜する。そして、感光性レジスト塗布,現像,エッ
チング処理を施して、所望のパターンを有する密着層1
5,下地金属層16及びバリア層17を形成する。
Next, the formation of the sealing metal layer 7 will be described. First, an adhesion layer made of chromium, a base metal layer made of copper, and a barrier layer made of a chromium-nickel alloy are sequentially formed on the ceramic substrate 8 by sputtering. Then, the adhesive layer 1 having a desired pattern is formed by applying a photosensitive resist, developing, and etching.
5, the underlying metal layer 16 and the barrier layer 17 are formed.

【0017】続いて、電解メッキ法を用いて、レジスト
パターンが形成されていない部分に、リンを含むニッケ
ルメッキ層18及び金メッキ層19を形成する。このと
き同時に、ニッケルメッキ層及び金メッキ層がメタライ
ズ配線13の入出力端子部13aに形成され、入出力パ
ッド14が形成される。レジスト層が除去されると、図
2に示すような封止用金属層7が完成し、同時に多層回
路基板2が完成する。
Subsequently, a nickel plating layer 18 containing phosphorus and a gold plating layer 19 containing phosphorus are formed by electroplating on the portion where the resist pattern is not formed. At this time, simultaneously, a nickel plating layer and a gold plating layer are formed on the input / output terminal portion 13a of the metallized wiring 13, and the input / output pad 14 is formed. When the resist layer is removed, the sealing metal layer 7 as shown in FIG. 2 is completed, and at the same time, the multilayer circuit board 2 is completed.

【0018】次に、はんだバンプ5が形成された半導体
素子4をバンプ搭載部上に搭載する。はんだバンプを溶
融させることにより、半導体素子4が多層回路基板2上
に固定される。続いて、ニッケルメッキ層を有する蓋体
3を封止用金属層7上にはんだを介して搭載する。この
状態で、リフロー炉を通過させてはんだを溶融させ、蓋
体3を多層回路基板2上に固定する。これにより、半導
体素子4は半導体素子収納用パッケージ1内に気密に封
止される。
Next, the semiconductor element 4 having the solder bumps 5 formed thereon is mounted on the bump mounting portion. The semiconductor element 4 is fixed on the multilayer circuit board 2 by melting the solder bumps. Then, the lid 3 having the nickel plating layer is mounted on the sealing metal layer 7 via solder. In this state, the solder is melted by passing through a reflow furnace, and the lid 3 is fixed onto the multilayer circuit board 2. As a result, the semiconductor element 4 is hermetically sealed in the semiconductor element housing package 1.

【0019】得られた製品を使用すると次のような作用
が生じる。半導体素子4が作動し続けると、そこで発生
する熱がはんだ層6を加熱する。すると、はんだ層6内
の錫が金メッキ層19及びニッケルメッキ層18内に拡
散しだす。しかし、拡散する錫は、バリア層17に遮ら
れ、下地金属層16には到達しにくい。これにより、ニ
ッケルメッキ層18と下地金属層16との間に化合物層
が形成されにくく、そのために封止用金属層7の気密性
及び接合強度は良好に維持される。
Use of the obtained product has the following effects. When the semiconductor element 4 continues to operate, the heat generated there heats the solder layer 6. Then, tin in the solder layer 6 begins to diffuse into the gold plating layer 19 and the nickel plating layer 18. However, the diffused tin is blocked by the barrier layer 17 and hardly reaches the underlying metal layer 16. As a result, a compound layer is less likely to be formed between the nickel plating layer 18 and the underlying metal layer 16, and therefore the airtightness and the bonding strength of the sealing metal layer 7 are maintained well.

【0020】なお、バリア層17の厚みは、0.1〜
1.0μmの範囲にあるのが、錫の拡散を防止する上で
好ましい。厚みが0.1μm未満になると、錫がニッケ
ルメッキ層18と下地金属層16との界面に錫が拡散す
る。厚みがさらに薄くなると、前記界面に化合物層が形
成されて界面に剥がれが生じてしまう。一方バリア層1
7の厚みが1.0μmを越えると、内部応力が増大する
ことで密着強度が低下してしまう。
The thickness of the barrier layer 17 is 0.1 to 0.1.
It is preferably in the range of 1.0 μm in order to prevent tin diffusion. When the thickness is less than 0.1 μm, tin diffuses into the interface between the nickel plating layer 18 and the base metal layer 16. When the thickness is further reduced, a compound layer is formed at the interface and peeling occurs at the interface. On the other hand, barrier layer 1
If the thickness of No. 7 exceeds 1.0 μm, the internal stress increases and the adhesion strength decreases.

【0021】なお、バリア層17とニッケルメッキ層1
8との密着強度は、バリア層17内のニッケルにより向
上している。次に、実験例を用いて説明する。前記第1
実施例で用いた多層回路基板において、バリア層の厚み
を変化させて、下地金属層とニッケルメッキ層と界面の
剥がれ,錫の界面への拡散及び密着強度の状態を調査し
た。ここでは、175℃,1000時間で高温放置した
ものについて調べた。その結果を以下の表1に示す。
The barrier layer 17 and the nickel plating layer 1
The adhesion strength with 8 is improved by nickel in the barrier layer 17. Next, an experimental example will be described. The first
In the multilayer circuit boards used in the examples, the thickness of the barrier layer was changed, and the peeling of the interface between the underlying metal layer and the nickel plating layer, the diffusion of tin to the interface and the state of adhesion strength were investigated. Here, what was left high temperature at 175 ° C. for 1000 hours was examined. The results are shown in Table 1 below.

【0022】[0022]

【表1】 [Table 1]

【0023】バリア層の厚みが0.1〜1.0μmの範
囲では、界面の剥がれ,錫の界面への拡散は生じない
し、密着強度も十分であった。厚みが0.05μmにな
ると、錫の界面への拡散が見られた。厚み0.03μm
では、界面では錫により化合物層が形成され、界面の剥
がれが見られた。一方、厚みが1.0μmを越えると、
内部応力の増大により密着強度が著しく低下した。第2実施例 図3は、前記実施例と同様にセラミック基板上に形成さ
れる封止用金属層7を示している。この封止用金属層7
は、セラミック基板8の上面に下から順番に形成され
た、クロムからなる密着層15,銅からなる下地金属層
16,リンを含むニッケルメッキ層18及び金メッキ層
19から主に構成されている。これらの各層は、前記実
施例で述べられた方法と同様な方法で形成される。ここ
では、ニッケルメッキ層18が0.5〜4.5μmの範
囲で形成されている。ニッケルメッキ層18の厚みが
0.5μm以上であることにより、前記実施例で述べた
ようにはんだ層内から錫がニッケルメッキ層18内に侵
入したとしても、錫がニッケルメッキ層18と下地金属
層16との界面に化合物を生じにくい。したがって、前
記実施例と同様に、封止用金属層7において気密性及び
密着性が良好に維持される。
When the thickness of the barrier layer was in the range of 0.1 to 1.0 μm, peeling of the interface and diffusion of tin to the interface did not occur, and the adhesion strength was sufficient. When the thickness was 0.05 μm, diffusion of tin to the interface was observed. Thickness 0.03 μm
Then, a compound layer was formed by tin at the interface, and peeling of the interface was observed. On the other hand, if the thickness exceeds 1.0 μm,
The adhesion strength was significantly reduced due to the increase in internal stress. Second Embodiment FIG. 3 shows a sealing metal layer 7 formed on a ceramic substrate similarly to the above-mentioned embodiment. This sealing metal layer 7
Is mainly composed of an adhesion layer 15 made of chromium, a base metal layer 16 made of copper, a nickel plating layer 18 containing phosphorus, and a gold plating layer 19 which are sequentially formed on the upper surface of the ceramic substrate 8. Each of these layers is formed by a method similar to the method described in the above embodiment. Here, the nickel plating layer 18 is formed in the range of 0.5 to 4.5 μm. Since the thickness of the nickel plating layer 18 is 0.5 μm or more, even if tin penetrates into the nickel plating layer 18 from the solder layer as described in the above-mentioned embodiment, the tin does not penetrate the nickel plating layer 18 and the base metal. Compounds are unlikely to form at the interface with the layer 16. Therefore, in the same manner as in the above-mentioned embodiment, the sealing metal layer 7 maintains good airtightness and adhesion.

【0024】一方、ニッケルメッキ層の厚みが増える
と、一般に内部応力が大きくなり密着強度が低下する。
しかし、ニッケルメッキ層18の厚みが4.5μm以下
に設定されているので、多少密着強度が低下する程度で
実用上問題は生じない。次に、実験例を用いて説明す
る。第2実施例において、ニッケルメッキ層の厚みを変
化させて、下地金属層とニッケルメッキ層との界面の剥
がれ,錫の界面への拡散、密着強度の状態を調査した。
ここでは、175℃,1000時間で高温放置したもの
について調べた。その結果を以下の表2に示す。
On the other hand, when the thickness of the nickel plating layer increases, the internal stress generally increases and the adhesion strength decreases.
However, since the thickness of the nickel-plated layer 18 is set to 4.5 μm or less, the adhesion strength will be somewhat reduced and no practical problem will occur. Next, an experimental example will be described. In the second example, the thickness of the nickel plating layer was changed, and the peeling of the interface between the base metal layer and the nickel plating layer, the diffusion of tin to the interface, and the state of adhesion strength were investigated.
Here, what was left high temperature at 175 ° C. for 1000 hours was examined. The results are shown in Table 2 below.

【0025】[0025]

【表2】 [Table 2]

【0026】ニッケルメッキ層の厚みが0.5〜4.5
μmの範囲にあると、界面剥がれ,錫の界面への拡散が
なく、また十分な密着強度が得られた。厚みが0.8μ
mになると、界面に錫の拡散が見られた。厚みが0.4
μmでは、界面で錫による化合物層が形成され、界面剥
がれが見られた。一方、厚みが4.5μmを越えると、
内部応力の増大により密着強度が極端に低下した。
The nickel plating layer has a thickness of 0.5 to 4.5.
Within the range of μm, there was no interfacial peeling or diffusion of tin to the interface, and sufficient adhesion strength was obtained. 0.8μ thickness
At m, tin diffusion was observed at the interface. Thickness 0.4
At μm, a compound layer of tin was formed at the interface, and interfacial peeling was observed. On the other hand, if the thickness exceeds 4.5 μm,
The adhesion strength was extremely reduced due to the increase in internal stress.

【0027】[0027]

【発明の効果】第1の発明に係る半導体素子収容部パッ
ケージでは、封止用金属層の下地金属とニッケルメッキ
層との間に形成されたニッケル−クロム合金からなるバ
リア層が錫の拡散をさえぎり、下地金属に到達するのを
抑制する。したがって、界面剥がれが生じにくく、封止
用金属層における気密性及び接合強度が維持される。
In the semiconductor element accommodating portion package according to the first invention, the barrier layer made of nickel-chromium alloy formed between the base metal of the sealing metal layer and the nickel plating layer prevents the diffusion of tin. Blocks and suppresses reaching the underlying metal. Therefore, interfacial peeling is unlikely to occur, and the airtightness and bonding strength of the sealing metal layer are maintained.

【0028】第2の発明に係る半導体素子収納用パッケ
ージの封止用金属層では、ニッケルメッキ層の厚みが
0.5〜4.5μmの範囲に設定されている。したがっ
て、高温時に錫がニッケルメッキ層と下地金属との界面
に化合物を生じにくくなる。この結果、界面剥がれが生
じにくく、封止用金属層における気密性及び接合強度が
維持される。
In the sealing metal layer of the package for housing a semiconductor element according to the second invention, the thickness of the nickel plating layer is set in the range of 0.5 to 4.5 μm. Therefore, it becomes difficult for tin to form a compound at the interface between the nickel plating layer and the base metal at high temperature. As a result, interfacial peeling is unlikely to occur, and the airtightness and bonding strength of the sealing metal layer are maintained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例としての半導体素子収納用パ
ッケージの部分縦断面図。
FIG. 1 is a partial vertical cross-sectional view of a semiconductor element housing package according to an embodiment of the present invention.

【図2】図1の拡大部分図。FIG. 2 is an enlarged partial view of FIG.

【図3】別の実施例の図2に相当する図。FIG. 3 is a diagram corresponding to FIG. 2 of another embodiment.

【図4】従来例の図2に相当する図。FIG. 4 is a diagram corresponding to FIG. 2 of a conventional example.

【符号の説明】[Explanation of symbols]

1 半導体素子収納用パッケージ 2 多層回路基板 3 蓋体 4 半導体素子 6 はんだ層 7 封止用金属層 16 下地金属層 17 バリア層 18 ニッケルメッキ層 1 Package for Semiconductor Element Storage 2 Multilayer Circuit Board 3 Lid 4 Semiconductor Element 6 Solder Layer 7 Sealing Metal Layer 16 Base Metal Layer 17 Barrier Layer 18 Nickel Plating Layer

Claims (2)

    【特許請求の範囲】[Claims]
  1. 【請求項1】半導体素子を搭載する回路基板と、前記半
    導体素子を内部に気密封止するように前記回路基板には
    んだを介して接合される蓋体とを備えた半導体素子収納
    用パッケージにおいて、 前記回路基板は、銅からなる下地金属と、前記下地金属
    上に形成されたニッケル−クロム合金からなるバリア層
    と、前記バリア層上に形成されたニッケルメッキ層とを
    含む封止用金属層を、前記蓋体との接合面に有している
    ことを特徴とする、半導体素子収納用パッケージ。
    1. A package for storing a semiconductor element, comprising: a circuit board on which a semiconductor element is mounted; and a lid body joined to the circuit board via solder so as to hermetically seal the semiconductor element inside, The circuit board has a sealing metal layer including a base metal made of copper, a barrier layer made of a nickel-chromium alloy formed on the base metal, and a nickel plating layer formed on the barrier layer. A package for housing a semiconductor element, characterized in that the package is provided on a joint surface with the lid.
  2. 【請求項2】半導体素子を搭載する回路基板と、前記半
    導体素子を内部に気密封止するように前記回路基板には
    んだを介して接合される蓋体とを備えた半導体素子収納
    用パッケージにおいて、 前記回路基板は、銅からなる下地金属と、前記下地金属
    上に形成され厚みが0.5〜4.5μmのニッケルメッ
    キ層とを含む封止用金属層を前記蓋体との接合面に有し
    ていることを特徴とする、半導体素子収納用パッケー
    ジ。
    2. A package for storing a semiconductor element, comprising: a circuit board on which a semiconductor element is mounted; and a lid body joined to the circuit board via solder so as to hermetically seal the semiconductor element inside, The circuit board has a sealing metal layer including a base metal made of copper and a nickel plating layer formed on the base metal and having a thickness of 0.5 to 4.5 μm on a joint surface with the lid. A package for housing a semiconductor element, which is characterized in that
JP29248292A 1992-10-30 1992-10-30 Package for storing semiconductor elements Expired - Fee Related JP2942424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29248292A JP2942424B2 (en) 1992-10-30 1992-10-30 Package for storing semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29248292A JP2942424B2 (en) 1992-10-30 1992-10-30 Package for storing semiconductor elements

Publications (2)

Publication Number Publication Date
JPH06151618A true JPH06151618A (en) 1994-05-31
JP2942424B2 JP2942424B2 (en) 1999-08-30

Family

ID=17782388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29248292A Expired - Fee Related JP2942424B2 (en) 1992-10-30 1992-10-30 Package for storing semiconductor elements

Country Status (1)

Country Link
JP (1) JP2942424B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492198B2 (en) 1999-09-29 2002-12-10 Samsung Electronics, Co., Ltd. Method for fabricating a semiconductor device
CN1329981C (en) * 2003-06-30 2007-08-01 夏普株式会社 Semiconductor carrier film, and semiconductor device and liquid crystal module using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492198B2 (en) 1999-09-29 2002-12-10 Samsung Electronics, Co., Ltd. Method for fabricating a semiconductor device
CN1329981C (en) * 2003-06-30 2007-08-01 夏普株式会社 Semiconductor carrier film, and semiconductor device and liquid crystal module using the same

Also Published As

Publication number Publication date
JP2942424B2 (en) 1999-08-30

Similar Documents

Publication Publication Date Title
TWI298913B (en)
US6046074A (en) Hermetic thin film metallized sealband for SCM and MCM-D modules
US4784972A (en) Method of joining beam leads with projections to device electrodes
US7365273B2 (en) Thermal management of surface-mount circuit devices
US7145231B2 (en) Electronic apparatus
JP4361826B2 (en) Semiconductor device
US6574113B2 (en) Electronic package with stacked connections and method for making same
US3614832A (en) Decal connectors and methods of forming decal connections to solid state devices
US4577056A (en) Hermetically sealed metal package
KR100532179B1 (en) Chip scale ball grid array for integrated circuit package
KR100537972B1 (en) Chip scale ball grid array for integrated circuit package
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
JP3684978B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US7250355B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
US6798070B2 (en) Electronic device assembly and a method of connecting electronic devices constituting the same
US7626262B2 (en) Electrically conductive connection, electronic component and method for their production
US6596620B2 (en) BGA substrate via structure
US5904499A (en) Package for power semiconductor chips
JP3393755B2 (en) Interconnection structure by reflow solder ball with low melting point metal cap
US5897724A (en) Method of producing a hybrid integrated circuit
JP3320979B2 (en) How to mount a device directly on a device carrier
JP4804751B2 (en) Metal ceramic substrates for electrical circuits or modules, and methods of making such substrates and modules comprising such substrates
EP0266210B1 (en) Electronic apparatus comprising a ceramic substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees