JPH06151354A - Electrode formation method of semiconductor element - Google Patents
Electrode formation method of semiconductor elementInfo
- Publication number
- JPH06151354A JPH06151354A JP29341492A JP29341492A JPH06151354A JP H06151354 A JPH06151354 A JP H06151354A JP 29341492 A JP29341492 A JP 29341492A JP 29341492 A JP29341492 A JP 29341492A JP H06151354 A JPH06151354 A JP H06151354A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic electrode
- electrode
- insulating film
- heat treatment
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体素子、例えば砒化
ガリウム電界効果型トランジスタ(以下、GaAsFE
Tと称する)の電極形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a gallium arsenide field effect transistor (hereinafter referred to as GaAsFE).
(Referred to as “T”).
【0002】[0002]
【従来の技術】近年、GaAsFETは、高周波素子と
して、BSコンバータ、MICの部品として開発、実用
化が進められている。2. Description of the Related Art In recent years, GaAs FETs have been developed and put into practical use as high frequency devices as parts of BS converters and MICs.
【0003】図4に1つのGaAsFETの平面図を示
し、図5に図4のA−A’線に沿った従来の一般的な合
金化法によるGaAsFETのオーミック電極形成の前
工程断面図を示し、図6に図4のA−A’線に沿った従
来の一般的な合金化法によるGaAsFETのオーミッ
ク電極形成の後工程断面図を示す。FIG. 4 shows a plan view of one GaAsFET, and FIG. 5 shows a cross-sectional view of a GaAsFET ohmic electrode formed by a conventional general alloying method along a line AA 'in FIG. FIG. 6 shows a cross-sectional view of a post-process of forming an ohmic electrode of a GaAsFET by a conventional general alloying method, taken along the line AA ′ in FIG.
【0004】図4に示す如く、ソース電極8とドレイン
電極9との間にゲート電極11を形成し、そのゲート電
極11の一端は電極引き出しのためのパッド部分12が
大きく設けられている。As shown in FIG. 4, a gate electrode 11 is formed between a source electrode 8 and a drain electrode 9, and one end of the gate electrode 11 is provided with a large pad portion 12 for leading out an electrode.
【0005】図5に示す如く、半絶縁性基板1上に、バ
ッファ層2、動作層3、高伝導層4を堆積した後(図5
(a))、オーミック電極を形成するためのフォトレジ
スト5によるレジストパターン形成を行う(図5
(b))。As shown in FIG. 5, after the buffer layer 2, the operating layer 3 and the high conductivity layer 4 are deposited on the semi-insulating substrate 1 (see FIG. 5).
(A)), forming a resist pattern with the photoresist 5 for forming an ohmic electrode (FIG. 5).
(B)).
【0006】次に半導体基板1上に、順次AuとGeと
の合金、Ni、Auの各金属膜6を真空蒸着によって堆
積する(図5(c))。この金属膜6の形成後、リフト
オフによってオーミック電極形成領域以外の不要な部分
の金属膜を除去して、所望の電極パターンを形成する
(図5(d))。Next, an alloy of Au and Ge, and metal films 6 of Ni and Au are sequentially deposited on the semiconductor substrate 1 by vacuum evaporation (FIG. 5C). After forming the metal film 6, unnecessary portions of the metal film other than the ohmic electrode formation region are removed by lift-off to form a desired electrode pattern (FIG. 5D).
【0007】その後、半導体素子を任意の温度で熱処理
(アロイ)することにより、Ge金属がGaAs基板に
拡散され、オーム性を有する電極、即ちオーミック電極
が形成される(図6(a))。そして、n++型高伝導層
4をエッチングしてn型動作層3を露出させる。この部
分が、いわゆるリセス部分となる。After that, the semiconductor element is heat-treated (alloyed) at an arbitrary temperature to diffuse the Ge metal into the GaAs substrate to form an ohmic electrode, that is, an ohmic electrode (FIG. 6A). Then, the n ++ type high conductivity layer 4 is etched to expose the n type operation layer 3. This portion is a so-called recess portion.
【0008】引き続き、n++型高伝導層のエッチングし
た部分以外の半導体基板全面にレジストパターン10を
形成する(図6(b))。Subsequently, a resist pattern 10 is formed on the entire surface of the semiconductor substrate except the etched portion of the n ++ type high conductivity layer (FIG. 6B).
【0009】その上にアルミニウムを真空蒸着によって
積層する。そうして、レジストパターン10及びそのレ
ジストパターン上のアルミニウムをリフトオフによって
剥離する。そうすることによって、アルミニウムから成
るゲート電極11が形成される(図6(c))。Aluminum is laminated thereon by vacuum vapor deposition. Then, the resist pattern 10 and the aluminum on the resist pattern are separated by lift-off. By doing so, the gate electrode 11 made of aluminum is formed (FIG. 6C).
【0010】こうして、GaAsFETが製造される。Thus, the GaAs FET is manufactured.
【0011】しかしながら、上述の如き熱処理を行う際
に、AuとGeとの合金がボーリングアップ現象を生
じ、AuとGeとの合金から成るオーミック電極上に凹
凸が現れる。However, when the heat treatment as described above is performed, the alloy of Au and Ge causes a boring-up phenomenon, and unevenness appears on the ohmic electrode made of the alloy of Au and Ge.
【0012】そうなると、その後のフォトリソ工程にお
いて、フォトレジストを露光した際に、その凹凸により
光が回り込んで必要個所のフォトレジストを残査させる
ことができず、そのため、オーミック電極上にフォトレ
ジストを用いて微細なパターンを形成することが非常に
困難であるという欠点があった。Then, in the subsequent photolithography process, when the photoresist is exposed, the unevenness of the light prevents the light from wrapping around and leaving the photoresist at the necessary portions. Therefore, the photoresist is left on the ohmic electrode. There is a drawback that it is very difficult to form a fine pattern by using it.
【0013】[0013]
【発明が解決しようとする課題】本発明は上述の従来の
欠点に鑑みて成されたものであり、オーミック電極を形
成するAuとGeとの合金、Ni、Auの各金属膜を順
次真空蒸着した後に、全面に絶縁膜を堆積することでオ
ーミック電極の熱処理によって発生するボーリングアッ
プの凹凸を防止できる半導体素子の電極形成方法を提供
するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art, in which an alloy of Au and Ge forming an ohmic electrode, and Ni and Au metal films are sequentially vacuum-deposited. After that, the present invention provides a method for forming an electrode of a semiconductor element, which can prevent the unevenness of the boring-up generated by the heat treatment of the ohmic electrode by depositing an insulating film on the entire surface.
【0014】[0014]
【課題を解決するための手段】本発明の半導体素子の電
極形成方法は、半絶縁性基板上に、半導体素子の金属製
のオーミック電極を形成する半導体素子の電極形成方法
において、前記基板上に複数の金属を真空蒸着にて堆積
する工程と、前記オーミック電極形成領域以外の前記金
属を除去する工程と、熱処理前のオーミック電極上に絶
縁膜を堆積する工程と、該オーミック電極上を熱処理し
て合金化する工程とを備えているものである。A method for forming an electrode for a semiconductor device according to the present invention is a method for forming an electrode for a semiconductor device, wherein a metal ohmic electrode for the semiconductor device is formed on a semi-insulating substrate. A step of depositing a plurality of metals by vacuum evaporation, a step of removing the metal other than the ohmic electrode formation region, a step of depositing an insulating film on the ohmic electrode before heat treatment, and a heat treatment on the ohmic electrode. And a step of alloying.
【0015】また、半絶縁性基板上に、金属から成るオ
ーミック電極を備えた半導体素子の電極形成方法におい
て、前記オーミック電極の熱処理前に該オーミック電極
上に絶縁膜を堆積するものである。In the method of forming an electrode of a semiconductor device having an ohmic electrode made of metal on a semi-insulating substrate, an insulating film is deposited on the ohmic electrode before heat treatment of the ohmic electrode.
【0016】[0016]
【作用】本発明によれば、絶縁膜を熱処理前のオーミッ
ク電極上に堆積することにより、熱処理時に発生するボ
ーリングアップを防ぎオーミック電極上の凹凸を無くす
ことができる。According to the present invention, by depositing the insulating film on the ohmic electrode before the heat treatment, it is possible to prevent the boring-up that occurs during the heat treatment and to eliminate the irregularities on the ohmic electrode.
【0017】[0017]
【実施例】本発明の半導体素子の電極形成方法をGaA
sFETの作製に適用した場合の実施例を図に従って説
明する。EXAMPLE A method for forming an electrode of a semiconductor device according to the present invention is GaA.
An example when applied to the production of an sFET will be described with reference to the drawings.
【0018】図1に本発明の半導体素子の電極形成方法
をGaAsFETの作製に適用したGaAsFETの断
面図を示す。FIG. 1 is a sectional view of a GaAsFET in which the method for forming an electrode of a semiconductor device according to the present invention is applied to manufacture a GaAsFET.
【0019】GaAs半絶縁性基板1上に、n-型バッ
ファ層2、n型動作層3、n++型高伝導層4を連続して
順次エピタキシャル成長させ、その上にAuとGeとの
合金(Ge比12%)、Ni、Auの各金属を真空蒸着
によって積層して、後にオーミック電極となる金属膜6
を形成する。さらにその上に、絶縁膜、例えばSiN膜
を全面に堆積する。その後、白熱線、ランプなどを用い
て得られる放射光を照射することにより急速熱処理を行
う装置、即ち熱放射アニール(RTP)装置によって、
前記絶縁膜7下のGe金属がGaAs基板に拡散され
て、オーム性を有する電極、即ちオーミック電極が形成
されるのである。On the GaAs semi-insulating substrate 1, an n -- type buffer layer 2, an n-type operating layer 3, and an n ++ -type high-conductivity layer 4 are successively and epitaxially grown, and an alloy of Au and Ge is formed thereon. (Ge ratio 12%), Ni, and Au metals are laminated by vacuum vapor deposition to form an ohmic electrode later.
To form. Further, an insulating film, for example, a SiN film is deposited on the entire surface. After that, by an apparatus that performs rapid thermal processing by irradiating radiant light obtained using an incandescent wire, a lamp, or the like, that is, a thermal radiation annealing (RTP) apparatus
The Ge metal under the insulating film 7 is diffused into the GaAs substrate to form an ohmic electrode, that is, an ohmic electrode.
【0020】以下に、上述の本発明をGaAsFETの
製造に用いた場合のGaAsFETの製造方法を示す。A method for manufacturing a GaAsFET when the above-described present invention is used for manufacturing a GaAsFET will be described below.
【0021】図2にGaAsFETのオーミック電極の
製造前工程ごとの断面図を示し、図3にGaAsFET
のオーミック電極の製造後工程ごとの断面図を示す。な
おその断面図は、前述の図4のA−A’線に沿ったもの
である。FIG. 2 shows a cross-sectional view of each ohmic electrode of the GaAsFET in each step before manufacturing, and FIG. 3 shows the GaAsFET.
7A to 7C are cross-sectional views of post-manufacturing steps of the ohmic electrode. The cross-sectional view is taken along the line AA ′ in FIG. 4 described above.
【0022】図2(a)に示す如く、GaAs半絶縁性
基板1上に、厚み2乃至3μmのn -型バッファ層2、
キャリア濃度3.0×1017/cm3乃至3.5×10
17/cm3、厚み0.20乃至0.25μmのn型動作
層3、キャリア濃度2.0×1018/cm3乃至2.5
×1018/cm3、厚み0.5μmのn++型高伝導層4
を連続して順次エピタキシャル成長させる。As shown in FIG. 2A, GaAs semi-insulating property
N on the substrate 1 having a thickness of 2 to 3 μm -Type buffer layer 2,
Carrier concentration 3.0 × 1017/ Cm3To 3.5 × 10
17/ Cm3, N-type operation with a thickness of 0.20 to 0.25 μm
Layer 3, carrier concentration 2.0 × 1018/ Cm3To 2.5
× 1018/ Cm3, N with a thickness of 0.5 μm++Type high conductivity layer 4
Are successively epitaxially grown.
【0023】次いで、前記n++型高伝導層4上に、PM
MA系のポジ型フォトレジスト5を厚み0.8μm塗布
した後露光及び現像を行い、オーミック電極形成のため
のレジストパターン5を形成する(図2(b))。その
レジストパターン5が形成されている半導体基板全面
(レジストパターン5上も含む)に、下層から順に、A
uとGeとの合金(Ge比12%)、Ni、Auの各金
属を真空蒸着によって積層した金属膜6を形成する。そ
のAuとGeとの合金、Ni、Auの各膜厚は、順にそ
れぞれ800Å、70Å及び1600Åである(図2
(c))。Then, PM is deposited on the n ++ -type high-conductivity layer 4.
A MA type positive photoresist 5 is applied to a thickness of 0.8 μm, and then exposed and developed to form a resist pattern 5 for forming an ohmic electrode (FIG. 2B). A is formed on the entire surface of the semiconductor substrate on which the resist pattern 5 is formed (including on the resist pattern 5) in order from the lower layer.
A metal film 6 is formed by stacking alloys of u and Ge (Ge ratio 12%), Ni, and Au metals by vacuum deposition. The film thicknesses of the alloy of Au and Ge, Ni and Au are 800Å, 70Å and 1600Å, respectively (FIG. 2).
(C)).
【0024】この金属膜6の真空蒸着後、有機溶剤を用
い前記レジストパターンを溶解し、オーミック電極形成
領域以外の不要な部分の金属膜を剥離する、いわゆるリ
フトオフ法によって所望のオーミック電極形成のための
金属パターンを形成する(図2(d))。このオーミッ
ク電極が後にソース電極及びドレイン電極となる。After the vacuum deposition of the metal film 6, the resist pattern is dissolved using an organic solvent, and the unnecessary portion of the metal film other than the ohmic electrode formation region is peeled off. Forming a metal pattern (FIG. 2D). This ohmic electrode will later become a source electrode and a drain electrode.
【0025】次に、前記金属パターンが形成された半導
体基板全面に、プラズマCVD装置により絶縁膜7を堆
積する。その絶縁膜7は、例えば厚さ1000ÅのSi
N膜等である。Next, an insulating film 7 is deposited on the entire surface of the semiconductor substrate on which the metal pattern is formed by a plasma CVD device. The insulating film 7 is made of, for example, 1000 Å thick Si.
N film or the like.
【0026】その絶縁膜7を堆積した後、白熱線、ラン
プなどを用いて得られる放射光を照射することにより、
急速熱処理を行う装置、即ち熱放射アニール(RTP)
装置によって、熱処理を行う。After depositing the insulating film 7, by irradiating radiant light obtained by using an incandescent wire, a lamp or the like,
Equipment for rapid thermal processing, ie thermal radiation annealing (RTP)
Heat treatment is performed by the device.
【0027】例えば、赤外加熱炉装置を用いて窒素雰囲
気中で、365℃で10秒間の熱処理(アロイ)を行う
ことによって、絶縁膜7下のGe金属がGaAs基板に
拡散されて、オーム性を有する電極、即ちオーミック電
極(ソース電極8及びドレイン電極9)が形成される
(図3(a))。For example, by performing a heat treatment (alloy) at 365 ° C. for 10 seconds in a nitrogen atmosphere using an infrared heating furnace device, the Ge metal under the insulating film 7 is diffused into the GaAs substrate and the ohmic property is obtained. An electrode having the, i.e., ohmic electrode (source electrode 8 and drain electrode 9) is formed (FIG. 3A).
【0028】そして、レジストパターン10を形成して
そのソース電極8とドレイン電極9との間の絶縁膜7を
エッチングによって除去し、さらに前記n++型高伝導層
4をエッチングして前記n型動作層3を露出させる。こ
のエッチング部分が、いわゆるリセス部分となる(図3
(b))。Then, a resist pattern 10 is formed, the insulating film 7 between the source electrode 8 and the drain electrode 9 thereof is removed by etching, and the n + + type high conductivity layer 4 is etched to obtain the n type. The operating layer 3 is exposed. This etching portion becomes a so-called recess portion (see FIG. 3).
(B)).
【0029】その上にアルミニウムを真空蒸着によって
積層する。そうして、レジストパターン10及びそのレ
ジストパターン上のアルミニウムをリフトオフによって
剥離する。そうすることによって、アルミニウムから成
るゲート電極11が形成される(図3(c))。Aluminum is laminated thereon by vacuum vapor deposition. Then, the resist pattern 10 and the aluminum on the resist pattern are separated by lift-off. By doing so, the gate electrode 11 made of aluminum is formed (FIG. 3C).
【0030】こうして、GaAsFETが製造される。Thus, the GaAs FET is manufactured.
【0031】以上の如く、合金から成るオーミック電極
上に、絶縁膜を形成することにより、熱処理を行う際に
生じるAuとGeとの金属のボーリングアップを防止す
ることができるため、AuとGeとの合金から成る電極
上の凹凸が除去できる。As described above, by forming the insulating film on the ohmic electrode made of an alloy, it is possible to prevent the metal from boring up between Au and Ge during the heat treatment. The irregularities on the electrode made of the alloy can be removed.
【0032】またそれによって、フォトレジストを用い
て微細なパターンを形成することが非常に容易となる。Further, this makes it very easy to form a fine pattern using a photoresist.
【0033】なお、上述の実施例ではGaAsFETの
オーミック電極形成に関して示したが、他のGaAs素
子、例えばHEMT、バイポーラ等にも利用できる。Although the ohmic electrode formation of the GaAsFET has been shown in the above-mentioned embodiments, it can be applied to other GaAs elements such as HEMT and bipolar.
【0034】[0034]
【発明の効果】以上の説明から明らかなように、熱処理
前のオーミック電極上に絶縁膜を堆積することにより、
熱処理によって生じるAuとGeとの合金のボーリング
アップが防止できることから、オーミック電極上の凹凸
が無くなり、より一層の微細なレジストパターン形成が
可能になるため、半導体素子の信頼性の向上が図れる。As is clear from the above description, by depositing an insulating film on the ohmic electrode before heat treatment,
Since it is possible to prevent the alloying of Au and Ge from boring up caused by the heat treatment, the unevenness on the ohmic electrode is eliminated and a finer resist pattern can be formed, so that the reliability of the semiconductor element can be improved.
【図1】本発明のオーミック電極の断面図である。FIG. 1 is a sectional view of an ohmic electrode of the present invention.
【図2】本発明のオーミック電極の製造前工程断面図で
ある。FIG. 2 is a cross-sectional view of pre-manufacturing steps of the ohmic electrode of the present invention.
【図3】本発明のオーミック電極の製造後工程断面図で
ある。FIG. 3 is a post-process cross-sectional view of the ohmic electrode of the present invention.
【図4】従来のGaAsFETの平面図である。FIG. 4 is a plan view of a conventional GaAs FET.
【図5】従来のオーミック電極の製造前工程断面図であ
る。FIG. 5 is a cross sectional view of a conventional ohmic electrode before manufacturing.
【図6】従来のオーミック電極の製造後工程断面図であ
る。FIG. 6 is a post-process cross-sectional view of a conventional ohmic electrode.
【符号の説明】 1 GaAs半絶縁性基板 2 n-型バッファ層 3 n型動作層 4 n++型高伝導層 5 ポジ型フォトレジスト 6 金属膜 7 絶縁膜 8 ソース電極 9 ドレイン電極 10 レジストパターン 11 ゲート電極 12 パッド部分[Explanation of Codes] 1 GaAs semi-insulating substrate 2 n − type buffer layer 3 n type operating layer 4 n ++ type high conductivity layer 5 positive type photoresist 6 metal film 7 insulating film 8 source electrode 9 drain electrode 10 resist pattern 11 gate electrode 12 pad portion
Claims (2)
のオーミック電極を形成する半導体素子の電極形成方法
において、前記基板上に複数の金属を真空蒸着にて堆積
する工程と、前記オーミック電極形成領域以外の前記金
属を除去する工程と、熱処理前のオーミック電極上に絶
縁膜を堆積する工程と、該オーミック電極上を熱処理し
て合金化する工程とを備えていることを特徴とする半導
体素子の電極形成方法。1. A method of forming an ohmic electrode made of metal of a semiconductor element on a semi-insulating substrate, comprising: depositing a plurality of metals on the substrate by vacuum vapor deposition; It is characterized by comprising a step of removing the metal other than the electrode formation region, a step of depositing an insulating film on the ohmic electrode before heat treatment, and a step of heat treating the ohmic electrode to alloy it. Method for forming electrode of semiconductor device.
ック電極を備えた半導体素子の電極形成方法において、
前記オーミック電極の熱処理前に該オーミック電極上に
絶縁膜を堆積することを特徴とする半導体素子の電極形
成方法。2. A method for forming an electrode of a semiconductor device, comprising an ohmic electrode made of metal on a semi-insulating substrate,
A method of forming an electrode of a semiconductor device, comprising depositing an insulating film on the ohmic electrode before heat treatment of the ohmic electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29341492A JPH06151354A (en) | 1992-10-30 | 1992-10-30 | Electrode formation method of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29341492A JPH06151354A (en) | 1992-10-30 | 1992-10-30 | Electrode formation method of semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06151354A true JPH06151354A (en) | 1994-05-31 |
Family
ID=17794467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29341492A Pending JPH06151354A (en) | 1992-10-30 | 1992-10-30 | Electrode formation method of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06151354A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6660664B1 (en) * | 2000-03-31 | 2003-12-09 | International Business Machines Corp. | Structure and method for formation of a blocked silicide resistor |
CN100375303C (en) * | 2005-10-27 | 2008-03-12 | 晶能光电(江西)有限公司 | Ohm electrode containing gold germanium nickel, indium gallium aluminum nitrogen semiconductor luminous element and its manufacturing method |
JP2009194002A (en) * | 2008-02-12 | 2009-08-27 | Oki Electric Ind Co Ltd | Group iii nitride semiconductor high electron mobility transistor, and manufacturing method thereof |
-
1992
- 1992-10-30 JP JP29341492A patent/JPH06151354A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6660664B1 (en) * | 2000-03-31 | 2003-12-09 | International Business Machines Corp. | Structure and method for formation of a blocked silicide resistor |
US6853032B2 (en) | 2000-03-31 | 2005-02-08 | International Business Machines Corporation | Structure and method for formation of a blocked silicide resistor |
CN100375303C (en) * | 2005-10-27 | 2008-03-12 | 晶能光电(江西)有限公司 | Ohm electrode containing gold germanium nickel, indium gallium aluminum nitrogen semiconductor luminous element and its manufacturing method |
JP2009194002A (en) * | 2008-02-12 | 2009-08-27 | Oki Electric Ind Co Ltd | Group iii nitride semiconductor high electron mobility transistor, and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59119867A (en) | Semiconductor device | |
JPH06151354A (en) | Electrode formation method of semiconductor element | |
JPH0361346B2 (en) | ||
JPS5832513B2 (en) | Method of manufacturing field effect transistor | |
JPS6167272A (en) | Manufacture of field effect transistor | |
JPS6160591B2 (en) | ||
JP3959203B2 (en) | Manufacturing method of semiconductor device | |
KR0163746B1 (en) | Method for forming ohmic electrode of compound semiconductor device | |
JPS6352473A (en) | Compound semiconductor device | |
JPH022639A (en) | Manufacture of field effect transistor | |
KR0163741B1 (en) | Method for fabricating the ohmic contact electrode of semiconductor devices | |
JPS6057977A (en) | Manufacture of shottky gate field effect transistor | |
JPH0713977B2 (en) | Method for manufacturing a shutter gate-gate type field effect transistor | |
KR100364710B1 (en) | Method for manufacturing semiconductor device | |
JPS609120A (en) | Manufacture of semiconductor device | |
JPS6218071A (en) | Manufacture of semiconductor element | |
JPH05167063A (en) | Ohmic electrode, its formation method and semiconductor device | |
JPH01144681A (en) | Manufacture of bipolar transistor | |
JPH0472632A (en) | Manufacture of heterojunction bipolr transistor | |
JPS6077467A (en) | Manufacture of field effect transistor | |
JPH02180031A (en) | Manufacture of field effect semiconductor device | |
JPS60123026A (en) | Manufacture of semiconductor device | |
JPS62144356A (en) | Forming method of schottky barrier electrode | |
JPH05109780A (en) | Manufacture of semiconductor device | |
JPS6378575A (en) | Manufacture of semiconductor device |