JPH06149763A - 情報伝送装置 - Google Patents
情報伝送装置Info
- Publication number
- JPH06149763A JPH06149763A JP31635792A JP31635792A JPH06149763A JP H06149763 A JPH06149763 A JP H06149763A JP 31635792 A JP31635792 A JP 31635792A JP 31635792 A JP31635792 A JP 31635792A JP H06149763 A JPH06149763 A JP H06149763A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- request
- error
- instruction
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】本発明は、情報伝送装置において、２つの中央
処理装置間の命令の要求及び受領の確認を確実かつ高速
に実行する。 【構成】２つの中央処理装置ＣＰＵ１（ＨＳＴ）、ＣＰ
Ｕ２（ＦＭＴ）より書き込み及び読み出し可能なメモリ
装置ＭＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦ
ＡＫを、それぞれ命令の要求及び受領の確認に応じてカ
ウントするようにしたことにより、互いに要求カウンタ
ＨＣＣ及び受領カウンタＦＡＫのカウント値の変化を監
視することにより、命令の要求及び受領の確認を確実に
伝送し得る。
処理装置間の命令の要求及び受領の確認を確実かつ高速
に実行する。 【構成】２つの中央処理装置ＣＰＵ１（ＨＳＴ）、ＣＰ
Ｕ２（ＦＭＴ）より書き込み及び読み出し可能なメモリ
装置ＭＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦ
ＡＫを、それぞれ命令の要求及び受領の確認に応じてカ
ウントするようにしたことにより、互いに要求カウンタ
ＨＣＣ及び受領カウンタＦＡＫのカウント値の変化を監
視することにより、命令の要求及び受領の確認を確実に
伝送し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５及び図６） 発明が解決しようとする課題（図５及び図６） 課題を解決するための手段（図１） 作用（図１） 実施例（図１〜図４） 発明の効果
【０００２】
【産業上の利用分野】本発明は情報伝送装置に関し、特
に中央処理装置間の命令の受け渡しをメモリ装置を用い
て行うものに適用し得る。
に中央処理装置間の命令の受け渡しをメモリ装置を用い
て行うものに適用し得る。
【０００３】
【従来の技術】従来、中央処理装置間（ＣＰＵ）で命令
の受け渡しを行う情報伝送システムとして、２つのＣＰ
Ｕより書き込み及び読み出しが可能ないわゆるデユアル
ポートメモリを用いて、ＣＰＵ間のポーリングによつて
情報伝送を高速に行うようになされたものがある。
の受け渡しを行う情報伝送システムとして、２つのＣＰ
Ｕより書き込み及び読み出しが可能ないわゆるデユアル
ポートメモリを用いて、ＣＰＵ間のポーリングによつて
情報伝送を高速に行うようになされたものがある。
【０００４】すなわち、図５に示すように、このような
システムにおいては、２つのＣＰＵ間に配置されたデユ
アルポートメモリＭＥＭ中の所定領域ＳＴＳに、要求を
知らせるためフラグとしての要求ビツトＳＢと受領した
ことを表すフラグとしての受領ビツトＲＢが用意されて
いる。そして要求ビツトＳＢを変化させることで命令の
有無を伝え、それを受け取つた場合に受領ビツトＲＢを
変化させ、受領したことを伝える。なお命令とそのパラ
メータは専用の命令領域ＣＭＤ、ＰＡを介して受け渡さ
れる。
システムにおいては、２つのＣＰＵ間に配置されたデユ
アルポートメモリＭＥＭ中の所定領域ＳＴＳに、要求を
知らせるためフラグとしての要求ビツトＳＢと受領した
ことを表すフラグとしての受領ビツトＲＢが用意されて
いる。そして要求ビツトＳＢを変化させることで命令の
有無を伝え、それを受け取つた場合に受領ビツトＲＢを
変化させ、受領したことを伝える。なお命令とそのパラ
メータは専用の命令領域ＣＭＤ、ＰＡを介して受け渡さ
れる。
【０００５】実際上このようなＣＰＵ間の命令の受け渡
しは、図６に示すような処理手順に従つて実行される。
すなわち、命令を要求する要求側ＣＰＵは要求側処理手
順ＳＰＳ０から入つて、ステツプＳＰＳ１において命令
コード及び必要なパラメータをメモリＭＥＭ中の命令領
域ＣＭＤ及びＰＡに書き込む。続いて要求側ＣＰＵは、
次のステツプＳＰＳ２において要求ビツトＳＢを「０」
から「１」にした後、メモリＭＥＭ中の受領ビツトＲＢ
の変化を監視する。
しは、図６に示すような処理手順に従つて実行される。
すなわち、命令を要求する要求側ＣＰＵは要求側処理手
順ＳＰＳ０から入つて、ステツプＳＰＳ１において命令
コード及び必要なパラメータをメモリＭＥＭ中の命令領
域ＣＭＤ及びＰＡに書き込む。続いて要求側ＣＰＵは、
次のステツプＳＰＳ２において要求ビツトＳＢを「０」
から「１」にした後、メモリＭＥＭ中の受領ビツトＲＢ
の変化を監視する。
【０００６】このとき命令を受領する受取側ＣＰＵは受
取側処理手順ＳＰＲ０から入つて、要求ビツトＳＢの変
化を監視し、ステツプＳＰＲ１において要求ビツトＳＢ
の変化で要求があることを認知する。続いて受取側ＣＰ
ＵはステツプＳＰＲ２において、命令領域ＣＭＤ及びＰ
Ａに書き込みまれた命令コード及びパラメータを取り込
んで、命令コードを解析すると共に命令に応じた処理を
実行させ、次のステツプＳＰＲ３において受領ビツトＲ
Ｂを「０」から「１」にした後、要求ビツトＳＢの変化
を監視する。
取側処理手順ＳＰＲ０から入つて、要求ビツトＳＢの変
化を監視し、ステツプＳＰＲ１において要求ビツトＳＢ
の変化で要求があることを認知する。続いて受取側ＣＰ
ＵはステツプＳＰＲ２において、命令領域ＣＭＤ及びＰ
Ａに書き込みまれた命令コード及びパラメータを取り込
んで、命令コードを解析すると共に命令に応じた処理を
実行させ、次のステツプＳＰＲ３において受領ビツトＲ
Ｂを「０」から「１」にした後、要求ビツトＳＢの変化
を監視する。
【０００７】この状態で要求側ＣＰＵはステツプＳＰＳ
３において、受領ビツトＲＢの変化で命令が受け取られ
たことを認知し、続くステツプＳＰＳ４において、次の
命令に備えて要求ビツトを「１」から「０」にした後、
受領ビツトＲＢの変化を監視する。
３において、受領ビツトＲＢの変化で命令が受け取られ
たことを認知し、続くステツプＳＰＳ４において、次の
命令に備えて要求ビツトを「１」から「０」にした後、
受領ビツトＲＢの変化を監視する。
【０００８】この状態で受取側ＣＰＵはステツプＳＰＲ
４において、要求ビツトＳＢが「０」に変化したこと
で、次の要求に備えて受領ビツトＲＢを「１」から
「０」にした後、次の要求に応じた要求ビツトＳＢの変
化を監視する。またこの状態で要求側ＣＰＵはステツプ
ＳＰＳ５において、受領ビツトＲＢが「０」に変化した
ことで、次の命令を要求できることが分かり、必要に応
じてステツプＳＰＳ１に戻つて新たな命令についての受
渡し処理を実行する。
４において、要求ビツトＳＢが「０」に変化したこと
で、次の要求に備えて受領ビツトＲＢを「１」から
「０」にした後、次の要求に応じた要求ビツトＳＢの変
化を監視する。またこの状態で要求側ＣＰＵはステツプ
ＳＰＳ５において、受領ビツトＲＢが「０」に変化した
ことで、次の命令を要求できることが分かり、必要に応
じてステツプＳＰＳ１に戻つて新たな命令についての受
渡し処理を実行する。
【０００９】このようにして、デユアルポートメモリＭ
ＥＭ中の要求ビツトＳＢ及び受領ビツトＲＢの変化によ
つて命令の有無や受領の確認を伝送して、ＣＰＵ間のポ
ーリングによつて情報伝送を、必要最小限のメモリ領域
を用いて高速に実行し得るようになされている。
ＥＭ中の要求ビツトＳＢ及び受領ビツトＲＢの変化によ
つて命令の有無や受領の確認を伝送して、ＣＰＵ間のポ
ーリングによつて情報伝送を、必要最小限のメモリ領域
を用いて高速に実行し得るようになされている。
【００１０】
【発明が解決しようとする課題】ところでかかる構成の
情報伝送システムにおいて、上述の要求側処理手順ＳＰ
Ｓ０におけるステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及
び受領側処理手順ＳＰＲ０におけるステツプＳＰＲ４
は、あくまでも次の命令を受ける準備のため処理であ
り、実際の命令の受渡しのための動作としては無駄な時
間となり、その分全体として命令の受渡しに時間がかか
つてしまうという問題があつた。
情報伝送システムにおいて、上述の要求側処理手順ＳＰ
Ｓ０におけるステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及
び受領側処理手順ＳＰＲ０におけるステツプＳＰＲ４
は、あくまでも次の命令を受ける準備のため処理であ
り、実際の命令の受渡しのための動作としては無駄な時
間となり、その分全体として命令の受渡しに時間がかか
つてしまうという問題があつた。
【００１１】またこの要求側処理手順ＳＰＳ０における
ステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及び受領側処理
手順ＳＰＲ０におけるステツプＳＰＲ４の処理が不確実
になつた場合には、命令を再度要求するようなリトライ
命令を要求することもできなくなってしまう。さらにこ
れに加えて、受領側の確認を待たずに次の命令を要求し
てしまうと命令の順序が抜けてしまうというように、エ
ラー発生時に対応が全くできないという問題があつた。
ステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及び受領側処理
手順ＳＰＲ０におけるステツプＳＰＲ４の処理が不確実
になつた場合には、命令を再度要求するようなリトライ
命令を要求することもできなくなってしまう。さらにこ
れに加えて、受領側の確認を待たずに次の命令を要求し
てしまうと命令の順序が抜けてしまうというように、エ
ラー発生時に対応が全くできないという問題があつた。
【００１２】本発明は以上の点を考慮してなされたもの
で、２つの中央処理装置間の命令の要求及び受領の確認
を確実かつ高速に実行し得る情報伝送装置を提案しよう
とするものである。
で、２つの中央処理装置間の命令の要求及び受領の確認
を確実かつ高速に実行し得る情報伝送装置を提案しよう
とするものである。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、少なくとも２つの中央処理装置Ｃ
ＰＵ１（ＨＩＣ）、ＣＰＵ２（ＦＭＴ）より書き込み及
び読み出し可能なメモリ装置ＭＥＭを用いて、２つの中
央処理装置ＣＰＵ１（ＨＩＣ）、ＣＰＵ２（ＦＭＴ）間
の命令の要求及び受領の確認を行う情報伝送装置におい
て、メモリ装置ＭＥＭに命令の要求に応じてカウントさ
れる要求カウンタＨＣＣ及び受領の確認に応じてカウン
トされる受領カウンタＦＡＫを設けるようにした。
め本発明においては、少なくとも２つの中央処理装置Ｃ
ＰＵ１（ＨＩＣ）、ＣＰＵ２（ＦＭＴ）より書き込み及
び読み出し可能なメモリ装置ＭＥＭを用いて、２つの中
央処理装置ＣＰＵ１（ＨＩＣ）、ＣＰＵ２（ＦＭＴ）間
の命令の要求及び受領の確認を行う情報伝送装置におい
て、メモリ装置ＭＥＭに命令の要求に応じてカウントさ
れる要求カウンタＨＣＣ及び受領の確認に応じてカウン
トされる受領カウンタＦＡＫを設けるようにした。
【００１４】また本発明においては、メモリ装置ＭＥＭ
に、要求カウンタＨＣＣ及び受領カウンタＦＡＫに加え
て、エラーの発生に応じてカウントされるエラー発生カ
ウンタＵＥＩ及び当該エラーの確認に応じてカウントさ
れるエラー確認カウンタＵＥＡを設けるようにした。
に、要求カウンタＨＣＣ及び受領カウンタＦＡＫに加え
て、エラーの発生に応じてカウントされるエラー発生カ
ウンタＵＥＩ及び当該エラーの確認に応じてカウントさ
れるエラー確認カウンタＵＥＡを設けるようにした。
【００１５】
【作用】２つの中央処理装置ＣＰＵ１（ＨＩＣ）、ＣＰ
Ｕ２（ＦＭＴ）より書き込み及び読み出し可能なメモリ
装置ＭＥＭ中の要求カウンタ及び受領カウンタを、それ
ぞれ命令の要求及び受領の確認に応じてカウントするよ
うにしたことにより、互いに要求カウンタＨＣＣ及び受
領カウンタＦＡＫカのウント値の変化を監視することに
より、命令の要求及び受領の確認を確実に伝送し得る。
Ｕ２（ＦＭＴ）より書き込み及び読み出し可能なメモリ
装置ＭＥＭ中の要求カウンタ及び受領カウンタを、それ
ぞれ命令の要求及び受領の確認に応じてカウントするよ
うにしたことにより、互いに要求カウンタＨＣＣ及び受
領カウンタＦＡＫカのウント値の変化を監視することに
より、命令の要求及び受領の確認を確実に伝送し得る。
【００１６】またこれに加えてメモリ装置ＭＥＭ中のエ
ラー発生カウンタＵＥＩ及びエラー確認カウンタＵＥＡ
を、それぞれエラーの発生及び当該エラーの確認に応じ
てカウントするようにしたことにより、エラー発生カウ
ンタＵＥＩ及びエラー確認カウンタＵＥＡのカウント値
の変化を監視することにより、エラーの発生を確実に伝
送し得る。
ラー発生カウンタＵＥＩ及びエラー確認カウンタＵＥＡ
を、それぞれエラーの発生及び当該エラーの確認に応じ
てカウントするようにしたことにより、エラー発生カウ
ンタＵＥＩ及びエラー確認カウンタＵＥＡのカウント値
の変化を監視することにより、エラーの発生を確実に伝
送し得る。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】図５の対応部分に同一符号を付して示す図
１は全体として、本発明による情報伝送装置を示し、ホ
ストコンピユータ及びデータレコーダ間で、データの書
き込み及び読み出しを制御するインターフエース用装置
（ＨＩＣ、ＦＭＴ）の中央処理装置ＣＰＵ１、ＣＰＵ２
間で、デユアルポートメモリＭＥＭを用いて命令の受け
渡しをする場合を表す。
１は全体として、本発明による情報伝送装置を示し、ホ
ストコンピユータ及びデータレコーダ間で、データの書
き込み及び読み出しを制御するインターフエース用装置
（ＨＩＣ、ＦＭＴ）の中央処理装置ＣＰＵ１、ＣＰＵ２
間で、デユアルポートメモリＭＥＭを用いて命令の受け
渡しをする場合を表す。
【００１９】ここでメモリＭＥＭ中には、例えばホスト
コンピユータ側のインターフエース用装置（ＨＩＣ）の
ＣＰＵ１から、データレコーダ側のインターフエース用
装置（ＦＭＴ）のＣＰＵ２に対する命令を受け渡すため
の構成として、命令書き込みエリアＨＲＴ及び受信側の
ステータス表示エリアＦＳＴが設けられている。
コンピユータ側のインターフエース用装置（ＨＩＣ）の
ＣＰＵ１から、データレコーダ側のインターフエース用
装置（ＦＭＴ）のＣＰＵ２に対する命令を受け渡すため
の構成として、命令書き込みエリアＨＲＴ及び受信側の
ステータス表示エリアＦＳＴが設けられている。
【００２０】この命令書き込みエリアＨＲＴは、命令を
要求するごとにカウントアツプされる要求カウンタＨＣ
Ｃ、要求した命令コードを書き込む命令コード書き込み
エリアＣＭＤ及び命令コードにパラメータが必要な場合
のパラメータ書き込みエリアＰＡ、受信側からのエラー
情報を受領するごとにカントアツプされるエラー情報受
領カウンタＵＥＡより構成されている。
要求するごとにカウントアツプされる要求カウンタＨＣ
Ｃ、要求した命令コードを書き込む命令コード書き込み
エリアＣＭＤ及び命令コードにパラメータが必要な場合
のパラメータ書き込みエリアＰＡ、受信側からのエラー
情報を受領するごとにカントアツプされるエラー情報受
領カウンタＵＥＡより構成されている。
【００２１】また受信側のステータス表示エリアＦＳＴ
は、命令を受領するごとにカウントアツプされる受領カ
ウンタＦＡＫ、受信側で命令実行後の応答が書き込まれ
る応答表示エリアＲＳＢ、受信側でエラーが発生するご
とにカウントアツプされるエラー情報変化カウンタＵＥ
Ｉ及び発生したエラー内容を表すエラー情報格納エリア
ＵＥＲＲより構成されている。
は、命令を受領するごとにカウントアツプされる受領カ
ウンタＦＡＫ、受信側で命令実行後の応答が書き込まれ
る応答表示エリアＲＳＢ、受信側でエラーが発生するご
とにカウントアツプされるエラー情報変化カウンタＵＥ
Ｉ及び発生したエラー内容を表すエラー情報格納エリア
ＵＥＲＲより構成されている。
【００２２】以上の構成において、要求カウンタＨＣＣ
及び受領カウンタＦＡＫを用いた要求の受け渡しのみに
ついては、図２に示すような処理手順に従つて実行され
る。すなわち、命令を要求する要求側ＣＰＵ１は要求側
処理手順ＳＰＳ１０から入つて、ステツプＳＰＳ１１に
おいて命令コード及び必要なパラメータをメモリＭＥＭ
中の命令コード書き込みエリアＣＭＤ及びパラメータ書
き込みエリアＰＡに書き込む。続いてＣＰＵ１は、次の
ステツプＳＰＳ１２において要求カウンタＨＣＣをカウ
ントアツプした後、メモリＭＥＭ中の受領カウンタＦＡ
Ｋの変化を監視する。
及び受領カウンタＦＡＫを用いた要求の受け渡しのみに
ついては、図２に示すような処理手順に従つて実行され
る。すなわち、命令を要求する要求側ＣＰＵ１は要求側
処理手順ＳＰＳ１０から入つて、ステツプＳＰＳ１１に
おいて命令コード及び必要なパラメータをメモリＭＥＭ
中の命令コード書き込みエリアＣＭＤ及びパラメータ書
き込みエリアＰＡに書き込む。続いてＣＰＵ１は、次の
ステツプＳＰＳ１２において要求カウンタＨＣＣをカウ
ントアツプした後、メモリＭＥＭ中の受領カウンタＦＡ
Ｋの変化を監視する。
【００２３】このとき命令を受領する受取側ＣＰＵ２は
受取側処理手順ＳＰＲ１０から入つて、要求カウンタＨ
ＣＣの変化を監視し、ステツプＳＰＲ１１において要求
カウンタＨＣＣの変化で要求があることを認知する。続
いてＣＰＵ２はステツプＳＰＲ１２において、命令コー
ド書き込みエリアＣＭＤ及びパラメータ書き込みエリア
ＰＡに書き込まれた命令コード及びパラメータを取り込
んで命令コードを解析すると共に、命令に応じた処理を
実行させ、次のステツプＳＰＲ１３において受領カウン
タＦＡＫをカウントアツプした後、要求カウンタＨＣＣ
の変化を監視する。
受取側処理手順ＳＰＲ１０から入つて、要求カウンタＨ
ＣＣの変化を監視し、ステツプＳＰＲ１１において要求
カウンタＨＣＣの変化で要求があることを認知する。続
いてＣＰＵ２はステツプＳＰＲ１２において、命令コー
ド書き込みエリアＣＭＤ及びパラメータ書き込みエリア
ＰＡに書き込まれた命令コード及びパラメータを取り込
んで命令コードを解析すると共に、命令に応じた処理を
実行させ、次のステツプＳＰＲ１３において受領カウン
タＦＡＫをカウントアツプした後、要求カウンタＨＣＣ
の変化を監視する。
【００２４】この状態でＣＰＵ１はステツプＳＰＳ１３
において、受領カウンタＦＡＫの変化で命令が受け取ら
れたことを認知して、次の命令を要求できることが分か
り、必要に応じてステツプＳＰＳ１１に戻つて新たな命
令についての受渡し処理を実行する。
において、受領カウンタＦＡＫの変化で命令が受け取ら
れたことを認知して、次の命令を要求できることが分か
り、必要に応じてステツプＳＰＳ１１に戻つて新たな命
令についての受渡し処理を実行する。
【００２５】このようにして、デユアルポートメモリＭ
ＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦＡＫの
変化によつて命令の有無や受領の確認を伝送するように
したことにより、従来の要求側処理手順ＳＰＳ０におけ
るステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及び受領側処
理手順ＳＰＲ０におけるステツプＳＰＲ４の処理を省略
することができ、ＣＰＵ間のポーリングによつて情報伝
送を格段的に高速に実行することができる。
ＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦＡＫの
変化によつて命令の有無や受領の確認を伝送するように
したことにより、従来の要求側処理手順ＳＰＳ０におけ
るステツプＳＰＳ３−ＳＰＳ４−ＳＰＳ５及び受領側処
理手順ＳＰＲ０におけるステツプＳＰＲ４の処理を省略
することができ、ＣＰＵ間のポーリングによつて情報伝
送を格段的に高速に実行することができる。
【００２６】さらにカウンタの値と命令コードが一体と
なつて要求及び受領側の双方で管理されることにより、
どこの命令コードまで受け取られているかを管理でき、
さらにカウントは１つづ変化するので、受け渡しのミス
で命令が抜けてしまつたことを受領側でも容易に検出で
き、不確実になつた場合のリトライ命令もステツプＳＰ
Ｓ１３で伝送することができる。
なつて要求及び受領側の双方で管理されることにより、
どこの命令コードまで受け取られているかを管理でき、
さらにカウントは１つづ変化するので、受け渡しのミス
で命令が抜けてしまつたことを受領側でも容易に検出で
き、不確実になつた場合のリトライ命令もステツプＳＰ
Ｓ１３で伝送することができる。
【００２７】ここでこの実施例の場合、実際上ＨＩＣで
なるＣＰＵ１からＦＭＴでなるＣＰＵ２に対する命令を
受け渡す処理は、それぞれＣＰＵ１及びＣＰＵ２で図３
及び図４に示すような状態遷移で表された処理手順を実
行することにより行われる。
なるＣＰＵ１からＦＭＴでなるＣＰＵ２に対する命令を
受け渡す処理は、それぞれＣＰＵ１及びＣＰＵ２で図３
及び図４に示すような状態遷移で表された処理手順を実
行することにより行われる。
【００２８】すなわちＣＰＵ１は、初期化コマンドＩＮ
Ｔに応じてステツプＳＳ１において、受信側のステータ
ス表示エリアＦＳＴをチエツクし、要求カウンタＨＣＣ
及び受領カウンタＦＡＫのカウント値が等しく、受信側
の命令実行後の応答表示エリアＲＳＢの内容が 'Ready'
であればステツプＳＳ２に移る。
Ｔに応じてステツプＳＳ１において、受信側のステータ
ス表示エリアＦＳＴをチエツクし、要求カウンタＨＣＣ
及び受領カウンタＦＡＫのカウント値が等しく、受信側
の命令実行後の応答表示エリアＲＳＢの内容が 'Ready'
であればステツプＳＳ２に移る。
【００２９】このステツプＳＳ２でＣＰＵ１は新たな命
令に応じた命令コード及び必要なパラメータを命令コー
ド書き込みエリアＣＭＤ及びパラメータ書き込みエリア
ＰＡに書き込むと同時に、要求カウンタＨＣＣをインク
リメントして、ステツプＳＳ３に移る。
令に応じた命令コード及び必要なパラメータを命令コー
ド書き込みエリアＣＭＤ及びパラメータ書き込みエリア
ＰＡに書き込むと同時に、要求カウンタＨＣＣをインク
リメントして、ステツプＳＳ３に移る。
【００３０】このステツプＳＳ３でＣＰＵ１は受領カウ
ンタＦＡＫ、応答表示エリアＲＳＢ及びエラー変化カウ
ンタＵＥＩをチエツクする。そして受領カウンタＦＡＫ
がステツプＳＳ１に比較して値「１」だけカウントアツ
プされ、かつ応答表示エリアＲＳＢの内容が 'Ready'で
あればステツプＳＳ４に移る。ＣＰＵ１はこのステツプ
ＳＳ４で、命令が正常に受領されて実行済みであること
を認知し、ステツプＳＳ１に戻つて新たな命令の要求の
処理を行う。
ンタＦＡＫ、応答表示エリアＲＳＢ及びエラー変化カウ
ンタＵＥＩをチエツクする。そして受領カウンタＦＡＫ
がステツプＳＳ１に比較して値「１」だけカウントアツ
プされ、かつ応答表示エリアＲＳＢの内容が 'Ready'で
あればステツプＳＳ４に移る。ＣＰＵ１はこのステツプ
ＳＳ４で、命令が正常に受領されて実行済みであること
を認知し、ステツプＳＳ１に戻つて新たな命令の要求の
処理を行う。
【００３１】また命令が正常に受領されていないことに
より、このステツプＳＳ３でエラー変化カウンタＵＥＩ
がカウントアツプされていることを検出すると、ＣＰＵ
１はステツプＳＳ５に移つてエラー情報格納エリアＵＥ
ＲＲの内容を読取ると共に、エラー情報受領カウンタＵ
ＥＡをカウントアツプした後ステツプＳＳ６に移る。
より、このステツプＳＳ３でエラー変化カウンタＵＥＩ
がカウントアツプされていることを検出すると、ＣＰＵ
１はステツプＳＳ５に移つてエラー情報格納エリアＵＥ
ＲＲの内容を読取ると共に、エラー情報受領カウンタＵ
ＥＡをカウントアツプした後ステツプＳＳ６に移る。
【００３２】またＣＰＵ１は、ステツプＳＳ３で所定期
間内に受領カウンタＦＡＫもエラー変化カウンタＵＥＩ
もカウントアツプされない場合もステツプＳＳ６に移
る。このステツプＳＳ６でＣＰＵ１はエラー復帰処理を
実行し、命令の要求を続ける場合にはステツプＳＳ３に
戻り、命令の要求を中断する場合にはステツプＳＳ１に
戻る。
間内に受領カウンタＦＡＫもエラー変化カウンタＵＥＩ
もカウントアツプされない場合もステツプＳＳ６に移
る。このステツプＳＳ６でＣＰＵ１はエラー復帰処理を
実行し、命令の要求を続ける場合にはステツプＳＳ３に
戻り、命令の要求を中断する場合にはステツプＳＳ１に
戻る。
【００３３】一方ＣＰＵ２は、初期化コマンドＩＮＴに
応じて、まずステツプＳＳ１６において応答表示エリア
ＲＳＢに 'Ready'をセツトし、続くステツプＳＳ１０に
おいて、要求側の命令書き込みエリアＨＲＴをチエツク
し、変化があれば次のステツプＳＳ１１に移る。
応じて、まずステツプＳＳ１６において応答表示エリア
ＲＳＢに 'Ready'をセツトし、続くステツプＳＳ１０に
おいて、要求側の命令書き込みエリアＨＲＴをチエツク
し、変化があれば次のステツプＳＳ１１に移る。
【００３４】ＣＰＵ２はこのステツプＳＳ１１では、命
令書き込みエリアＨＲＴのパリテイ及び要求カウンタＨ
ＣＣをチエツクし、パリテイが正常で要求カウンタＨＣ
Ｃが「１」カウントアツプされていれば、ステツプＳＳ
１２において命令コード書き込みエリアＣＭＤ及びパラ
メータ書き込みエリアＰＡより、命令及びパラメータを
読出した後、受領カウンタＦＡＫをカウントアツプする
と共に、応答表示エリアＲＳＢに命令の実行中であるこ
とを表す 'NOT Ready'をセツトして、ステツプＳＳ１３
に移る。
令書き込みエリアＨＲＴのパリテイ及び要求カウンタＨ
ＣＣをチエツクし、パリテイが正常で要求カウンタＨＣ
Ｃが「１」カウントアツプされていれば、ステツプＳＳ
１２において命令コード書き込みエリアＣＭＤ及びパラ
メータ書き込みエリアＰＡより、命令及びパラメータを
読出した後、受領カウンタＦＡＫをカウントアツプする
と共に、応答表示エリアＲＳＢに命令の実行中であるこ
とを表す 'NOT Ready'をセツトして、ステツプＳＳ１３
に移る。
【００３５】このステツプＳＳ１３でＣＰＵ２は、命令
コード書き込みエリアＣＭＤ及びパラメータ書き込みエ
リアＰＡより読出した命令及びパラメータの内容をチエ
ツクし、正しい内容であれば、ステツプＳＳ１４におい
て命令に応じたコマンド処理を実行し、ステツプＳＳ１
５においてコマンド処理完了か否かチエツクし、コマン
ド処理が正常に完了していることを検出した場合には、
ステツプＳＳ１６に戻つて新たな命令の受信処理を行
う。
コード書き込みエリアＣＭＤ及びパラメータ書き込みエ
リアＰＡより読出した命令及びパラメータの内容をチエ
ツクし、正しい内容であれば、ステツプＳＳ１４におい
て命令に応じたコマンド処理を実行し、ステツプＳＳ１
５においてコマンド処理完了か否かチエツクし、コマン
ド処理が正常に完了していることを検出した場合には、
ステツプＳＳ１６に戻つて新たな命令の受信処理を行
う。
【００３６】また実際上ＣＰＵ２は、上述のステツプＳ
Ｓ１２でパリテイエラーが発生した場合や要求カウンタ
ＨＣＣが不正にカウントアツプされている場合、ステツ
プＳＳ１３で命令及びパラメータの内容が不正である場
合、さらにはステツプＳＳ１５でエラー結果を得た場合
には、ステツプＳＳ１７に移つてエラー処理を実行す
る。
Ｓ１２でパリテイエラーが発生した場合や要求カウンタ
ＨＣＣが不正にカウントアツプされている場合、ステツ
プＳＳ１３で命令及びパラメータの内容が不正である場
合、さらにはステツプＳＳ１５でエラー結果を得た場合
には、ステツプＳＳ１７に移つてエラー処理を実行す
る。
【００３７】このステツプＳＳ１７でＣＰＵ２は、応答
表示エリアＲＳＢに 'NOT Ready'をセツトすると共に、
エラー情報格納エリアＵＥＲＲ用の待ち行列にエラー種
別を書き込み、エラー情報変化カウンタＵＥＩを「１」
カウントアツプした後、ステツプＳＳ１８に移り、エラ
ー情報受領カウンタＵＥＡ及び中断コマンドをチエツク
する。
表示エリアＲＳＢに 'NOT Ready'をセツトすると共に、
エラー情報格納エリアＵＥＲＲ用の待ち行列にエラー種
別を書き込み、エラー情報変化カウンタＵＥＩを「１」
カウントアツプした後、ステツプＳＳ１８に移り、エラ
ー情報受領カウンタＵＥＡ及び中断コマンドをチエツク
する。
【００３８】ここでＣＰＵ２はエラー情報受領カウンタ
ＵＥＡがカウントアツプされ、エラー情報受領カウンタ
ＵＥＡとエラー情報変化カウンタＵＥＩとの値が等しけ
れば、ステツプＳＳ１９に移つて、次のエラー種別をエ
ラー情報格納エリアＵＥＲＲに書き込み、エラー情報変
化カウンタＵＥＩを「１」カウントアツプした後、ステ
ツプＳＳ１８に戻る。またこのステツプＳＳ１９で、エ
ラー情報格納エリアＵＥＲＲ用の待ち行列に続くエラー
種別が無い場合にはステツプＳＳ１５に移る。
ＵＥＡがカウントアツプされ、エラー情報受領カウンタ
ＵＥＡとエラー情報変化カウンタＵＥＩとの値が等しけ
れば、ステツプＳＳ１９に移つて、次のエラー種別をエ
ラー情報格納エリアＵＥＲＲに書き込み、エラー情報変
化カウンタＵＥＩを「１」カウントアツプした後、ステ
ツプＳＳ１８に戻る。またこのステツプＳＳ１９で、エ
ラー情報格納エリアＵＥＲＲ用の待ち行列に続くエラー
種別が無い場合にはステツプＳＳ１５に移る。
【００３９】またＣＰＵ２は、ステツプＳＳ１８で中断
コマンドを受領したことを検出すると、ステツプＳＳ２
０に移つて、エラー情報変化カウンタＵＥＩ及びエラー
情報格納エリアＵＥＲＲ用の待ち行列をキヤンセルし、
中断コマンドの処理を実行した後、ステツプＳＳ１６に
戻つて新たな命令の受信処理を行う。さらにＣＰＵ２は
上述のステツプＳＳ１７でコマンド実行中の中断発生を
検出すると、ステツプＳＳ２１に移つて、中断コマンド
の処理を実行した後、ステツプＳＳ１６に戻つて新たな
命令の受信処理を行う。
コマンドを受領したことを検出すると、ステツプＳＳ２
０に移つて、エラー情報変化カウンタＵＥＩ及びエラー
情報格納エリアＵＥＲＲ用の待ち行列をキヤンセルし、
中断コマンドの処理を実行した後、ステツプＳＳ１６に
戻つて新たな命令の受信処理を行う。さらにＣＰＵ２は
上述のステツプＳＳ１７でコマンド実行中の中断発生を
検出すると、ステツプＳＳ２１に移つて、中断コマンド
の処理を実行した後、ステツプＳＳ１６に戻つて新たな
命令の受信処理を行う。
【００４０】このようにしてこの実施例の場合、ＨＩＣ
でなるＣＰＵ１からＦＭＴでなるＣＰＵ２に対する命令
を受け渡す際、それぞれ図３及び図４について上述した
処理を実行して、デユアルポートメモリＭＥＭの要求カ
ウンタＨＣＣ、受領カウンタＦＡＫ、エラー情報変化カ
ウンタＵＥＩ、エラー情報受領カウンタＵＥＡを用いる
ようにしたことにより、命令の受け渡しに加えて、エラ
ーの発生をも確実に伝送し得る。なおＣＰＵ２からＣＰ
Ｕ１に対して命令を受け渡す場合には、デユアルポート
メモリＭＥＭ中に同様のカウンタを設けて、図３及び図
４の処理を逆に行うようにすれば良い。
でなるＣＰＵ１からＦＭＴでなるＣＰＵ２に対する命令
を受け渡す際、それぞれ図３及び図４について上述した
処理を実行して、デユアルポートメモリＭＥＭの要求カ
ウンタＨＣＣ、受領カウンタＦＡＫ、エラー情報変化カ
ウンタＵＥＩ、エラー情報受領カウンタＵＥＡを用いる
ようにしたことにより、命令の受け渡しに加えて、エラ
ーの発生をも確実に伝送し得る。なおＣＰＵ２からＣＰ
Ｕ１に対して命令を受け渡す場合には、デユアルポート
メモリＭＥＭ中に同様のカウンタを設けて、図３及び図
４の処理を逆に行うようにすれば良い。
【００４１】以上の構成によれば、デユアルポートメモ
リＭＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦＡ
Ｋを、それぞれ命令の要求及び受領の確認に応じてカウ
ントするようにしたことにより、互いに要求カウンタＨ
ＣＣ及び受領カウンタＦＡＫのカウント値の変化を監視
することにより、命令の要求及び受領の確認を確実に伝
送し得る情報伝送システムを実現できる。
リＭＥＭ中の要求カウンタＨＣＣ及び受領カウンタＦＡ
Ｋを、それぞれ命令の要求及び受領の確認に応じてカウ
ントするようにしたことにより、互いに要求カウンタＨ
ＣＣ及び受領カウンタＦＡＫのカウント値の変化を監視
することにより、命令の要求及び受領の確認を確実に伝
送し得る情報伝送システムを実現できる。
【００４２】さらにデユアルポートメモリＭＥＭ中のエ
ラー情報変化カウンタＵＥＩ及びエラー情報受領カウン
タＵＥＡを、それぞれエラーの発生及び当該エラーの確
認に応じてカウントするようにしたことにより、エラー
情報変化カウンタＵＥＩ及びエラー情報受領カウンタＵ
ＥＡのカウント値の変化を監視することにより、エラー
の発生をも確実に伝送し得る情報伝送システムを実現で
きる。
ラー情報変化カウンタＵＥＩ及びエラー情報受領カウン
タＵＥＡを、それぞれエラーの発生及び当該エラーの確
認に応じてカウントするようにしたことにより、エラー
情報変化カウンタＵＥＩ及びエラー情報受領カウンタＵ
ＥＡのカウント値の変化を監視することにより、エラー
の発生をも確実に伝送し得る情報伝送システムを実現で
きる。
【００４３】なお上述の実施例においては、デユアルポ
ートメモリ中に要求カウンタ及び受領カウンタに加え
て、エラー情報変化カウンタ及びエラー情報受領カウン
タを設けた場合について述べたが、要求カウンタ及び受
領カウンタのみで命令の受け渡しをするようにしても良
い。
ートメモリ中に要求カウンタ及び受領カウンタに加え
て、エラー情報変化カウンタ及びエラー情報受領カウン
タを設けた場合について述べたが、要求カウンタ及び受
領カウンタのみで命令の受け渡しをするようにしても良
い。
【００４４】さらに上述の実施例においては、デユアル
ポートメモリを用いてＣＰＵ間の情報伝送を行う場合に
ついて述べたが、デユアルポートメモリに代え、少なく
とも２つの中央処理装置より書き込み及び読み出し可能
なメモリ装置であれば、種々のメモリ装置を適用するよ
うにしても良い。、
ポートメモリを用いてＣＰＵ間の情報伝送を行う場合に
ついて述べたが、デユアルポートメモリに代え、少なく
とも２つの中央処理装置より書き込み及び読み出し可能
なメモリ装置であれば、種々のメモリ装置を適用するよ
うにしても良い。、
【００４５】
【発明の効果】上述のように本発明によれば、２つの中
央処理装置より書き込み及び読み出し可能なメモリ装置
中の要求カウンタ及び受領カウンタを、それぞれ命令の
要求及び受領の確認に応じてカウントするようにしたこ
とにより、互いに要求カウンタ及び受領カウンタのカウ
ント値の変化を監視することにより、命令の要求及び受
領の確認を確実に伝送し得る情報伝送装置を実現でき
る。
央処理装置より書き込み及び読み出し可能なメモリ装置
中の要求カウンタ及び受領カウンタを、それぞれ命令の
要求及び受領の確認に応じてカウントするようにしたこ
とにより、互いに要求カウンタ及び受領カウンタのカウ
ント値の変化を監視することにより、命令の要求及び受
領の確認を確実に伝送し得る情報伝送装置を実現でき
る。
【００４６】またこれに加えてメモリ装置中のエラー発
生カウンタ及びエラー確認カウンタを、それぞれエラー
の発生及び当該エラーの確認に応じてカウントするよう
にしたことにより、エラー発生カウンタ及びエラー確認
カウンタのカウント値の変化を監視することにより、エ
ラーの発生を確実に伝送し得る情報伝送装置を実現でき
る。
生カウンタ及びエラー確認カウンタを、それぞれエラー
の発生及び当該エラーの確認に応じてカウントするよう
にしたことにより、エラー発生カウンタ及びエラー確認
カウンタのカウント値の変化を監視することにより、エ
ラーの発生を確実に伝送し得る情報伝送装置を実現でき
る。
【図１】本発明による情報伝送装置の一実施例を示すブ
ロツク図である。
ロツク図である。
【図２】実施例による命令の受け渡し処理手順の説明に
供するフローチヤートである。
供するフローチヤートである。
【図３】実施例による命令の要求側の処理手順の説明に
供する処理遷移図である。
供する処理遷移図である。
【図４】実施例による命令の受領側の処理手順の説明に
供する処理遷移図である。
供する処理遷移図である。
【図５】従来の情報伝送装置を示すブロツク図である。
【図６】その命令の受け渡し処理手順の説明に供するフ
ローチヤートである。
ローチヤートである。
ＣＰＵ１、ＣＰＵ２……中央処理装置、ＭＥＭ……デユ
アルポートメモリ。
アルポートメモリ。
Claims (2)
- 【請求項１】少なくとも２つの中央処理装置より書き込
み及び読み出し可能なメモリ装置を用いて、上記２つの
中央処理装置間の命令の要求及び受領の確認を行う情報
伝送装置において、 上記メモリ装置に上記命令の要求に応じてカウントされ
る要求カウンタ及び上記受領の確認に応じてカウントさ
れる受領カウンタを具え、上記要求カウンタ及び上記受
領カウンタのカウント値の変化に応じて上記命令を伝送
するようにしたことを特徴とする情報伝送装置。 - 【請求項２】上記メモリ装置に、上記要求カウンタ及び
上記受領カウンタに加えて、エラーの発生に応じてカウ
ントされるエラー発生カウンタ及び当該エラーの確認に
応じてカウントされるエラー確認カウンタを具え、上記
エラーの発生を伝送するようにしたことを特徴とする請
求項１に記載の情報伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31635792A JPH06149763A (ja) | 1992-10-31 | 1992-10-31 | 情報伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31635792A JPH06149763A (ja) | 1992-10-31 | 1992-10-31 | 情報伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149763A true JPH06149763A (ja) | 1994-05-31 |
Family
ID=18076204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31635792A Pending JPH06149763A (ja) | 1992-10-31 | 1992-10-31 | 情報伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312310A (ja) * | 2001-04-17 | 2002-10-25 | Sony Corp | 情報通信方法 |
| JP2012221101A (ja) * | 2011-04-06 | 2012-11-12 | Nec Corp | 障害によるリブートを考慮した処理部間の不整合検出方法並びに共有装置及びクラスタシステム |
-
1992
- 1992-10-31 JP JP31635792A patent/JPH06149763A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312310A (ja) * | 2001-04-17 | 2002-10-25 | Sony Corp | 情報通信方法 |
| JP2012221101A (ja) * | 2011-04-06 | 2012-11-12 | Nec Corp | 障害によるリブートを考慮した処理部間の不整合検出方法並びに共有装置及びクラスタシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680581A (en) | Local area network special function frames | |
| US8176222B2 (en) | Early termination of an I/O operation in an I/O processing system | |
| US5418937A (en) | Master-slave type multi-processing system with multicast and fault detection operations having improved reliability | |
| US5404535A (en) | Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system | |
| US7937610B2 (en) | Fast node failure detection via disk based last gasp mechanism | |
| CN101946241A (zh) | 监视输入/输出操作的数据处理 | |
| US4549296A (en) | Device for reporting error conditions occurring in adapters, to the data processing equipment central control unit | |
| US3964088A (en) | Multi-unit equipment maintenance system | |
| US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
| JPH0338755A (ja) | ファイル転送システム | |
| JPH06149763A (ja) | 情報伝送装置 | |
| JPS623361A (ja) | ステ−タス通報方式 | |
| EP2096550A1 (en) | Information processing apparatus and control method thereof | |
| JP3743381B2 (ja) | ホスト間処理同期方式 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPH03250240A (ja) | 放送通信システム | |
| JPS63201863A (ja) | 情報転送方式 | |
| JP4499909B2 (ja) | 多重化記憶制御装置 | |
| KR20020033254A (ko) | 이중화 프로세서의 흐름 제어장치 및 방법 | |
| JPS5914031A (ja) | 入出力制御方法 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPS63104168A (ja) | 情報転送方式及び障害検出方式 | |
| JPS5932810B2 (ja) | 計算機システム | |
| JPH02257237A (ja) | バス結合装置 | |
| JPH0256041A (ja) | データ転送制御方式 |