JPH06149604A - 多重化システム - Google Patents
多重化システムInfo
- Publication number
- JPH06149604A JPH06149604A JP4300846A JP30084692A JPH06149604A JP H06149604 A JPH06149604 A JP H06149604A JP 4300846 A JP4300846 A JP 4300846A JP 30084692 A JP30084692 A JP 30084692A JP H06149604 A JPH06149604 A JP H06149604A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- watchdog timer
- cpus
- diagnosis
- wdt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 システム動作を維持しながらウォッチドッグ
タイマを監視するＣＰＵの動作状態によりウォッチドッ
グタイマを診断し得る多重化システムを提供する。 【構成】 第２のＣＰＵ３９を監視している第２のウォ
ッチドッグタイマ３６を診断する場合には、アンド回路
３７によって第２のＣＰＵ３９からウォッチドッグタイ
マ３６への監視入力信号を遮断し、この場合の第２のＣ
ＰＵ３９の動作状態によって該ウォッチドッグタイマ３
６を診断するとともに、診断の間は該診断されるウォッ
チドッグタイマ３６によって監視される第２のＣＰＵ３
９の演算結果をＳＷ回路４１によって比較回路４２に供
給されることを防止して照合対象から除外している。
タイマを監視するＣＰＵの動作状態によりウォッチドッ
グタイマを診断し得る多重化システムを提供する。 【構成】 第２のＣＰＵ３９を監視している第２のウォ
ッチドッグタイマ３６を診断する場合には、アンド回路
３７によって第２のＣＰＵ３９からウォッチドッグタイ
マ３６への監視入力信号を遮断し、この場合の第２のＣ
ＰＵ３９の動作状態によって該ウォッチドッグタイマ３
６を診断するとともに、診断の間は該診断されるウォッ
チドッグタイマ３６によって監視される第２のＣＰＵ３
９の演算結果をＳＷ回路４１によって比較回路４２に供
給されることを防止して照合対象から除外している。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＣＰＵを多重化
し、故障発生時のフォールトトレランスを図った多重化
システムに関し、更に詳しくは、複数のＣＰＵの暴走を
監視するウォッチドッグタイマを診断し得る多重化シス
テムに関する。
し、故障発生時のフォールトトレランスを図った多重化
システムに関し、更に詳しくは、複数のＣＰＵの暴走を
監視するウォッチドッグタイマを診断し得る多重化シス
テムに関する。
【０００２】
【従来の技術】従来の多重化システムとしては、図３に
示すような２つのＣＰＵを有し、それらの演算出力結果
を比較回路にて照合する構成があげられる。これは電子
情報通信学会誌（平成２年１１月号）に掲載された鉄道
信号制御フェールセーフシステムに紹介された構成であ
り、比較回路の比較結果が不一致であった場合、出力回
路に供給する電源を停止させるといった動作にて１つの
ＣＰＵに異常が発生した場合出力を安全側に維持してい
る。
示すような２つのＣＰＵを有し、それらの演算出力結果
を比較回路にて照合する構成があげられる。これは電子
情報通信学会誌（平成２年１１月号）に掲載された鉄道
信号制御フェールセーフシステムに紹介された構成であ
り、比較回路の比較結果が不一致であった場合、出力回
路に供給する電源を停止させるといった動作にて１つの
ＣＰＵに異常が発生した場合出力を安全側に維持してい
る。
【０００３】通常、このようなＣＰＵを用いて演算を行
なうシステムでは図４に示すように各ＣＰＵにプログラ
ム暴走を監視するウォッチドッグタイマ（以下、ＷＤＴ
と略称する）を付加することが一般的である。この構成
例は日立マイクロコンピュータシステムＨＭＣＳ６８０
０ユーザーズマニュアル（昭和６０年７月発行番号６８
−１−１２０Ａ）に示されたものである。動作を概説す
ると、ＣＰＵ１１のポートからプログラムルーチンの進
行に伴い定期的な反転信号が出力され、プログラム暴走
時前記信号が不定期になったことをＷＤＴ１３にて検知
しＣＰＵにリセット信号を発生し、ＣＰＵの暴走を停止
させている。
なうシステムでは図４に示すように各ＣＰＵにプログラ
ム暴走を監視するウォッチドッグタイマ（以下、ＷＤＴ
と略称する）を付加することが一般的である。この構成
例は日立マイクロコンピュータシステムＨＭＣＳ６８０
０ユーザーズマニュアル（昭和６０年７月発行番号６８
−１−１２０Ａ）に示されたものである。動作を概説す
ると、ＣＰＵ１１のポートからプログラムルーチンの進
行に伴い定期的な反転信号が出力され、プログラム暴走
時前記信号が不定期になったことをＷＤＴ１３にて検知
しＣＰＵにリセット信号を発生し、ＣＰＵの暴走を停止
させている。
【０００４】図３に示した多重化システムにおいても図
５に示すように各ＣＰＵにそれぞれＷＤＴを配する必要
がある。これは各ＣＰＵの出力結果を比較回路にて照合
し、ＣＰＵ異常監視を行なっているが、通常各ＣＰＵの
同期ずれ等を許容するため異常判断を遅延回路を介した
上行い、またＣＰＵ異常が即座に出力結果に反映されな
いなど時間的に異常検知までに遅れが生ずる。しかし、
プログラム暴走のようなシステムに多大なる影響を与え
るような異常は専用に監視するＷＤＴを配し、暴走発生
を迅速に検知し、ＣＰＵリセットを行なうことがほとん
どのシステムで行なわれている。
５に示すように各ＣＰＵにそれぞれＷＤＴを配する必要
がある。これは各ＣＰＵの出力結果を比較回路にて照合
し、ＣＰＵ異常監視を行なっているが、通常各ＣＰＵの
同期ずれ等を許容するため異常判断を遅延回路を介した
上行い、またＣＰＵ異常が即座に出力結果に反映されな
いなど時間的に異常検知までに遅れが生ずる。しかし、
プログラム暴走のようなシステムに多大なる影響を与え
るような異常は専用に監視するＷＤＴを配し、暴走発生
を迅速に検知し、ＣＰＵリセットを行なうことがほとん
どのシステムで行なわれている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の多重化システムにあっては、各ＣＰＵにそれ
ぞれＷＤＴを配する必要があり、またそれらを構成する
際、１つのＷＤＴあたり汎用部品では図４に示されるよ
うに最低数個必要となる。これが各ＣＰＵ毎に必要とな
るため、部品点数が多くなり、コストアップ、実装面積
増大、接続点数増加による生産性低下を招いている。
うな従来の多重化システムにあっては、各ＣＰＵにそれ
ぞれＷＤＴを配する必要があり、またそれらを構成する
際、１つのＷＤＴあたり汎用部品では図４に示されるよ
うに最低数個必要となる。これが各ＣＰＵ毎に必要とな
るため、部品点数が多くなり、コストアップ、実装面積
増大、接続点数増加による生産性低下を招いている。
【０００６】これを解決する手法として、各ＷＤＴを全
て１チップで実現するカスタムＩＣがあるが、ＩＣに過
大ストレスが印加され、チップ破壊が発生した場合、最
悪ケースでＷＤＴの全機能が停止し、各ＣＰＵ監視機能
が無い状態に陥ってしまう。従って、このような理由が
ＷＤＴのカスタムＩＣ化の妨げとなり、前記問題点を持
ちながら１次の部品故障が全機能停止を招かない汎用部
品による構成を余儀なくされていた。ここで汎用部品の
場合、１次の部品故障が発生しても停止するＷＤＴは１
つであるため、他のＣＰＵに影響を与えないので故障し
たＷＤＴを監視するＣＰＵが暴走しても最終的に比較回
路にて異常を検出できる。
て１チップで実現するカスタムＩＣがあるが、ＩＣに過
大ストレスが印加され、チップ破壊が発生した場合、最
悪ケースでＷＤＴの全機能が停止し、各ＣＰＵ監視機能
が無い状態に陥ってしまう。従って、このような理由が
ＷＤＴのカスタムＩＣ化の妨げとなり、前記問題点を持
ちながら１次の部品故障が全機能停止を招かない汎用部
品による構成を余儀なくされていた。ここで汎用部品の
場合、１次の部品故障が発生しても停止するＷＤＴは１
つであるため、他のＣＰＵに影響を与えないので故障し
たＷＤＴを監視するＣＰＵが暴走しても最終的に比較回
路にて異常を検出できる。
【０００７】また、複数のＷＤＴを１チップ化可能とす
るためシステム動作を維持しながら定期的に他のＷＤＴ
をＣＰＵが診断し、常に各ＷＤＴの異常を監視する方法
が特開平１−２９８４４６にて提案されている。これは
図６に示す回路構成にてＷＤＴの正常動作を定期的に診
断しており、例えば第１ＣＰＵ６５が第２ＷＤＴ７０を
診断する場合は第２ＷＤＴパルス遮断回路６８を第１Ｃ
ＰＵ６５で制御し、第２ＷＤＴ７０の作動を第２ＣＰＵ
６６のリセットライン６２をモニタすることで行なって
いる。
るためシステム動作を維持しながら定期的に他のＷＤＴ
をＣＰＵが診断し、常に各ＷＤＴの異常を監視する方法
が特開平１−２９８４４６にて提案されている。これは
図６に示す回路構成にてＷＤＴの正常動作を定期的に診
断しており、例えば第１ＣＰＵ６５が第２ＷＤＴ７０を
診断する場合は第２ＷＤＴパルス遮断回路６８を第１Ｃ
ＰＵ６５で制御し、第２ＷＤＴ７０の作動を第２ＣＰＵ
６６のリセットライン６２をモニタすることで行なって
いる。
【０００８】しかしながら、本構成においてはＣＰＵの
リセットラインをモニタする診断方式をとっているため
ＷＤＴ機能を診断することは可能であるがＷＤＴ作動に
よりＣＰＵが正常に初期化されているかの診断は不可能
となる。従って、回路規模を増大させる割にはその効果
が少ないといった問題点があった。
リセットラインをモニタする診断方式をとっているため
ＷＤＴ機能を診断することは可能であるがＷＤＴ作動に
よりＣＰＵが正常に初期化されているかの診断は不可能
となる。従って、回路規模を増大させる割にはその効果
が少ないといった問題点があった。
【０００９】本発明は、上記に鑑みてなされたもので、
その目的とするところは、システム動作を維持しながら
ウォッチドッグタイマを監視するＣＰＵの動作状態によ
りウォッチドッグタイマを診断し得る多重化システムを
提供することにある。
その目的とするところは、システム動作を維持しながら
ウォッチドッグタイマを監視するＣＰＵの動作状態によ
りウォッチドッグタイマを診断し得る多重化システムを
提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の多重化システムは、並列に動作する複数の
ＣＰＵと、該複数のＣＰＵの各々の暴走を監視すべく各
ＣＰＵに対応してそれぞれ設けられるとともに、該対応
しない他のＣＰＵによってそれぞれ診断されるように構
成されている複数のウォッチドッグタイマと、前記複数
のＣＰＵの演算結果を照合する照合手段と、前記ウォッ
チドッグタイマを前記他のＣＰＵが診断する場合、該診
断されるウォッチドッグタイマによって暴走を監視され
るＣＰＵから該診断ウォッチドッグタイマへの監視入力
信号を遮断する監視入力遮断手段と、該監視入力遮断手
段によって前記診断ウォッチドッグタイマへの前記監視
入力信号を遮断したＣＰＵの動作状態によって該診断ウ
ォッチドッグタイマの診断を行う診断手段と、前記ウォ
ッチドッグタイマの診断の間、該診断されるウォッチド
ッグタイマによって監視されるＣＰＵの演算結果を前記
照合手段による照合対象から除外する照合除外手段とを
有することを要旨とする。
め、本発明の多重化システムは、並列に動作する複数の
ＣＰＵと、該複数のＣＰＵの各々の暴走を監視すべく各
ＣＰＵに対応してそれぞれ設けられるとともに、該対応
しない他のＣＰＵによってそれぞれ診断されるように構
成されている複数のウォッチドッグタイマと、前記複数
のＣＰＵの演算結果を照合する照合手段と、前記ウォッ
チドッグタイマを前記他のＣＰＵが診断する場合、該診
断されるウォッチドッグタイマによって暴走を監視され
るＣＰＵから該診断ウォッチドッグタイマへの監視入力
信号を遮断する監視入力遮断手段と、該監視入力遮断手
段によって前記診断ウォッチドッグタイマへの前記監視
入力信号を遮断したＣＰＵの動作状態によって該診断ウ
ォッチドッグタイマの診断を行う診断手段と、前記ウォ
ッチドッグタイマの診断の間、該診断されるウォッチド
ッグタイマによって監視されるＣＰＵの演算結果を前記
照合手段による照合対象から除外する照合除外手段とを
有することを要旨とする。
【００１１】
【作用】本発明の多重化システムでは、診断すべきウォ
ッチドッグタイマへの監視入力信号を遮断した場合のＣ
ＰＵの動作状態によって該ウォッチドッグタイマを診断
するとともに、診断の間は該診断されるウォッチドッグ
タイマによって監視されるＣＰＵの演算結果を照合対象
から除外している。
ッチドッグタイマへの監視入力信号を遮断した場合のＣ
ＰＵの動作状態によって該ウォッチドッグタイマを診断
するとともに、診断の間は該診断されるウォッチドッグ
タイマによって監視されるＣＰＵの演算結果を照合対象
から除外している。
【００１２】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【００１３】図１は、本発明の一実施例に係わる多重化
システムの構成図である。同図に示す多重化システム
は、入力信号の状態に対し同一の演算を行って出力信号
を発生出力する第１のＣＰＵ３１および第２のＣＰＵ３
９と、ＣＰＵ３１のプログラムラン信号（ＰＲＵＮ１）
をＣＰＵ３９で制御されるゲート回路３３を介して入力
信号とし、前記ＰＲＵＮ１信号が異常となった場合、リ
セット信号をＣＰＵ３９で制御されるゲート回路３４を
介してＣＰＵ３１のリセット端子にリセット信号を印加
する第１のＷＤＴ３５と、ＣＰＵ３９のプログラムラン
信号（ＰＲＵＮ２）をＣＰＵ３１で制御されるゲート回
路３７を介して入力信号とし、前記ＰＲＵＮ２信号が異
常となった場合、リセット信号をＣＰＵ３１で制御され
るゲート回路３８を介してＣＰＵ３９のリセット端子に
リセット信号を印加する第２のＷＤＴ３６と、通常ＣＰ
Ｕ３１の出力信号を通過させ、ＣＰＵ３９からの指示に
よりＣＰＵ３９の出力信号を通過させる第１のＳＷ回路
４０と、通常ＣＰＵ３９の出力信号を通過させ、ＣＰＵ
３１からの指示によりＣＰＵ３１の出力信号を通過させ
る第２のＳＷ回路４１と、ＳＷ回路４０とＳＷ回路４１
の出力結果を比較する比較回路４２と、比較回路４２の
判定結果に遅延を付加する遅延回路４３と、各ゲート回
路に入力するＣＰＵ制御信号線にＣＰＵリセット時ゲー
ト開を持続するために付加されるプルアップ抵抗４４，
４５，４６，４７，４８，４９とから構成される。
システムの構成図である。同図に示す多重化システム
は、入力信号の状態に対し同一の演算を行って出力信号
を発生出力する第１のＣＰＵ３１および第２のＣＰＵ３
９と、ＣＰＵ３１のプログラムラン信号（ＰＲＵＮ１）
をＣＰＵ３９で制御されるゲート回路３３を介して入力
信号とし、前記ＰＲＵＮ１信号が異常となった場合、リ
セット信号をＣＰＵ３９で制御されるゲート回路３４を
介してＣＰＵ３１のリセット端子にリセット信号を印加
する第１のＷＤＴ３５と、ＣＰＵ３９のプログラムラン
信号（ＰＲＵＮ２）をＣＰＵ３１で制御されるゲート回
路３７を介して入力信号とし、前記ＰＲＵＮ２信号が異
常となった場合、リセット信号をＣＰＵ３１で制御され
るゲート回路３８を介してＣＰＵ３９のリセット端子に
リセット信号を印加する第２のＷＤＴ３６と、通常ＣＰ
Ｕ３１の出力信号を通過させ、ＣＰＵ３９からの指示に
よりＣＰＵ３９の出力信号を通過させる第１のＳＷ回路
４０と、通常ＣＰＵ３９の出力信号を通過させ、ＣＰＵ
３１からの指示によりＣＰＵ３１の出力信号を通過させ
る第２のＳＷ回路４１と、ＳＷ回路４０とＳＷ回路４１
の出力結果を比較する比較回路４２と、比較回路４２の
判定結果に遅延を付加する遅延回路４３と、各ゲート回
路に入力するＣＰＵ制御信号線にＣＰＵリセット時ゲー
ト開を持続するために付加されるプルアップ抵抗４４，
４５，４６，４７，４８，４９とから構成される。
【００１４】次に、図２に示すフローチャートを参照し
て、作用を説明する。なお、図２に示す処理は、第１の
ＣＰＵ３１によって第２のウォッチドッグタイマ３６を
診断する場合について示している。
て、作用を説明する。なお、図２に示す処理は、第１の
ＣＰＵ３１によって第２のウォッチドッグタイマ３６を
診断する場合について示している。
【００１５】まず、ＣＰＵ３１が診断中の比較回路の作
動を防止するためにＳＷ４１の通過信号をＣＰＵ３１に
切り換える（ステップ１１０）。ＣＰＵ３１がＣＰＵ３
９のプログラムラン信号（ＰＲＵＮ２）をマスクするた
めにゲート回路３７をＯＦＦにし、ＷＤＴ３６を作動さ
せる（ステップ１２０）。ＣＰＵ３１にてＣＰＵ３９の
出力信号を監視し、リセット状態のステートになったら
ＷＤＴ３６が正常に作動したと判断する（ステップ１３
０）。ここでそうでない場合はＷＤＴ３６異常と判断し
（ステップ１７０）、システムリセットをＣＰＵ３１が
行なう（ステップ１８０）。
動を防止するためにＳＷ４１の通過信号をＣＰＵ３１に
切り換える（ステップ１１０）。ＣＰＵ３１がＣＰＵ３
９のプログラムラン信号（ＰＲＵＮ２）をマスクするた
めにゲート回路３７をＯＦＦにし、ＷＤＴ３６を作動さ
せる（ステップ１２０）。ＣＰＵ３１にてＣＰＵ３９の
出力信号を監視し、リセット状態のステートになったら
ＷＤＴ３６が正常に作動したと判断する（ステップ１３
０）。ここでそうでない場合はＷＤＴ３６異常と判断し
（ステップ１７０）、システムリセットをＣＰＵ３１が
行なう（ステップ１８０）。
【００１６】次に、ＣＰＵ３１がゲート回路３７のマス
ク信号を解除し、かつゲート回路３８のマスク信号を発
生しＣＰＵ３９のリセット信号を解除してＣＰＵ３９の
動作を復帰させる（ステップ１４０）。ＣＰＵ３１がＣ
ＰＵ３９の出力信号の復帰を検知する（ステップ１５
０）。ＣＰＵ３１がＳＷ回路４０の通過信号をＣＰＵ３
９の出力信号に切り換え、かつゲート回路３８のマスク
信号を解除する（ステップ１６０）。
ク信号を解除し、かつゲート回路３８のマスク信号を発
生しＣＰＵ３９のリセット信号を解除してＣＰＵ３９の
動作を復帰させる（ステップ１４０）。ＣＰＵ３１がＣ
ＰＵ３９の出力信号の復帰を検知する（ステップ１５
０）。ＣＰＵ３１がＳＷ回路４０の通過信号をＣＰＵ３
９の出力信号に切り換え、かつゲート回路３８のマスク
信号を解除する（ステップ１６０）。
【００１７】以上説明した動作にてＣＰＵ３１によるＷ
ＤＴ３６の診断を行なうが、ＣＰＵ３９によるＷＤＴ３
５の診断も同様のフローにて行なわれる。
ＤＴ３６の診断を行なうが、ＣＰＵ３９によるＷＤＴ３
５の診断も同様のフローにて行なわれる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
診断すべきウォッチドッグタイマへの監視入力信号を遮
断した場合のＣＰＵの動作状態によって該ウォッチドッ
グタイマを診断するとともに、診断の間は該診断される
ウォッチドッグタイマによって監視されるＣＰＵの演算
結果を照合対象から除外しているので、多重化システム
のシステム動作を維持しながらウォッチドッグタイマを
診断することが可能となる。そして、例えばすべてのウ
ォッチドッグタイマを１チップ化することができ、シス
テムの信頼性を損なうことなく、コストダウン、部品点
数の削減、生産性の向上を図ることができる。
診断すべきウォッチドッグタイマへの監視入力信号を遮
断した場合のＣＰＵの動作状態によって該ウォッチドッ
グタイマを診断するとともに、診断の間は該診断される
ウォッチドッグタイマによって監視されるＣＰＵの演算
結果を照合対象から除外しているので、多重化システム
のシステム動作を維持しながらウォッチドッグタイマを
診断することが可能となる。そして、例えばすべてのウ
ォッチドッグタイマを１チップ化することができ、シス
テムの信頼性を損なうことなく、コストダウン、部品点
数の削減、生産性の向上を図ることができる。
【図１】本発明の一実施例に係わる多重化システムの構
成図である。
成図である。
【図２】図１に示す多重化システムの作用を示すフロー
チャートである。
チャートである。
【図３】多重化システムの構成の一例を示すブロック図
である。
である。
【図４】ウォッチドッグタイマの構成図である。
【図５】ウォッチドッグタイマを使用した従来の多重化
システムの構成図である。
システムの構成図である。
【図６】ウォッチドッグタイマを使用した従来の他の多
重化システムの構成図である。
重化システムの構成図である。
３１，３９ ＣＰＵ ３３，３４，３７，３８ アンド回路 ３５，３６ ＷＤＴ ４０，４１ ＳＷ回路 ４２ 比較回路 ４３ 遅延回路
Claims (1)
- 【請求項１】 並列に動作する複数のＣＰＵと、該複数
のＣＰＵの各々の暴走を監視すべく各ＣＰＵに対応して
それぞれ設けられるとともに、該対応しない他のＣＰＵ
によってそれぞれ診断されるように構成されている複数
のウォッチドッグタイマと、前記複数のＣＰＵの演算結
果を照合する照合手段と、前記ウォッチドッグタイマを
前記他のＣＰＵが診断する場合、該診断されるウォッチ
ドッグタイマによって暴走を監視されるＣＰＵから該診
断ウォッチドッグタイマへの監視入力信号を遮断する監
視入力遮断手段と、該監視入力遮断手段によって前記診
断ウォッチドッグタイマへの前記監視入力信号を遮断し
たＣＰＵの動作状態によって該診断ウォッチドッグタイ
マの診断を行う診断手段と、前記ウォッチドッグタイマ
の診断の間、該診断されるウォッチドッグタイマによっ
て監視されるＣＰＵの演算結果を前記照合手段による照
合対象から除外する照合除外手段とを有することを特徴
とする多重化システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300846A JPH06149604A (ja) | 1992-11-11 | 1992-11-11 | 多重化システム |
| US08/138,187 US5638510A (en) | 1992-11-11 | 1993-10-20 | Multiplexed system with watch dog timers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300846A JPH06149604A (ja) | 1992-11-11 | 1992-11-11 | 多重化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149604A true JPH06149604A (ja) | 1994-05-31 |
Family
ID=17889826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300846A Pending JPH06149604A (ja) | 1992-11-11 | 1992-11-11 | 多重化システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5638510A (ja) |
| JP (1) | JPH06149604A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883123B2 (en) | 2001-10-24 | 2005-04-19 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor runaway monitoring control circuit |
| WO2009060953A1 (ja) * | 2007-11-07 | 2009-05-14 | Mitsubishi Electric Corporation | 安全制御装置 |
| JP2009140213A (ja) * | 2007-12-06 | 2009-06-25 | Hitachi Ltd | チップ内冗長化による高信頼システム及びその制御方法 |
| US7969229B2 (en) | 2009-02-19 | 2011-06-28 | Hitachi, Ltd. | On-chip redundancy high-reliable system and method of controlling the same |
| WO2013140804A1 (ja) * | 2012-03-22 | 2013-09-26 | パナソニック株式会社 | 加熱調理装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3357514B2 (ja) * | 1995-09-20 | 2002-12-16 | シャープ株式会社 | 暴走検出復帰方式 |
| ATE202859T1 (de) * | 1997-02-26 | 2001-07-15 | Siemens Ag | Redundant aufgebautes elektronisches geraet mit zertifizierten und nicht zertifizierten kanaelen und verfahren dafür |
| US6012154A (en) * | 1997-09-18 | 2000-01-04 | Intel Corporation | Method and apparatus for detecting and recovering from computer system malfunction |
| US6718486B1 (en) * | 2000-01-26 | 2004-04-06 | David E. Lovejoy | Fault monitor for restarting failed instances of the fault monitor |
| JP2002251300A (ja) * | 2001-02-22 | 2002-09-06 | Hitachi Ltd | 障害監視方法及び装置 |
| US7089450B2 (en) * | 2003-04-24 | 2006-08-08 | International Business Machines Corporation | Apparatus and method for process recovery in an embedded processor system |
| US20070050685A1 (en) * | 2005-08-23 | 2007-03-01 | Tsai Chung-Hung | Method of resetting an unresponsive system and system capable of recovering from an unresponsive condition |
| CN101295271B (zh) * | 2007-04-29 | 2010-11-03 | 迈普通信技术股份有限公司 | 软件看门狗自我恢复方法 |
| WO2011114493A1 (ja) * | 2010-03-18 | 2011-09-22 | トヨタ自動車株式会社 | マイコン相互監視システム及びマイコン相互監視方法 |
| TWI446151B (zh) * | 2011-06-01 | 2014-07-21 | Wistron Corp | 電腦系統及其重新啟動方法 |
| WO2013076530A1 (en) | 2011-11-23 | 2013-05-30 | Freescale Semiconductor, Inc. | Microprocessor device, and method of managing reset events therefor |
| CN103294585B (zh) * | 2012-03-02 | 2016-05-04 | 中山市云创知识产权服务有限公司 | 服务器监控系统 |
| US9697065B1 (en) | 2016-03-09 | 2017-07-04 | Nxp Usa, Inc. | Systems and methods for managing reset |
| JP2018094720A (ja) * | 2016-12-08 | 2018-06-21 | キヤノン株式会社 | 電子機器 |
| US10157087B1 (en) | 2017-07-14 | 2018-12-18 | Nxp Usa, Inc. | Robust boot block design and architecture |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
| JPS59211143A (ja) * | 1983-05-17 | 1984-11-29 | Nissan Motor Co Ltd | マイクロコンピユ−タを用いた車両用制御回路 |
| US4783778A (en) * | 1986-09-16 | 1988-11-08 | Gte Communication Systems Corporation | Synchronous packet manager |
| JP2593915B2 (ja) * | 1988-05-27 | 1997-03-26 | 住友電気工業株式会社 | ダブルマイコンシステム暴走防止回路 |
| US5241550A (en) * | 1990-04-11 | 1993-08-31 | Nec Corporation | System for accurately confirming cross-connection in a cross-connection network |
| US5271023A (en) * | 1991-06-03 | 1993-12-14 | Motorola, Inc. | Uninterruptable fault tolerant data processor |
-
1992
- 1992-11-11 JP JP4300846A patent/JPH06149604A/ja active Pending
-
1993
- 1993-10-20 US US08/138,187 patent/US5638510A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6883123B2 (en) | 2001-10-24 | 2005-04-19 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor runaway monitoring control circuit |
| WO2009060953A1 (ja) * | 2007-11-07 | 2009-05-14 | Mitsubishi Electric Corporation | 安全制御装置 |
| JP4832572B2 (ja) * | 2007-11-07 | 2011-12-07 | 三菱電機株式会社 | 安全制御装置 |
| US8755917B2 (en) | 2007-11-07 | 2014-06-17 | Mitsubishi Electric Corporation | Safety control device |
| JP2009140213A (ja) * | 2007-12-06 | 2009-06-25 | Hitachi Ltd | チップ内冗長化による高信頼システム及びその制御方法 |
| US7969229B2 (en) | 2009-02-19 | 2011-06-28 | Hitachi, Ltd. | On-chip redundancy high-reliable system and method of controlling the same |
| WO2013140804A1 (ja) * | 2012-03-22 | 2013-09-26 | パナソニック株式会社 | 加熱調理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5638510A (en) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06149604A (ja) | 多重化システム | |
| JP3752022B2 (ja) | 故障診断機能付き電子制御装置 | |
| US6883123B2 (en) | Microprocessor runaway monitoring control circuit | |
| US4583224A (en) | Fault tolerable redundancy control | |
| US9348684B2 (en) | In-vehicle electronic control device | |
| US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
| US4775957A (en) | Microcomputer with abnormality sensing function | |
| US6012156A (en) | Process and circuit arrangement for monitoring the function of a program-controlled circuit | |
| JPH02148206A (ja) | 電源装置 | |
| JPH02501960A (ja) | 計算機により制御される操作素子の監視方法及び回路装置 | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| US5966511A (en) | System for monitoring states of components of same kind incorporated into information processing apparatus | |
| JP2000065691A (ja) | セルフシャットオフ機能の診断装置 | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JP2557809Y2 (ja) | 暴走監視装置 | |
| JPH0444762B2 (ja) | ||
| JP7329579B2 (ja) | 制御装置 | |
| US6507916B1 (en) | Method and circuit arrangement for using two processors to read values of two independently clocked counters, exchanging values therebetween, comparing two values to determine error when the comparison exceed a threshold | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| KR100277457B1 (ko) | 철도의 연동시스템 제어장치 및 방법 | |
| JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH04109303A (ja) | 調節制御装置 | |
| TW202216383A (zh) | 機器人安全監控系統及其診斷異常的方法 |