JPH0614574B2 - 半導体レ−ザ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光電気集積回路の高集積化および高性能化に
関する。特に、半導体レーザ素子とこの素子を駆動する
回路の集積化に関する。

〔概要〕

本発明は、空間的な電流狭窄をｎｐｎまたはｐｎｐ接合
により行う半導体レーザにおいて、 電流狭窄層をゲートとして電流供給層に流れる電流を制
御する電界効果トランジスタを形成することにより、 半導体レーザ素子とこれを駆動する電界効果トランジス
タとを一体に形成するものである。

〔従来の技術〕 現在実用化されている半導体レーザ素子は、レーザダイ
オードとして単体で製作され、ヒートシンクに個別に取
り付けられて、パッケージに封入されている。この半導
体レーザ素子の出力光を変調するには、このパッケージ
の外側に変調回路を接続し、その最終段から変調信号を
供給する。このため、これらの間の電気的な接続にリー
ド線を用いる必要があり、そのインダクタンスにより高
周波特性が劣化する傾向がある。このような劣化を最小
限に抑えるためには、リード線をできるだけ短くする必
要がある。このため、高速光変調回路を実装する場合
に、半導体レーザ素子と駆動回路との配置を制約する欠
点があった。

また、半導体レーザ素子と駆動回路、あるいは受光素子
と増幅回路とを同一基板上に形成する光電気集積回路の
研究が現在進められている。しかし、このような光電気
集積回路でも、半導体レーザ素子の動作を行う領域とそ
の他の回路とは電気的に分離されている。したがって、
半導体レーザ素子と駆動回路との電気的接続は、ワイヤ
ボンディングまたは蒸着金属膜を用いる必要がある。こ
れが、製造プロセスを複雑にする一因となっていた。製
造プロセスを単純にするためから、また、高集積化を実
現するためにも、半導体レーザ素子と駆動回路との少な
くとも一部を一体化することが望まれていた。光電気集
積回路については、バー・チャイム（N.Bar-Chaim）、
ラウ（K.Y.Lau）、ウリ(I.Ury）およびヤリブ(A.Yari
v）が、「アプライド・フィジクス・レターズ(Appl.Phy
s.Lett.)」第44巻（1984年）に発表した論文や、財団法
人光産業技術振興協会の「第３回光産業技術シンポジウ
ム講演集」207 〜208 頁に詳しい。

このような技術背景の下で、1984年に、モリ等が光トラ
ンジスタを発表した。この光トランジスタは、変調素子
と半導体レーザ素子とが一体に形成されており、高集積
化の面からも望ましい構造である。この詳細について
は、「日経エクトロニクス」1984年12月３日号111 〜11
5 頁に記載されている。

第６図はこの光トランジスタの断面図を示す。

ｐ型インジウムリン基板61にｎ型インジウムリンのクラ
ッド層62を成長させ、この上に活性層63を設け、活性層
63の両側にはｐ^＋型の埋め込み層64を設けている。活性
層63の上には、ｎ型インジウムリンのクラッド層65を設
け、さらにその上にｎ^＋インジウムリンのキャップ層66
を設けている。埋め込み層64およびキャップ層66の上に
は、二酸化ケイ素の絶縁層67を設けている。この絶縁層
67の窓から、埋め込み層64およびキャップ層66に対し
て、それぞれベース電極68およびエミッタ電極69を形成
している。ｐ型インジウムリン基板61の裏側にはコレク
タ電極70を形成している。

この光トランジスタは、クラッド層62、活性層63および
埋め込み層64、そしてクラッド層65が、ｎｐｎトランジ
スタを構成している。活性層63への電流注入は、図中の
矢印の部分から行う。したがって、この矢印の部分でレ
ーザ発振が起きる。

〔発明が解決しようとする問題点〕

しかし、上述の光トランジスタは、活性層の横方向から
電流を注入するため、活性層の端で発光する。活性層の
両側から電流を注入する場合には、出力光の近視野像が
必ず双峰性となる。また、活性層の片側から電流を注入
する場合でも、活性層と埋め込み層との屈折率の差か
ら、活性層内の発振光に対する屈折率が非対称となり、
出力光が非対称になる欠点がある。この非対称な発光特
性を改善することは、本質的に困難である。

本発明は、以上の問題点を解決し、半導体レーザ素子と
その駆動回路の少なくとも一部とを一体に形成し、しか
も発光特性の良好な半導体レーザを提供することを目的
とする。

〔問題点を解決するための手段〕

本発明は、半導体材料で形成され、レーザ発振を行う活
性層と、半導体材料で形成され、上記活性層に電流を供
給するクラッド層と、活性層およびクラッド層の少なく
とも一部を埋め込む埋め込み層と、この埋め込み層内に
クラッド層とは反対導電性の半導体材料で形成され、ク
ラッド層および活性層の電流が流れる領域を空間的に制
限する電流狭窄層とを備えた半導体レーザにおいて、ク
ラッド層の活性層に接する部分をドレインまたはソース
電極とし、クラッド層の活性層から離れた部分をソース
またはドレイン電極とし、電流狭窄層をゲート電極とす
る電界効果トランジスタが形成されたことを特徴とす
る。

〔作用〕

本発明の半導体レーザは、半導体レーザ素子と電界効果
トランジスタとが一体に形成された構造である。半導体
レーザ素子の電流狭窄層を電界効果トランジスタのゲー
トと兼用し、活性層からクラッド層への電流を、電流狭
窄層の電圧により制御する。

埋め込み型半導体レーザは、よく知られているように、
活性層が上下のみならず左右もバンドギャップの広い半
導体材料で囲まれているため、活性層へのキャリアの横
方向閉じ込めが強く、注入されたキャリアの流れを活性
層に効率よく収束させることができる特徴がある。この
ため、効率よく活性層にキャリアを注入でき、発振しき
い値が低く、少ない注入電流で高光出力が得られる利点
がある。

このような埋め込み型半導体レーザの電流狭窄層を電界
効果トランジスタのゲート電極として利用すると、活性
層の近くにゲート電極があるので、活性層に注入される
キャリアを直接制御することができる。

〔実施例〕

次に本発明を実施例を参照して説明する。簡単のため、
「上」、「下」という言葉を用いるが、これらは図中の
方向を示し、空間的な上下を示すものではない。また、
基板から離れた位置を「上」とするものでもない。

第１図は本発明実施例の埋め込み型半導体レーザの断面
構造の概略図である。

ｐ型半導体のバッファ層１の上に活性層２を設ける。活
性層２の発光領域21以外の部分（破線で示した部分）
は、エッチングにより除去される。活性層２の発光領域
21以外の領域の上には、下から順に、ｎ型半導体の埋め
込み層３、ｐ型半導体の電流狭窄層４およびｎ型半導体
の埋め込み層５を設ける。活性層２の発光領域21の上に
は、ｎ型半導体のクラッド層６を設ける。

電流狭窄層４は、電流の流れる領域を制限するものであ
り、この電流狭窄層４により、クラッド層６にだけ電流
を流す。これにより、活性層２の発光領域21に高密度の
電流が流れ、ここでレーザ発振が起きる。さらに、この
電流狭窄層４に負電圧を印加すると、その周囲（埋め込
み層３、５およびクラッド層６）に破線で示すように空
乏層が生じ、クラッド層６の電流路（チャネル）がさら
に狭くなる。したがって、発光領域21を通過する電流を
変調することができる。

すなわち、活性層２のすぐ近くに、積層して電界効果ト
ランジスタを形成したことに相当する。クラッド層６の
活性層２に隣接す部分がドレイン電極であり、クラッド
層６の活性層２から離れた部分がソース電極であり、電
流狭窄層４がゲート電極である。

第２図は実施例の等価回路を示す。

電界効果トランジスタは、半導体レーザ素子に対してソ
ース接地型の駆動回路となっている。このため、電界効
果トランジスタの利得を有効に利用できる。

半導体レーザ素子をソース電極側に接続する場合、すな
わちドレイン接地型の場合には、利得が「１」を越えな
い。このため、電界効果トランジスタの利得を有効に利
用することができず、ゲート入力振幅を大きくして、ゲ
ート電極が破損しやすい危険な状態で動作させる必要が
生じる。したがって、半導体レーザ素子と駆動回路とを
別々に構成する従来の回路でも、ドレイン接地はあまり
用いられていない。

ここで用いる電界効果トランジスタのチャネルは、ｎ型
半導体であることが望ましい。したがって、ｐ型基板を
用いる場合には、この基板の上にバッファ層１を成長さ
せる。これに対して、ｎ型基板を用いて同等の素子を実
現する場合には、単にｐ型とｎ型とを単純に反転させる
のではなく、電界効果トランジスタの上に活性層２を配
置するような結晶成長を行う必要がある。

第３図は、比較例として、ゲート電極を電流狭窄層とは
別に設けた構造の断面図を示す。

この例では、第一実施例のクラッド層６内に、イオン注
入等によりｐ型半導体層７を形成して、これをゲート電
極として用いている。ｐ型半導体層７に負の電圧を印加
すると、破線で示すように空乏層が形成される。クラッ
ド層６に流入した電流は、空乏層と電流狭窄層４との間
を通る。

この構造の場合、効果的にキァリアを制御するために
は、ゲート電極としてのｐ型半導体層７の下端が発光領
域221 に近接している必要がある。しかし、そのために
は不純物の拡散を高精度に制御する必要がある。ｐ型半
導体層７が発光領域21から離れている場合には、発光領
域21に流れるキャリアを直接に制御することはできな
い。

第４図は第１図に示した実施例の具体的な構造を示す。
この図に示した半導体レーザは、ｎ型基板を用いて形成
したものである。

この半導体レーザは、インジウムガリウム砒素リン／リ
ン(InGaAsP/P)埋め込み型ヘテロ接合半導体レーザ素子
を基本構造としている。通常の半導体レーザ素子を、ｎ
型インジウムリン基板上に形成する。この後に、ｐ型イ
ンジウムリンおよびｎ型インジウムリンの二つの埋め込
み層42、43をエッチングして、ｐ型インジウムリンの埋
め込み層44を露出させる。このとき、ガリウムインジウ
ム砒素リンの活性層41およびその周囲の埋め込み層42、
43の一部を残す。露出した埋め込み層44に電極46を形成
する。

第１図の実施例と第４図の具体例は、ｐ型インジウム層
40とバッファ層１、活性層41と発光領域21、埋め込み層
43と埋め込み層３、埋め込み層44と電流狭窄層４、そし
てｎ型インジウムリン層45と埋め込み層５およびクラッ
ド層６が、それぞれ対応している。

したがって、ｐ型インジウムリン層40とｎ型インジウム
リン層45との間に順バイアスの電流を流すことにより、
その間に挟まれた活性層41でレーザ発振が生じる。この
状態で電極46および埋め込み層44に負の電圧を印加する
と、活性層41に流れる電流を狭窄することができる。電
極46に適当にバイアスされた変調信号を入力することに
より、半導体レーザ素子の発振光を直接に変調すること
ができる。

第５図は第３図に示した比較例の具体的な構造例を示
す。

ｐ型基板を用いて半導体レーザ素子を形成する場合に
は、ｐ型インジウムリン層40、埋め込み層42、43、44お
よびｎ型インジウムリン層45の代わりに、それぞれ反対
導電性のｎ型インジウムリン層50、埋め込み層52、53、
54およびｐ型インジウムリン層55を形成する。さらに、
ｎ型インジウムリン層50内にｐ型インジウムリン層56を
形成し、これをゲート電極として用い、埋め込み層53と
の間の電流を制御する。

本発明は、電流狭窄層が設けられた埋め込み型の半導体
レーザ素子であれば、どのような材料でも同様に実施で
きる。すなわち、インジウムリン系の半導体レーザだけ
でなく、ガリウム砒素の半導体レーザでも、本発明を同
様に実施できる。

〔発明の効果〕 以上説明したように、本発明の半導体レーザは、半導体
レーザ素子に隣接して、モノリシックに駆動用電界効果
トランジスタを積層させる構造である。したがって、半
導体レーザ素子と駆動回路の最終段との配線が不要にな
り、さらに従来の光電気集積回路に比較して大幅に高集
積化を実現できる。また、発光領域に対する屈折率は対
称であり、さらに活性層の厚さ方向に電流を注入するた
め一様な電流注入を実現できる。したがって、出力光の
近視野像が双峰性になることもなく、光学的に良好な特
性が得られる。さらに、本発明の半導体レーザを製造す
る方法は、従来の半導体レーザ素子の製造方法に単純な
工程を付加するだけで良い。

したがって本発明は、光通信や光記録再生等に用いられ
る発光素子の性能、集積度、信頼性を高める大きな効果
がある。

【図面の簡単な説明】

第１図は本発明実施例半導体レーザの構造を示す断面
図。 第２図は等価回路。 第３図は比較例の構造を示す断面図。 第４図は実施例の具体的な構造を示す断面図。 第５図は比較列の具体的な構造を示す断面図。 第６図は従来例光トランジスタの構造を示す断面図。 １……バッファ層、２……活性層、３……埋め込み層、
４……電流狭窄層、５……埋め込み層、６……クラッド
層、７……ｐ型半導体層、21……発光領域、40……ｐ型
インジウムリン層、41……活性層、42、43、44……埋め
込み層、45……ｎ型インジウムリン層、46……電極、50
……ｎ型インジウムリン層、52、53、54……埋め込み
層、55……ｐ型インジウムリン層、56……ｐ型インジウ
ムリン層、61……ｐ型インジウムリン基板、62……クラ
ッド層、63……活性層、64……埋め込み層、65……クラ
ッド層、66……キャップ層、67……絶縁層、68……ベー
ス電極、69……エミッタ電極、70……コレクタ電極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体材料で形成され、レーザ発振を行う
   活性層（２）と、 半導体材料で形成され、上記活性層に電流を供給するク
   ラッド層（６）と、 上記活性層および上記クラッド層の少なくとも一部を埋
   め込む埋め込み層（３、４、５）と、 この埋め込み層内に上記クラッド層とは反対導電性の半
   導体材料で形成され、上記クラッド層および上記活性層
   の電流が流れる領域を空間的に制限する電流狭窄層
   （４）と を備えた半導体レーザにおいて、 上記クラッド層の上記活性層に接する部分をドレインま
   たはソース電極とし、上記クラッド層の上記活性層から
   離れた部分をソースまたはドレイン電極とし、上記電流
   狭窄層をゲート電極とするする電界効果トランジスタが
   形成されたことを特徴とする半導体レーザ。