JPH06140528A - Microwave semiconductor device and manufacture thereof - Google Patents

Microwave semiconductor device and manufacture thereof

Info

Publication number
JPH06140528A
JPH06140528A JP28467792A JP28467792A JPH06140528A JP H06140528 A JPH06140528 A JP H06140528A JP 28467792 A JP28467792 A JP 28467792A JP 28467792 A JP28467792 A JP 28467792A JP H06140528 A JPH06140528 A JP H06140528A
Authority
JP
Japan
Prior art keywords
extraction electrode
semi
semiconductor substrate
microwave
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28467792A
Other languages
Japanese (ja)
Inventor
Yoshihiro Yamamoto
佳弘 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP28467792A priority Critical patent/JPH06140528A/en
Publication of JPH06140528A publication Critical patent/JPH06140528A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it hard to cause the deterioration of high-frequency characteristic by directly connecting each second lead-out electrode to a lead frame under the state, wherein the side surface of a semi-insulating semiconductor substrate faces downward. CONSTITUTION:Under the state, wherein the side surface of a semi-insulating semiconductor substrate 20 of a microwave integrated circuit 10 faces downward, a second ground lead-out electrode 33, a second output lead-out electrode 34 and a second input lead-out electrode 35 are directly connected to a grounding lead 11a, an output lead 11b and an input lead 11c. Matching circuits 22, 25 and 28 are not located at the side surface of the semi-intsulating semiconductor substrate 20. Therefore, capacitances due to circuit wirings are not generated between the microwave integrated circuit 10 and the respective leads 11a, 11b and 11c, and radio-wave propagation does not occur. In this way, the microwave semiconductor device, wherein the deterioration of the high-frequency characteristic caused by inducance does not occur, can be realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マイクロ波半導体装置
およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave semiconductor device and its manufacturing method.

【0002】[0002]

【従来の技術】従来より、ミリ波帯あるいはサブミリ波
帯の高周波電磁波の検出、発振、増幅を行うデバイスと
してマイクロ波半導体装置が使用されている。従来のマ
イクロ波半導体装置は、マイクロ波集積回路をリードフ
フレームに搭載すると共に、樹脂封止してなる。すなわ
ち、マイクロ波集積回路1は、図9の如く、リードフレ
ーム2のヘッダー3にダイボンドされており、マイクロ
波集積回路1の入出力パッド3a,3b,3c,3d,
3eは、ボンディングワイヤー4a,4b,4c,4
d,4eを介してリードフフレーム2のリード5a,5
b,5c,5d,5eに結線されている。
2. Description of the Related Art Conventionally, microwave semiconductor devices have been used as devices for detecting, oscillating and amplifying high frequency electromagnetic waves in the millimeter wave band or submillimeter wave band. A conventional microwave semiconductor device has a microwave integrated circuit mounted on a lead frame and resin-sealed. That is, the microwave integrated circuit 1 is die-bonded to the header 3 of the lead frame 2 as shown in FIG. 9, and the input / output pads 3a, 3b, 3c, 3d,
3e is a bonding wire 4a, 4b, 4c, 4
leads 5a, 5 of the lead frame 2 via d, 4e
It is connected to b, 5c, 5d and 5e.

【0003】[0003]

【発明が解決しようとする課題】図9に示したマイクロ
波半導体装置では、ボンディングワイヤーを複数本にし
てインピーダンスを小さくしているが、ボンディングワ
イヤー4a,4b,4c,4d,4e同士のインダクタ
ンスによって、マイクロ波集積回路1の高周波特性が劣
化する場合があった。
In the microwave semiconductor device shown in FIG. 9, a plurality of bonding wires are used to reduce the impedance. In some cases, the high frequency characteristics of the microwave integrated circuit 1 are deteriorated.

【0004】そこで、マイクロ波集積回路1の高周波特
性を劣化させるボンディングワイヤーを排除し、マイク
ロ波集積回路1とリードフレーム2との距離をできるだ
け短くしすることにより、インピーダンスを小さくした
マイクロ波半導体装置が提案されている。すなわち、こ
のようなマイクロ波半導体装置では、図10の如く、マ
イクロ波集積回路1の入出力パッド(図示せず)を、半
田バンプ7a,7bを介してリードフレーム2のヘッダ
ー3に接続している。
Therefore, by removing the bonding wire that deteriorates the high frequency characteristics of the microwave integrated circuit 1 and shortening the distance between the microwave integrated circuit 1 and the lead frame 2 as much as possible, the impedance of the microwave semiconductor device is reduced. Is proposed. That is, in such a microwave semiconductor device, as shown in FIG. 10, the input / output pad (not shown) of the microwave integrated circuit 1 is connected to the header 3 of the lead frame 2 via the solder bumps 7a and 7b. There is.

【0005】しかしながら、図10に示したマイクロ波
半導体装置にあっては、マイクロ波集積回路1とリード
フレーム2との距離が、例えば数10μmと小さいた
め、半田バンプ7a,7bが、マイクロ波集積回路1の
配線パターンと共に容量を生じさせる。すなわち、半田
バンプ7a,7bは、高周波に対する容量の増大を招い
ている。また、半田バンプ7a,7bは、半田バンプ7
a,7b間で高周波の反射を起こし、すなわち導波管と
なり、マイクロ波集積回路1の高周波特性が変わり、そ
の特性が劣化することがある。
However, in the microwave semiconductor device shown in FIG. 10, since the distance between the microwave integrated circuit 1 and the lead frame 2 is as small as several tens of μm, the solder bumps 7a and 7b are integrated in the microwave. A capacitance is generated together with the wiring pattern of the circuit 1. That is, the solder bumps 7a and 7b cause an increase in capacitance with respect to high frequencies. In addition, the solder bumps 7a and 7b are the solder bumps 7
There is a possibility that high-frequency reflection occurs between a and 7b, that is, it becomes a waveguide, the high-frequency characteristics of the microwave integrated circuit 1 change, and the characteristics deteriorate.

【0006】本発明は、上記に鑑み、マイクロ波集積回
路の高周波特性の劣化が生じにくい、信頼性の高いマイ
クロ波半導体装置の提供を目的とする。
In view of the above, an object of the present invention is to provide a highly reliable microwave semiconductor device in which deterioration of the high frequency characteristics of the microwave integrated circuit does not easily occur.

【0007】[0007]

【課題を解決するための手段および作用】上記目的を達
成するための請求項1記載のマイクロ波半導体装置は、
リードフレームに搭載された、半絶縁性半導体基板に作
り込まれたマイクロ波集積回路を含むマイクロ波半導体
装置であって、半絶縁性半導体基板の一方表面におい
て、回路設計に基づき、所定の高周波特性を得るように
引き回された複数の配線パターンにそれぞれ接続する複
数の第1の取出電極と、半絶縁性半導体基板の一側面に
おいて、互いに所定間隔をあけ、各第1の取出電極を含
む領域が切り欠かれた複数の切欠部と、各切欠部内に、
各第1の取出電極に接続するように埋め込まれた複数の
第2の取出電極とを含み、上記各第2の取出電極が、直
接リードフレームに搭載されているものである。
A microwave semiconductor device according to claim 1 for achieving the above object,
A microwave semiconductor device including a microwave integrated circuit built in a semi-insulating semiconductor substrate mounted on a lead frame, wherein one surface of the semi-insulating semiconductor substrate has a predetermined high frequency characteristic based on a circuit design. A plurality of first extraction electrodes respectively connected to the plurality of wiring patterns that are routed so as to obtain a region including each first extraction electrode at a predetermined distance from each other on one side surface of the semi-insulating semiconductor substrate. A plurality of notches and the inside of each notch,
A plurality of second extraction electrodes embedded so as to be connected to the respective first extraction electrodes, each of the second extraction electrodes being directly mounted on the lead frame.

【0008】上記構成において、マイクロ波集積回路
は、半絶縁性半導体基板の一側面に、各切欠部内に埋め
込んだ状態で、各第2の取出電極を設けており、かつ第
2の取出電極を、各配線パターンに接続している第1の
取出電極に接続し、マイクロ波集積回路を、ボンディン
グワイヤーを用いることなく、リードフレーム上に直接
搭載している。つまり、マイクロ波集積回路の半絶縁性
半導体基板の側面を下に向けた状態で、各第2の取出電
極をリードフレームに直接接続しているから、半絶縁性
半導体基板の側面には各配線パターンがなく、マイクロ
波集積回路とリードフレームとの間で、回路配線による
容量が生じたり、電波伝搬が起こることもない。よっ
て、インダタンスによる高周波特性の劣化が起こらない
で済む。
In the above structure, in the microwave integrated circuit, the second extraction electrode is provided on one side surface of the semi-insulating semiconductor substrate in a state of being embedded in each notch, and the second extraction electrode is provided. The microwave integrated circuit is directly mounted on the lead frame without using a bonding wire by connecting to the first extraction electrode connected to each wiring pattern. That is, since the second extraction electrodes are directly connected to the lead frame with the side surface of the semi-insulating semiconductor substrate of the microwave integrated circuit facing downward, each wiring is provided on the side surface of the semi-insulating semiconductor substrate. Since there is no pattern, neither capacitance due to circuit wiring nor radio wave propagation occurs between the microwave integrated circuit and the lead frame. Therefore, the deterioration of the high frequency characteristics due to the inductance does not occur.

【0009】請求項2記載の上記マイクロ波半導体装置
の製造方法は、半絶縁性半導体基板の一方表面に、回路
設計に基づき、所定の高周波特性を得るように引き回さ
れた複数の配線パターンに接続する複数の第1の取出電
極を形成する工程、半絶縁性半導体基板の一側面に、互
いに所定間隔をあけ、各第1の取出電極を含む領域を切
り欠いて複数の切欠部を形成する工程、前記工程で形成
された各切欠部内に、各第1の取出電極に接続するよう
に、導電性物質を埋め込み複数の第2の取出電極を形成
する工程、ならびに前記工程で形成された各第2の取出
電極が半絶縁性半導体基板の一側面に並ぶように、半絶
縁性半導体基板をダイシングする工程を含むものであ
る。
According to a second aspect of the present invention, there is provided a method of manufacturing a microwave semiconductor device, wherein one surface of a semi-insulating semiconductor substrate is provided with a plurality of wiring patterns routed so as to obtain a predetermined high frequency characteristic based on a circuit design. Step of forming a plurality of first extraction electrodes to be connected, a predetermined interval is provided on one side surface of the semi-insulating semiconductor substrate, and a region including each first extraction electrode is cut out to form a plurality of cutouts. Step, a step of forming a plurality of second extraction electrodes by embedding a conductive material in each notch formed in the step so as to connect to each first extraction electrode, and each of the steps formed in the steps It includes a step of dicing the semi-insulating semiconductor substrate so that the second extraction electrodes are arranged on one side surface of the semi-insulating semiconductor substrate.

【0010】上記製造方法では、各切欠部内に、各第1
の取出電極に接続するように、導電性物質を埋め込み、
互いに所定の間隔をあけて複数の第2の取出電極を形成
し、各第2の取出電極が半絶縁性半導体基板の一側面に
並ぶように、半絶縁性半導体基板をダイシングすること
で、第2の取出電極の搭載面を半絶縁性半導体基板の側
面と容易に略面一とすることができる。そのため、マイ
クロ波集積回路を安定した状態でリードフレーム上に直
接搭載することができる。
In the above-mentioned manufacturing method, each first portion is provided in each notch.
Embedded conductive material so that it is connected to the extraction electrode of
A plurality of second extraction electrodes are formed at a predetermined interval from each other, and the semi-insulating semiconductor substrate is diced so that each second extraction electrode is arranged on one side surface of the semi-insulating semiconductor substrate. The mounting surface of the second extraction electrode can easily be made substantially flush with the side surface of the semi-insulating semiconductor substrate. Therefore, the microwave integrated circuit can be directly mounted on the lead frame in a stable state.

【0011】[0011]

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。図1は本発明の一実施例に係るマイクロ波
半導体装置の概略構成を示す斜視図である。図1を参照
しつつ、本実施例に係るマイクロ波半導体装置Dの構成
について説明する。
An embodiment of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a perspective view showing a schematic configuration of a microwave semiconductor device according to an embodiment of the present invention. The configuration of the microwave semiconductor device D according to the present embodiment will be described with reference to FIG.

【0012】マイクロ波半導体装置Dは、図1の如く、
マイクロ波集積回路10がリードフレームのリード11
a,11b,11cにダイボンドされると共に、リード
11a,11b,11cのダイボンド領域を含む予め定
められた領域が、モールド樹脂12(図中破線示)によ
り気密に封止されている。図2はマイクロ波集積回路の
斜視図、図3は同じくその平面図、図4は同じくその側
面図、図5は同じくその等価回路図である。図2、図
3、図4および図5を参照しつつ、マイクロ波集積回路
10の構成について説明する。
The microwave semiconductor device D is as shown in FIG.
The microwave integrated circuit 10 has the lead 11 of the lead frame.
A predetermined area including the die bond area of the leads 11a, 11b, 11c is hermetically sealed by the mold resin 12 (shown by a broken line in the drawing) while being die-bonded to a, 11b, 11c. 2 is a perspective view of the microwave integrated circuit, FIG. 3 is a plan view thereof, FIG. 4 is a side view thereof, and FIG. 5 is an equivalent circuit diagram thereof. The configuration of the microwave integrated circuit 10 will be described with reference to FIGS. 2, 3, 4, and 5.

【0013】マイクロ波集積回路10は、図2、図3お
よび図4の如く、例えばGaAs系あるいはInP系の
半絶縁性半導体基板20に作り込まれている。そして、
半絶縁性半導体基板20の上面には、マイクロ波集積回
路10のソース21(図2、図3参照)とコンタクトを
とっているソース整合回路22に接続する第1のグラン
ド取出電極23と、ドレイン24(図2、図3参照)と
コンタクトをとっている入力側整合回路25に接続する
第1の出力取出電極26と、ゲート27(図2、図3参
照)とコンタクトをとっている出力側整合回路28と接
続する第1の入力取出電極29とが設けられている。
The microwave integrated circuit 10 is built in a semi-insulating semiconductor substrate 20 of, for example, GaAs or InP, as shown in FIGS. And
On the upper surface of the semi-insulating semiconductor substrate 20, a first ground extraction electrode 23 connected to a source matching circuit 22 in contact with the source 21 (see FIGS. 2 and 3) of the microwave integrated circuit 10 and a drain. A first output extraction electrode 26 connected to an input side matching circuit 25 in contact with 24 (see FIGS. 2 and 3), and an output side in contact with a gate 27 (see FIGS. 2 and 3) A first input extraction electrode 29 connected to the matching circuit 28 is provided.

【0014】ソース整合回路22、入力側整合回路25
および出力側整合回路28は、所定の高周波特性を得る
ように、回路設計に基づき略渦巻き状に引き回され、ス
トリップ線路状に多層配線されている。つまり、ソース
整合回路22、入力側整合回路25および出力側整合回
路28は、図5の如く、インダクタンスコイルとされて
いる。
Source matching circuit 22 and input matching circuit 25
The output-side matching circuit 28 is routed in a substantially spiral shape based on the circuit design so as to obtain a predetermined high frequency characteristic, and is multi-layered in a strip line shape. That is, the source matching circuit 22, the input matching circuit 25, and the output matching circuit 28 are inductance coils as shown in FIG.

【0015】第1のグランド取出電極23、第1の出力
取出電極26および第1の入力取出電極29は、図2、
図3の如く、半絶縁性半導体基板20の縁部に所定の間
隔をあけて配置されている。また、半絶縁性半導体基板
20の一側面には、図4の如く、互いに所定間隔をあ
け、第1のグランド取出電極23、第1の出力取出電極
26および第1の入力取出電極29を含む領域が、当該
基板20の下面まで切り欠かれたグランド用切欠部3
0、出力用切欠部31および入力用切欠部32が設けら
れている。
The first ground extraction electrode 23, the first output extraction electrode 26, and the first input extraction electrode 29 are shown in FIG.
As shown in FIG. 3, the semi-insulating semiconductor substrate 20 is arranged on the edge portion with a predetermined space. Further, as shown in FIG. 4, the one side surface of the semi-insulating semiconductor substrate 20 includes a first ground extraction electrode 23, a first output extraction electrode 26, and a first input extraction electrode 29, which are spaced apart from each other by a predetermined distance. The ground notch 3 having a region notched to the lower surface of the substrate 20.
0, an output notch 31, and an input notch 32 are provided.

【0016】グランド用切欠部30、出力用切欠部31
および入力用切欠部32は、図4において下側に向かっ
て末拡がりにテーパ状に形成されている。そして、グラ
ンド用切欠部30、出力用切欠部31および入力用切欠
部32内には、それぞれ第1のグランド取出電極23、
第1の出力取出電極26および第1の入力取出電極29
に接続するように、第2のグランド取出電極33、第2
の出力取出電極34および第2の入力取出電極35がそ
れぞれ埋め込まれている。
Notch portion 30 for ground and notch portion 31 for output
The input notch 32 is formed in a taper shape so as to widen toward the lower side in FIG. Then, in the ground notch 30, the output notch 31, and the input notch 32, the first ground extraction electrode 23,
First output extraction electrode 26 and first input extraction electrode 29
To connect to the second ground extraction electrode 33, the second
The output extraction electrode 34 and the second input extraction electrode 35 are embedded.

【0017】第2のグランド取出電極33、第2の出力
取出電極34および第2の入力取出電極35は、半絶縁
性半導体基板20の側面を下に向けた状態で、グランド
用リード11a、出力用リード11bおよび入力用リー
ド11cがダイボンドされる(図1参照)。そして、第
2のグランド取出電極33、第2の出力取出電極34お
よび第2の入力取出電極35の搭載面は、マイクロ波集
積回路10が安定した状態でリードフレームに搭載され
るように、半絶縁性半導体基板20の側面と略面一とさ
れている。
The second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are connected to the ground lead 11a and the output with the side surface of the semi-insulating semiconductor substrate 20 facing downward. The lead 11b for input and the lead 11c for input are die-bonded (see FIG. 1). The mounting surfaces of the second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are formed so that the microwave integrated circuit 10 is mounted on the lead frame in a stable state. It is substantially flush with the side surface of the insulating semiconductor substrate 20.

【0018】斯くして、マイクロ波集積回路10は、リ
ードフレームのリード11a,11b,11cにダイボ
ンドされることによって、図5に示すように、ソースが
グランドに接地され、ドレインおよびゲートがオープン
状態とされるので、低雑音特性の増幅回路とされる。上
記構成において、マイクロ波集積回路10は、半絶縁性
半導体基板20の一側面に、グランド用切欠部30、出
力用切欠部31および入力用切欠部32内に埋め込んだ
状態で、第2のグランド取出電極33、第2の出力取出
電極34および第2の入力取出電極35を設けており、
かつ第2のグランド取出電極33、第2の出力取出電極
34および第2の入力取出電極35を、各整合回路2
2,25,28を介してソース、ドレインおよびゲート
とコンタクトをとっている第1のグランド取出電極2
3、第1の出力取出電極26および第1の入力取出電極
29に接続しているので、マイクロ波集積回路10を、
ボンディングワイヤーを用いることなく、リードフレー
ムの各リード11a,11b,11上にダイボンドする
ことができる。
Thus, the microwave integrated circuit 10 is die-bonded to the leads 11a, 11b, 11c of the lead frame, so that the source is grounded and the drain and gate are open as shown in FIG. Therefore, the amplifier circuit has a low noise characteristic. In the above-described configuration, the microwave integrated circuit 10 has the second ground with the ground cutout 30, the output cutout 31, and the input cutout 32 provided on one side surface of the semi-insulating semiconductor substrate 20. An extraction electrode 33, a second output extraction electrode 34, and a second input extraction electrode 35 are provided,
The second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are connected to each matching circuit 2
First ground extraction electrode 2 in contact with the source, drain and gate via 2, 25 and 28
3, since the first output extraction electrode 26 and the first input extraction electrode 29 are connected, the microwave integrated circuit 10 is
It is possible to perform die bonding on the leads 11a, 11b, 11 of the lead frame without using a bonding wire.

【0019】つまり、マイクロ波集積回路10の半絶縁
性半導体基板20の側面を下に向けた状態で、第2のグ
ランド取出電極33、第2の出力取出電極34および第
2の入力取出電極35を、グランド用リード11a、出
力用リード11bおよび入力用リード11cに直接接続
しているから、半絶縁性半導体基板20の側面には各整
合回路22,25,28がなく、マイクロ波集積回路1
0と各リード11a,11b,11との間で、回路配線
による容量が生じたり、電波伝搬が起こることもない。
よって、マイクロ波集積回路10に、インダタンスによ
る高周波特性の劣化が起こらないで済む。
That is, with the side surface of the semi-insulating semiconductor substrate 20 of the microwave integrated circuit 10 facing downward, the second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35. Are directly connected to the ground lead 11a, the output lead 11b, and the input lead 11c, the side surfaces of the semi-insulating semiconductor substrate 20 do not have the matching circuits 22, 25, 28, and the microwave integrated circuit 1
0 and the leads 11a, 11b, 11 do not cause capacitance due to circuit wiring or radio wave propagation.
Therefore, in the microwave integrated circuit 10, deterioration of high frequency characteristics due to inductance does not occur.

【0020】図6はマイクロ波集積回路の製造方法を工
程順に示す概略縦断側面図、図7はダイシングラインを
示す図である。図6、図7を参照しつつ、上記マイクロ
波集積回路10の製造方法について説明する。なお、以
後の説明においては、1つの半絶縁性半導体基板20に
2つのマイクロ波集積回路101,102を作成する場
合を想定して説明する(図7参照)。
FIG. 6 is a schematic vertical sectional side view showing a method of manufacturing a microwave integrated circuit in the order of steps, and FIG. 7 is a view showing a dicing line. A method of manufacturing the microwave integrated circuit 10 will be described with reference to FIGS. In the following description, it is assumed that two microwave integrated circuits 101 and 102 are formed on one semi-insulating semiconductor substrate 20 (see FIG. 7).

【0021】まず、図6(a)のように、半絶縁性半導
体基板20にトランジスタ動作領域、すなわちソース、
ドレインおよびゲート(図示せず)を作り込み、ソー
ス、ドレインおよびゲートと、ソース整合回路、出力側
整合回路および入力側整合回路(図示せず)とのコンタ
クトをとる。その後、半絶縁性半導体基板20の上面に
おいて、ソース整合回路に第1のグランド取出電極23
を、出力側整合回路に第1の出力取出電極26を、入力
側整合回路に第1の入力取出電極29をそれぞれ接続す
る。
First, as shown in FIG. 6A, a transistor operating region, that is, a source, is formed on the semi-insulating semiconductor substrate 20.
A drain and a gate (not shown) are formed, and the source, the drain and the gate are brought into contact with the source matching circuit, the output matching circuit and the input matching circuit (not shown). Then, on the upper surface of the semi-insulating semiconductor substrate 20, the first ground extraction electrode 23 is formed in the source matching circuit.
, The first output extraction electrode 26 is connected to the output side matching circuit, and the first input extraction electrode 29 is connected to the input side matching circuit.

【0022】次に、図6(b)のように、テーパエッチ
ング法により、互いに所定間隔をあけ、第1のグランド
取出電極23、第1の出力取出電極26および第1の入
力取出電極29に到達するように、半絶縁性半導体基板
20を下面から貫通して、後にグランド用切欠部30、
出力用切欠部31および入力用切欠部32となるグラン
ド用スルーホール30a、出力用スルーホール31aお
よび入力用スルーホール32aを形成する。
Next, as shown in FIG. 6B, the first ground lead-out electrode 23, the first output lead-out electrode 26 and the first input lead-out electrode 29 are formed at predetermined intervals by taper etching. So that the semi-insulating semiconductor substrate 20 is penetrated from the lower surface so that the ground notch 30,
A ground through hole 30a, an output through hole 31a, and an input through hole 32a, which will be the output notch 31 and the input notch 32, are formed.

【0023】つづいて、図6(c)(d)のように、リ
フトオフ法により、グランド用スルーホール30a、出
力用スルーホール31aおよび入力用スルーホール32
a内にAl等の導電性物質(配線材料)40を埋め込
み、第1のグランド取出電極23、第1の出力取出電極
26および第1の入力取出電極29に接続するように、
第2のグランド取出電極33、第2の出力取出電極34
および第2の入力取出電極35を形成する。すなわち、
図6(c)のように、半絶縁性半導体基板20の下面全
体にレジスト(図示せず)を塗布した後、各スルーホー
ル30a,31a,32aを埋め込むように、配線材料
40を基板20の下面全体に堆積する。そして、図6
(d)のように、レジストと共に、スルーホール30
a,31a,32a領域以外の配線材料40をエッチン
グ等により除去する。そうすると、第2のグランド取出
電極33、第2の出力取出電極34および第2の入力取
出電極35は、グランド用スルーホール30a、出力用
スルーホール31aおよび入力用スルーホール32aに
埋め込まれた状態で、第1のグランド取出電極23、第
1の出力取出電極26および第1の入力取出電極29に
接続する。
Subsequently, as shown in FIGS. 6C and 6D, the ground through hole 30a, the output through hole 31a, and the input through hole 32 are formed by the lift-off method.
A conductive material (wiring material) 40 such as Al is embedded in a and is connected to the first ground extraction electrode 23, the first output extraction electrode 26, and the first input extraction electrode 29,
Second ground extraction electrode 33, second output extraction electrode 34
And the second input extraction electrode 35 is formed. That is,
As shown in FIG. 6C, after applying a resist (not shown) on the entire lower surface of the semi-insulating semiconductor substrate 20, the wiring material 40 is applied to the substrate 20 so as to fill the through holes 30a, 31a, 32a. Deposit on the entire bottom surface. And FIG.
As shown in (d), the through holes 30 are formed together with the resist.
The wiring material 40 other than the regions a, 31a, 32a is removed by etching or the like. Then, the second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are embedded in the ground through hole 30a, the output through hole 31a, and the input through hole 32a. , The first ground extraction electrode 23, the first output extraction electrode 26, and the first input extraction electrode 29.

【0024】第2のグランド取出電極33、第2の出力
取出電極34および第2の入力取出電極35の形成が終
了すると、図7のように、第2のグランド取出電極3
3、第2の出力取出電極34および第2の入力取出電極
35が半絶縁性半導体基板20の一側面に並ぶよう、ダ
イシングラインDL(図中一点鎖線示)に沿って半絶縁
性半導体基板20を2分割する。このとき、第2のグラ
ンド取出電極33、第2の出力取出電極34および第2
の入力取出電極35は、ダイシングラインDLをまたい
だ状態で設けられている。そのため、半絶縁性半導体基
板20をダイシングラインDLに沿って切断すれば、各
マイクロ波集積回路101,102の基板20の一側面
に、グランド用切欠部30、出力用切欠部31および入
力用切欠部32、ならびに第2のグランド取出電極3
3、第2の出力取出電極34および第2の入力取出電極
35がそれぞれ現れることになる。
When the formation of the second ground extraction electrode 33, the second output extraction electrode 34 and the second input extraction electrode 35 is completed, the second ground extraction electrode 3 is formed as shown in FIG.
3, the second output extraction electrode 34 and the second input extraction electrode 35 are arranged along one side surface of the semi-insulating semiconductor substrate 20 along the dicing line DL (shown by a chain line in the figure). Is divided into two. At this time, the second ground extraction electrode 33, the second output extraction electrode 34, and the second
The input / output electrode 35 of is provided in a state of straddling the dicing line DL. Therefore, if the semi-insulating semiconductor substrate 20 is cut along the dicing line DL, the ground cutout 30, the output cutout 31, and the input cutout are formed on one side surface of the substrate 20 of each of the microwave integrated circuits 101 and 102. Part 32 and the second ground extraction electrode 3
3, the second output extraction electrode 34 and the second input extraction electrode 35 respectively appear.

【0025】マイクロ波集積回路10の製造が終了する
と、マイクロ波半導体装置Dの組立工程に投入される。
図8はマイクロ波半導体装置の組立方法を工程順に示す
斜視図である。図8を参照しつつ、上記マイクロ波半導
体装置Dの組立方法について説明する。まず、図8
(a)のように、スタンピング法あるいはディスペンサ
法により、リードフレームのグランド用リード11a、
出力用リード11bおよび入力用リード11c上に、例
えばAgペースト等の樹脂接着剤を塗布し、この樹脂接
着剤にマイクロ波集積回路10の半絶縁性半導体基板2
0の側面を下に向けた状態で押し付け仮り止めした後、
加熱して接着剤を効果させる。これにより、マイクロ波
集積回路10の第2のグランド取出電極33、第2の出
力取出電極34および第2の入力取出電極35が、グラ
ンド用リード11a、出力用リード11bおよび入力用
リード11cに電気的に接続する。なお、マイクロ波集
積回路10の搭載方法については、Au−Si共晶合金
法等により、マイクロ波集積回路10をダイボンドして
もよい。
When the manufacturing of the microwave integrated circuit 10 is completed, it is put into the assembly process of the microwave semiconductor device D.
FIG. 8 is a perspective view showing a method of assembling the microwave semiconductor device in the order of steps. A method of assembling the microwave semiconductor device D will be described with reference to FIG. First, FIG.
As shown in (a), by the stamping method or the dispenser method, the ground lead 11a of the lead frame,
A resin adhesive such as Ag paste is applied on the output lead 11b and the input lead 11c, and the semi-insulating semiconductor substrate 2 of the microwave integrated circuit 10 is applied to the resin adhesive.
After pressing it with the side of 0 facing down,
Heat to activate the adhesive. As a result, the second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 of the microwave integrated circuit 10 are electrically connected to the ground lead 11a, the output lead 11b, and the input lead 11c. Connect to each other. Regarding the method of mounting the microwave integrated circuit 10, the microwave integrated circuit 10 may be die-bonded by an Au-Si eutectic alloy method or the like.

【0026】次に、図8(b)のように、例えばトラン
スファーモールドあるいはインジェクションモールド法
により、各リード11a,11b,11cのダイボンド
領域を含む予め定められた領域を、モールド樹脂12に
より気密に封止する。しかる後、リードカット工程、洗
浄工程等を経てマイクロ波半導体装置Dが完成する。上
記図6(c)(d)における第2のグランド取出電極3
3、第2の出力取出電極34および第2の入力取出電極
35の形成工程において、リフトオフ法により、第2の
グランド取出電極33、第2の出力取出電極34および
第2の入力取出電極35を形成し、図7の工程で、第2
のグランド取出電極33、第2の出力取出電極34およ
び第2の入力取出電極35が半絶縁性半導体基板20の
一側面に並ぶようにダイシングすることで、第2のグラ
ンド取出電極33、第2の出力取出電極34および第2
の入力取出電極35の搭載面を、半絶縁性半導体基板2
0の側面と容易に略面一とすることができる。そのた
め、マイクロ波集積回路10を安定した状態でリードフ
レームの各リード11a,11b,11c上に搭載する
ことができる。
Next, as shown in FIG. 8B, a predetermined area including the die bond area of each lead 11a, 11b, 11c is hermetically sealed with the molding resin 12 by, for example, a transfer molding method or an injection molding method. Stop. Then, the microwave semiconductor device D is completed through a lead cutting process, a cleaning process, and the like. The second ground extraction electrode 3 in FIGS. 6C and 6D above
3. In the step of forming the second output extraction electrode 34 and the second input extraction electrode 35, the second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are formed by the lift-off method. Formed and second in the process of FIG.
The second ground extraction electrode 33, the second output extraction electrode 34, and the second input extraction electrode 35 are diced so that they are aligned on one side surface of the semi-insulating semiconductor substrate 20. Output extraction electrode 34 and second
The mounting surface of the input / output electrode 35 of the semi-insulating semiconductor substrate 2
It can easily be made substantially flush with the 0 side surface. Therefore, the microwave integrated circuit 10 can be stably mounted on the leads 11a, 11b, 11c of the lead frame.

【0027】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。
The present invention is not limited to the above embodiments, and it goes without saying that many changes and modifications can be made within the scope of the present invention.

【0028】[0028]

【発明の効果】以上の説明から明らかな通り、本発明請
求項1のマイクロ波半導体装置によると、マイクロ波集
積回路とリードフレームとの間で、回路配線による容量
が生じさせたり、電波伝搬が起こることもないので、イ
ンダタンスによる高周波特性の劣化が起こらないで済
む。
As is apparent from the above description, according to the microwave semiconductor device of the first aspect of the present invention, capacitance is caused by circuit wiring or radio wave propagation is caused between the microwave integrated circuit and the lead frame. Since it does not occur, the deterioration of the high frequency characteristics due to the inductance does not occur.

【0029】請求項2の製造方法によると、第2の取出
電極の搭載面を半絶縁性半導体基板の側面と容易に略面
一とすることができるため、マイクロ波集積回路を安定
した状態でリードフレーム上に直接搭載することができ
る。
According to the manufacturing method of the second aspect, since the mounting surface of the second extraction electrode can be easily made substantially flush with the side surface of the semi-insulating semiconductor substrate, the microwave integrated circuit can be kept stable. It can be mounted directly on the lead frame.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るマイクロ波半導体装置
の概略構成を示す斜視図である。
FIG. 1 is a perspective view showing a schematic configuration of a microwave semiconductor device according to an embodiment of the present invention.

【図2】マイクロ波集積回路の斜視図である。FIG. 2 is a perspective view of a microwave integrated circuit.

【図3】同じくその平面図である。FIG. 3 is a plan view of the same.

【図4】同じくその側面図である。FIG. 4 is a side view of the same.

【図5】同じくその等価回路図である。FIG. 5 is an equivalent circuit diagram of the same.

【図6】マイクロ波集積回路の製造方法を工程順に示す
概略縦断側面図である。
FIG. 6 is a schematic vertical sectional side view showing a method of manufacturing a microwave integrated circuit in the order of steps.

【図7】ダイシングラインを示す図である。FIG. 7 is a diagram showing a dicing line.

【図8】マイクロ波半導体装置の組立方法を工程順に示
す斜視図である。
FIG. 8 is a perspective view showing a method of assembling the microwave semiconductor device in the order of steps.

【図9】従来のボンディングワイヤーを用いたマイクロ
波集積回路の搭載方法を示す斜視図である。
FIG. 9 is a perspective view showing a method of mounting a microwave integrated circuit using a conventional bonding wire.

【図10】従来の半田バンプを用いたマイクロ波集積回
路の搭載方法を示す斜視図である。
FIG. 10 is a perspective view showing a conventional method of mounting a microwave integrated circuit using solder bumps.

【符号の説明】[Explanation of symbols]

D マイクロ波半導体装置 10,101,102 マイクロ波集積回路 11a グランド用リード 11b 出力用リード 11c 入力用リード 12 モールド樹脂 20 半絶縁性半導体基板 21 ソース 22 ソース整合回路 23 第1のグランド取出電極 24 ドレイン 25 出力側整合回路 26 第1の出力取出電極 27 ゲート 28 入力側整合回路 29 第1の入力取出電極 30 グランド用切欠部 31 出力用切欠部 32 入力用切欠部 30a グランド用スルーホール 31a 出力用スルーホール 32a 入力用スルーホール 33 第2のグランド取出電極 34 第2の出力取出電極 35 第2の入力取出電極 D Microwave semiconductor device 10, 101, 102 Microwave integrated circuit 11a Ground lead 11b Output lead 11c Input lead 12 Mold resin 20 Semi-insulating semiconductor substrate 21 Source 22 Source matching circuit 23 First ground extraction electrode 24 Drain 25 Output Side Matching Circuit 26 First Output Extracting Electrode 27 Gate 28 Input Side Matching Circuit 29 First Input Extracting Electrode 30 Ground Cutout 31 Output Cutout 32 Input Cutout 30a Ground Through Hole 31a Output Through Hole 32a Input through hole 33 Second ground extraction electrode 34 Second output extraction electrode 35 Second input extraction electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】リードフレームに搭載された、半絶縁性半
導体基板に作り込まれたマイクロ波集積回路を含むマイ
クロ波半導体装置であって、 半絶縁性半導体基板の一方表面において、回路設計に基
づき、所定の高周波特性を得るように引き回された複数
の配線パターンにそれぞれ接続する複数の第1の取出電
極と、 半絶縁性半導体基板の一側面において、互いに所定間隔
をあけ、各第1の取出電極を含む領域が切り欠かれた複
数の切欠部と、 各切欠部内に、各第1の取出電極に接続するように埋め
込まれた複数の第2の取出電極とを含み、 上記各第2の取出電極が、直接リードフレームに搭載さ
れていることを特徴するマイクロ波半導体装置。
1. A microwave semiconductor device including a microwave integrated circuit built in a semi-insulating semiconductor substrate mounted on a lead frame, wherein one surface of the semi-insulating semiconductor substrate is based on a circuit design. A plurality of first extraction electrodes that are respectively connected to a plurality of wiring patterns that are routed so as to obtain a predetermined high-frequency characteristic, and one side surface of the semi-insulating semiconductor substrate with a predetermined distance from each other. A plurality of cutouts in which a region including the extraction electrode is cutout, and a plurality of second extraction electrodes embedded so as to be connected to the respective first extraction electrodes in the respective cutouts; The microwave semiconductor device in which the extraction electrode of is directly mounted on the lead frame.
【請求項2】半絶縁性半導体基板の一方表面に、回路設
計に基づき、所定の高周波特性を得るように引き回され
た複数の配線パターンに接続する複数の第1の取出電極
を形成する工程、 半絶縁性半導体基板の一側面に、互いに所定間隔をあ
け、各第1の取出電極を含む領域を切り欠いて複数の切
欠部を形成する工程、 前記工程で形成された各切欠部内に、各第1の取出電極
に接続するように、導電性物質を埋め込み複数の第2の
取出電極を形成する工程、ならびに前記工程で形成され
た各第2の取出電極が半絶縁性半導体基板の一側面に並
ぶように、半絶縁性半導体基板をダイシングする工程を
含むことを特徴とするマイクロ波半導体装置の製造方
法。
2. A step of forming, on one surface of a semi-insulating semiconductor substrate, a plurality of first extraction electrodes connected to a plurality of wiring patterns routed so as to obtain a predetermined high frequency characteristic based on a circuit design. A step of forming a plurality of notches on a side surface of the semi-insulating semiconductor substrate with a predetermined distance from each other, and forming a plurality of notches in the region including each first extraction electrode, in each notch formed in the step, A step of forming a plurality of second extraction electrodes by embedding a conductive material so as to be connected to each first extraction electrode, and each second extraction electrode formed in the step is one of the semi-insulating semiconductor substrate. A method of manufacturing a microwave semiconductor device, comprising a step of dicing a semi-insulating semiconductor substrate so as to be lined up on a side surface.
JP28467792A 1992-10-22 1992-10-22 Microwave semiconductor device and manufacture thereof Pending JPH06140528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28467792A JPH06140528A (en) 1992-10-22 1992-10-22 Microwave semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28467792A JPH06140528A (en) 1992-10-22 1992-10-22 Microwave semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06140528A true JPH06140528A (en) 1994-05-20

Family

ID=17681554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28467792A Pending JPH06140528A (en) 1992-10-22 1992-10-22 Microwave semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06140528A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631809A (en) * 1993-09-17 1997-05-20 Kabushiki Kaisha Toshiba Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device
JP2004533166A (en) * 2001-05-17 2004-10-28 サイプレス セミコンダクター コーポレーション Ball grid array antenna

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631809A (en) * 1993-09-17 1997-05-20 Kabushiki Kaisha Toshiba Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device
JP2004533166A (en) * 2001-05-17 2004-10-28 サイプレス セミコンダクター コーポレーション Ball grid array antenna

Similar Documents

Publication Publication Date Title
US5723904A (en) Packaged semiconductor device suitable to be mounted and connected to microstrip line structure board
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
EP0272187A2 (en) Plastic package for high frequency semiconductor devices
JPH065881A (en) Semiconductor device and its manufacturing method
JPH09321175A (en) Microwave circuit and chip
JP5377096B2 (en) High frequency package device and manufacturing method thereof
US5028741A (en) High frequency, power semiconductor device
US5109270A (en) High frequency semiconductor device
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP3674780B2 (en) High frequency semiconductor device
JPH09312367A (en) High-frequency semiconductor device
US6046501A (en) RF-driven semiconductor device
JP2003258152A (en) Monolithic microwave integrated circuit package having thermal via
JPH06140528A (en) Microwave semiconductor device and manufacture thereof
JP2574510B2 (en) High frequency semiconductor device
JP2991168B2 (en) Semiconductor device and manufacturing method thereof
JP2538072B2 (en) Semiconductor device
US6706967B2 (en) Lead-less semiconductor device with improved electrode pattern structure
JPH0870061A (en) High frequency integrated circuit and its manufacture
JP2002261188A (en) Package structure for electronic component
JPH09213868A (en) Lead frame for microwave semiconductor integrated circuit
JP2970626B2 (en) Lead frame for semiconductor integrated circuit device and semiconductor integrated circuit device
JP2513835B2 (en) Semiconductor device
JPH06224320A (en) Bipolar high frequency transistor
JP3631428B2 (en) Semiconductor device having flip-chip mounting structure