JP2574510B2 - High frequency semiconductor device - Google Patents
High frequency semiconductor deviceInfo
- Publication number
- JP2574510B2 JP2574510B2 JP2101281A JP10128190A JP2574510B2 JP 2574510 B2 JP2574510 B2 JP 2574510B2 JP 2101281 A JP2101281 A JP 2101281A JP 10128190 A JP10128190 A JP 10128190A JP 2574510 B2 JP2574510 B2 JP 2574510B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- frequency semiconductor
- bumps
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、優れた高周波特性を与える半導体実装に係
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package providing excellent high-frequency characteristics.
従来の技術 3GHz以上の高周波トランジスタ特にGaAsFETチップ100
は第５図に示すようなアルミナセラミック101をベース
素材としたパッケージに封止される。103はボンディン
グワイヤ、103A,103B,103CはAuメッキ層で、それぞれド
レンリード104,ソースリード105,ゲートリード106が接
続されている。107はセラミックのふたである。このよ
うなパッケージとしてGaAsFETを組立てる時の組立フロ
ーチャートの一例を第６図に示す。まず、所定の厚さに
研磨、整形したGaAsウエハーの裏面に、ダイスボンド用
ろう材（半田）接着のために、Auなどのメタライズを行
う。次に、これをチップ毎に切断し、ブレークする。次
に、１個１個のチップをAu/Sn半田などのろう材を用い
てAuメッキ層103Bにダイスボンドする。この後でボレデ
ィングワイヤ102S,102D,102Gでワイヤボンドする。この
とき、ソースインダクタンスをできる限り小さくするこ
とが、高周波特性、特に雑音指数（Ｆ），利得（Ga）を
良くするために大切である。このため、ソースのボンデ
ィングワイヤ102Sの長さをできる限り短くしたり、本数
を増やしたり（第５図では４本）している。ワイヤボン
ディングの後、キャップ（ふた107）を接着する。Conventional technology High frequency transistor of 3GHz or more, especially GaAs FET chip 100
Are sealed in a package using an alumina ceramic 101 as a base material as shown in FIG. 103 is a bonding wire, 103A, 103B, and 103C are Au plating layers, to which a drain lead 104, a source lead 105, and a gate lead 106 are connected, respectively. 107 is a ceramic lid. FIG. 6 shows an example of an assembly flowchart for assembling a GaAs FET as such a package. First, metallization of Au or the like is performed on the back surface of a GaAs wafer polished and shaped to a predetermined thickness for bonding a brazing material for dice bonding (solder). Next, this is cut for each chip and a break occurs. Next, each chip is die-bonded to the Au plating layer 103B using a brazing material such as Au / Sn solder. Thereafter, wire bonding is performed with the boring wires 102S, 102D, and 102G. At this time, it is important to reduce the source inductance as much as possible in order to improve the high frequency characteristics, particularly the noise figure (F) and the gain (Ga). For this reason, the length of the source bonding wire 102S is made as short as possible or the number is increased (four in FIG. 5). After wire bonding, the cap (lid 107) is bonded.
発明が解決しようとする課題 ところで、近年、マイクロ波半導体パッケージのコス
トダウン要望が、半導体チップのコストダウンだけでは
吸収しきれない程大きく、組立、実装コストの低減が切
望されている。そして、マイクロ波パッケージの中に
は、組立、実装コストが全価格の半分程度を占めるもの
がある。しかし、従来のセラミックパッケージを使用す
る限りはコストダウンに限界があった。また、さらに一
層の高性能化に対する要望も大きく、チップだけの改善
では限界があり、実装面からの改善が必要である。たと
えば前述ソースワイヤの長さを短くするために、セラミ
ックパッケージの電極上にバンプを形成し、チップ上の
パッドを対向させて接着するいわゆるフリップボンド方
式が、パワーFETで周知である。しかし、この方法は、
性能は向上するがセラミックパッケージを使用してお
り、高価なセラミック本体上にバンプを形成すというプ
ロセスが必要となり、いぜんとして高価であり、低コス
ト化という方向とは相反する。本発明は、かかる不都合
に鑑みてなされたもので、極めてすぐれた高周波特性を
低コストで実現するパッケージを得ることを目的とす
る。Problems to be Solved by the Invention By the way, in recent years, the demand for cost reduction of the microwave semiconductor package is so large that it cannot be absorbed only by the cost reduction of the semiconductor chip. Some microwave packages have an assembly and mounting cost that accounts for about half of the total price. However, there is a limit to cost reduction as long as a conventional ceramic package is used. In addition, there is a great demand for higher performance, and there is a limit in improving only the chip, and it is necessary to improve the mounting. For example, a so-called flip bond method in which a bump is formed on an electrode of a ceramic package in order to shorten the length of the source wire and pads on a chip are opposed to each other and bonded to each other is well known as a power FET. However, this method
Although the performance is improved, a ceramic package is used, and a process of forming a bump on an expensive ceramic body is required, which is still expensive and contrary to the direction of cost reduction. The present invention has been made in view of such inconveniences, and has as its object to obtain a package that realizes extremely excellent high-frequency characteristics at low cost.
課題を解決するための手段 本発明の高周波半導体装置は、基体の片面上に金属電
極パターンを設け、前記電極パターンの一部に複数のバ
ンプを形成し、高周波半導体素子の複数の電極パッドと
前記バンプを対向させて接着したものであり、そのとき
複数のバンプの間の基体上に凹みを設け、あるいはまた
望ましくは基体上に設けられた凹みの表面の一部を、電
極パッドと接続される金属電極パターンでおおったもの
である。Means for Solving the Problems A high-frequency semiconductor device according to the present invention provides a metal electrode pattern on one surface of a base, a plurality of bumps formed on a part of the electrode pattern, and a plurality of electrode pads of the high-frequency semiconductor element. The bumps are bonded to face each other, in which case a recess is provided on the base between the plurality of bumps, or a part of the surface of the recess preferably provided on the base is connected to the electrode pad. It is covered with a metal electrode pattern.
作用 本発明によれば、高周波半導体チップを通常とは逆の
裏向きにして金属パターン上に接着するいわゆるフリッ
プボンド方式を、フィルムキャリア上で行うことができ
る。そして、金属突起（バンプ）を用いるため、従来の
ワイヤボンディング工程が省略できるばかりでなく、高
周波特性に悪い影響を与える素子のソースインダクタン
スをを小さく抑えることができる。また、フィルムキャ
リアを使うとともに、ここにバンプを形成するため、セ
ラミックパッケージに比べ大幅に低コスト化が達成でき
る。また、セラミックパッケージに比べ、浮遊容量を小
さく抑えることができ、高性能化に極めて有利である。
また、本発明によれば、高周波トランジスタで特に問題
となる入，出力間の分離において、凹みによる空気分離
を行うことにより、アイソレーション性能を大きく向上
させることが可能となる。According to the present invention, a so-called flip bond method in which a high-frequency semiconductor chip is attached to a metal pattern with its face turned upside down from the normal state can be performed on a film carrier. Since the metal projections (bumps) are used, not only the conventional wire bonding step can be omitted, but also the source inductance of the element that adversely affects high-frequency characteristics can be reduced. In addition, since a film carrier is used and bumps are formed here, the cost can be significantly reduced as compared with a ceramic package. Further, the stray capacitance can be reduced as compared with the ceramic package, which is extremely advantageous for high performance.
Further, according to the present invention, it is possible to greatly improve the isolation performance by performing the air separation by the dent in the separation between the input and the output, which is a particular problem in the high-frequency transistor.
実施例 本発明の実施例を、図面により説明する。第１図に示
すフレキシブルフィルム30（ポリイミド・フィルム）の
主面側に、第１図（ａ）に示すように、金属パターンよ
りなる電極リード32を形成し、次に、転写バンプ等の手
法により、電極リード32上の必要な部分に金バンプ34を
形成する。例えば本実施例では、高周波半導体素子とし
て3GHz以上の信号を処理するGaAsFET31のチップのボン
ディングパッドに合わせて、リード32上にバンプ34が形
成されている。転写バンプによるバンプの形成方法はま
ず、ガラス板（図示せず）上にバンプを形成し、このバ
ンプを金属リード32上に接合し、バンプをガラス基板か
らはくりさせて転写することによって行えばよい。但
し、バンプの形成は必ずしも転写バンプ法でなくとも良
く、リード32に他の方法でバンプ34を形成しても良い。
半導体チップであるFET31はパターンリード32のバレプ3
4FET31の電極パッドを認識して位置決めをし、一括ボン
ディングする。35はバレプの間のフレキシブルフィルム
30に形成した空隙部（凹部）である。なお、第１図
（ａ）ではセラミックのふた36は省略している。また第
１図のリード32においてＳはソースリード、Ｂはドレイ
ンすなわち出力リード、Ｇはゲートすなわち入力リード
である。本発明の、バンプ34付近の拡大斜視図を第２図
に示す。この金属パターン32の上に形成する金バンプ34
の高さ及び径は、本実施例では50〜100μm,50μｍφと
した。バンプの高さはある程度以上に高くないとGaAsチ
ップ31と金属リードの間の寄生容量が大きくなってしま
い特性が劣化する。本実施例では、高価な高周波半導体
素子側にバンプを形成する必要がなく、かつ高価格、高
誘電率のアルミナセラミックを用いる通常のセラミック
パッケージに比べ、低価格，低誘電率のポリイミドフィ
ルムを用いるため、大幅な低コスト化、低浮遊容量化が
達成できる。ところで、高周波特性において、入出力の
アイソレーション（−|S 12|）が大きくとれることが、
良い性能を引き出すために重要である。この−|S 12|
は、ほぼ入出力の結合容量によって決まる。本発明のよ
うに、入出力電力ポリイミドフィルム上に構成した場
合、第５図における従来例と異なり、入出力間にシール
ド用のアースパターンがないため、アイソレーションが
悪くなるという問題が生じる。実際のFET31のチップ上
では、ソース，ドレインの間隔は約３μｍと極めて近接
しており、ここのアイソレーションを良好にすることは
高周波チップにとって極めて重要である。そこで本実施
例では、フレキシブルフィルムの入出力電極の間に深さ
200μｍ〜300μｍ程度の凹み（空隙）35を設け、入出力
間に樹脂等の誘電率の大きいものを存在させず、空気層
で入出力を分離するようにして、アイソレーションを高
めるようにしてある。また、その凹み35の表面にソース
リード電極パターン32（Ｓ）をはわせることにより、シ
ールド効果をもたせ、一層アイソレーションが高められ
る構成にしてある。GaAsFETの一種であるHEMT半導体チ
ップを実装した例ではこのようにすることにより、下表
に示すようにKu帯でアイソレーションが5dB程改善でき
た。この結果は、この種GHz状上に使用される高周波半
導体素子にとって極めて大きい効果をもたらす。また雑
音指数NFも0.1dB程改善できた。Embodiment An embodiment of the present invention will be described with reference to the drawings. On the main surface side of the flexible film 30 (polyimide film) shown in FIG. 1, an electrode lead 32 made of a metal pattern is formed as shown in FIG. Then, a gold bump 34 is formed on a necessary portion on the electrode lead 32. For example, in the present embodiment, a bump 34 is formed on a lead 32 in accordance with a bonding pad of a GaAs FET 31 chip for processing a signal of 3 GHz or more as a high-frequency semiconductor element. A method for forming a bump by a transfer bump is as follows. First, a bump is formed on a glass plate (not shown), the bump is bonded to a metal lead 32, and the bump is peeled off from the glass substrate and transferred. Good. However, the bumps need not always be formed by the transfer bump method, and the bumps 34 may be formed on the leads 32 by another method.
The FET 31 which is a semiconductor chip has the valley 3 of the pattern lead 32.
Recognize and position the electrode pad of 4FET31, and perform collective bonding. 35 is a flexible film between Barep
This is a void (recess) formed in 30. In FIG. 1A, the ceramic lid 36 is omitted. In the lead 32 of FIG. 1, S is a source lead, B is a drain or output lead, and G is a gate or input lead. FIG. 2 is an enlarged perspective view of the vicinity of the bump 34 according to the present invention. Gold bumps 34 formed on this metal pattern 32
In this embodiment, the height and the diameter of are 50 to 100 μm and 50 μmφ. If the height of the bumps is not higher than a certain level, the parasitic capacitance between the GaAs chip 31 and the metal leads becomes large, and the characteristics deteriorate. In this embodiment, there is no need to form a bump on the expensive high-frequency semiconductor element side, and a polyimide film having a low price and a low dielectric constant is used as compared with a normal ceramic package using a high-priced, high-dielectric alumina ceramic. Therefore, significant cost reduction and low stray capacitance can be achieved. By the way, in the high frequency characteristics, the input / output isolation (− | S 12 |) can be increased.
It is important to get good performance. This − | S 12 |
Is substantially determined by the input and output coupling capacitance. When the input / output power is formed on a polyimide film as in the present invention, unlike the conventional example shown in FIG. 5, there is no earth pattern for shielding between the input and output, so that a problem arises that isolation is deteriorated. On the actual FET 31 chip, the distance between the source and the drain is very close to about 3 μm, and it is extremely important for the high frequency chip to improve the isolation. Therefore, in this embodiment, the depth between the input and output electrodes of the flexible film is
A recess (gap) 35 of about 200 μm to 300 μm is provided, so that there is no resin or other material having a large dielectric constant between the input and the output, and the input and output are separated by an air layer to increase the isolation. . Further, by providing the source lead electrode pattern 32 (S) on the surface of the recess 35, a shield effect is provided and the isolation is further enhanced. In the case of mounting a HEMT semiconductor chip, which is a type of GaAs FET, this method improved the isolation by about 5 dB in the Ku band as shown in the table below. This result has an extremely large effect for a high-frequency semiconductor device used on this kind of GHz. The noise figure NF was also improved by about 0.1 dB.
フレキシブルフィルム30上に接着されたチップ31は、
セラミックのふた36で封止した。このような封止方法で
は、耐湿性に対し不完全であるが、チップをSiNで完全
にパシベーションしておけば問題ない。本発明は、外形
上は、従来のセラミックパッケージとあまり変わらない
ため、回路への実装は、ほぼ同様に可能である。第３図
は、本発明の他の実施例の方法により、ビームリードタ
イプの半導体装置を与えるものである。第４図は、バン
プ付近の拡大図を示す。リードフレームよりなるリード
62に前述のごとく転写バンプ法等でバンプを形成する。
各リードは図示しない部分で一体につながって支持され
ている。第３図では、FET31で入出力間、あるいは、ゲ
ートドレイン間のシールド効果をもたせるために、ソー
スリード62（Ｓ）をくぼませて空隙35を形成し、第3,4
図に示すようにバンプ34を形成し接続した。バンプ63の
高さが50μｍ以上高ければ、ソースリード62（Ｓ）は必
ずしも、くぼませる必要はない。その後、第４図では、
セラミックケース（ふた）60を、リードをはさむように
して接着した。この後、リードの接続部（図示せず）す
なわちリードフレームに一部を切断し、リードを１個ず
つ独立したものとすることにより、ビームリードタイプ
の半導体装置ができ上る。セラミックケース60で封止す
る代りに、樹脂をモールドしてもよいし、フレキシブル
フィルム樹脂でおおってもよい。このようなビームリー
ドタイプの半導体装置は、小型，低コストで有用であ
り、従来のセラミックパッケージに比べ半分程度のコス
トが可能となる。 The chip 31 bonded on the flexible film 30 is
Sealed with ceramic lid 36. Although such a sealing method is incomplete with respect to moisture resistance, there is no problem if the chip is completely passivated with SiN. Since the present invention is not much different from the conventional ceramic package in external form, it can be mounted on a circuit almost in the same manner. FIG. 3 shows a beam lead type semiconductor device according to a method of another embodiment of the present invention. FIG. 4 shows an enlarged view of the vicinity of the bump. Lead consisting of a lead frame
At 62, bumps are formed by the transfer bump method or the like as described above.
Each lead is integrally connected and supported at a portion not shown. In FIG. 3, in order to provide a shielding effect between the input and output or between the gate and drain in the FET 31, the source lead 62 (S) is recessed to form a gap 35, and
As shown in the figure, bumps 34 were formed and connected. If the height of the bump 63 is 50 μm or more, the source lead 62 (S) does not necessarily need to be recessed. Then, in FIG.
The ceramic case (lid) 60 was bonded so as to hold the lead. Thereafter, by cutting a part of a lead connecting portion (not shown), that is, a lead frame, and separating the leads one by one, a beam lead type semiconductor device is completed. Instead of sealing with the ceramic case 60, a resin may be molded or covered with a flexible film resin. Such a beam lead type semiconductor device is useful at a small size and at low cost, and can be reduced in cost by about half as compared with a conventional ceramic package.
発明の効果 本発明により、基体の凹みを形成しているので、トラ
ンジスタの入出力間のアイソレーション特性を向上で
き、特に3GHz以上の高周波トランジスタにおいて、極め
て優れた高周波特性と、低コスト化が同時に実現でき高
周波半導体装置の製造に格別となる。特に衛生放送や、
衛星通信におけるSHFコンバータのコストダウン化に有
利であり、本発明は高性能な高周波半導体装置の提供に
すぐれた工業的価値を発揮するものである。Effect of the Invention According to the present invention, since the recess of the base is formed, the isolation characteristics between the input and output of the transistor can be improved, and particularly, in a high-frequency transistor of 3 GHz or more, extremely excellent high-frequency characteristics and cost reduction are simultaneously achieved. It can be realized, and it becomes exceptional in the manufacture of high-frequency semiconductor devices. Especially satellite broadcasting,
The present invention is advantageous in reducing the cost of the SHF converter in satellite communication, and the present invention exerts an industrial value excellent in providing a high-performance high-frequency semiconductor device.
第１図（ａ）は本発明の一実施例の半導体装置の要部平
面図、第１図（ｂ）は同図（ａ）のＡ−Ａ′線断面図、
第２図は第１図の装置のバンプ付近の拡大斜視図、第３
図（ａ）は本発明の他の実施例の半導体装置の平面図、
第３図（ｂ）は同（ａ）のＣ−Ｃ′線断面図、第４図は
第３図の実施例のバンプ付近の拡大斜視図、第５図
（ａ），（ｂ）は従来の半導体装置の平面図、断面図、
第６図は従来パッケージの組立工程図である。 31……GaAsFETチップ、32……リード、34……バンプ、3
5……空隙（凹部）、36……セラミックのふた、50……
樹脂、62……フレームリード、60……セラミックケー
ス。FIG. 1A is a plan view of a main part of a semiconductor device according to one embodiment of the present invention, FIG. 1B is a cross-sectional view taken along line AA ′ of FIG.
FIG. 2 is an enlarged perspective view of the vicinity of the bump of the apparatus of FIG.
FIG. 7A is a plan view of a semiconductor device according to another embodiment of the present invention.
3 (b) is a sectional view taken along the line CC 'of FIG. 3 (a), FIG. 4 is an enlarged perspective view showing the vicinity of the bump of the embodiment of FIG. 3, and FIGS. Plan view, sectional view,
FIG. 6 is an assembly process diagram of a conventional package. 31 ... GaAs FET chip, 32 ... Lead, 34 ... Bump, 3
5 ... void (recess), 36 ... ceramic lid, 50 ...
Resin, 62 ... frame lead, 60 ... ceramic case.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−103772（ＪＰ，Ａ) 特開 昭63−209152（ＪＰ，Ａ) 特開 昭50−80476（ＪＰ，Ａ) 特開 昭58−182250（ＪＰ，Ａ) 特開 昭60−160637（ＪＰ，Ａ) 実開 平１−65512（ＪＰ，Ｕ) 実開 昭58−11246（ＪＰ，Ｕ) 実公 平４−38522（ＪＰ，Ｙ２) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-51-103772 (JP, A) JP-A-63-209152 (JP, A) JP-A-50-80476 (JP, A) JP-A 58-108 182250 (JP, A) JP-A-60-160637 (JP, A) JP-A-1-65512 (JP, U) JP-A-58-11246 (JP, U) JP-A-4-38522 (JP, Y2)
Claims (4)
前記電極パターンの一部に複数のバンプを形成し、前記
複数のバンプの間の前記基体上に凹みを設け、高周波半
導体素子の複数の電極パッドと前記バンプを対向させて
接着したことを特徴とする高周波半導体装置。A metal electrode pattern is provided on one surface of a substrate,
A plurality of bumps are formed on a part of the electrode pattern, recesses are provided on the base between the plurality of bumps, and a plurality of electrode pads of the high-frequency semiconductor element and the bumps are bonded to face each other. High-frequency semiconductor device.
電極パッドと接続される金属電極パターンでおおい、前
記パターンを入出力間に設置してシールド電極としてな
ることを特徴とする請求項１に記載の高周波半導体装
置。2. The method according to claim 2, wherein a part of the surface of the recess provided on the base is
2. The high-frequency semiconductor device according to claim 1, wherein the semiconductor device is covered with a metal electrode pattern connected to an electrode pad, and the pattern is provided between input and output to form a shield electrode.
素子を中空封止してなることを特徴とする請求項１に記
載の高周波半導体装置。3. The high-frequency semiconductor device according to claim 1, wherein the semiconductor element is covered with a ceramic container and the element is hollow-sealed.
特徴とする請求項１に記載の高周波半導体装置。4. The high-frequency semiconductor device according to claim 1, wherein the substrate is a flexible film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101281A JP2574510B2 (en) | 1989-04-17 | 1990-04-17 | High frequency semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711489 | 1989-04-17 | ||
| JP1-97114 | 1989-04-17 | ||
| JP2101281A JP2574510B2 (en) | 1989-04-17 | 1990-04-17 | High frequency semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0348436A JPH0348436A (en) | 1991-03-01 |
| JP2574510B2 true JP2574510B2 (en) | 1997-01-22 |
Family
ID=26438317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101281A Expired - Lifetime JP2574510B2 (en) | 1989-04-17 | 1990-04-17 | High frequency semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574510B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200139618A (en) * | 2019-06-04 | 2020-12-14 | 제엠제코(주) | Semiconductor package |
| US11270969B2 (en) | 2019-06-04 | 2022-03-08 | Jmj Korea Co., Ltd. | Semiconductor package |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529393A (en) * | 1991-07-22 | 1993-02-05 | Sharp Corp | Board for mounting semiconductor device |
| JP2836364B2 (en) * | 1992-03-31 | 1998-12-14 | 日本電気株式会社 | High frequency semiconductor device |
| JP3613098B2 (en) | 1998-12-21 | 2005-01-26 | セイコーエプソン株式会社 | Circuit board and display device and electronic device using the same |
| JP2001185655A (en) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | Microwave circuit |
| JP3741005B2 (en) | 2000-09-13 | 2006-02-01 | セイコーエプソン株式会社 | WIRING BOARD, MANUFACTURING METHOD THEREOF, DISPLAY DEVICE, AND ELECTRONIC DEVICE |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51103772A (en) * | 1975-03-10 | 1976-09-13 | Tokyo Shibaura Electric Co | HANDOTA ISOCHI |
| JPS5811246U (en) * | 1981-07-13 | 1983-01-25 | 三菱電機株式会社 | semiconductor equipment |
| JPS63209152A (en) * | 1987-02-25 | 1988-08-30 | Nec Corp | Lead frame |
-
1990
- 1990-04-17 JP JP2101281A patent/JP2574510B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200139618A (en) * | 2019-06-04 | 2020-12-14 | 제엠제코(주) | Semiconductor package |
| KR102343920B1 (en) * | 2019-06-04 | 2021-12-29 | 제엠제코(주) | Semiconductor package |
| US11270969B2 (en) | 2019-06-04 | 2022-03-08 | Jmj Korea Co., Ltd. | Semiconductor package |
| US11676931B2 (en) | 2019-06-04 | 2023-06-13 | Jmj Korea Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348436A (en) | 1991-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508054B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US5726489A (en) | Film carrier semiconductor device | |
| KR100497974B1 (en) | Semiconductor device and manufacturing method thereof | |
| US7045883B1 (en) | Thermally enhanced chip scale lead on chip semiconductor package and method of making same | |
| US20020180062A1 (en) | Flip chip package of monolithic microwave integrated circuit | |
| US5109270A (en) | High frequency semiconductor device | |
| US6940157B2 (en) | High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same | |
| JP2574510B2 (en) | High frequency semiconductor device | |
| JP2003086726A (en) | High-power monolithic microwave integrated circuit package | |
| JP2003163310A (en) | High frequency semiconductor device | |
| JPH09307051A (en) | Semiconductor device sealed by resin and method of manufacturing it | |
| EP1075020A2 (en) | Method for packaging semiconductor device | |
| JP2991168B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20030137044A1 (en) | Semiconductor device and packaging system therefore | |
| JP2817693B2 (en) | Resin-sealed semiconductor device | |
| JP2970626B2 (en) | Lead frame for semiconductor integrated circuit device and semiconductor integrated circuit device | |
| US20230317567A1 (en) | Leadframe | |
| US11887965B2 (en) | Semiconductor package | |
| US11502011B2 (en) | Semiconductor module and semiconductor device container | |
| US20230230904A1 (en) | Semiconductor device | |
| JP2970622B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2701348B2 (en) | Semiconductor device | |
| JPH04139729A (en) | Semiconductor device | |
| KR200148753Y1 (en) | Semiconductor package | |
| JP2773685B2 (en) | Semiconductor device |