JPH06138845A - Drive signal processing circuit of liquid crystal display device - Google Patents

Drive signal processing circuit of liquid crystal display device

Info

Publication number
JPH06138845A
JPH06138845A JP29023792A JP29023792A JPH06138845A JP H06138845 A JPH06138845 A JP H06138845A JP 29023792 A JP29023792 A JP 29023792A JP 29023792 A JP29023792 A JP 29023792A JP H06138845 A JPH06138845 A JP H06138845A
Authority
JP
Japan
Prior art keywords
circuit
signal
liquid crystal
signal processing
white
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29023792A
Other languages
Japanese (ja)
Other versions
JP3326829B2 (en
Inventor
Tokumasa Furukawa
徳昌 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29023792A priority Critical patent/JP3326829B2/en
Publication of JPH06138845A publication Critical patent/JPH06138845A/en
Application granted granted Critical
Publication of JP3326829B2 publication Critical patent/JP3326829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE:To provide the drive signal processing circuit of the liquid crystal display device whose video signal has its contrast controlled so that the brightness is automatically placed in the best state while 'white blurring' is evaded. CONSTITUTION:A brightness signal (signal Y) inputted from an input terminal 1 is inputted to a pedestal clamp circuit 13 for white reference pulse insertion and a white reference pulse generating circuit 15 and a black expansion automatic pedestal circuit 19 are connected to the pedestal clamp circuit 13; and an LCD controller 21 is connected to the black expansion automatic pedestal circuit 19 and a liquid crystal display device drive signal processing circuit 23 to which a control amplifier 25 is connected is connected to the LCD controller 21. A primary color signal G outputted from a liquid crystal driving buffer 29 is inputted to the control amplifier 25 through a sample holding circuit 27 and a white reference voltage generating circuit 33 is connected to the control amplifier 25.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、液晶プロジェ
クターに適用して好適な液晶表示装置の駆動信号処理回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive signal processing circuit of a liquid crystal display device suitable for application to, for example, a liquid crystal projector.

【0002】[0002]

【従来の技術】一般に、CRT(陰極線管)方式の技術
から発展したものとして、ホワイトピークを用いてAG
C(オートゲインコントロール;自動利得制御)をか
け、いわゆる「白つぶれ」が生じないようにする技術が
知られている。この場合、画面全体が暗く、白ピークが
多い画面で「白つぶれ」が生じ易く、これは、図11〜
図13に示されるように、一般的なコントラスト調整で
は、黒レベルクランプのためにコントラストが上げられ
る結果、映像信号の振幅が増加するためである(なお、
図11〜図13中、記号P0 は映像信号を示し、記号W
は「白つぶれ」領域を各々示しており、映像信号P0
ついては、斜線で示された部分で「白つぶれ」が生じて
いることを示している)。そして、液晶プロジェクター
にその技術が応用された場合、光量を確保するという観
点から検討すると、必ずしも得策ではない。
2. Description of the Related Art Generally, as an extension of CRT (cathode ray tube) technology, an AG using a white peak is used.
A technique is known in which C (automatic gain control; automatic gain control) is applied to prevent so-called "whiteout". In this case, "whiteout" tends to occur on a screen where the entire screen is dark and has many white peaks.
This is because, as shown in FIG. 13, in the general contrast adjustment, the contrast is increased due to the black level clamp, and as a result, the amplitude of the video signal increases (note that
11 to 13, the symbol P 0 indicates a video signal, and the symbol W
Indicates the "whiteout" region, and the video signal P 0 indicates that "whiteout" occurs in the shaded portion). When the technique is applied to a liquid crystal projector, it is not necessarily a good idea from the viewpoint of securing the light amount.

【0003】すなわち、回りの環境(例えば、部屋の中
での明るさの程度)が暗い場合は、映像信号のコントラ
ストが適正であれば良好な状態の画面となるが、回りの
環境がやや明るくなると、スクリーンに対して突然に光
が当たるので、画面上の暗い部分では表示内容が判別で
きにくくなる。
That is, when the surrounding environment (for example, the degree of brightness in the room) is dark, the screen is in a good state if the contrast of the video signal is appropriate, but the surrounding environment is slightly bright. Then, the screen is suddenly exposed to light, and it becomes difficult to distinguish the display content in the dark portion of the screen.

【0004】この点をより具体的に説明すると、図14
に示されるように、回りの環境が暗い状態でLCD(液
晶表示装置)プロジェクター100により、スクリーン
200上に映像Pが表示されている場合においては、ス
クリーン200上における映像Pの照度変化は適正とな
っている。すなわち、図15から理解されるように、ス
クリーン200のq−q線断面における照度変化を示す
曲線Qで説明すると、そのスクリーン200上での照度
は、値0〔Lux〕から値50〔Lux〕まで適正に変
化・表示されている。
To explain this point more specifically, FIG.
As shown in, when the image P is displayed on the screen 200 by the LCD (liquid crystal display) projector 100 in a dark environment, the illuminance change of the image P on the screen 200 is appropriate. Has become. That is, as can be understood from FIG. 15, the curve Q showing the illuminance change in the q-q line cross section of the screen 200 will be described. The illuminance on the screen 200 is 0 [Lux] to 50 [Lux]. Is properly changed and displayed.

【0005】これに対して、図16に示されるように、
回りの環境が明るくなると(例えば、値20〔Lux〕
程度)、スクリーン200上においては、図17から理
解されるように、値20〔Lux〕以下の表示部分は回
りの光に埋もれて見えなくなり、このような場合におい
て、単にブライトネスを上げただけでは、図18に示さ
れるように「白つぶれ」が生じる。
On the other hand, as shown in FIG.
When the surrounding environment becomes bright (for example, a value of 20 [Lux]
On the screen 200, as can be seen from FIG. 17, the display portion with a value of 20 [Lux] or less is buried in the surrounding light and cannot be seen. In such a case, simply increasing the brightness As shown in FIG. 18, "whiteout" occurs.

【0006】従って、その都度、コントラストおよびブ
ライトネスの調整を行って、「白つぶれ」しにくく、か
つ画面が明るく見えるように制御する必要があり、その
制御は使用者が行うことになり、この点は、3極管CR
T方式などに比べて光量が少ない液晶プルジェクターで
は特に顕著である。そこで、液晶プロジェクターでは、
光量を増加させてそのような調整・制御を行う必要が少
なくなるような対策が提案されている。
Therefore, it is necessary to adjust the contrast and brightness each time so that "whiteout" is unlikely to occur and the screen looks bright, and this control is performed by the user. Is a triode CR
This is particularly noticeable in liquid crystal projectors that emit less light than in the T type. Therefore, in the liquid crystal projector,
Measures have been proposed to increase the amount of light and reduce the need for such adjustment and control.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、使用者
にそのような調整・制御を要求することは、使用勝手の
面で問題があり、また、光量を増加させるには製造コス
トの面で問題となる。
However, demanding such adjustment and control from the user is problematic in terms of usability, and increasing the light quantity is problematic in terms of manufacturing cost. Become.

【0008】本発明の目的は、「白つぶれ」を回避しつ
つ、ブライトネスが自動的に最良の状態となるように映
像信号のコントラストが制御される液晶表示装置の駆動
信号処理回路を提供することにある。
An object of the present invention is to provide a drive signal processing circuit of a liquid crystal display device in which the contrast of a video signal is controlled so that the brightness automatically becomes the best state while avoiding "whiteout". It is in.

【0009】[0009]

【課題を解決するための手段】本発明に係る液晶表示装
置の駆動信号処理回路は、例えば、図1に示されるよう
に、映像信号のペデスタルを基準として、ホワイト基準
パルスが輝度信号のフロントポーチ部分に挿入されるホ
ワイト基準パルス挿入回路13と、このホワイト基準パ
ルス挿入回路13の出力信号に対して所望の信号処理が
行われる信号処理回路23と、この信号処理回路23の
出力信号に対して、前記ホワイト基準パルスがサンプル
ホールドされるサンプルホールド回路27と、ホワイト
ホールド基準電圧が生成・出力されるホワイトホールド
基準電圧生成回路15とを備え、そのサンプルホールド
回路27から出力される信号の値が、そのホワイトホー
ルド基準電圧生成回路15から出力される基準電圧の値
と比較されることにより、その信号処理回路23の出力
信号に対してフィードバッククランプがかけられること
を特徴とするものである。
A drive signal processing circuit of a liquid crystal display device according to the present invention, for example, as shown in FIG. 1, uses a pedestal of a video signal as a reference and a white reference pulse is a front porch of a luminance signal. The white reference pulse insertion circuit 13 inserted in the portion, the signal processing circuit 23 that performs desired signal processing on the output signal of the white reference pulse insertion circuit 13, and the output signal of the signal processing circuit 23. A sample hold circuit 27 for sampling and holding the white reference pulse and a white hold reference voltage generating circuit 15 for generating and outputting a white hold reference voltage are provided, and the value of the signal output from the sample hold circuit 27 is , To be compared with the value of the reference voltage output from the white hold reference voltage generation circuit 15. More, it is characterized in that the feedback clamping is applied to the output signal of the signal processing circuit 23.

【0010】[0010]

【作用】本発明に係る液晶表示装置の駆動信号処理回路
では、サンプルホールド回路から出力される信号の値
が、ホワイトホールド基準電圧生成回路で生成・出力さ
れる基準電圧の値と比較されることにより、信号処理回
路の出力信号に対してフィードバッククランプがかけら
れ、その結果、回りの環境が明るい場合に、「白つぶ
れ」を回避しながらブライトネスが自動的に最良の状態
(明るい方向;「白つぶれ」寸前の状態)となるように
映像信号のコントラストが制御されて黒レベルが持ち上
げられる。
In the drive signal processing circuit of the liquid crystal display device according to the present invention, the value of the signal output from the sample hold circuit is compared with the value of the reference voltage generated and output by the white hold reference voltage generation circuit. By this, a feedback clamp is applied to the output signal of the signal processing circuit, and as a result, when the surrounding environment is bright, the brightness is automatically in the best state (bright direction; The black level is raised by controlling the contrast of the video signal so that the image is in the “immediately collapsed state”.

【0011】[0011]

【実施例】以下、本発明に係る液晶表示装置の駆動信号
処理回路の好適な実施例を、図面に基いて説明する。図
1には、本発明液晶表示装置の駆動信号処理回路の要部
回路構成例が示されており、入力端子1から入力された
輝度信号(信号Y)は、ホワイト基準パルス挿入用のペ
デスタルクランプ回路13と平均値検出回路11とに入
力され、そのペデスタルクランプ回路13には、ホワイ
ト基準パルス生成回路15と黒伸長オートペデスタル回
路19とが接続され、平均値検出回路11はスイッチ回
路17を介して黒伸長オートペデスタル回路19に接続
されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of a drive signal processing circuit of a liquid crystal display device according to the present invention will be described below with reference to the drawings. FIG. 1 shows a circuit configuration example of a main part of a drive signal processing circuit of a liquid crystal display device of the present invention. A luminance signal (signal Y) input from an input terminal 1 is a pedestal clamp for inserting a white reference pulse. The white reference pulse generation circuit 15 and the black expansion auto pedestal circuit 19 are connected to the pedestal clamp circuit 13 which is input to the circuit 13 and the average value detection circuit 11, and the average value detection circuit 11 is connected via a switch circuit 17. Connected to the black extension auto-pedestal circuit 19.

【0012】黒伸長オートペデスタル回路19には、入
力端子5から色差信号(R−Y)、入力端子7から色差
信号(R−Y)が各々入力され、LCD(液晶表示装
置)コントローラ21が接続されており、このLCDコ
ントローラ21には、γ補正、ブライトネス調整、コン
トラスト調整等の調整が行われる液晶表示装置駆動信号
処理回路23が接続され、液晶表示装置駆動信号処理回
路23には、制御アンプ25と液晶駆動バッファ29と
が接続され、この液晶駆動バッファ29にLCD31が
接続されている。
A color difference signal (RY) is input from the input terminal 5 and a color difference signal (RY) is input from the input terminal 7 to the black extension auto-pedestal circuit 19, and an LCD (liquid crystal display) controller 21 is connected. The LCD controller 21 is connected to a liquid crystal display device drive signal processing circuit 23 for performing adjustments such as γ correction, brightness adjustment, and contrast adjustment. The liquid crystal display device drive signal processing circuit 23 is connected to a control amplifier. 25 and the liquid crystal drive buffer 29 are connected, and the LCD 31 is connected to the liquid crystal drive buffer 29.

【0013】また、液晶駆動バッファ29から出力され
る原色信号Gはサンプルホールド回路27を介して制御
アンプ25に入力され、制御アンプ25には、ホワイト
基準電圧生成回路33が接続されている。
The primary color signal G output from the liquid crystal drive buffer 29 is input to the control amplifier 25 through the sample hold circuit 27, and the control amplifier 25 is connected to the white reference voltage generating circuit 33.

【0014】以上の回路構成において、ホワイト基準パ
ルス生成回路15では、図2から理解されるように、入
力端子3から入力された水平同期信号(H信号;この実
施例では、2Hのパルス信号であって、図2に示された
信号a)に基いてタイミング信号が生成され、そのタイ
ミング信号をタイミングとして、ホワイト基準パルス生
成回路15に所定の回路から入力されたサンプリングパ
ルス信号SPがペデスタルクランプ回路13に入力さ
れ、輝度信号Yのフロントポーチ部分に挿入されて図2
に示された信号cとされる。
In the above circuit configuration, in the white reference pulse generation circuit 15, as can be understood from FIG. 2, a horizontal synchronizing signal (H signal; a 2H pulse signal in this embodiment) input from the input terminal 3. Therefore, a timing signal is generated based on the signal a) shown in FIG. 2, and the sampling pulse signal SP input from a predetermined circuit to the white reference pulse generation circuit 15 is used as a timing with the timing signal as a timing. 2 and is inserted into the front porch portion of the luminance signal Y.
Signal c shown in FIG.

【0015】この場合、ホワイト基準パルス生成回路1
5から出力されるホワイト基準パルス電圧VA (図2に
示された信号b)の値(単位はボルト)は、輝度信号Y
の最低レベル値VB (単位はボルト)よりも値VA だけ
大きい値に設定されている。また、そのサンプリングパ
ルス信号SPのパルス幅と挿入位置とは適宜調整さされ
てから挿入され、さらに、サンプリングパルス信号SP
の振幅が作成される部分は、映像信号の直流成分が失わ
れないように設定されている。
In this case, the white reference pulse generation circuit 1
The value (unit: volt) of the white reference pulse voltage V A (signal b shown in FIG. 2) output from the reference numeral 5 is the luminance signal Y.
Is set to a value higher than the lowest level value V B (unit: volt) of the value V A by the value V A. In addition, the pulse width and the insertion position of the sampling pulse signal SP are appropriately adjusted before being inserted.
The portion where the amplitude of is created is set so that the DC component of the video signal is not lost.

【0016】すなわち、輝度信号Yにおける映像信号の
ペデスタル電位がサンプルホールドされ、そのサンプル
ホールド電位に積み上げる形で電圧が印加されるので、
ペデスタルが変動しても、ペデスタル電位をサンプルホ
ールドして振幅が積み上げられるように設定しておくこ
とで、ペデスタルを基準として例えば、値1VP-P のパ
ルスが挿入される。
That is, the pedestal potential of the video signal in the luminance signal Y is sampled and held, and the voltage is applied in such a manner that the pedestal potential is accumulated on the sample and hold potential.
Even if the pedestal varies, the pedestal potential is sampled and held so that the amplitude is accumulated, so that a pulse having a value of 1 V PP is inserted with the pedestal as a reference.

【0017】そして、図3には、ペデスタルを基準とし
て、値1VP-P のパルスが挿入されるための回路構成が
示されており、入力端子2から入力された輝度信号Y
は、トランジスタ4のベースに入力され、トランジスタ
4のコレクタは値12〔ボルト〕の電源Eに接続され、
エミッタは、抵抗器8を介して接地されているととも
に、コンデンサ6を介して、アナログスイッチ10の一
方の固定接点10Bとアナログスイッチ12の一方の固
定接点12Aに接続されている。
FIG. 3 shows a circuit configuration for inserting a pulse having a value of 1 V PP with reference to the pedestal, and a luminance signal Y input from the input terminal 2 is shown.
Is input to the base of the transistor 4, and the collector of the transistor 4 is connected to the power supply E having a value of 12 [volt],
The emitter is grounded via a resistor 8 and is also connected via a capacitor 6 to one fixed contact 10B of the analog switch 10 and one fixed contact 12A of the analog switch 12.

【0018】また、コンデンサ6と固定接点10Bとの
接続点には抵抗器14の一方側が接続され、この抵抗器
14の他方側は電源Eに接続されている。そして、アナ
ログスイッチ10には、他方の固定接点10Aと可動接
点10Cが設けられ、可動接点10Cはトランジスタ1
6のべースに接続されており、このトランジスタ16の
コレクタは電源Eに接続され、エミッタは抵抗器18を
介して接地されているとともに、輝度信号Yが出力され
る出力端子20に接続されている。
Further, one side of the resistor 14 is connected to the connection point between the capacitor 6 and the fixed contact 10B, and the other side of the resistor 14 is connected to the power source E. The analog switch 10 is provided with the other fixed contact 10A and the movable contact 10C, and the movable contact 10C is the transistor 1
6, the collector of the transistor 16 is connected to the power source E, the emitter is grounded through the resistor 18, and the output terminal 20 from which the luminance signal Y is output is connected. ing.

【0019】また、電源Eには、抵抗器22、可変抵抗
器24および抵抗器26が順次直列に接続されて接地さ
れており、可変抵抗器24の可動子はコンデンサ28を
介して接地されているとともに、固定接点10Aに接続
されており、可変抵抗器24と抵抗器26との接続点は
コンデンサ30を介して接地されているとともに、可動
接点12Bに接続されている。
A resistor 22, a variable resistor 24 and a resistor 26 are sequentially connected in series to the power source E and grounded, and a mover of the variable resistor 24 is grounded via a capacitor 28. In addition to being connected to the fixed contact 10A, the connection point between the variable resistor 24 and the resistor 26 is grounded via the capacitor 30 and is also connected to the movable contact 12B.

【0020】一方、信号bは、入力端子32から入力さ
れてフリップフロップ回路34とトランジスタ36のベ
ースに入力され、フリップフロップ回路34の非反転出
力がサンプリングパルス信号SPとされ、フリップフロ
ップ回路34の反転出力は、コンデンサ38が並列接続
された抵抗器40を介してトランジスタ42のベースに
入力され、トランジスタ42のエミッタは接地されてい
るとともに、コレクタは抵抗器44を介して、電源Eに
接続され、この抵抗器44の両端で得られる信号でアナ
ログスイッチ10がスイッチング動作される。
On the other hand, the signal b is input from the input terminal 32 to the bases of the flip-flop circuit 34 and the transistor 36, the non-inverted output of the flip-flop circuit 34 is used as the sampling pulse signal SP, and the signal b is input to the flip-flop circuit 34. The inverted output is input to the base of the transistor 42 via the resistor 40 to which the capacitor 38 is connected in parallel, the emitter of the transistor 42 is grounded, and the collector is connected to the power source E via the resistor 44. The analog switch 10 is switched by the signal obtained at both ends of the resistor 44.

【0021】また、トランジスタ36のエミッタは接地
されており、そのコレクタは、抵抗器46を介して電源
Eに接続され、トランジスタ36のコレクタで得られる
信号により、アナログスイッチ12がスイッチング動作
される構成とされている。
The emitter of the transistor 36 is grounded, the collector is connected to the power source E through the resistor 46, and the analog switch 12 is switched by the signal obtained at the collector of the transistor 36. It is said that.

【0022】このように、図1に示された回路構成にお
いては、輝度信号Yにパルス信号SPが挿入され、その
パルス信号SPが挿入された信号cと色差信号(R−
Y)、(B−Y)とに対して、公知のマトリクス処理が
施されて原色信号R、G、Bが作成される際に、図4か
ら理解されるように、全ての原色信号R、G、Bにその
パルス信号SP挿入される。
As described above, in the circuit configuration shown in FIG. 1, the pulse signal SP is inserted into the luminance signal Y, and the signal c into which the pulse signal SP is inserted and the color difference signal (R-
When the known matrix processing is performed on Y) and (B-Y) to create the primary color signals R, G, B, as can be understood from FIG. 4, all primary color signals R, The pulse signal SP is inserted into G and B.

【0023】すなわち、全ての原色信号R、G、Bにそ
のパルス信号SP挿入されることにより、原色信号R、
G、Bの振幅に対してではなく、輝度信号Yの信号振幅
に対応する基準パルスのレベルを得ることができる。ま
た、平均値検出回路11により、輝度信号Yにおける直
流成分の大小の応じて、ピクチャー(画質調整)を弱く
制御することが可能となり、これにより、挿入された基
準パルスとともに、映像信号の振幅全体に、いわゆるA
BL回路による電流制御を行うことができるという利点
がある。
That is, by inserting the pulse signal SP into all the primary color signals R, G, B, the primary color signals R,
It is possible to obtain the level of the reference pulse corresponding to the signal amplitude of the luminance signal Y, not to the amplitudes of G and B. Further, the average value detection circuit 11 makes it possible to weakly control the picture (image quality adjustment) according to the magnitude of the DC component in the luminance signal Y, whereby the entire amplitude of the video signal together with the inserted reference pulse can be controlled. And so-called A
There is an advantage that the current can be controlled by the BL circuit.

【0024】また、図5に示されるように、液晶駆動信
号は、見掛けの中心電圧VCOM に対して、正負対称型の
交流駆動とされているため、「白つぶれ」が発生する電
圧の値は2つ(電圧VA と電圧VB )存在する。この場
合、制御される電圧は、どちらか一方で充分であり、反
転信号生成用のフリップフロップ回路34とアンドをと
り(駆動信号反転用パルスとサンプリングパルスとにつ
いて、論理回路上でのアンドをとり)、1つおき(2
K)のパルスとして上記サンプルホールドが行われる。
Further, as shown in FIG. 5, since the liquid crystal drive signal is AC drive of positive and negative symmetry type with respect to the apparent center voltage V COM , the value of the voltage at which “whiteout” occurs. two (voltage V A and the voltage V B) is present. In this case, either one of the voltages to be controlled is sufficient, and the AND is taken with the flip-flop circuit 34 for generating the inverted signal (the AND for the drive signal inversion pulse and the sampling pulse is taken on the logic circuit). ) Every other (2
The sample hold is performed as a pulse of K).

【0025】そして、サンプルホールドされた電圧と、
ホワイトホールド基準電圧(図5に示された電圧値VA
であって、図1のホワイトホールド基準電圧生成回路3
3で生成される)とが比較され、液晶表示装置駆動信号
処理回路23のブライトネス制御端子に帰還をかけるこ
とにより、DC(直流)制御ループが構成され、このル
ープにより、映像信号の振幅(図5中、記号Aで示され
る部分)が変化した場合においても、挿入されるパルス
の頭部分の電位が、常に設定された電位VC と等しくな
る(VA =VC )ように制御されることになる。
Then, the sampled and held voltage,
White hold reference voltage (voltage value V A shown in FIG. 5
And the white hold reference voltage generation circuit 3 of FIG.
3) is generated, and a DC (direct current) control loop is configured by feeding back to the brightness control terminal of the liquid crystal display device drive signal processing circuit 23. This loop forms an amplitude of the video signal (Fig. 5), the potential of the head portion of the pulse to be inserted is controlled to be always equal to the set potential V C (V A = V C ), even when the portion indicated by the symbol A in FIG. It will be.

【0026】図6には、VA =VC となる制御が行われ
る回路構成が示されており、輝度信号Yが入力される直
流アンプ102の出力端子側には、出力用直流アンプ1
04が接続され、直流アンプ102には、外部信号の振
幅を調整する可変抵抗器102Bが設けられるととも
に、ブライトネス調整用信号の入力端子102Aが設け
られている。
FIG. 6 shows a circuit configuration in which the control of V A = V C is performed. The output DC amplifier 1 is provided on the output terminal side of the DC amplifier 102 to which the luminance signal Y is input.
04 is connected, and the DC amplifier 102 is provided with a variable resistor 102B for adjusting the amplitude of an external signal and an input terminal 102A for a brightness adjustment signal.

【0027】そして、直流アンプ104の出力端子は、
LCD31とスイッチ回路108の固定接点108Aと
に接続され、スイッチ回路108の可動接点108Bは
スイッチ回路110の固定接点110Aに接続されてお
り、このスイッチ回路110の可動接点110Bは差動
増幅器112の非反転端子に接続されている。また、ス
イッチ回路108とスイッチ回路110との間には、コ
ンデンサ116が介挿され、コンデンサ116の一方側
は接地されており、スイッチ回路108は、図1のサン
プルホールド回路27に入力される信号dでスイッチン
グ動作される一方、スイッチ回路110は、信号dの極
性がインバータ118で反転された信号によりスイッチ
ング動作される構成とされている。
The output terminal of the DC amplifier 104 is
The LCD 31 is connected to the fixed contact 108A of the switch circuit 108, the movable contact 108B of the switch circuit 108 is connected to the fixed contact 110A of the switch circuit 110, and the movable contact 110B of the switch circuit 110 is connected to the non-contact of the differential amplifier 112. It is connected to the inverting terminal. A capacitor 116 is inserted between the switch circuit 108 and the switch circuit 110, and one side of the capacitor 116 is grounded. The switch circuit 108 receives the signal input to the sample hold circuit 27 of FIG. While the switching operation is performed at d, the switch circuit 110 is configured to perform the switching operation by the signal in which the polarity of the signal d is inverted by the inverter 118.

【0028】ここで、差動増幅器112の反転端子は、
自身の出力端子と短絡され(ボルテージフォロア)、そ
の出力端子は、差動増幅器114の非反転端子と接続さ
れ、差動増幅器114の反転端子は、3つの抵抗器12
0、122、124が直列に接続された電圧制御部14
0(VA =VC となるように制御)に接続されており、
また、差動増幅器114の出力端子からは、VA =VC
となるように制御された出力電圧V0 が直流アンプ10
2のブライトネス調整用信号入力端子102Aに入力さ
れる構成とされ、この直流アンプ102から差動増幅器
114に至る経路で形成されるループが上記DC制御ル
ープとなる。
Here, the inverting terminal of the differential amplifier 112 is
It is short-circuited with its own output terminal (voltage follower), its output terminal is connected to the non-inverting terminal of the differential amplifier 114, and the inverting terminal of the differential amplifier 114 is three resistors 12
The voltage control unit 14 in which 0, 122, and 124 are connected in series
0 (controlled so that V A = V C ) is connected,
Further, from the output terminal of the differential amplifier 114, V A = V C
The output voltage V 0 controlled so that
The signal is input to the brightness adjusting signal input terminal 102A of No. 2, and the loop formed in the path from the DC amplifier 102 to the differential amplifier 114 is the DC control loop.

【0029】以上の構成により、図7〜図10から理解
されるように、使用者は、映像信号の振幅を可変させる
だけで、「白つぶれ」することなく黒方向の信号伸長成
分のみを可変することができ、その結果、見やすい画像
が容易に得られる。なお、図7、図8および図9におい
て、記号P0 は映像信号を示し、挿入パルス(ホワイト
ホールドパルス)A1 、A2 、A3 は、A1 <A2 <A
3 なる条件を満たしており、記号VH はホールド電位、
記号Wは「白つぶれ」領域を各々示している。
With the above configuration, as can be understood from FIGS. 7 to 10, the user can change only the amplitude of the video signal and change only the signal expansion component in the black direction without causing “whiteout”. As a result, an easily viewable image can be easily obtained. 7, 8 and 9, the symbol P 0 indicates a video signal, and the insertion pulses (white hold pulses) A 1 , A 2 and A 3 are A 1 <A 2 <A.
3 is satisfied, the symbol V H is the hold potential,
The symbol W indicates each "whiteout" area.

【0030】以上説明したように、この実施例では、サ
ンプルホールド回路27から出力される信号の値V
A が、ホワイトホールド基準電圧生成回路15で生成・
出力される基準電圧の値VC と比較されることにより、
信号処理回路23の出力信号Yに対してフィードバック
クランプがかけられるので、回りの環境が明るい場合に
おいても、「白つぶれ」を回避しながらブライトネスが
自動的に最良の状態となるように映像のコントラストが
制御される結果、黒レベルが持ち上げられて見やすい画
面を得ることができる。
As described above, in this embodiment, the value V of the signal output from the sample hold circuit 27 is used.
A is generated by the white hold reference voltage generation circuit 15
By comparing with the value V C of the output reference voltage,
A feedback clamp is applied to the output signal Y of the signal processing circuit 23. Therefore, even when the surrounding environment is bright, the contrast of the image is automatically adjusted so that the brightness is automatically set to the optimum state while avoiding the “whitening”. As a result of being controlled, the black level can be raised and an easy-to-see screen can be obtained.

【0031】なお、本発明は、上記実施例に限定される
ことなく、本発明の要旨を逸脱しない範囲において、そ
の他種々の構成を採ることができる。
The present invention is not limited to the above-described embodiments, and various other configurations can be adopted without departing from the gist of the present invention.

【0032】[0032]

【発明の効果】本発明に係る液晶表示装置の駆動信号処
理回路では、サンプルホールド回路から出力される信号
の値が、ホワイトホールド基準電圧生成回路で生成・出
力される基準電圧の値と比較されることにより、信号処
理回路の出力信号に対してフィードバッククランプがか
けられるので、回りの環境が明るい場合に、「白つぶ
れ」を回避しながらブライトネスが自動的に最良の状態
となるように映像信号のコントラストが制御される結
果、黒レベルが持ち上げられて見やすい画面を得ること
ができる利益がある。
In the drive signal processing circuit of the liquid crystal display device according to the present invention, the value of the signal output from the sample hold circuit is compared with the value of the reference voltage generated and output by the white hold reference voltage generation circuit. By doing so, a feedback clamp is applied to the output signal of the signal processing circuit, so when the surrounding environment is bright, the brightness of the video signal is automatically adjusted to the best state while avoiding "whiteout". As a result of the controlled contrast, the black level is raised and there is the benefit that a clear screen can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る液晶表示装置の駆動信号処理回路
の好適な実施例における回路構成図である。
FIG. 1 is a circuit configuration diagram in a preferred embodiment of a drive signal processing circuit of a liquid crystal display device according to the present invention.

【図2】ホワイト基準パルスの挿入手順を示す説明図で
ある。
FIG. 2 is an explanatory diagram showing a procedure for inserting a white reference pulse.

【図3】挿入パルスを生成する回路構成図である。FIG. 3 is a circuit configuration diagram for generating an insertion pulse.

【図4】原色信号の波形図である。FIG. 4 is a waveform diagram of a primary color signal.

【図5】サンプルホールドを行う手順を示す説明図であ
る。
FIG. 5 is an explanatory diagram showing a procedure for performing sample hold.

【図6】DC制御ループの要部回路構成図である。FIG. 6 is a circuit diagram of a main part of a DC control loop.

【図7】コントラスト調整前の映像信号を示す説明図で
ある。
FIG. 7 is an explanatory diagram showing a video signal before contrast adjustment.

【図8】コントラスト上昇時の映像信号を示す説明図で
ある。
FIG. 8 is an explanatory diagram showing a video signal when the contrast is increased.

【図9】コントラスト上昇時の映像信号を示す説明図で
ある。
FIG. 9 is an explanatory diagram showing a video signal when the contrast is increased.

【図10】「白つぶれ」が生じていない場合の照度を示
す曲線Qの説明図である。
FIG. 10 is an explanatory diagram of a curve Q indicating illuminance when “whiteout” does not occur.

【図11】「白つぶれ」前の映像信号を示す説明図であ
る。
FIG. 11 is an explanatory diagram showing a video signal before “whiteout”.

【図12】「白つぶれ」が生じている場合の映像信号を
示す説明図である。
FIG. 12 is an explanatory diagram showing a video signal when “whiteout” occurs.

【図13】「白つぶれ」がさらにひどくなった場合の映
像信号を示す説明図である。
FIG. 13 is an explanatory diagram showing a video signal when “whiteout” becomes more severe.

【図14】回りの環境が暗い場合に画像を表示している
状態の説明図である。
FIG. 14 is an explanatory diagram of a state in which an image is displayed when the surrounding environment is dark.

【図15】回りの環境が暗い場合の照度変化曲線を示す
説明図である。
FIG. 15 is an explanatory diagram showing an illuminance change curve when the surrounding environment is dark.

【図16】回りの環境が比較的明るい場合に画像を表示
している状態の説明図である。
FIG. 16 is an explanatory diagram of a state in which an image is displayed when the surrounding environment is relatively bright.

【図17】回りの環境が比較的明るい場合の照度変化曲
線を示す説明図である。
FIG. 17 is an explanatory diagram showing an illuminance change curve when the surrounding environment is relatively bright.

【図18】「白つぶれ」が生じている場合の照度変化を
示す説明図である。
FIG. 18 is an explanatory diagram showing a change in illuminance when “whiteout” occurs.

【符号の説明】[Explanation of symbols]

1、3、5、7 入力端子 11 平均値検出回路 13 ホワイト基準パルス挿入用ペデスタルクランプ回
路 15 ホワイト基準パルス生成回路 17 スイッチ回路 19 黒伸長オートペデスタル回路 21 LCDコントローラ 23 液晶表示装置駆動信号処理回路 25 制御アンプ 27 サンプルホールド回路 29 液晶駆動バッファ29 31 LCD(液晶表示装置) 33 ホワイトホールド基準電圧生成回路
1, 3, 5, 7 Input terminals 11 Average value detection circuit 13 White reference pulse insertion pedestal clamp circuit 15 White reference pulse generation circuit 17 Switch circuit 19 Black expansion auto pedestal circuit 21 LCD controller 23 Liquid crystal display drive signal processing circuit 25 Control amplifier 27 Sample and hold circuit 29 Liquid crystal drive buffer 29 31 LCD (liquid crystal display device) 33 White hold reference voltage generation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 映像信号のペデスタルを基準として、ホ
ワイト基準パルスが輝度信号のフロントポーチ部分に挿
入されるホワイト基準パルス挿入回路と、 前記ホワイト基準パルス挿入回路の出力信号に対して所
望の信号処理が行われる信号処理回路と、 前記信号処理回路の出力信号に対して、前記ホワイト基
準パルスがサンプルホールドされるサンプルホールド回
路と、 ホワイトホールド基準電圧が生成・出力されるホワイト
ホールド基準電圧生成回路と、 を備え、 前記サンプルホールド回路から出力される信号の値が、
前記ホワイトホールド基準電圧生成回路から出力される
基準電圧の値と比較されることにより、前記信号処理回
路の出力信号に対してフィードバッククランプがかけら
れる、 ことを特徴とする液晶表示装置の駆動信号処理回路。
1. A white reference pulse insertion circuit in which a white reference pulse is inserted in a front porch portion of a luminance signal with reference to a pedestal of a video signal, and desired signal processing for an output signal of the white reference pulse insertion circuit. A signal processing circuit for performing the above, a sample hold circuit for sampling and holding the white reference pulse with respect to an output signal of the signal processing circuit, and a white hold reference voltage generating circuit for generating and outputting a white hold reference voltage. , And the value of the signal output from the sample and hold circuit is
A feedback signal is applied to the output signal of the signal processing circuit by being compared with the value of the reference voltage output from the white hold reference voltage generation circuit, and the drive signal processing of the liquid crystal display device is performed. circuit.
JP29023792A 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display Expired - Fee Related JP3326829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29023792A JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29023792A JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Publications (2)

Publication Number Publication Date
JPH06138845A true JPH06138845A (en) 1994-05-20
JP3326829B2 JP3326829B2 (en) 2002-09-24

Family

ID=17753537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29023792A Expired - Fee Related JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Country Status (1)

Country Link
JP (1) JP3326829B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123770A (en) * 2011-11-18 2013-05-29 联咏科技股份有限公司 Power management circuit and gate electrode pulse modulation circuit thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123770A (en) * 2011-11-18 2013-05-29 联咏科技股份有限公司 Power management circuit and gate electrode pulse modulation circuit thereof

Also Published As

Publication number Publication date
JP3326829B2 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
US7659876B2 (en) Driving a display with a polarity inversion pattern
EP1065889A1 (en) Opto sensor signal detector
EP0470579A2 (en) Video signal process circuit
KR0124387B1 (en) Method &amp; apparatus for picture state stabilization picture in picture function being possesse
US4694350A (en) Automatic bias control of an image display device in a video monitor
EP1065890A1 (en) Automated calibration in a projection display apparatus
JPS6276886A (en) Video signal processor having video display unit
JPH06138845A (en) Drive signal processing circuit of liquid crystal display device
EP1065887A1 (en) Opto sensor signal current detector
JPH04229788A (en) Video signal processing circuit
JP2957824B2 (en) Tone correction circuit for liquid crystal display
JPH06138842A (en) Common electrode voltage regulator
JPS607871B2 (en) signal processing circuit
US4677491A (en) Sample and hold circuit for a control system in a video signal processor
JP3118243B2 (en) LCD drive circuit
JPS6219835A (en) Lighting device for liquid crystal display device
JP3190426B2 (en) Video signal processing device
JP3326830B2 (en) Video equipment
JPH09200571A (en) Video signal processor
JP2516105B2 (en) Black level correction circuit
JPH0377916A (en) Liquid crystal display device
JPH0548993A (en) Liquid crystal display
JPH05183921A (en) Display device
JPH06350874A (en) Video amplitude limitation circuit
JPH0561430A (en) Liquid crystal driving circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees