JP3326829B2 - Drive signal processing circuit for liquid crystal display - Google Patents

Drive signal processing circuit for liquid crystal display

Info

Publication number
JP3326829B2
JP3326829B2 JP29023792A JP29023792A JP3326829B2 JP 3326829 B2 JP3326829 B2 JP 3326829B2 JP 29023792 A JP29023792 A JP 29023792A JP 29023792 A JP29023792 A JP 29023792A JP 3326829 B2 JP3326829 B2 JP 3326829B2
Authority
JP
Japan
Prior art keywords
signal
circuit
white
output
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29023792A
Other languages
Japanese (ja)
Other versions
JPH06138845A (en
Inventor
徳昌 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29023792A priority Critical patent/JP3326829B2/en
Publication of JPH06138845A publication Critical patent/JPH06138845A/en
Application granted granted Critical
Publication of JP3326829B2 publication Critical patent/JP3326829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば、液晶プロジェ
クターに適用して好適な液晶表示装置の駆動信号処理回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive signal processing circuit for a liquid crystal display device suitable for application to, for example, a liquid crystal projector.

【0002】[0002]

【従来の技術】一般に、CRT(陰極線管)方式の技術
から発展したものとして、ホワイトピークを用いてAG
C(オートゲインコントロール;自動利得制御)をか
け、いわゆる「白つぶれ」が生じないようにする技術が
知られている。この場合、画面全体が暗く、白ピークが
多い画面で「白つぶれ」が生じ易く、これは、図11〜
図13に示されるように、一般的なコントラスト調整で
は、黒レベルクランプのためにコントラストが上げられ
る結果、映像信号の振幅が増加するためである(なお、
図11〜図13中、記号P0 は映像信号を示し、記号W
は「白つぶれ」領域を各々示しており、映像信号P0
ついては、斜線で示された部分で「白つぶれ」が生じて
いることを示している)。そして、液晶プロジェクター
にその技術が応用された場合、光量を確保するという観
点から検討すると、必ずしも得策ではない。
2. Description of the Related Art In general, as a development from a CRT (cathode ray tube) technology, an AG using a white peak has been developed.
There is known a technique for applying C (automatic gain control; automatic gain control) to prevent so-called "overexposure". In this case, “white loss” is likely to occur on a screen where the entire screen is dark and there are many white peaks.
As shown in FIG. 13, in the general contrast adjustment, the contrast is increased due to the black level clamp, and as a result, the amplitude of the video signal is increased.
In FIGS. 11 to 13, symbol P 0 indicates a video signal, and symbol W
The "overexposure" and shows each region, the video signal P 0 indicates that in indicated by a hatched portion "overexposure" occurs). Then, when the technology is applied to a liquid crystal projector, it is not always advisable to consider it from the viewpoint of securing the light quantity.

【0003】すなわち、回りの環境(例えば、部屋の中
での明るさの程度)が暗い場合は、映像信号のコントラ
ストが適正であれば良好な状態の画面となるが、回りの
環境がやや明るくなると、スクリーンに対して突然に光
が当たるので、画面上の暗い部分では表示内容が判別で
きにくくなる。
That is, when the surrounding environment (for example, the degree of brightness in a room) is dark, if the contrast of the video signal is appropriate, the screen is in a good state, but the surrounding environment is slightly bright. Then, light is suddenly applied to the screen, so that it is difficult to determine the display content in a dark part on the screen.

【0004】この点をより具体的に説明すると、図14
に示されるように、回りの環境が暗い状態でLCD(液
晶表示装置)プロジェクター100により、スクリーン
200上に映像Pが表示されている場合においては、ス
クリーン200上における映像Pの照度変化は適正とな
っている。すなわち、図15から理解されるように、ス
クリーン200のq−q線断面における照度変化を示す
曲線Qで説明すると、そのスクリーン200上での照度
は、値0〔Lux〕から値50〔Lux〕まで適正に変
化・表示されている。
[0004] This point will be described more specifically.
As shown in the figure, when the image P is displayed on the screen 200 by the LCD (liquid crystal display) projector 100 in a state where the surrounding environment is dark, the change in the illuminance of the image P on the screen 200 is appropriate. Has become. That is, as will be understood from FIG. 15, when explaining with a curve Q indicating a change in illuminance in the qq line cross section of the screen 200, the illuminance on the screen 200 changes from a value 0 [Lux] to a value 50 [Lux]. Is properly changed and displayed.

【0005】これに対して、図16に示されるように、
回りの環境が明るくなると(例えば、値20〔Lux〕
程度)、スクリーン200上においては、図17から理
解されるように、値20〔Lux〕以下の表示部分は回
りの光に埋もれて見えなくなり、このような場合におい
て、単にブライトネスを上げただけでは、図18に示さ
れるように「白つぶれ」が生じる。
On the other hand, as shown in FIG.
When the surrounding environment becomes bright (for example, the value 20 [Lux])
On the screen 200, as can be understood from FIG. 17, the display portion having the value of 20 [Lux] or less is buried in the surrounding light and cannot be seen. In such a case, simply increasing the brightness is not sufficient. As shown in FIG. 18, "whiteout" occurs.

【0006】従って、その都度、コントラストおよびブ
ライトネスの調整を行って、「白つぶれ」しにくく、か
つ画面が明るく見えるように制御する必要があり、その
制御は使用者が行うことになり、この点は、3極管CR
T方式などに比べて光量が少ない液晶プルジェクターで
は特に顕著である。そこで、液晶プロジェクターでは、
光量を増加させてそのような調整・制御を行う必要が少
なくなるような対策が提案されている。
Therefore, it is necessary to adjust the contrast and brightness each time to control the image so that "whiteout" is less likely to occur and the screen looks brighter, and this control is performed by the user. Is a triode CR
This is particularly remarkable in a liquid crystal pull ejector having a smaller amount of light as compared with the T method or the like. So, in a liquid crystal projector,
Measures have been proposed to reduce the need to perform such adjustment and control by increasing the amount of light.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、使用者
にそのような調整・制御を要求することは、使用勝手の
面で問題があり、また、光量を増加させるには製造コス
トの面で問題となる。
However, demanding such adjustment and control from the user poses a problem in terms of ease of use, and increasing the amount of light causes a problem in terms of manufacturing costs. Become.

【0008】本発明の目的は、「白つぶれ」を回避しつ
つ、ブライトネスが自動的に最良の状態となるように映
像信号のコントラストが制御される液晶表示装置の駆動
信号処理回路を提供することにある。
It is an object of the present invention to provide a drive signal processing circuit for a liquid crystal display device in which the contrast of a video signal is controlled so that brightness is automatically set to an optimum state while avoiding "whiteout". It is in.

【0009】[0009]

【課題を解決するための手段】本発明に係る液晶表示装
置の駆動信号処理回路は、例えば、図1に示されるよう
に、映像信号の輝度信号の信号レベルに対応するように
設定したホワイト基準パルスを生成するホワイト基準パ
ルス生成回路15と、このホワイト基準パルスを水平同
期信号に基づくタイミングで輝度信号のフロントポーチ
部分に挿入するホワイト基準パルス挿入回路13と、こ
のホワイト基準パルス挿入回路13より出力される輝度
信号及びこの映像信号の色差信号より作成された原色信
号に対して、少なくともコントラスト調整処理が行われ
表示装置31に出力する信号処理回路19,23,29
と、この信号処理回路19,23,29よりの出力信号
に対して、この出力信号のホワイト基準パルスをサンプ
ルホールドするサンプルホールド回路27と、白つぶれ
の生じない基準のホワイトホールド基準電圧が生成・出
力されるホワイトホールド基準電圧生成回路33とを備
え、このサンプルホールド回路27から出力されるホワ
イト基準パルスのレベルと、このホワイトホールド基準
電圧生成回路33から出力されるホワイトホールド基準
電圧の値とを比較し、この比較結果に応じてこの信号処
理回路より出力される映像信号のペデスタルレベルを可
変させて、この映像信号の黒レベルを制御するようにし
たものである。
A drive signal processing circuit for a liquid crystal display device according to the present invention comprises, for example, as shown in FIG. 1, a white reference signal set to correspond to a signal level of a luminance signal of a video signal. A white reference pulse generation circuit 15 for generating a pulse, a white reference pulse insertion circuit 13 for inserting the white reference pulse into the front porch portion of the luminance signal at a timing based on the horizontal synchronization signal, and an output from the white reference pulse insertion circuit 13 Signal processing circuits 19, 23, and 29 that at least perform a contrast adjustment process on the luminance signal and the primary color signal generated from the color difference signal of the video signal and output the result to the display device 31.
And a sample-and-hold circuit 27 for sampling and holding a white reference pulse of the output signal with respect to the output signals from the signal processing circuits 19, 23 and 29, and a reference white-hold reference voltage which does not cause overexposure. And a white-hold reference voltage generation circuit 33 that outputs the white-hold reference voltage output from the sample-hold circuit 27 and the value of the white-hold reference voltage output from the white-hold reference voltage generation circuit 33. The pedestal level of the video signal output from the signal processing circuit is varied according to the comparison result, and the black level of the video signal is controlled.

【0010】[0010]

【作用】本発明に係る液晶表示装置の駆動信号処理回路
では、サンプルホールド回路から出力される信号の値
が、ホワイトホールド基準電圧生成回路で生成・出力さ
れる基準電圧の値と比較されることにより、信号処理回
路の出力信号に対してフィードバッククランプがかけら
れ、その結果、回りの環境が明るい場合に、「白つぶ
れ」を回避しながらブライトネスが自動的に最良の状態
(明るい方向;「白つぶれ」寸前の状態)となるように
映像信号のコントラストが制御されて黒レベルが持ち上
げられる。
In the drive signal processing circuit of the liquid crystal display device according to the present invention, the value of the signal output from the sample hold circuit is compared with the value of the reference voltage generated and output by the white hold reference voltage generation circuit. As a result, the output signal of the signal processing circuit is feedback-clamped. As a result, when the surrounding environment is bright, the brightness is automatically adjusted to the best state (bright direction; "white" The contrast of the video signal is controlled so as to be in a state of “crushing”, and the black level is raised.

【0011】[0011]

【実施例】以下、本発明に係る液晶表示装置の駆動信号
処理回路の好適な実施例を、図面に基いて説明する。図
1には、本発明液晶表示装置の駆動信号処理回路の要部
回路構成例が示されており、入力端子1から入力された
輝度信号(信号Y)は、ホワイト基準パルス挿入用のペ
デスタルクランプ回路13と平均値検出回路11とに入
力され、そのペデスタルクランプ回路13には、ホワイ
ト基準パルス生成回路15と黒伸長オートペデスタル回
路19とが接続され、平均値検出回路11はスイッチ回
路17を介して黒伸長オートペデスタル回路19に接続
されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a drive signal processing circuit for a liquid crystal display device according to the present invention will be described below with reference to the drawings. FIG. 1 shows an example of a main circuit configuration of a drive signal processing circuit of a liquid crystal display device of the present invention. A luminance signal (signal Y) input from an input terminal 1 is a pedestal clamp for inserting a white reference pulse. The pedestal clamp circuit 13 is connected to a white reference pulse generation circuit 15 and a black extension auto pedestal circuit 19, and the average value detection circuit 11 is connected to the pedestal clamp circuit 13 via a switch circuit 17. And is connected to a black extension auto pedestal circuit 19.

【0012】黒伸長オートペデスタル回路19には、入
力端子5から色差信号(R−Y)、入力端子7から色差
信号(B−Y)が各々入力され、LCD(液晶表示装
置)コントローラ21が接続されており、このLCDコ
ントローラ21には、γ補正、ブライトネス調整、コン
トラスト調整等の調整が行われる液晶表示装置駆動信号
処理回路23が接続され、液晶表示装置駆動信号処理回
路23には、制御アンプ25と液晶駆動バッファ29と
が接続され、この液晶駆動バッファ29にLCD31が
接続されている。
A color difference signal (RY) from the input terminal 5 and a color difference signal (BY) from the input terminal 7 are input to the black expansion auto pedestal circuit 19, and an LCD (liquid crystal display) controller 21 is connected. The LCD controller 21 is connected to a liquid crystal display drive signal processing circuit 23 for performing adjustments such as gamma correction, brightness adjustment, and contrast adjustment. The liquid crystal display drive signal processing circuit 23 includes a control amplifier. The LCD 31 is connected to the LCD drive buffer 29 and the LCD drive buffer 29.

【0013】また、液晶駆動バッファ29から出力され
る原色信号Gはサンプルホールド回路27を介して制御
アンプ25に入力され、制御アンプ25には、ホワイト
基準電圧生成回路33が接続されている。
The primary color signal G output from the liquid crystal drive buffer 29 is input to a control amplifier 25 via a sample hold circuit 27, and a white reference voltage generation circuit 33 is connected to the control amplifier 25.

【0014】以上の回路構成において、ホワイト基準パ
ルス生成回路15では、図2から理解されるように、入
力端子3から入力された水平同期信号(H信号;この実
施例では、2Hのパルス信号であって、図2に示された
信号a)に基づいてタイミング信号が生成される。そし
て、周知のパルス発生手段からサンプリングパルス信号
SPがホワイト基準パルス生成回路15に入力され、こ
のタイミング信号をタイミングとして、ホワイト基準パ
ルス挿入回路13に入力され輝度信号Yのフロントポー
チ部分に挿入されて図2に示す信号cとなる。このサン
プリングパルス信号SPは後述するサンプルホールドの
過程においてサンプリングパルスとしても使用される。
In the circuit configuration described above, in the white reference pulse generation circuit 15, as can be understood from FIG. 2, the horizontal synchronizing signal (H signal) input from the input terminal 3 is a 2H pulse signal. Accordingly, a timing signal is generated based on the signal a) shown in FIG. Then, the sampling pulse signal SP is input from a well-known pulse generating means to the white reference pulse generation circuit 15, and the timing signal is input to the white reference pulse insertion circuit 13 and inserted into the front porch portion of the luminance signal Y. A signal c shown in FIG. This sampling pulse signal SP is also used as a sampling pulse in a sample and hold process described later.

【0015】この場合、ホワイト基準パルス生成回路1
5から出力されるホワイト基準パルス電圧HP(図2に
示された信号b)の値(単位はボルト)は、輝度信号Y
の最低レベル値V(単位はボルト)よりも大きい値に設
定されている。また、そのサンプリングパルス信号SP
のパルス幅と挿入位置とは適宜調整されてから挿入さ
れ、さらに、サンプリングパルス信号SPの振幅が作成
される部分は、映像信号の直流成分が失われないように
設定されている。
In this case, the white reference pulse generation circuit 1
The value (unit: volt) of the white reference pulse voltage HP (signal b shown in FIG. 2) output from the luminance signal Y
Is set to a value larger than the lowest level value V (unit is volt). Also, the sampling pulse signal SP
The pulse width and the insertion position are appropriately adjusted and then inserted, and the portion where the amplitude of the sampling pulse signal SP is created is set so that the DC component of the video signal is not lost.

【0016】すなわち、輝度信号Yにおける映像信号の
ペデスタル電位がサンプルホールドされ、そのサンプル
ホールド電位に積み上げる形で映像信号の輝度信号の信
号レベルに対応した電圧が印加されるので、ペデスタル
が変動しても、ペデスタル電位をサンプルホールドして
振幅が積み上げられるように設定しておくことで、ペデ
スタルを基準として例えば、値VP-P のパルスが挿入さ
れる。
That is, the pedestal potential of the video signal in the luminance signal Y is sampled and held, and a voltage corresponding to the signal level of the luminance signal of the video signal is applied in a form accumulated on the sample and hold potential. Also, by setting the pedestal potential so that the amplitude is accumulated by sampling and holding, a pulse having a value V PP is inserted with reference to the pedestal.

【0017】そして、図3には、ペデスタルを基準とし
て、値VP-P のパルスが挿入されるための回路構成が示
されており、入力端子2から入力された輝度信号Yは、
トランジスタ4のベースに入力され、トランジスタ4の
コレクタは値12〔ボルト〕の電源Eに接続され、エミ
ッタは、抵抗器8を介して接地されているとともに、コ
ンデンサ6を介して、アナログスイッチ10の一方の固
定接点10Bとアナログスイッチ12の一方の固定接点
12Aに接続されている。
FIG. 3 shows a circuit configuration for inserting a pulse having a value V PP with reference to the pedestal. The luminance signal Y input from the input terminal 2 is
The collector of the transistor 4 is connected to a power supply E having a value of 12 [volts], the emitter is grounded via a resistor 8, and the emitter of the analog switch 10 is connected via a capacitor 6. One fixed contact 10B and one fixed contact 12A of the analog switch 12 are connected.

【0018】また、コンデンサ6と固定接点10Bとの
接続点には抵抗器14の一方側が接続され、この抵抗器
14の他方側は電源Eに接続されている。そして、アナ
ログスイッチ10には、他方の固定接点10Aと可動接
点10Cが設けられ、可動接点10Cはトランジスタ1
6のべースに接続されており、このトランジスタ16の
コレクタは電源Eに接続され、エミッタは抵抗器18を
介して接地されているとともに、輝度信号Yが出力され
る出力端子20に接続されている。
A connection point between the capacitor 6 and the fixed contact 10B is connected to one side of a resistor 14, and the other side of the resistor 14 is connected to a power supply E. The analog switch 10 is provided with the other fixed contact 10A and the movable contact 10C.
6, the collector of the transistor 16 is connected to the power supply E, the emitter is grounded via the resistor 18, and is connected to the output terminal 20 from which the luminance signal Y is output. ing.

【0019】また、電源Eには、抵抗器22、可変抵抗
器24および抵抗器26が順次直列に接続されて接地さ
れており、可変抵抗器24の可動子はコンデンサ28を
介して接地されているとともに、固定接点10Aに接続
されており、可変抵抗器24と抵抗器26との接続点は
コンデンサ30を介して接地されているとともに、可動
接点12Bに接続されている。
Further, a resistor 22, a variable resistor 24 and a resistor 26 are connected in series to the power source E and grounded. The movable element of the variable resistor 24 is grounded via a capacitor 28. At the same time, it is connected to the fixed contact 10A, and the connection point between the variable resistor 24 and the resistor 26 is grounded via the capacitor 30 and is connected to the movable contact 12B.

【0020】一方、信号bは、入力端子32から入力さ
れてフリップフロップ回路34とトランジスタ36のベ
ースに入力され、フリップフロップ回路34の非反転出
力がサンプリングパルス信号SPとされ、フリップフロ
ップ回路34の反転出力は、コンデンサ38が並列接続
された抵抗器40を介してトランジスタ42のベースに
入力され、トランジスタ42のエミッタは接地されてい
るとともに、コレクタは抵抗器44を介して、電源Eに
接続され、この抵抗器44の両端で得られる信号でアナ
ログスイッチ10がスイッチング動作される。
On the other hand, the signal b is inputted from the input terminal 32 and inputted to the flip-flop circuit 34 and the base of the transistor 36. The non-inverted output of the flip-flop circuit 34 is used as the sampling pulse signal SP. The inverted output is input to the base of a transistor 42 via a resistor 40 to which a capacitor 38 is connected in parallel. The emitter of the transistor 42 is grounded, and the collector is connected to a power supply E via a resistor 44. The analog switch 10 is switched by a signal obtained at both ends of the resistor 44.

【0021】また、トランジスタ36のエミッタは接地
されており、そのコレクタは、抵抗器46を介して電源
Eに接続され、トランジスタ36のコレクタで得られる
信号により、アナログスイッチ12がスイッチング動作
される構成とされている。
The emitter of the transistor 36 is grounded, the collector is connected to the power supply E via a resistor 46, and the analog switch 12 is switched by a signal obtained from the collector of the transistor 36. It has been.

【0022】このように、図1に示された回路構成にお
いては、輝度信号Yにパルス信号VP-P が挿入され、そ
のパルス信号VP-P が挿入された信号cと色差信号(R
−Y)、(B−Y)とに対して、公知のマトリクス処理
が施されて原色信号R、G、Bが作成される際に、図4
から理解されるように、全ての原色信号R、G、Bにそ
のパルス信号VP-P が挿入される。
As described above, in the circuit configuration shown in FIG. 1, the pulse signal V PP is inserted into the luminance signal Y, and the signal c into which the pulse signal V PP is inserted and the color difference signal (R
-Y) and (B-Y) are subjected to a known matrix process to generate primary color signals R, G, and B.
As will be understood from the above, the pulse signal V PP is inserted into all the primary color signals R, G, B.

【0023】すなわち、全ての原色信号R、G、Bにそ
のパルス信号SPが挿入されることにより、原色信号
R、G、Bの振幅に対してではなく、輝度信号Yの信号
振幅に対応する基準パルスのレベルを得ることができ
る。また、平均値検出回路11により、輝度信号Yにお
ける直流成分の大小に応じて、ピクチャー(画質調整)
を弱く制御することが可能となり、これにより、挿入さ
れた基準パルスとともに、映像信号の振幅全体に、いわ
ゆるABL回路(自動輝度制限回路)による電流制御を
行うことができるという利点がある。
That is, by inserting the pulse signal SP into all the primary color signals R, G, B, the pulse signal SP corresponds not to the amplitude of the primary color signals R, G, B but to the signal amplitude of the luminance signal Y. The level of the reference pulse can be obtained. Also, the average value detection circuit 11 adjusts the picture (image quality adjustment) according to the magnitude of the DC component in the luminance signal Y.
Can be weakly controlled, whereby the current amplitude can be controlled by a so-called ABL circuit (automatic brightness limiting circuit) on the entire amplitude of the video signal together with the inserted reference pulse.

【0024】また、図5に示されるように、液晶駆動信
号は、見掛けの中心電圧VCOM に対して、正負対称型の
交流駆動とされているため、「白つぶれ」が発生する電
圧の値は2つ(電圧VA と電圧VB )存在する。この場
合、制御される電圧は、どちらか一方で充分であり、反
転信号生成用のフリップフロップ回路34とアンドをと
り(駆動信号反転用パルスとサンプリングパルスとにつ
いて、論理回路上でのアンドをとり)、1つおき(2
K)のパルスとして上記サンプルホールドが行われる。
As shown in FIG. 5, the liquid crystal drive signal is a positive / negative symmetrical AC drive with respect to the apparent center voltage V COM , so that the value of the voltage at which “whiteout” occurs is obtained. two (voltage V A and the voltage V B) is present. In this case, one of the voltages to be controlled is sufficient, and the AND is generated with the flip-flop circuit 34 for generating the inverted signal (the AND of the drive signal inverting pulse and the sampling pulse is calculated with the logical circuit). ) Every other (2
The sample hold is performed as the pulse of K).

【0025】そして、サンプルホールドされた電圧と、
ホワイトホールド基準電圧(図5に示された電圧値VA
であって、図1のホワイトホールド基準電圧生成回路3
3で生成される)とが比較され、液晶表示装置駆動信号
処理回路23のブライトネス制御端子に帰還をかけるこ
とにより、DC(直流)制御ループが構成され、このル
ープにより、映像信号の振幅(図5中、記号Aで示され
る部分)が変化した場合においても、挿入されるパルス
の頭部分の電位が、白つぶれを生じない基準の電位VC
と等しくなる(VA =VC )ように制御されることにな
る。
And the voltage sampled and held;
White hold reference voltage (voltage value V A shown in FIG. 5)
And the white hold reference voltage generation circuit 3 of FIG.
3), and a feedback is applied to the brightness control terminal of the liquid crystal display device drive signal processing circuit 23 to form a DC (direct current) control loop. With this loop, the amplitude of the video signal (see FIG. 5, the portion indicated by the symbol A) changes, but the potential of the head portion of the inserted pulse is changed to the reference potential V C that does not cause overexposure.
(V A = V C ).

【0026】図6には、VA =VC となる制御が行われ
る回路構成が示されており、輝度信号Yが入力される直
流アンプ102の出力端子側には、出力用直流アンプ1
04が接続され、直流アンプ102には、外部信号の振
幅を調整する可変抵抗器102Bが設けられるととも
に、ブライトネス調整用信号の入力端子102Aが設け
られている。
FIG. 6 shows a circuit configuration for performing control such that V A = V C. The output terminal of the DC amplifier 102 to which the luminance signal Y is input is connected to the output DC amplifier 1.
The DC amplifier 102 is provided with a variable resistor 102B for adjusting the amplitude of an external signal and an input terminal 102A for a brightness adjustment signal.

【0027】そして、直流アンプ104の出力端子は、
LCD31とスイッチ回路108の固定接点108Aと
に接続され、スイッチ回路108の可動接点108Bは
スイッチ回路110の固定接点110Aに接続されてお
り、このスイッチ回路110の可動接点110Bは差動
増幅器112の非反転端子に接続されている。また、ス
イッチ回路108とスイッチ回路110との間には、コ
ンデンサ116が介挿され、コンデンサ116の一方側
は接地されており、スイッチ回路108は、図1のサン
プルホールド回路27に入力される信号dでスイッチン
グ動作される一方、スイッチ回路110は、信号dの極
性がインバータ118で反転された信号によりスイッチ
ング動作される構成とされている。
The output terminal of the DC amplifier 104 is
The LCD 31 and the fixed contact 108A of the switch circuit 108 are connected. The movable contact 108B of the switch circuit 108 is connected to the fixed contact 110A of the switch circuit 110. Connected to inverting terminal. A capacitor 116 is interposed between the switch circuit 108 and the switch circuit 110, and one side of the capacitor 116 is grounded, and the switch circuit 108 outputs a signal input to the sample and hold circuit 27 in FIG. While the switching operation is performed by d, the switch circuit 110 is configured to perform the switching operation by the signal whose polarity of the signal d is inverted by the inverter 118.

【0028】ここで、差動増幅器112の反転端子は、
自身の出力端子と短絡され(ボルテージフォロア)、そ
の出力端子は、差動増幅器114の非反転端子と接続さ
れ、差動増幅器114の反転端子は、3つの抵抗器12
0、122、124が直列に接続された電圧制御部14
0(VA =VC となるように制御)に接続されており、
また、差動増幅器114の出力端子からは、VA =VC
となるように制御された出力電圧V0 が直流アンプ10
2のブライトネス調整用信号入力端子102Aに入力さ
れる構成とされ、この直流アンプ102から差動増幅器
114に至る経路で形成されるループが上記DC制御ル
ープとなる。
Here, the inverting terminal of the differential amplifier 112 is
Its output terminal is short-circuited (voltage follower), its output terminal is connected to the non-inverting terminal of the differential amplifier 114, and the inverting terminal of the differential amplifier 114 is connected to three resistors 12
0, 122, and 124 are connected in series.
0 (controlled so that V A = V C ),
From the output terminal of the differential amplifier 114, V A = V C
The output voltage V 0 controlled to be
2 is input to the brightness adjustment signal input terminal 102A, and a loop formed by a path from the DC amplifier 102 to the differential amplifier 114 is the DC control loop.

【0029】以上の構成により、図7〜図10から理解
されるように、使用者は、映像信号の振幅を可変させる
だけで、「白つぶれ」することなく黒方向の信号伸長成
分のみを可変することができ、その結果、見やすい画像
が容易に得られる。なお、図7、図8および図9におい
て、記号P0 は映像信号を示し、挿入パルス(ホワイト
ホールドパルス)A1 、A2 、A3 は、A1 <A2 <A
3 なる条件を満たしており、記号VH は白つぶれが生じ
ないしきい値のホールド電位、記号Wは「白つぶれ」領
域を各々示している。
With the above configuration, as can be understood from FIGS. 7 to 10, the user can change only the amplitude of the video signal and change only the signal expansion component in the black direction without "whiteout". As a result, an easy-to-view image can be easily obtained. In FIGS. 7, 8 and 9, the symbol P 0 indicates a video signal, and the insertion pulses (white hold pulses) A 1 , A 2 , and A 3 indicate A 1 <A 2 <A
3 is satisfied, the symbol VH indicates a threshold hold potential at which no whiteout occurs, and the symbol W indicates a "whiteout" region.

【0030】以上説明したように、この実施例では、サ
ンプルホールド回路27から出力される信号の値V
A が、ホワイトホールド基準電圧生成回路15で生成・
出力される基準電圧の値VC と比較されることにより、
信号処理回路23より出力される映像信号に対してフィ
ードバッククランプがかけられるので、回りの環境が明
るい場合においても、「白つぶれ」を回避しながらブラ
イトネスが自動的に最良の状態となるように映像のコン
トラストが制御される結果、黒レベルが持ち上げられて
見やすい画面を得ることができる。
As described above, in this embodiment, the value V of the signal output from the sample and hold
A is generated by the white hold reference voltage generation circuit 15
By being compared with the output reference voltage value V C ,
Since a feedback clamp is applied to the video signal output from the signal processing circuit 23, even when the surrounding environment is bright, the video is automatically adjusted to the best state while avoiding “white loss” while avoiding “white loss”. As a result, the black level is raised and an easy-to-view screen can be obtained.

【0031】なお、本発明は、上記実施例に限定される
ことなく、本発明の要旨を逸脱しない範囲において、そ
の他種々の構成を採ることができる。
The present invention is not limited to the above-described embodiment, and can adopt various other configurations without departing from the gist of the present invention.

【0032】[0032]

【発明の効果】本発明に係る液晶表示装置の駆動信号処
理回路では、サンプルホールド回路から出力される信号
の値が、ホワイトホールド基準電圧生成回路で生成・出
力される基準電圧の値と比較されることにより、信号処
理回路の出力信号に対してフィードバッククランプがか
けられるので、回りの環境が明るい場合に、「白つぶ
れ」を回避しながらブライトネスが自動的に最良の状態
となるように映像信号のコントラストが制御される結
果、黒レベルが持ち上げられて見やすい画面を得ること
ができる利益がある。
In the drive signal processing circuit of the liquid crystal display device according to the present invention, the value of the signal output from the sample hold circuit is compared with the value of the reference voltage generated and output by the white hold reference voltage generation circuit. As a result, a feedback clamp is applied to the output signal of the signal processing circuit, so that when the surrounding environment is bright, the video signal is automatically adjusted to the best condition while avoiding “white loss” As a result, the black level is raised to provide an easy-to-view screen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置の駆動信号処理回路
の好適な実施例における回路構成図である。
FIG. 1 is a circuit diagram of a preferred embodiment of a drive signal processing circuit of a liquid crystal display device according to the present invention.

【図2】ホワイト基準パルスの挿入手順を示す説明図で
ある。
FIG. 2 is an explanatory diagram showing a procedure for inserting a white reference pulse.

【図3】挿入パルスを生成する回路構成図である。FIG. 3 is a circuit configuration diagram for generating an insertion pulse.

【図4】原色信号の波形図である。FIG. 4 is a waveform diagram of a primary color signal.

【図5】サンプルホールドを行う手順を示す説明図であ
る。
FIG. 5 is an explanatory diagram showing a procedure for performing a sample hold.

【図6】DC制御ループの要部回路構成図である。FIG. 6 is a circuit diagram of a main part of a DC control loop.

【図7】コントラスト調整前の映像信号を示す説明図で
ある。
FIG. 7 is an explanatory diagram showing a video signal before contrast adjustment.

【図8】コントラスト上昇時の映像信号を示す説明図で
ある。
FIG. 8 is an explanatory diagram showing a video signal when the contrast is increased.

【図9】コントラスト上昇時の映像信号を示す説明図で
ある。
FIG. 9 is an explanatory diagram showing a video signal when the contrast is increased.

【図10】「白つぶれ」が生じていない場合の照度を示
す曲線Qの説明図である。
FIG. 10 is an explanatory diagram of a curve Q showing illuminance when “whiteout” has not occurred.

【図11】「白つぶれ」前の映像信号を示す説明図であ
る。
FIG. 11 is an explanatory diagram showing a video signal before “whiteout”.

【図12】「白つぶれ」が生じている場合の映像信号を
示す説明図である。
FIG. 12 is an explanatory diagram illustrating a video signal in a case where “white loss” has occurred.

【図13】「白つぶれ」がさらにひどくなった場合の映
像信号を示す説明図である。
FIG. 13 is an explanatory diagram illustrating a video signal in a case where “white underexposure” is further worsened.

【図14】回りの環境が暗い場合に画像を表示している
状態の説明図である。
FIG. 14 is an explanatory diagram of a state in which an image is displayed when the surrounding environment is dark.

【図15】回りの環境が暗い場合の照度変化曲線を示す
説明図である。
FIG. 15 is an explanatory diagram showing an illuminance change curve when the surrounding environment is dark.

【図16】回りの環境が比較的明るい場合に画像を表示
している状態の説明図である。
FIG. 16 is an explanatory diagram of a state in which an image is displayed when the surrounding environment is relatively bright.

【図17】回りの環境が比較的明るい場合の照度変化曲
線を示す説明図である。
FIG. 17 is an explanatory diagram showing an illuminance change curve when the surrounding environment is relatively bright.

【図18】「白つぶれ」が生じている場合の照度変化を
示す説明図である。
FIG. 18 is an explanatory diagram showing a change in illuminance in a case where “white loss” has occurred.

【符号の説明】[Explanation of symbols]

1、3、5、7 入力端子 11 平均値検出回路 13 ホワイト基準パルス挿入用ペデスタルクランプ回
路 15 ホワイト基準パルス生成回路 17 スイッチ回路 19 黒伸長オートペデスタル回路 21 LCDコントローラ 23 液晶表示装置駆動信号処理回路 25 制御アンプ 27 サンプルホールド回路 29 液晶駆動バッファ29 31 LCD(液晶表示装置) 33 ホワイトホールド基準電圧生成回路
1, 3, 5, 7 input terminal 11 average value detection circuit 13 pedestal clamp circuit for white reference pulse insertion 15 white reference pulse generation circuit 17 switch circuit 19 black extension auto pedestal circuit 21 LCD controller 23 liquid crystal display device drive signal processing circuit 25 Control amplifier 27 Sample hold circuit 29 Liquid crystal drive buffer 29 31 LCD (liquid crystal display) 33 White hold reference voltage generation circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 H04N 5/66 - 5/74 G02F 1/133 505 - 580 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G09G 3/00-3/38 H04N 5/66-5/74 G02F 1/133 505-580

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 映像信号の輝度信号の信号レベルに対応
するように設定したホワイト基準パルスを生成するホワ
イト基準パルス生成回路と、 前記ホワイト基準パルスを水平同期信号に基づくタイミ
ングで輝度信号のフロントポーチ部分に挿入するホワイ
ト基準パルス挿入回路と、 前記ホワイト基準パルス挿入回路より出力される輝度信
号及び前記映像信号の色差信号より作成された原色信号
に対して、少なくともコントラスト調整処理が行われ表
示装置に出力する信号処理回路と、 前記信号処理回路よりの出力信号に対して、該出力信号
のホワイト基準パルスをサンプルホールドするサンプル
ホールド回路と、 白つぶれの生じない基準のホワイトホールド基準電圧が
生成・出力されるホワイトホールド基準電圧生成回路
と、 を備え、 前記サンプルホールド回路から出力されるホワイト基準
パルスのレベルと、前記ホワイトホールド基準電圧生成
回路から出力されるホワイトホールド基準電圧の値とを
比較し、該比較結果に応じて前記信号処理回路より出力
される映像信号のペデスタルレベルを可変させて、前記
映像信号の黒レベルを制御する、 ようにしたことを特徴とする液晶表示装置の駆動信号処
理回路。
1. A white reference pulse generating circuit for generating a white reference pulse set so as to correspond to a signal level of a luminance signal of a video signal, and a front porch for the luminance signal at a timing based on a horizontal synchronization signal. A white reference pulse insertion circuit to be inserted into the portion, and at least a contrast adjustment process is performed on a primary color signal created from the luminance signal output from the white reference pulse insertion circuit and the color difference signal of the video signal, and the display device A signal processing circuit for outputting; a sample and hold circuit for sampling and holding a white reference pulse of the output signal with respect to an output signal from the signal processing circuit; And a white-hold reference voltage generation circuit, The level of the white reference pulse output from the sample hold circuit is compared with the value of the white hold reference voltage output from the white hold reference voltage generation circuit, and is output from the signal processing circuit according to the comparison result. A drive signal processing circuit for a liquid crystal display device, wherein a black level of the video signal is controlled by changing a pedestal level of the video signal.
JP29023792A 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display Expired - Fee Related JP3326829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29023792A JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29023792A JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Publications (2)

Publication Number Publication Date
JPH06138845A JPH06138845A (en) 1994-05-20
JP3326829B2 true JP3326829B2 (en) 2002-09-24

Family

ID=17753537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29023792A Expired - Fee Related JP3326829B2 (en) 1992-10-28 1992-10-28 Drive signal processing circuit for liquid crystal display

Country Status (1)

Country Link
JP (1) JP3326829B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123770B (en) * 2011-11-18 2017-04-12 联咏科技股份有限公司 Power management circuit and gate electrode pulse modulation circuit thereof

Also Published As

Publication number Publication date
JPH06138845A (en) 1994-05-20

Similar Documents

Publication Publication Date Title
KR0124387B1 (en) Method &amp; apparatus for picture state stabilization picture in picture function being possesse
JPS6096081A (en) Current altering device of image reproducer
US4091419A (en) Combination contrast/brightness control for a television receiver
JP2916094B2 (en) Video display
JPS6276886A (en) Video signal processor having video display unit
FR2530395A1 (en) HAND-PRESSABLE ATTACK STAGE FOR A TUBE-IMAGE IN AN AUTOMATIC TUBE-IMAGE POLARIZATION ADJUSTMENT SYSTEM
JP3326829B2 (en) Drive signal processing circuit for liquid crystal display
JPH06105186A (en) Method and circuit for contrast correction of color television signal
JPH04229788A (en) Video signal processing circuit
JP2957824B2 (en) Tone correction circuit for liquid crystal display
JPS607871B2 (en) signal processing circuit
JPH09200571A (en) Video signal processor
JPH10136230A (en) Video display device
JP3326830B2 (en) Video equipment
JP3118243B2 (en) LCD drive circuit
JPH0622329A (en) Color video display element drive circuit, color video display device and video signal processing circuit
JP3190426B2 (en) Video signal processing device
JPS6031336Y2 (en) color television receiver
JP2878851B2 (en) Video signal black level correction circuit
JPH05115052A (en) Peak brightness expansion circuit
JPH0514840A (en) Video signal processing circuit
JPH02137585A (en) Television receiver
JPH07322093A (en) Picture display device
JPH06350874A (en) Video amplitude limitation circuit
JPH05183921A (en) Display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees