JPH0613842A - 帯域分割及び合成フィルタ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 共通の入出力バッファメモリで信号の入出力
を行うことにより、メモリサイズを削減した帯域分割及
び合成フィルタ処理装置を実現する。 【構成】 入出力バッファメモリ１を設け、広帯域信号
を入力しサブバンド信号を出力する。タイミング制御手
段３を設け、入力タイミング信号と出力タイミング信号
と書き込みタイミング信号と読み出しタイミング信号を
出力する。Ｍ個の広帯域信号をＭ個のサブバンド信号に
分割する帯域分割フィルタ２を設け、広帯域信号が入出
力バッファメモリ１に入力された後で帯域分割フィルタ
２に読み込み、帯域分割フィルタ２からサブバンド信号
が入出力バッファメモリ１に書き込まれた後でサブバン
ド信号を出力することにより、Ｍ個の記憶容量で入出力
を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広帯域信号をサブバンド
信号に分割する帯域分割フィルタ処理装置と、サブバン
ド信号を合成し広帯域信号を再生する帯域合成フィルタ
処理装置に関するものである。

【０００２】

【従来の技術】近年、帯域分割及び合成フィルタ処理装
置は、オーディオ信号や画像信号のサブバンド符号化に
よる高能率符号化を実現する信号分析及び合成手段とし
て注目されている。

【０００３】以下に従来の帯域分割及び合成フィルタ処
理装置について説明する。帯域分割フィルタは広帯域信
号を複数のサブバンド信号に分割し、帯域合成フィルタ
はサブバンド信号を元の広帯域信号に合成する。従来の
帯域分割及び合成フィルタとしては、例えばジェー・エ
ッチ・ロスワイラー(J.H.Rothweiler)により１９８３年
にボストンで開催されたアイ・シー・エー・エス・エス
・ピーの論文集(PROC. ICASSP 83, BOSTON)の１２８０
頁から１２８３頁に発表された「ポリフェーズ・クオド
ラチャー・フィルタ 新しいサブバンド符号化技術」(P
olyphase Quadrature Filters-A New Subband Coding T
echnique)で用いられているような帯域分割及び合成フ
ィルタである。

【０００４】図７は従来の帯域分割フィルタ処理装置の
ブロック図を示すものである。図７において、７１はＭ
個（但し、Ｍは正整数）の記憶容量を持つ入力バッファ
メモリ、７２は広帯域信号を帯域分割数Ｍの複数のサブ
バンド信号に分割する帯域分割フィルタ、７３はＭ個の
記憶容量を持つ出力バッファメモリである。

【０００５】以上のように構成された帯域分割フィルタ
処理装置について、その動作について説明する。まず、
入力バッファメモリ７１はＭ個の広帯域信号７４を０，
１，・・・，Ｍ−１の順に入力する。帯域分割フィルタ
７２は入力バッファメモリ７１に入力されたＭ個の広帯
域信号を１フレームとして読み出し、帯域分割フィルタ
演算を行い、Ｍ個のサブバンド信号に分割し、出力バッ
ファメモリ７３に書き込む。出力バッファメモリ７３は
帯域分割フィルタ７２により書き込まれたサブバンド信
号７５を０，１，・・・，Ｍ−１の順に出力する。以
下、上記フレーム単位の処理を繰り返し行うことによ
り、入力された広帯域信号をＭ個のサブバンド信号に分
割し出力する。

【０００６】図８は従来の帯域合成フィルタ処理装置の
ブロック図を示すものである。図８において、８１はＭ
個（但し、Ｍは正整数）の記憶容量を持つ入力バッファ
メモリ、８２は帯域分割数Ｍの複数のサブバンド信号を
広帯域信号に合成する帯域分割フィルタ、８３はＭ個の
記憶容量を持つ出力バッファメモリである。

【０００７】以上のように構成された帯域合成フィルタ
処理装置について、その動作について説明する。まず、
入力バッファメモリ８１はＭ個のサブバンド信号８４を
０，１，・・・，Ｍ−１の順に入力する。帯域合成フィ
ルタ８２は入力バッファメモリ８１に入力されたＭ個の
サブバンド信号を１フレームとして読み出し、帯域合成
フィルタ演算を行い、Ｍ個の広帯域信号に合成し、出力
バッファメモリ８３に書き込む。出力バッファメモリ８
３は帯域合成フィルタ８２により書き込まれた広帯域信
号８５を０，１，・・・，Ｍ−１の順に出力する。以
下、上記フレーム単位の処理を繰り返し行うことによ
り、入力されたＭ個のサブバンド信号を広帯域信号に合
成し出力する。

【０００８】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、帯域分割フィルタ処理装置では入力広帯域
信号を記憶保持するＭ個の入力バッファメモリと、出力
サブバンド信号を記憶し出力するＭ個の出力バッファメ
モリが必要となり、メモリサイズが大きくなるという問
題点を有していた。

【０００９】また、帯域合成フィルタ処理装置では入力
サブバンド信号を記憶保持するＭ個の入力バッファメモ
リと、出力広帯域信号を記憶し出力するＭ個の出力バッ
ファメモリが必要となり、メモリサイズが大きくなると
いう問題点を有していた。

【００１０】本発明は上記従来の問題点を解決するもの
で、メモリサイズを削減した帯域分割及び合成フィルタ
処理装置を提供することを目的としている。

【００１１】

【課題を解決するための手段】この目的を達成するため
に、本発明の帯域分割フィルタ処理装置は、広帯域信号
を入力し、サブバンド信号を出力するＭ個の記憶容量を
持つ入出力バッファメモリと、入出力バッファメモリか
らＭ個の広帯域信号を読み出し、帯域分割フィルタ演算
を行い、入出力バッファメモリにＭ個のサブバンド信号
を書き込む帯域分割フィルタと、広帯域信号が入出力バ
ッファメモリに入力された後で、帯域分割フィルタに読
み込み、帯域分割フィルタからサブバンド信号が入出力
バッファメモリに書き込まれた後で、サブバンド信号を
出力するように入出力バッファメモリの入力及び出力タ
イミングと読み出し及び書き込みタイミングを制御する
タイミング制御手段とを有している。

【００１２】本発明の帯域合成フィルタ処理装置は、サ
ブバンド信号を入力し、広帯域信号を出力するＭ個の記
憶容量を持つ入出力バッファメモリと、入出力バッファ
メモリからＭ個のサブバンド信号を読み出し、帯域合成
フィルタ演算を行い、入出力バッファメモリにＭ個の広
帯域信号を書き込む帯域合成フィルタと、サブバンド信
号が入出力バッファメモリに入力された後で、帯域合成
フィルタに読み込み、帯域合成フィルタから広帯域信号
が入出力バッファメモリに書き込まれた後で、広帯域信
号を出力するように入出力バッファメモリの入力及び出
力タイミングと読み出し及び書き込みタイミングを制御
するタイミング制御手段とを有している。

【００１３】

【作用】本発明の帯域分割フィルタ処理装置は上記した
構成により、タイミング制御手段が広帯域信号を入出力
バッファメモリに入力するための入力タイミング信号
と、入出力バッファメモリから広帯域信号を帯域分割フ
ィルタに読み込むための読み出しタイミング信号と、帯
域分割フィルタからサブバンド信号を入出力バッファメ
モリに書き込むための書き込みタイミング信号と、入出
力バッファメモリからサブバンド信号を出力するための
出力タイミング信号とを出力する。入力タイミング信号
と読み出しタイミング信号とから広帯域信号が入出力バ
ッファメモリに入力された後で帯域分割フィルタに読み
込み、帯域分割フィルタにより帯域分割フィルタ演算を
行い、書き込みタイミング信号と出力タイミング信号と
からサブバンド信号が入出力バッファメモリに書き込ま
れた後でサブバンド信号を出力することにより、Ｍ個の
記憶容量を持つ入出力バッファメモリで入出力を行うこ
とができる。

【００１４】また、本発明の帯域合成フィルタ処理装置
は上記した構成により、タイミング制御手段がサブバン
ド信号を入出力バッファメモリに入力するための入力タ
イミング信号と、入出力バッファメモリからサブバンド
信号を帯域合成フィルタに読み込むための読み出しタイ
ミング信号と、帯域合成フィルタから広帯域信号を入出
力バッファメモリに書き込むための書き込みタイミング
信号と、入出力バッファメモリから広帯域信号を出力す
るための出力タイミング信号とを出力する。入力タイミ
ング信号と読み出しタイミング信号とからサブバンド信
号が入出力バッファメモリに入力された後で帯域合成フ
ィルタに読み込み、帯域合成フィルタにより帯域合成フ
ィルタ演算を行い、書き込みタイミング信号と出力タイ
ミング信号とから広帯域信号が入出力バッファメモリに
書き込まれた後で広帯域信号を出力することにより、Ｍ
個の記憶容量を持つ入出力バッファメモリで入出力を行
うことができる。

【００１５】

【実施例】以下、本発明の第１の実施例について、図面
を参照しながら説明する。

【００１６】図１は本発明の第１の実施例における帯域
分割フィルタ処理装置のブロック図である。図１におい
て、１はＭ個（但し、Ｍは正整数）の記憶容量を持つ入
出力バッファメモリ、２は入出力バッファメモリ１に入
力されたＭ個の広帯域信号を１フレームとして読み込
み、帯域分割フィルタ演算を行い、Ｍ個のサブバンド信
号に分割し、入出力バッファメモリ１に書き込む帯域分
割フィルタ、３は広帯域信号を入出力バッファメモリ１
に入力するための入力タイミング信号と、入出力バッフ
ァメモリ１から広帯域信号を帯域分割フィルタ２に読み
込むための読み出しタイミング信号と、帯域分割フィル
タ２からサブバンド信号を入出力バッファメモリ１に書
き込むための書き込みタイミング信号と、入出力バッフ
ァメモリ１からサブバンド信号を出力するための出力タ
イミング信号とを出力するタイミング制御手段である。

【００１７】以上のように構成された第１の実施例にお
ける帯域分割フィルタ処理装置について、以下その動作
について図１を用いて説明する。尚、本実施例において
はＭが６の場合を例にとって説明する。

【００１８】図１において、タイミング制御手段３はフ
レーム同期信号４とワード同期信号５が入力されると、
入力タイミング信号７と、出力タイミング信号１１と、
読み出しタイミング信号８と、書き込みタイミング信号
１０とを出力する。入出力バッファメモリ１は入力タイ
ミング信号７に従って広帯域信号６を入力する。帯域分
割フィルタ２は読み出しタイミング信号８に従って入出
力バッファメモリ１に入力された広帯域信号を読み込
み、読み込んだ広帯域信号に対して帯域分割フィルタ演
算を行いサブバンド信号を算出し、書き込みタイミング
信号１０に従ってサブバンド信号を入出力バッファメモ
リ１に書き込む。入出力バッファメモリ１は出力タイミ
ング信号１１に従ってサブバンド信号１２を出力する。

【００１９】次に、図２を用いて各信号のタイミングに
ついて説明する。図２において、５は広帯域信号６のサ
ンプル単位のワード及びサブバンド信号１２のサブバン
ド単位のワードを示すワード同期信号である。

【００２０】４はＭ個のサブバンド信号１２を１フレー
ムとし、サブバンド信号１２の最後のワード同期信号５
の１周期の期間Ｈレベルとなるフレームの単位を示すフ
レーム同期信号である。

【００２１】７はワード同期信号５の立ち上がりと同時
に立ち上がる信号であって、入出力バッファメモリ１に
広帯域信号６を入力するための入力タイミング信号であ
る。ここで、フレーム同期信号４がＨレベルからＬレベ
ルになった直後の入力タイミング信号７の立ち上がりを
入力タイミングＩ０とする。また、Ｉ０は広帯域信号６
を入出力バッファメモリ１の第０番目に入力するための
入力タイミングである。

【００２２】１１はワード同期信号５の立ち下がりと同
時に立ち上がる信号であって、入出力バッファメモリ１
からサブバンド信号１２を出力するための出力タイミン
グ信号である。ここで、フレーム同期信号４がＨレベル
からＬレベルになった直後の出力タイミング信号１１の
立ち上がりを出力タイミングＯ０とする。また、Ｏ０は
入出力バッファメモリ１の第０番目のサブバンド信号を
出力するための出力タイミング信号である。

【００２３】８は入出力バッファメモリ１から広帯域信
号を帯域分割フィルタ２に読み込むための読み出しタイ
ミング信号であって、入力タイミング信号７の入力タイ
ミングＩｉの後に読み出しタイミング信号８の読み出し
タイミングＲｉがくるように制御される。ここで、ｉは
０≦ｉ≦５であり、以下同様とする。

【００２４】１０は帯域分割フィルタ２からサブバンド
信号を入出力バッファメモリ１に書き込むための書き込
みタイミング信号であって、書き込みタイミング信号１
０の書き込みタイミングＷｉの後に出力タイミング信号
１１の出力タイミングＯｉがくるように制御される。

【００２５】９は入出力バッファメモリ１のデータの例
としてメモリアドレスの第３番目のデータを示すもので
あって、書き込みタイミング信号１０の書き込みタイミ
ングＷ３で帯域分割フィルタ２により算出されたサブバ
ンド信号が書き込まれ、出力タイミング信号１１の出力
タイミングＯ３でサブバンド信号１２が出力される。次
に、入力タイミング信号７の入力タイミングＩ３で広帯
域信号６が入力され、読み出しタイミング信号８の読み
出しタイミングＲ３で帯域分割フィルタ２に広帯域信号
が読み込まれる。

【００２６】次に、図３を用いて入出力タイミング及び
読み出し、書き込みタイミングと入出力バッファメモリ
１のメモリアドレスとの関係について説明する。

【００２７】図３において、まず書き込みタイミングＷ
０で帯域分割フィルタ２からサブバンド信号を入出力バ
ッファメモリ１のアドレス０に書き込む。次に出力タイ
ミングＯ０で入出力バッファメモリ１のアドレス０に書
き込まれたサブバンド信号を出力する。次に書き込みタ
イミングＷ１で帯域分割フィルタ２からサブバンド信号
を入出力バッファメモリ１のアドレス１に書き込む。次
に入力タイミングＩ０で入出力バッファメモリ１のアド
レス０に広帯域信号６を入力する。すなわち、出力タイ
ミングＯ０でサブバンド信号１２を出力したメモリアド
レスと同一のメモリアドレスに広帯域信号６を入力す
る。次に書き込みタイミングＷ２で帯域分割フィルタ２
からサブバンド信号を入出力バッファメモリ１のアドレ
ス２に書き込む。以下順に、図３の左から順に書き込み
タイミング信号Ｗｉでサブバンド信号が帯域分割フィル
タ２から入出力バッファメモリ１に書き込まれ、出力タ
イミングＯｉで入出力バッファメモリ１からサブバンド
信号１２を出力し、入力タイミングＩｉで入出力バッフ
ァメモリ１に広帯域信号６を入力し、読み出しタイミン
グＲｉで広帯域信号が入出力バッファメモリ１から帯域
分割フィルタ２に読み込まれる動作が行われることによ
り、１フレーム周期の期間で６個のサブバンド信号が帯
域分割フィルタ２から入出力バッファメモリ１に書き込
まれた後に６個の広帯域信号が入出力バッファメモリ１
から帯域分割フィルタ２に読み込まれる。帯域分割フィ
ルタ２は１フレーム周期の期間で６個の広帯域信号から
６個のサブバンド信号を算出する帯域分割フィルタ演算
を行う。以下、上記フレーム単位の処理を繰り返し行う
ことにより、入力された広帯域信号６をＭ個のサブバン
ド信号１２に分割し出力する。

【００２８】以上のように本発明の第１の実施例によれ
ば、ワード同期信号５に同期して広帯域信号６を入力
し、サブバンド信号１２を出力するＭ個の記憶容量を持
つ入出力バッファメモリ１と、入出力バッファメモリ１
から広帯域信号を読み込み、帯域分割フィルタ演算を行
い、サブバンド信号を入出力バッファメモリ１に書き込
む帯域分割フィルタ２と、広帯域信号６を入出力バッフ
ァメモリ１に入力するための入力タイミング信号７と、
広帯域信号６が入出力バッファメモリ１に入力された後
に広帯域信号を帯域分割フィルタ２に読み込むための読
み出しタイミング信号８と、帯域分割フィルタ２からサ
ブバンド信号を入出力バッファメモリ１に書き込むため
の書き込みタイミング信号１０と、帯域分割フィルタ２
によりサブバンド信号が入出力バッファメモリ１に書き
込まれた後にサブバンド信号１２を出力するための出力
タイミング信号１１とを出力し、入出力バッファメモリ
１の入出力タイミングと帯域分割フィルタ２の読み出
し、書き込みタイミングを制御するタイミング制御手段
３とを設けることにより、入出力バッファメモリ１の記
憶容量をＭ個とすることができ、少ない記憶容量で帯域
分割フィルタ処理装置が実現できる。

【００２９】さらに、サブバンド信号１２を出力した直
後に、サブバンド信号１２を出力したメモリアドレスと
同一のメモリアドレスに広帯域信号６を入力することに
より読み出し書き込み及び帯域分割フィルタ処理に使用
する時間マージンを大きくすることができる。

【００３０】以下、本発明の第２の実施例について、図
面を参照しながら説明する。図４は本発明の第２の実施
例における帯域合成フィルタ処理装置のブロック図であ
る。図４において、４１はＭ個（但し、Ｍは正整数）の
記憶容量を持つ入出力バッファメモリ、４２は入出力バ
ッファメモリ４１に入力されたＭ個のサブバンド信号を
１フレームとして読み込み、帯域合成フィルタ演算を行
い、Ｍ個の広帯域信号に合成し、入出力バッファメモリ
４１に書き込む帯域合成フィルタ、４３はサブバンド信
号を入出力バッファメモリ４１に入力するための入力タ
イミング信号と、入出力バッファメモリ４１からサブバ
ンド信号を帯域合成フィルタ４２に読み込むための読み
出しタイミング信号と、帯域合成フィルタ４２から広帯
域信号を入出力バッファメモリ４１に書き込むための書
き込みタイミング信号と、入出力バッファメモリ４１か
ら広帯域信号を出力するための出力タイミング信号とを
出力するタイミング制御手段である。

【００３１】以上のように構成された第２の実施例にお
ける帯域合成フィルタ処理装置について、以下その動作
について図４を用いて説明する。尚、本実施例において
はＭが６の場合を例にとって説明する。

【００３２】図４において、タイミング制御手段４３は
フレーム同期信号４４とワード同期信号４５が入力され
ると、入力タイミング信号４７と、出力タイミング信号
５１と、読み出しタイミング信号４８と、書き込みタイ
ミング信号５０とを出力する。入出力バッファメモリ４
１は入力タイミング信号４７に従ってサブバンド信号４
６を入力する。帯域合成フィルタ４２は読み出しタイミ
ング信号４８に従って入出力バッファメモリ４１に入力
されたサブバンド信号を読み込み、読み込んだサブバン
ド信号に対して帯域合成フィルタ演算を行い広帯域信号
を算出し、書き込みタイミング信号５０に従って広帯域
信号を入出力バッファメモリ４１に書き込む。入出力バ
ッファメモリ４１は出力タイミング信号５１に従って広
帯域信号５２を出力する。

【００３３】次に、図５を用いて各信号のタイミングに
ついて説明する。図５において、４５はサブバンド信号
４６のサブバンド単位のワード及び広帯域信号５２のサ
ンプル単位のワードを示すワード同期信号である。

【００３４】４４はＭ個のサブバンド信号５２を１フレ
ームとし、サブバンド信号５２の最後のワード同期信号
４５の１周期の期間Ｈレベルとなるフレームの単位を示
すフレーム同期信号である。

【００３５】４７はワード同期信号４５の立ち上がりと
同時に立ち上がる信号であって、入出力バッファメモリ
４１にサブバンド信号４６を入力するための入力タイミ
ング信号である。ここで、フレーム同期信号４４がＨレ
ベルからＬレベルになった直後の入力タイミング信号４
７の立ち上がりを入力タイミングＩ０とする。また、Ｉ
０はサブバンド信号４６を入出力バッファメモリ４１の
第０番目に入力するための入力タイミングである。

【００３６】５１はワード同期信号４５の立ち下がりと
同時に立ち上がる信号であって、入出力バッファメモリ
４１から広帯域信号５２を出力するための出力タイミン
グ信号である。ここで、フレーム同期信号４４がＨレベ
ルからＬレベルになった直後の出力タイミング信号５１
の立ち上がりを出力タイミングＯ０とする。また、Ｏ０
は入出力バッファメモリ１の第０番目の広帯域信号を出
力するための出力タイミング信号である。

【００３７】４８は入出力バッファメモリ１からサブバ
ンド信号を帯域合成フィルタ４２に読み込むための読み
出しタイミング信号であって、入力タイミング信号４７
の入力タイミングＩｉの後に読み出しタイミング信号４
８の読み出しタイミングＲｉがくるように制御される。
ここで、ｉは０≦ｉ≦５であり、以下同様とする。

【００３８】５０は帯域合成フィルタ４２から広帯域信
号を入出力バッファメモリ４１に書き込むための書き込
みタイミング信号であって、書き込みタイミング信号５
０の書き込みタイミングＷｉの後に出力タイミング信号
５１の出力タイミングＯｉがくるように制御される。

【００３９】４９は入出力バッファメモリ４１のデータ
の例としてメモリアドレスの第３番目のデータを示すも
のであって、書き込みタイミング信号５０の書き込みタ
イミングＷ３で帯域合成フィルタ４２により算出された
広帯域信号が書き込まれ、出力タイミング信号５１の出
力タイミングＯ３で広帯域信号５２が出力される。次に
入力タイミング信号４７の入力タイミングＩ３でサブバ
ンド信号４６が入力され、読み出しタイミング信号４８
の読み出しタイミングＲ３で帯域合成フィルタにサブバ
ンド信号が読み込まれる。

【００４０】次に、図６を用いて入出力タイミング及び
読み出し、書き込みタイミングと入出力バッファメモリ
４１のメモリアドレスとの関係について説明する。

【００４１】図６において、まず書き込みタイミングＷ
０で帯域合成フィルタ４２から広帯域信号を入出力バッ
ファメモリ４１のアドレス０に書き込む。次に出力タイ
ミングＯ０で入出力バッファメモリ４１のアドレス０に
書き込まれた広帯域信号を出力する。次に書き込みタイ
ミングＷ１で帯域合成フィルタ４２から広帯域信号を入
出力バッファメモリ４１のアドレス１に書き込む。次に
入力タイミングＩ０で入出力バッファメモリ４１のアド
レス０にサブバンド信号４６を入力する。すなわち、出
力タイミングＯ０で広帯域信号５２を出力したメモリア
ドレスと同一のメモリアドレスにサブバンド信号４６を
入力する。次に書き込みタイミングＷ２で帯域合成フィ
ルタ２から広帯域信号を入出力バッファメモリ４１のア
ドレス２に書き込む。以下順に、図６の左から順に書き
込みタイミング信号Ｗｉで広帯域信号が帯域合成フィル
タ４２から入出力バッファメモリ４１に書き込まれ、出
力タイミングＯｉで入出力バッファメモリ４１から広帯
域信号５２が出力し、入力タイミングＩｉで入出力バッ
ファメモリ４１にサブバンド信号４６が入力し、読み出
しタイミングＲｉでサブバンド信号が入出力バッファメ
モリ４１から帯域合成フィルタ４２に読み込まれる動作
が行われることにより、１フレーム周期の期間で６個の
広帯域信号が帯域合成フィルタ４２から入出力バッファ
メモリ４１に書き込まれた後に６個のサブバンド信号が
入出力バッファメモリ４１から帯域合成フィルタ４２に
読み込まれる。帯域合成フィルタ４２は１フレーム周期
の期間で６個のサブバンド信号から６個の広帯域信号を
算出する帯域合成フィルタ演算を行う。以下、上記フレ
ーム単位の処理を繰り返し行うことにより、入力された
サブバンド信号４６をＭ個の広帯域信号５２に合成し出
力する。

【００４２】以上のように本発明の第２の実施例によれ
ば、ワード同期信号４５に同期してサブバンド信号４６
を入力し、広帯域信号５２を出力するＭ個の記憶容量を
持つ入出力バッファメモリ４１と、入出力バッファメモ
リ４１からサブバンド信号を読み込み、帯域合成フィル
タ演算を行い、広帯域信号を入出力バッファメモリ４１
に書き込む帯域合成フィルタ４２と、サブバンド信号４
６を入出力バッファメモリ４１に入力するための入力タ
イミング信号４７と、サブバンド信号４６が入出力バッ
ファメモリ４１に入力された後にサブバンド信号を帯域
合成フィルタ４２に読み込むための読み出しタイミング
信号４８と、帯域合成フィルタ４２から広帯域信号を入
出力バッファメモリ４１に書き込むための書き込みタイ
ミング信号５０と、帯域合成フィルタ２により広帯域信
号が入出力バッファメモリ４１に書き込まれた後に広帯
域信号５２を出力するための出力タイミング信号５１と
を出力し、入出力バッファメモリ４１の入出力タイミン
グと帯域合成フィルタ４２の読み出し、書き込みタイミ
ングを制御するタイミング制御手段４３とを設けること
により、入出力バッファメモリ４１の記憶容量をＭ個と
することができ、少ない記憶容量で帯域合成フィルタ処
理装置が実現できる。

【００４３】さらに、広帯域信号５２を出力した直後
に、広帯域信号５２を出力したメモリアドレスと同一の
メモリアドレスにサブバンド信号４６を入力することに
より、読み出し書き込み及び帯域合成フィルタ処理に使
用する時間マージンを大きくすることができる。

【００４４】

【発明の効果】以上のように本発明の帯域分割フィルタ
処理装置は、Ｍ個の記憶容量をもつ入出力バッファメモ
リで入出力を行うことができ、メモリサイズを削減する
ことで小型化を実現することができる。さらに、サブバ
ンド信号を出力した直後に、サブバンド信号を出力した
メモリアドレスと同一のメモリアドレスに広帯域信号を
入力することにより読み出し書き込み及び帯域分割フィ
ルタ処理に使用する時間マージンを大きくすることがで
きる。

【００４５】また、本発明の帯域合成フィルタ処理装置
は、Ｍ個の記憶容量をもつ入出力バッファメモリで入出
力を行うことができ、メモリサイズを削減することで小
型化を実現することができる。さらに、広帯域信号を出
力した直後に、広帯域信号を出力したメモリアドレスと
同一のメモリアドレスにサブバンド信号を入力すること
により読み出し書き込み及び帯域合成フィルタ処理に使
用する時間マージンを大きくすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における帯域分割フィル
タ処理装置の構成を示すブロック図

【図２】同第１の実施例における帯域分割フィルタ処理
装置の入出力及び読み出し，書き込みの関係を示すタイ
ミング図

【図３】同第１の実施例における帯域分割フィルタ処理
装置の入出力及び読み出し，書き込みタイミングと入出
力バッファメモリのメモリアドレスの関係を示すタイミ
ング図

【図４】本発明の第２の実施例における帯域合成フィル
タ処理装置の構成を示すブロック図

【図５】同第２の実施例における帯域合成フィルタ処理
装置の入出力及び読み出し，書き込みの関係を示すタイ
ミング図

【図６】同第２の実施例における帯域合成フィルタ処理
装置の入出力及び読み出し，書き込みタイミングと入出
力バッファメモリのメモリアドレスの関係を示すタイミ
ング図

【図７】従来の帯域分割フィルタ処理装置の構成を示す
ブロック図

【図８】従来の帯域合成フィルタ処理装置の構成を示す
ブロック図

【符号の説明】

１，４１ 入出力バッファメモリ ２ 帯域分割フィルタ ３，４３ タイミング制御手段 ４２ 帯域合成フィルタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力されたＭ個（但し、Ｍは正整数）の
   広帯域信号をＭ個のサブバンド信号に分割し、前記サブ
   バンド信号を出力する帯域分割フィルタ処理装置であっ
   て、 広帯域信号を入力し、サブバンド信号を出力するＭ個の
   記憶容量を持つ入出力バッファメモリと、 前記入出力バッファメモリからＭ個の広帯域信号を読み
   出し、帯域分割フィルタ演算を行い、前記入出力バッフ
   ァメモリにＭ個のサブバンド信号を書き込む帯域分割フ
   ィルタと、 前記広帯域信号が前記入出力バッファメモリに入力され
   た後で、前記帯域分割フィルタに読み込み、前記帯域分
   割フィルタから前記サブバンド信号が前記入出力バッフ
   ァメモリに書き込まれた後で、前記サブバンド信号を出
   力するように入出力バッファメモリの入力及び出力タイ
   ミングと読み出し及び書き込みタイミングを制御するタ
   イミング制御手段とを備えたことを特徴とする帯域分割
   フィルタ処理装置。
2. 【請求項２】 サブバンド信号を出力した直後に、前記
   サブバンド信号を出力したメモリアドレスと同一のメモ
   リアドレスに広帯域信号を入力する入出力バッファメモ
   リを有することを特徴とする請求項１記載の帯域分割フ
   ィルタ処理装置。
3. 【請求項３】 入力されたＭ個（但し、Ｍは正整数）の
   サブバンド信号をＭ個の広帯域信号に合成し、前記広帯
   域信号を出力する帯域合成フィルタ処理装置であって、 サブバンド信号を入力し、広帯域信号を出力するＭ個の
   記憶容量を持つ入出力バッファメモリと、 前記入出力バッファメモリからＭ個のサブバンド信号を
   読み出し、帯域合成フィルタ演算を行い、前記入出力バ
   ッファメモリにＭ個の広帯域信号を書き込む帯域合成フ
   ィルタと、 前記サブバンド信号が前記入出力バッファメモリに入力
   された後で、前記帯域合成フィルタに読み込み、前記帯
   域合成フィルタから前記広帯域信号が前記入出力バッフ
   ァメモリに書き込まれた後で、前記広帯域信号を出力す
   るように入出力バッファメモリの入力及び出力タイミン
   グと読み出し及び書き込みタイミングを制御するタイミ
   ング制御手段とを備えたことを特徴とする帯域合成フィ
   ルタ処理装置。
4. 【請求項４】 請求項１記載の帯域分割フィルタ処理装
   置の出力するサブバンド信号を請求項３記載の帯域合成
   フィルタ処理装置の入力としたことを特徴とする帯域分
   割及び合成フィルタ処理装置。
5. 【請求項５】 広帯域信号を出力した直後に、前記広帯
   域信号を出力したメモリアドレスと同一のメモリアドレ
   スにサブバンド信号を入力する入出力バッファメモリを
   有することを特徴とする請求項３記載の帯域合成フィル
   タ処理装置。
6. 【請求項６】 請求項２記載の帯域分割フィルタ処理装
   置の出力するサブバンド信号を請求項５記載の帯域合成
   フィルタ処理装置の入力としたことを特徴とする帯域分
   割及び合成フィルタ処理装置。