JPH06132978A - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JPH06132978A JPH06132978A JP28301292A JP28301292A JPH06132978A JP H06132978 A JPH06132978 A JP H06132978A JP 28301292 A JP28301292 A JP 28301292A JP 28301292 A JP28301292 A JP 28301292A JP H06132978 A JPH06132978 A JP H06132978A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- input
- line buffer
- output
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭスイッチにおいて、セルどうしの衝突
によるセル損失をなくするもしくは小さくする。 【構成】 ＡＴＭスイッチを構成するＡＴＭスイッチエ
レメントで衝突回避のためセルを廃棄したとき、その廃
棄したセルの再送出を促すための廃棄信号を送信元に返
送する。あるいは、出回線バッファに受信確認信号の返
送部を設け、入回線バッファではこの受信確認信号が一
定時間以上受信されないとき、セルを再送出する。 【効果】 高いスループットのＡＴＭ交換装置が実現で
きる。
によるセル損失をなくするもしくは小さくする。 【構成】 ＡＴＭスイッチを構成するＡＴＭスイッチエ
レメントで衝突回避のためセルを廃棄したとき、その廃
棄したセルの再送出を促すための廃棄信号を送信元に返
送する。あるいは、出回線バッファに受信確認信号の返
送部を設け、入回線バッファではこの受信確認信号が一
定時間以上受信されないとき、セルを再送出する。 【効果】 高いスループットのＡＴＭ交換装置が実現で
きる。
Description
【０００１】
【産業上の利用分野】本発明はデジタル通信交換装置に
利用する。特に、ＡＴＭ（非同期転送モード）交換装置
のスループット改善技術に関する。
利用する。特に、ＡＴＭ（非同期転送モード）交換装置
のスループット改善技術に関する。
【０００２】
【従来の技術】ＩＳＤＮ網の普及によりデジタル情報通
信もさまざまな方式が実用化されている。その中でもＡ
ＴＭはどのような通信情報でも扱える優れた方式であ
る。
信もさまざまな方式が実用化されている。その中でもＡ
ＴＭはどのような通信情報でも扱える優れた方式であ
る。
【０００３】図１２を参照して従来例を説明する。図１
２は従来例装置のブロック図である。図１２はスイッチ
規模８×８のＡＴＭスイッチ３であり、入回線１1 〜１
8 から入力されるセルは、各ＡＴＭスイッチエレメント
５１１〜５４３において、ヘッダに付与された宛先情報
にしたがいスイッチングされて所望する出回線２1 〜２
8 に出力される。
２は従来例装置のブロック図である。図１２はスイッチ
規模８×８のＡＴＭスイッチ３であり、入回線１1 〜１
8 から入力されるセルは、各ＡＴＭスイッチエレメント
５１１〜５４３において、ヘッダに付与された宛先情報
にしたがいスイッチングされて所望する出回線２1 〜２
8 に出力される。
【０００４】入回線１7 より入力されたセルは、ヘッダ
に出力回線のアドレスを有している。いま、ヘッダに出
回線２6 のアドレス（１０１）が記録されているとき、
１段目のＡＴＭスイッチエレメント５４１ではアドレス
の第一ビット（１）を抽出し、２段目のＡＴＭスイッチ
エレメント５４２ではアドレスの第二ビット（０）を抽
出し、３段目のＡＴＭスイッチエレメント５３３ではア
ドレスの第三ビット（１）を抽出する。それぞれのＡＴ
Ｍスイッチエレメント５４１、５４２、５３３では、該
当するヘッダの情報が「０」ならば上の出力ポート、
「１」ならば下の出力ポートにセルをセルフルーティン
グする。すなわち、ＡＴＭスイッチエレメント５４１→
５４２→５３３を介してセルは所望の出回線２6 （１０
１）に出力される。
に出力回線のアドレスを有している。いま、ヘッダに出
回線２6 のアドレス（１０１）が記録されているとき、
１段目のＡＴＭスイッチエレメント５４１ではアドレス
の第一ビット（１）を抽出し、２段目のＡＴＭスイッチ
エレメント５４２ではアドレスの第二ビット（０）を抽
出し、３段目のＡＴＭスイッチエレメント５３３ではア
ドレスの第三ビット（１）を抽出する。それぞれのＡＴ
Ｍスイッチエレメント５４１、５４２、５３３では、該
当するヘッダの情報が「０」ならば上の出力ポート、
「１」ならば下の出力ポートにセルをセルフルーティン
グする。すなわち、ＡＴＭスイッチエレメント５４１→
５４２→５３３を介してセルは所望の出回線２6 （１０
１）に出力される。
【０００５】
【発明が解決しようとする課題】しかし、このような方
式では同一宛先を有するセル間で衝突が生じ、さらに出
力宛先が異なるセル間においても同一リンクを通る場合
に内部リンクで衝突が生じる。
式では同一宛先を有するセル間で衝突が生じ、さらに出
力宛先が異なるセル間においても同一リンクを通る場合
に内部リンクで衝突が生じる。
【０００６】図１３は内部リンク衝突を示す図である。
入回線１1 には、セル周期Ｔ１にセルＡが入力され、セ
ル周期Ｔ２にセルＣが入力される。入回線１3 には、セ
ル周期Ｔ１にセルＢが入力され、セル周期Ｔ２にセルＤ
が入力される。セル周期Ｔ１ではセルＡおよびＢが同一
の出力宛先（０００）を持つため、どちらかのセルＡま
たはＢが廃棄される。この例ではセルＢが廃棄された。
この場合の衝突は１段目のＡＴＭスイッチエレメント５
１１の段階ですでに発生している。最初の１ビットがど
ちらも「０」でありＡＴＭスイッチエレメント５１１の
出力側で衝突する。同様に、セル周期Ｔ２において入力
されるセルＣおよびＤは、異なる出力宛先であるにも係
わらず１段目のスイッチエレメント５１１で衝突し、ど
ちらかのセルＣまたはＤが廃棄される。ここでは、セル
Ｄが廃棄された。このように、出力宛先が同一のセルど
うしの他にも、出力宛先が異なるセルどうしでも内部リ
ンク共有のため衝突が発生してセル損失が大きくなる。
入回線１1 には、セル周期Ｔ１にセルＡが入力され、セ
ル周期Ｔ２にセルＣが入力される。入回線１3 には、セ
ル周期Ｔ１にセルＢが入力され、セル周期Ｔ２にセルＤ
が入力される。セル周期Ｔ１ではセルＡおよびＢが同一
の出力宛先（０００）を持つため、どちらかのセルＡま
たはＢが廃棄される。この例ではセルＢが廃棄された。
この場合の衝突は１段目のＡＴＭスイッチエレメント５
１１の段階ですでに発生している。最初の１ビットがど
ちらも「０」でありＡＴＭスイッチエレメント５１１の
出力側で衝突する。同様に、セル周期Ｔ２において入力
されるセルＣおよびＤは、異なる出力宛先であるにも係
わらず１段目のスイッチエレメント５１１で衝突し、ど
ちらかのセルＣまたはＤが廃棄される。ここでは、セル
Ｄが廃棄された。このように、出力宛先が同一のセルど
うしの他にも、出力宛先が異なるセルどうしでも内部リ
ンク共有のため衝突が発生してセル損失が大きくなる。
【０００７】本発明は、このような背景に行われたもの
であり、複数のセル間の衝突による損失をなくしまたは
小さくして高いスループットを実現できるＡＴＭスイッ
チを提供することを目的とする。
であり、複数のセル間の衝突による損失をなくしまたは
小さくして高いスループットを実現できるＡＴＭスイッ
チを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、複数Ｎ個の入
回線と複数Ｍ個の出回線とを収容し、この入回線から入
力されたセルのヘッダ情報をもとに前記出回線にこのセ
ルの交換接続を行うＡＴＭスイッチである。
回線と複数Ｍ個の出回線とを収容し、この入回線から入
力されたセルのヘッダ情報をもとに前記出回線にこのセ
ルの交換接続を行うＡＴＭスイッチである。
【０００９】ここで、本発明の特徴とするところは前記
Ｎ個の入回線をそれぞれ書込入力とするＮ個の入回線バ
ッファと、前記Ｍ個の出回線をそれぞれ読出出力とする
Ｍ個の出回線バッファと、この入回線バッファの読出出
力およびこの出回線バッファの書込入力を結合する内部
リンクとを備え、前記内部リンクには、セルの衝突を検
出する手段と、この検出する手段の検出出力をそのセル
の送出元の入回線バッファに伝達する手段とを含み、そ
の検出出力の伝達を受けた入回線バッファは、送出した
セルの複写を繰り返して送出する手段を含み、前記入回
線バッファの読出速度および前記出回線バッファの書込
速度は前記入回線バッファの書込速度のＫ倍（ただしＫ
≧１）であるところにある。
Ｎ個の入回線をそれぞれ書込入力とするＮ個の入回線バ
ッファと、前記Ｍ個の出回線をそれぞれ読出出力とする
Ｍ個の出回線バッファと、この入回線バッファの読出出
力およびこの出回線バッファの書込入力を結合する内部
リンクとを備え、前記内部リンクには、セルの衝突を検
出する手段と、この検出する手段の検出出力をそのセル
の送出元の入回線バッファに伝達する手段とを含み、そ
の検出出力の伝達を受けた入回線バッファは、送出した
セルの複写を繰り返して送出する手段を含み、前記入回
線バッファの読出速度および前記出回線バッファの書込
速度は前記入回線バッファの書込速度のＫ倍（ただしＫ
≧１）であるところにある。
【００１０】また、本発明の別の形態は、前記出回線バ
ッファに前記内部リンクを介してセルが入力したときに
受信確認信号を発生する手段と、前記入回線バッファか
らセルを送出した後に一定時間を経過してもそのセルの
受信確認信号が発生しないときにそのセルを送出した入
回線バッファからそのセルの複写を繰り返して送出する
手段とを備え、前記入回線バッファの読出速度および前
記出回線バッファの書込速度は前記入回線バッファの書
込速度のＫ倍（ただしＫ≧１）とする構成である。
ッファに前記内部リンクを介してセルが入力したときに
受信確認信号を発生する手段と、前記入回線バッファか
らセルを送出した後に一定時間を経過してもそのセルの
受信確認信号が発生しないときにそのセルを送出した入
回線バッファからそのセルの複写を繰り返して送出する
手段とを備え、前記入回線バッファの読出速度および前
記出回線バッファの書込速度は前記入回線バッファの書
込速度のＫ倍（ただしＫ≧１）とする構成である。
【００１１】
【作用】到着したセルは入回線バッファに蓄えられ、入
力セル周期のＫ倍の速度で順次内部リンクに送出され
る。このセルが入力されたＡＴＭスイッチエレメントで
は、ヘッダから出力宛先情報が抽出されてその方路の内
部リンクに送出される。
力セル周期のＫ倍の速度で順次内部リンクに送出され
る。このセルが入力されたＡＴＭスイッチエレメントで
は、ヘッダから出力宛先情報が抽出されてその方路の内
部リンクに送出される。
【００１２】出回線バッファの書込速度も入力セル周期
のＫ倍の速度であり、ＡＴＭスイッチ内は入力セル周期
のＫ倍の速度でセルが転送される。
のＫ倍の速度であり、ＡＴＭスイッチ内は入力セル周期
のＫ倍の速度でセルが転送される。
【００１３】このとき、同一出力宛先のセルまたは同一
内部リンクを通過するセルの間で衝突が発生すると、各
ＡＴＭスイッチエレメントまたは出回線バッファでは、
この衝突を起こしたセルの一つを選択して他のセルは廃
棄される。
内部リンクを通過するセルの間で衝突が発生すると、各
ＡＴＭスイッチエレメントまたは出回線バッファでは、
この衝突を起こしたセルの一つを選択して他のセルは廃
棄される。
【００１４】廃棄されたセルの再送出を促すため、ＡＴ
Ｍスイッチエレメントまたは出回線バッファからセルの
廃棄信号または受信確認信号が送信元に返送される。
Ｍスイッチエレメントまたは出回線バッファからセルの
廃棄信号または受信確認信号が送信元に返送される。
【００１５】これを受けて入回線バッファではＡＴＭス
イッチエレメントからの廃棄信号受信直前に送出したセ
ルを再送出する。または出回線バッファからの受信確認
信号が一定時間以上送信元で受信されないとき、入回線
バッファは受信確認信号未到着分のセルを再送出する。
これら再送出されるセルは、入回線バッファのコピーレ
ジスタにより複写されたセルである。これにより、ＡＴ
Ｍスイッチにおける衝突のためのセル損失をなくするま
たは小さくできる。
イッチエレメントからの廃棄信号受信直前に送出したセ
ルを再送出する。または出回線バッファからの受信確認
信号が一定時間以上送信元で受信されないとき、入回線
バッファは受信確認信号未到着分のセルを再送出する。
これら再送出されるセルは、入回線バッファのコピーレ
ジスタにより複写されたセルである。これにより、ＡＴ
Ｍスイッチにおける衝突のためのセル損失をなくするま
たは小さくできる。
【００１６】
【実施例】本発明第一実施例の構成を図１ないし図６を
参照して説明する。図１は本発明第一実施例装置の全体
構成図である。図２は本発明第一実施例のＡＴＭスイッ
チエレメントの内部構成図である。図３は制御回路の真
理値を示す図である。図４は制御回路の内部構成を示す
図である。図５は本発明第一実施例の入回線バッファの
内部構成図である。図６は本発明第一実施例の出回線バ
ッファの内部構成図である。
参照して説明する。図１は本発明第一実施例装置の全体
構成図である。図２は本発明第一実施例のＡＴＭスイッ
チエレメントの内部構成図である。図３は制御回路の真
理値を示す図である。図４は制御回路の内部構成を示す
図である。図５は本発明第一実施例の入回線バッファの
内部構成図である。図６は本発明第一実施例の出回線バ
ッファの内部構成図である。
【００１７】本発明は、８個の入回線１1 〜１8 と８個
の出回線２1 〜２8 とを収容し、この入回線１1 〜１8
から入力されたセルＡおよびＢのヘッダ情報をもとに出
回線２1 〜２8 にこのセルＡおよびＢの交換接続を行う
ＡＴＭスイッチ３である。
の出回線２1 〜２8 とを収容し、この入回線１1 〜１8
から入力されたセルＡおよびＢのヘッダ情報をもとに出
回線２1 〜２8 にこのセルＡおよびＢの交換接続を行う
ＡＴＭスイッチ３である。
【００１８】ここで、本発明の特徴とするところは８個
の入回線１1 〜１8 をそれぞれ書込入力とする８個の入
回線バッファ５1 〜５8 と、８個の出回線２1 〜２8 を
それぞれ読出出力とする８個の出回線バッファ６1 〜６
8 と、この入回線バッファ５1 〜５8 の読出出力および
この出回線バッファ６1 〜６8 の書込入力を結合する内
部リンク４１１〜４８４とを備え、内部リンク４１１〜
４８４には、セルＡおよびＢの衝突を検出する手段と、
この検出する手段の検出出力をそのセルの送出元の入回
線バッファ５1 〜５8 に伝達する手段とを含む制御回路
８を含み、その検出出力の伝達を受けた入回線バッファ
５1 〜５8 は、送出したセルＡまたはＢの複写を繰り返
して送出する手段としてコピーレジスタ１２を含み、入
回線バッファ５1 〜５8 の読出速度および出回線バッフ
ァ６1 〜６8 の書込速度は入回線バッファ５1 〜５8 の
書込速度のＫ倍（ただしＫ≧１）であるところにある。
本発明第一実施例装置においては、Ｋ＝２である。
の入回線１1 〜１8 をそれぞれ書込入力とする８個の入
回線バッファ５1 〜５8 と、８個の出回線２1 〜２8 を
それぞれ読出出力とする８個の出回線バッファ６1 〜６
8 と、この入回線バッファ５1 〜５8 の読出出力および
この出回線バッファ６1 〜６8 の書込入力を結合する内
部リンク４１１〜４８４とを備え、内部リンク４１１〜
４８４には、セルＡおよびＢの衝突を検出する手段と、
この検出する手段の検出出力をそのセルの送出元の入回
線バッファ５1 〜５8 に伝達する手段とを含む制御回路
８を含み、その検出出力の伝達を受けた入回線バッファ
５1 〜５8 は、送出したセルＡまたはＢの複写を繰り返
して送出する手段としてコピーレジスタ１２を含み、入
回線バッファ５1 〜５8 の読出速度および出回線バッフ
ァ６1 〜６8 の書込速度は入回線バッファ５1 〜５8 の
書込速度のＫ倍（ただしＫ≧１）であるところにある。
本発明第一実施例装置においては、Ｋ＝２である。
【００１９】次に、本発明第一実施例の動作を説明す
る。図１において、ＡＴＭスイッチエレメント７１１
は、入力されるセルＡおよびＢのヘッダの宛先情報（０
００）を判別してルーティングし、出力側の内部リンク
４１２で二つのセルＡおよびＢが衝突するときは一つの
セルＡまたはＢのみを出力し、一方のセルＡまたはＢは
廃棄される。入力側および出力側は、セル周期Ｔ、処理
速度ＶであるがＡＴＭスイッチ３の内部ではセル周期Ｔ
／ＫすなわちＴ／２、処理速度Ｋ・Ｖすなわち２Ｖとな
る。
る。図１において、ＡＴＭスイッチエレメント７１１
は、入力されるセルＡおよびＢのヘッダの宛先情報（０
００）を判別してルーティングし、出力側の内部リンク
４１２で二つのセルＡおよびＢが衝突するときは一つの
セルＡまたはＢのみを出力し、一方のセルＡまたはＢは
廃棄される。入力側および出力側は、セル周期Ｔ、処理
速度ＶであるがＡＴＭスイッチ３の内部ではセル周期Ｔ
／ＫすなわちＴ／２、処理速度Ｋ・Ｖすなわち２Ｖとな
る。
【００２０】図２に示すＡＴＭスイッチエレメント７１
１では、制御回路８は内部リンク４１１および４２１か
らの分岐信号をアドレスフィルタＡＦを介して入力し、
廃棄するセルＡまたはＢを選択して廃棄する。さらに、
制御回路８は廃棄されたセルＡまたはＢの送出元である
入回線バッファ５1 または５2 に対して廃棄信号を図示
しないバスを介して返送する。廃棄信号の返送は、バス
を用いる他にも内部リンク４１１または４２１を用いて
逆送する構成とすることもできる。制御回路８の真理値
を図３に示す。ここでは、入回線バッファ５1 からの信
号をｒ１、入回線バッファ５2 からの信号をｒ２、入回
線バッファ５1 に返送される廃棄信号をＢ１、入回線バ
ッファ５2 に返送される廃棄信号をＢ２、セレクタの制
御信号をそれぞれＳn 、Ｓn-1 とする。制御回路８をハ
ードウェアで構成するときの構成を図４に示した。制御
回路８はソフトウェアで構成することもできる。
１では、制御回路８は内部リンク４１１および４２１か
らの分岐信号をアドレスフィルタＡＦを介して入力し、
廃棄するセルＡまたはＢを選択して廃棄する。さらに、
制御回路８は廃棄されたセルＡまたはＢの送出元である
入回線バッファ５1 または５2 に対して廃棄信号を図示
しないバスを介して返送する。廃棄信号の返送は、バス
を用いる他にも内部リンク４１１または４２１を用いて
逆送する構成とすることもできる。制御回路８の真理値
を図３に示す。ここでは、入回線バッファ５1 からの信
号をｒ１、入回線バッファ５2 からの信号をｒ２、入回
線バッファ５1 に返送される廃棄信号をＢ１、入回線バ
ッファ５2 に返送される廃棄信号をＢ２、セレクタの制
御信号をそれぞれＳn 、Ｓn-1 とする。制御回路８をハ
ードウェアで構成するときの構成を図４に示した。制御
回路８はソフトウェアで構成することもできる。
【００２１】図５に示す入回線バッファ５1 では、制御
回路１４がこの廃棄信号を受信すると次のセル送出タイ
ミングにおいて、コピーレジスタ１２に複写されている
廃棄されたセルと同一のセルをコピーレジスタ１２から
再送出する。
回路１４がこの廃棄信号を受信すると次のセル送出タイ
ミングにおいて、コピーレジスタ１２に複写されている
廃棄されたセルと同一のセルをコピーレジスタ１２から
再送出する。
【００２２】図６に示す出回線バッファ６1 では、到着
したセルを入力セル周期Ｔの２倍の速度で書込み、さら
にセル周期Ｔで読出す。
したセルを入力セル周期Ｔの２倍の速度で書込み、さら
にセル周期Ｔで読出す。
【００２３】次に、図７を参照して本発明第一実施例の
動作をさらに説明する。図７は本発明第一実施例の動作
を示すタイムチャートである。入回線１1 には周期Ｔ１
およびＴ３で出力宛先が出回線２1 （０００）であるセ
ルＡおよびＣが入力される。入回線１2 には周期Ｔ１で
出力宛先が出回線２1 （０００）であるセルＢが入力さ
れ、周期Ｔ３で出力宛先が出回線２2 （００１）である
セルＤが入力される。ここでは、入回線バッファ５1 、
５2 の読出速度および出回線バッファ６1 、６2 の書込
速度を周期Ｔ１〜Ｔ５の２倍の周期ｔ１〜ｔ４として説
明する。
動作をさらに説明する。図７は本発明第一実施例の動作
を示すタイムチャートである。入回線１1 には周期Ｔ１
およびＴ３で出力宛先が出回線２1 （０００）であるセ
ルＡおよびＣが入力される。入回線１2 には周期Ｔ１で
出力宛先が出回線２1 （０００）であるセルＢが入力さ
れ、周期Ｔ３で出力宛先が出回線２2 （００１）である
セルＤが入力される。ここでは、入回線バッファ５1 、
５2 の読出速度および出回線バッファ６1 、６2 の書込
速度を周期Ｔ１〜Ｔ５の２倍の周期ｔ１〜ｔ４として説
明する。
【００２４】周期ｔ１において、入回線バッファ５1 お
よび５2 からセルＡおよびＢが読出されるが、このセル
ＡおよびＢは同一出力宛先（０００）であるためＡＴＭ
スイッチエレメント７１１の出力で衝突する。この結
果、ここではセルＢが廃棄される。ＡＴＭスイッチエレ
メント７１１からは、セルＢの廃棄を知らせる廃棄信号
がセルＢを送出した入回線バッファ５2 に返送される。
よび５2 からセルＡおよびＢが読出されるが、このセル
ＡおよびＢは同一出力宛先（０００）であるためＡＴＭ
スイッチエレメント７１１の出力で衝突する。この結
果、ここではセルＢが廃棄される。ＡＴＭスイッチエレ
メント７１１からは、セルＢの廃棄を知らせる廃棄信号
がセルＢを送出した入回線バッファ５2 に返送される。
【００２５】周期ｔ２において、セルＢが入回線バッフ
ァ５2 から再び送出される。周期Ｔ３において、セルＡ
およびＢは出回線バッファ６1 に格納される。
ァ５2 から再び送出される。周期Ｔ３において、セルＡ
およびＢは出回線バッファ６1 に格納される。
【００２６】周期ｔ３において、入回線バッファ５1 お
よび５2 からセルＣおよびＤが読出されるが、このセル
ＣおよびＤは異なる出力宛先（０００）および（００
１）であるにも係わらず、ヘッダ情報の第一ビットはお
互いに「０」であるためＡＴＭスイッチエレメント７１
１の出力で衝突する。この結果、ここではセルＤが廃棄
される。ＡＴＭスイッチエレメント７１１からは、セル
Ｄの廃棄を知らせる廃棄信号がセルＤを送出した入回線
バッファ５2 に返送される。
よび５2 からセルＣおよびＤが読出されるが、このセル
ＣおよびＤは異なる出力宛先（０００）および（００
１）であるにも係わらず、ヘッダ情報の第一ビットはお
互いに「０」であるためＡＴＭスイッチエレメント７１
１の出力で衝突する。この結果、ここではセルＤが廃棄
される。ＡＴＭスイッチエレメント７１１からは、セル
Ｄの廃棄を知らせる廃棄信号がセルＤを送出した入回線
バッファ５2 に返送される。
【００２７】周期ｔ４において、セルＤが入回線バッフ
ァ５2 から再び送出される。周期Ｔ５において、セルＣ
およびＤは出回線バッファ６1 に格納される。これに並
行して、セルＡおよびＢは周期Ｔ４およびＴ５で出回線
バッファ６1 から出力される。これにより、セルどうし
の衝突によるセル損失が回避できる。
ァ５2 から再び送出される。周期Ｔ５において、セルＣ
およびＤは出回線バッファ６1 に格納される。これに並
行して、セルＡおよびＢは周期Ｔ４およびＴ５で出回線
バッファ６1 から出力される。これにより、セルどうし
の衝突によるセル損失が回避できる。
【００２８】次に、図８ないし図１０を参照して本発明
第二実施例を説明する。図８は本発明第二実施例の全体
構成図である。図９は本発明第二実施例の入回線バッフ
ァの内部構成図である。図１０は本発明第二実施例の出
回線バッファの内部構成図である。本発明第二実施例も
本発明第一実施例と同様に、廃棄されたセルの情報をそ
のセルの送出元に伝達し、損失したセルの再送出を促す
ことは同じである。ここで、本発明第一実施例との差異
は、廃棄されたセルの情報を出回線バッファ６1 〜６8
から受信確認信号として送出元に返送するところにあ
る。したがって、図２に戻り、本発明第二実施例ではＡ
ＴＭスイッチエレメント７１１の制御回路８における廃
棄信号の返送は不要である。
第二実施例を説明する。図８は本発明第二実施例の全体
構成図である。図９は本発明第二実施例の入回線バッフ
ァの内部構成図である。図１０は本発明第二実施例の出
回線バッファの内部構成図である。本発明第二実施例も
本発明第一実施例と同様に、廃棄されたセルの情報をそ
のセルの送出元に伝達し、損失したセルの再送出を促す
ことは同じである。ここで、本発明第一実施例との差異
は、廃棄されたセルの情報を出回線バッファ６1 〜６8
から受信確認信号として送出元に返送するところにあ
る。したがって、図２に戻り、本発明第二実施例ではＡ
ＴＭスイッチエレメント７１１の制御回路８における廃
棄信号の返送は不要である。
【００２９】図１０において、出回線バッファ６1 に本
発明第二実施例装置ではセルの受信確認信号返送部２０
を設けた。出回線バッファ６1 に到着したセルの送出元
に対して受信確認信号返送部２０は受信確認信号を返送
する。
発明第二実施例装置ではセルの受信確認信号返送部２０
を設けた。出回線バッファ６1 に到着したセルの送出元
に対して受信確認信号返送部２０は受信確認信号を返送
する。
【００３０】図９に示すように、入回線バッファ５1 に
はタイマ１６が設けられている。このタイマ１６はセル
送出時点から計時を開始し、受信確認信号受信時点で計
時を停止してリセットする。送出したセルが何らかの原
因で廃棄され、受信確認信号が返送されない場合は、タ
イマ１６にあらかじめ設定されている時間経過後に、コ
ピーレジスタ１２に格納されている受信確認されないセ
ルと同一のセルが再送出される。
はタイマ１６が設けられている。このタイマ１６はセル
送出時点から計時を開始し、受信確認信号受信時点で計
時を停止してリセットする。送出したセルが何らかの原
因で廃棄され、受信確認信号が返送されない場合は、タ
イマ１６にあらかじめ設定されている時間経過後に、コ
ピーレジスタ１２に格納されている受信確認されないセ
ルと同一のセルが再送出される。
【００３１】次に、図１１を参照して本発明第二実施例
の動作をさらに説明する。図１１は本発明第二実施例の
動作を示すタイムチャートである。入回線１1 には周期
Ｔ１およびＴ３で出力宛先が出回線２1 （０００）であ
るセルＡおよびＣが入力される。入回線１2 には周期Ｔ
１で出力宛先が出回線２1 （０００）であるセルＢが入
力され、周期Ｔ３で出力宛先が出回線２2 （００１）で
あるセルＤが入力される。ここでは、入回線バッファ５
1 、５2 の読出速度および出回線バッファ６1、６2 の
書込速度を周期Ｔ１〜Ｔ５の２倍の周期ｔ１〜ｔ４とし
て説明する。
の動作をさらに説明する。図１１は本発明第二実施例の
動作を示すタイムチャートである。入回線１1 には周期
Ｔ１およびＴ３で出力宛先が出回線２1 （０００）であ
るセルＡおよびＣが入力される。入回線１2 には周期Ｔ
１で出力宛先が出回線２1 （０００）であるセルＢが入
力され、周期Ｔ３で出力宛先が出回線２2 （００１）で
あるセルＤが入力される。ここでは、入回線バッファ５
1 、５2 の読出速度および出回線バッファ６1、６2 の
書込速度を周期Ｔ１〜Ｔ５の２倍の周期ｔ１〜ｔ４とし
て説明する。
【００３２】周期ｔ１において、入回線バッファ５1 お
よび５2 からセルＡおよびＢが読出されるが、このセル
ＡおよびＢは同一出力宛先（０００）であるためＡＴＭ
スイッチエレメント７１１の出力で衝突する。この結
果、ここではセルＢが廃棄される。出回線バッファ６1
にはセルＡのみが到着し、受信確認信号が入回線バッフ
ァ５1 に返送される。入回線バッファ５2 には受信確認
信号は返送されず、入回線バッファ５2 のタイマ１６で
は、あらかじめ設定されている時間を超過して計時が行
われる。これにより、入回線バッファ５2 の制御回路１
４は、セルＢが廃棄されたことを検知する。
よび５2 からセルＡおよびＢが読出されるが、このセル
ＡおよびＢは同一出力宛先（０００）であるためＡＴＭ
スイッチエレメント７１１の出力で衝突する。この結
果、ここではセルＢが廃棄される。出回線バッファ６1
にはセルＡのみが到着し、受信確認信号が入回線バッフ
ァ５1 に返送される。入回線バッファ５2 には受信確認
信号は返送されず、入回線バッファ５2 のタイマ１６で
は、あらかじめ設定されている時間を超過して計時が行
われる。これにより、入回線バッファ５2 の制御回路１
４は、セルＢが廃棄されたことを検知する。
【００３３】周期ｔ２において、セルＢが入回線バッフ
ァ５2 から再び送出される。周期Ｔ３において、セルＡ
およびＢは出回線バッファ６1 に格納される。
ァ５2 から再び送出される。周期Ｔ３において、セルＡ
およびＢは出回線バッファ６1 に格納される。
【００３４】周期ｔ３において、入回線バッファ５1 お
よび５2 からセルＣおよびＤが読出されるが、このセル
ＣおよびＤは異なる出力宛先（０００）および（００
１）であるにも係わらず、ヘッダ情報の第一ビットはお
互いに「０」であるためＡＴＭスイッチエレメント７１
１の出力で衝突する。この結果、ここではセルＤが廃棄
される。出回線バッファ６1 にはセルＣのみが到着し、
受信確認信号が入回線バッファ５1 に返送される。入回
線バッファ５2 には受信確認信号は返送されず、入回線
バッファ５2 のタイマ１６では、あらかじめ設定されて
いる時間を超過して計時が行われる。これにより、入回
線バッファ５2 の制御回路１４は、セルＤが廃棄された
ことを検知する。
よび５2 からセルＣおよびＤが読出されるが、このセル
ＣおよびＤは異なる出力宛先（０００）および（００
１）であるにも係わらず、ヘッダ情報の第一ビットはお
互いに「０」であるためＡＴＭスイッチエレメント７１
１の出力で衝突する。この結果、ここではセルＤが廃棄
される。出回線バッファ６1 にはセルＣのみが到着し、
受信確認信号が入回線バッファ５1 に返送される。入回
線バッファ５2 には受信確認信号は返送されず、入回線
バッファ５2 のタイマ１６では、あらかじめ設定されて
いる時間を超過して計時が行われる。これにより、入回
線バッファ５2 の制御回路１４は、セルＤが廃棄された
ことを検知する。
【００３５】周期ｔ４において、セルＤが入回線バッフ
ァ５2 から再び送出される。周期Ｔ５において、セルＣ
およびＤは出回線バッファ６1 に格納される。これに並
行して、セルＡおよびＢは周期Ｔ４およびＴ５で出回線
バッファ６1 から出力される。
ァ５2 から再び送出される。周期Ｔ５において、セルＣ
およびＤは出回線バッファ６1 に格納される。これに並
行して、セルＡおよびＢは周期Ｔ４およびＴ５で出回線
バッファ６1 から出力される。
【００３６】
【発明の効果】以上説明したように、本発明によればＡ
ＴＭスイッチにおいて複数のセル間の衝突によるセル損
失をなくするまたは小さくできる。これにより、高いス
ループットのＡＴＭ交換装置が実現できる。
ＴＭスイッチにおいて複数のセル間の衝突によるセル損
失をなくするまたは小さくできる。これにより、高いス
ループットのＡＴＭ交換装置が実現できる。
【図１】本発明第一実施例の全体構成図。
【図２】本発明第一実施例のＡＴＭスイッチエレメント
の内部構成図。
の内部構成図。
【図３】ＡＴＭスイッチエレメントの制御回路の真理値
を示す図。
を示す図。
【図４】ＡＴＭスイッチエレメントの制御回路のハード
ウェア構成図。
ウェア構成図。
【図５】本発明第一実施例の入回線バッファの内部構成
図。
図。
【図６】本発明第一実施例の出回線バッファの内部構成
図。
図。
【図７】本発明第一実施例の動作を示すタイムチャー
ト。
ト。
【図８】本発明第二実施例の全体構成図。
【図９】本発明第二実施例の入回線バッファの内部構成
図。
図。
【図１０】本発明第二実施例の出回線バッファの内部構
成図。
成図。
【図１１】本発明第二実施例の動作を示すタイムチャー
ト。
ト。
【図１２】従来例装置の構成図。
【図１３】内部リンク衝突を説明する図。
１1 〜１8 入回線 ２1 〜２8 出回線 ３ ＡＴＭスイッチ ８、１４、１５ 制御回路 １０、１１ ＦＩＦＯ １２ コピーレジスタ １６ タイマ ２０ 受信確認信号返送部 ４１１〜４８４ 内部リンク ５1 〜５8 入回線バッファ ６1 〜６8 出回線バッファ ５１１〜５４３、７１１〜７４３ ＡＴＭスイッチエレ
メント ＡＦ アドレスフィルタ
メント ＡＦ アドレスフィルタ
Claims (2)
- 【請求項１】 複数Ｎ個の入回線と複数Ｍ個の出回線と
を収容し、この入回線から入力されたセルのヘッダ情報
をもとに前記出回線にこのセルの交換接続を行うＡＴＭ
スイッチにおいて、 前記Ｎ個の入回線をそれぞれ書込入力とするＮ個の入回
線バッファと、 前記Ｍ個の出回線をそれぞれ読出出力とするＭ個の出回
線バッファと、 この入回線バッファの読出出力およびこの出回線バッフ
ァの書込入力を結合する内部リンクとを備え、 前記内部リンクには、セルの衝突を検出する手段と、こ
の検出する手段の検出出力をそのセルの送出元の入回線
バッファに伝達する手段とを含み、 その検出出力の伝達を受けた入回線バッファは、送出し
たセルの複写を繰り返して送出する手段を含み、 前記入回線バッファの読出速度および前記出回線バッフ
ァの書込速度は前記入回線バッファの書込速度のＫ倍
（ただしＫ≧１）であることを特徴とするＡＴＭスイッ
チ。 - 【請求項２】 複数Ｎ個の入回線と複数Ｍ個の出回線と
を収容し、この入回線から入力されたセルのヘッダ情報
をもとに前記出回線にこのセルの交換接続を行うＡＴＭ
スイッチにおいて、 前記Ｎ個の入回線をそれぞれ書込入力とするＮ個の入回
線バッファと、 前記Ｍ個の出回線をそれぞれ読出出力とするＭ個の出回
線バッファと、 この入回線バッファの読出出力およびこの出回線バッフ
ァの書込入力を結合する内部リンクとを備え、さらに、 前記出回線バッファに前記内部リンクを介してセルが入
力したときに受信確認信号を発生する手段と、 前記入回線バッファからセルを送出した後に一定時間を
経過してもそのセルの受信確認信号が発生しないときに
そのセルを送出した入回線バッファからそのセルの複写
を繰り返して送出する手段とを備え、 前記入回線バッファの読出速度および前記出回線バッフ
ァの書込速度は前記入回線バッファの書込速度のＫ倍
（ただしＫ≧１）であることを特徴とするＡＴＭスイッ
チ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28301292A JPH06132978A (ja) | 1992-10-21 | 1992-10-21 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28301292A JPH06132978A (ja) | 1992-10-21 | 1992-10-21 | Ａｔｍスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132978A true JPH06132978A (ja) | 1994-05-13 |
Family
ID=17660086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28301292A Pending JPH06132978A (ja) | 1992-10-21 | 1992-10-21 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132978A (ja) |
-
1992
- 1992-10-21 JP JP28301292A patent/JPH06132978A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838684A (en) | Low latency, high clock frequency plesioasynchronous packet-based crossbar switching chip system and method | |
| EP0112340B1 (en) | End-to-end information memory arrangement in a line controller | |
| US7756013B2 (en) | Packet switching system and method | |
| US5691984A (en) | Compact, adaptable brouting switch | |
| CA1227556A (en) | Data signal switching systems | |
| US4482996A (en) | Five port module as a node in an asynchronous speed independent network of concurrent processors | |
| JPH021665A (ja) | 輻輳制御装置 | |
| JPS62144439A (ja) | 非閉塞自己ル−ト決め交換網 | |
| JPS6211344A (ja) | 高速パケツト交換装置 | |
| JPS60148249A (ja) | メツセ−ジ除去方法 | |
| JPH07202942A (ja) | パケット交換機 | |
| EP0683949B1 (en) | A method for handling redundant switching planes in packet switches and a switch for carrying out the method | |
| JP3109829B2 (ja) | パケット・ネットワークの中で宛先及び送信元のアドレスを指定するための方法及び装置 | |
| EP0104801B1 (en) | Four way arbiter switch for a five port module as a node in an asynchronous speed independent network of concurrent processors | |
| WO1999003300A2 (en) | Redundancy termination | |
| EP0104796B1 (en) | Four way selector switch for a five port module as a node in an asynchronous speed independent network of concurrent processors | |
| JPH06132978A (ja) | Ａｔｍスイッチ | |
| JPH0191556A (ja) | 不定形通信網のノ−ド装置 | |
| US6683854B1 (en) | System for checking data integrity in a high speed packet switching network node | |
| JPH06132977A (ja) | Ａｔｍスイッチ | |
| JP2582585B2 (ja) | 不定形通信網のノード装置 | |
| JPS61100043A (ja) | 同報通信用送信装置 | |
| JPH04943A (ja) | 広帯域ディジタル交換装置 | |
| JPH02174336A (ja) | 不定形通信網のノード装置 | |
| JPH04942A (ja) | 広帯域ディジタル交換装置 |