JPH06132180A - Check mark for detecting lamination deviation of lamination electronic parts and method for detecting lamination deviation of lamination electronic parts - Google Patents

Check mark for detecting lamination deviation of lamination electronic parts and method for detecting lamination deviation of lamination electronic parts

Info

Publication number
JPH06132180A
JPH06132180A JP30440892A JP30440892A JPH06132180A JP H06132180 A JPH06132180 A JP H06132180A JP 30440892 A JP30440892 A JP 30440892A JP 30440892 A JP30440892 A JP 30440892A JP H06132180 A JPH06132180 A JP H06132180A
Authority
JP
Japan
Prior art keywords
deviation
lamination
pair
check
check marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30440892A
Other languages
Japanese (ja)
Other versions
JP2860849B2 (en
Inventor
Osamu Fujii
理 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP30440892A priority Critical patent/JP2860849B2/en
Publication of JPH06132180A publication Critical patent/JPH06132180A/en
Application granted granted Critical
Publication of JP2860849B2 publication Critical patent/JP2860849B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To inspect the longitudinal direction and/or width direction simultaneously by the inspection of a lamination capacitor from one direction. CONSTITUTION:A pair of check marks consist of the opposing sides of the same length which are in parallel on a phantom line (1 or 4) to be cut for obtaining single-substance electronic parts and a side which is inclined to the side which is opposite to the opposing side. Lamination deviation is inspected by enlarging and expanding the group of a pair of check marks 13 appearing on the section of a lamination substrate and by detecting the deviation in width direction, that in length direction, or that in inclination direction of the above lamination substrate according to the length and position deviation of a pair of check marks 13.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、導電性部材が形成され
ている基板を積層して得られる積層電子部品、たとえば
コンデンサ、インダクタ、非直線性抵抗体等、の積層ず
れ検出用チェックマークおよび積層電子部品の積層ずれ
検査方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated electronic component obtained by laminating substrates on which conductive members are laminated, for example, a check mark for detecting a lamination deviation of a capacitor, an inductor, a non-linear resistor, etc. The present invention relates to a stacking deviation inspection method for stacked electronic components.

【0002】[0002]

【従来の技術】図6は従来例における積層コンデンサの
セラミック素体を説明するための図である。図6におい
て、セラミック素体には、電極パターン62、64、6
6、68が形成されている。また、奇数番目のセラミッ
ク素体と偶数番目のセラミック素体とは、電極パターン
の端部において外部電極と接続できるように積層されて
いる。このような電極パターンが設けられているセラミ
ック素体は、積層されて熱圧着される。その後、積層さ
れたセラミック素体は、切断予定仮想線1ないし8に沿
って切断され、チップ化された積層コンデンサ素体6
1、63、65、67となる。この積層されたコンデン
サ素体61、63、65、67に外部電極を取り付けた
後、焼成することによって積層コンデンサができる。
2. Description of the Related Art FIG. 6 is a view for explaining a ceramic element body of a conventional multilayer capacitor. In FIG. 6, electrode patterns 62, 64, 6 are provided on the ceramic body.
6, 68 are formed. Further, the odd-numbered ceramic element bodies and the even-numbered ceramic element bodies are laminated so that they can be connected to the external electrodes at the end portions of the electrode pattern. The ceramic bodies provided with such electrode patterns are stacked and thermocompression bonded. After that, the laminated ceramic body is cut along the virtual cutting lines 1 to 8 to be a chip, and the laminated capacitor body 6 is formed.
It becomes 1, 63, 65, 67. External capacitors are attached to the laminated capacitor element bodies 61, 63, 65, 67 and then fired to form a laminated capacitor.

【0003】近年、積層コンデンサの小型大容量化が著
しく進んでいる。このため、電極パターンの形成されて
いるセラミック素体の枚数が益々増加する傾向にある。
セラミック素体の枚数が増加すると、これらの積層精度
に問題が発生する。セラミック素体の積層数の増加と小
型化は、積層ずれの発生する確率を高くすると共に、積
層ずれによるコンデンサ特性のばらつきや不良の発生が
多くなる。上記のようなセラミック素体の積層ずれを検
出する従来の方法は、電極パターンをセラミック素体上
に印刷する際に、任意の形状のマークを同時に印刷し
て、チップ化された積層コンデンサの端面および側面に
露出された上記マークを検査していた。このように、チ
ップ化された積層コンデンサは、端面および側面に露出
しているマークを検査することによって、長さ方向およ
び幅方向の積層ずれを検査していた。
In recent years, the size and capacity of multilayer capacitors have been remarkably increased. For this reason, the number of ceramic bodies having electrode patterns tends to increase more and more.
As the number of ceramic bodies increases, a problem arises in the stacking accuracy of these. Increasing the number of layers of the ceramic body and miniaturizing the ceramic body increases the probability of occurrence of stacking error, and increases the variation of capacitor characteristics and the occurrence of defects due to stacking error. The conventional method for detecting the stacking deviation of the ceramic body as described above is to print an electrode pattern on the ceramic body at the same time by printing a mark of an arbitrary shape to obtain an end face of a chip-type multilayer capacitor. And the above marks exposed on the side were inspected. As described above, in the chipped multilayer capacitor, the marks exposed on the end faces and the side faces are inspected for stacking deviation in the length direction and the width direction.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記従来の積
層ずれの検査方法において、積層ずれの長さ方向および
幅方向を検査するためには、セラミック素体に印刷され
たマークのずれを積層コンデンサの端面と側面の二方向
から検査しなければならなかった。そのため、電極パタ
ーンを印刷する際に、セラミック素体に検査用マークを
長さ方向と幅方向とに設けなければならなかった。上記
検査用マークの検査は、顕微鏡によって拡大されたもの
を画像認識することによって行なわれている。しかし、
上記のように積層コンデンサの二方向から検査すること
は、上記画像認識の処理を煩雑にするという問題を有す
る。
However, in the above-described conventional method for inspecting the stacking error, in order to inspect the lengthwise direction and the widthwise direction of the stacking error, the displacement of the mark printed on the ceramic body is determined by the multilayer capacitor. Had to be inspected from two sides, the end face and the side face. Therefore, when the electrode pattern is printed, it is necessary to provide the inspection mark on the ceramic body in the length direction and the width direction. The inspection of the inspection mark is performed by recognizing an image of the magnified image with a microscope. But,
Inspecting the multilayer capacitor from two directions as described above has a problem that the image recognition process is complicated.

【0005】本発明は、以上のような課題を解決するた
めのもので、積層コンデンサの一方向からのみによって
長さ方向、幅方向、および斜め方向の積層ずれが同時に
検査できる積層電子部品の積層ずれ検出用チェックマー
クおよび積層電子部品の積層ずれ検査方法を提供するこ
とを目的とする。
The present invention has been made to solve the above problems, and is capable of simultaneously inspecting stacking deviations in the length direction, the width direction, and the diagonal direction from only one direction of a multilayer capacitor, and stacking multilayer electronic components. An object of the present invention is to provide a check mark for detecting a deviation and a method for inspecting a lamination deviation of a laminated electronic component.

【0006】[0006]

【課題を解決するための手段】(第1発明)前記目的を
達成するために、本発明における積層電子部品の積層ず
れ検出用チェックマークは、導電性部材(図1の12)
が形成されている基板(図1の11)を積層して接着し
た後、所定の形状に切断することによって単体の電子部
品が得られる積層電子部品に付けられており、上記基板
(11)上に、単体の電子部品を得るための切断予定仮
想線(図1の1ないし4)上で、当該切断予定仮想線
(1ないし4)に対して直角になるように配置されると
共に、平行した同じ長さの対向辺と、当該対向辺の反対
側に傾斜した辺とを備えた一対のチェックマーク(図1
の13)とから構成される。
(First Invention) In order to achieve the above object, a check mark for detecting a stacking error of a multilayer electronic component in the present invention is a conductive member (12 in FIG. 1).
The substrate (11 in FIG. 1) on which is formed is laminated, adhered, and then cut into a predetermined shape to obtain a single electronic component. On the virtual line to be cut (1 to 4 in FIG. 1) for obtaining a single electronic component, and at a right angle to the virtual line (1 to 4) to be cut, and parallel to each other. A pair of check marks each having an opposite side having the same length and an inclined side opposite to the opposite side (see FIG. 1).
13) and.

【0007】(第2発明)本発明の積層電子部品の積層
ずれ検査方法は、導電性部材(12)と共に上記一対の
チェックマーク(13)が形成された基板(11)を積
層した際に、当該積層基板の断面に現れる上記一対のチ
ェックマーク(13)群を拡大して検査し、上記一対の
チェックマーク(13)の長さおよび位置のずれによっ
て上記積層基板の幅方向、長さ方向、あるいは斜め方向
のずれを検出することを特徴とする。
(Second Invention) A lamination deviation inspection method for a laminated electronic component according to the present invention comprises: when laminating a substrate (11) on which a pair of check marks (13) are formed together with a conductive member (12), The pair of check marks (13) appearing on the cross section of the laminated board are enlarged and inspected, and the width direction, the length direction of the laminated board, Alternatively, it is characterized by detecting a deviation in an oblique direction.

【0008】[0008]

【作 用】(第1発明および第2発明)基板上には、
導電部材が形成されていると共に、単体の電子部品を得
るための切断予定仮想線上で、当該切断予定仮想線と直
角になるように、平行した同じ長さの対向辺と、当該対
向辺と反対側に傾斜した辺とを備えた一対のチェックマ
ークが形成されている。そのため、積層基板の側面に
は、前記一対のチェックマーク群が露出している。積層
ずれのない場合には、上記一対のチェックマーク群の長
さが全て同じで、チェックマークどうしの間隔が揃って
配置されている。幅方向における積層ずれの場合には、
一対のチェックマークの長さが長いものや短いものが検
出される。また、長さ方向における積層ずれの場合に
は、位置のずれた一対のチェックマークが検出される。
さらに、斜め方向における積層ずれの場合には、左右方
向の長さが異なる一対のチェックマークや位置のずれた
一対のチェックマークが検出される。また、斜め方向の
積層ずれの場合には、一対のチェックマークの間隔が正
常時よりも広がって検出される。以上のように、積層基
板の一方向からの検査で、積層ずれの長さ方向、幅方
向、斜め方向が検出される。なお、本明細書において、
図1に示された電極パターンの長さの短い方を幅方向、
長さの長い方を長さ方向と記載する。また、同様に、電
極パターンの長さの短い方を端面、長さの長い方向を側
面と記載する。
[Operation] (First and second inventions)
A conductive member is formed, and on an imaginary line to be cut for obtaining a single electronic component, a parallel opposing side having the same length and an opposite side to the imaginary line to be cut are formed. A pair of check marks are formed with sides that are inclined to the sides. Therefore, the pair of check mark groups are exposed on the side surface of the laminated substrate. When there is no stacking error, the lengths of the pair of check marks are all the same, and the check marks are arranged at regular intervals. In case of stacking deviation in the width direction,
A long or short pair of check marks is detected. Further, in the case of stacking deviation in the length direction, a pair of check marks whose positions are displaced is detected.
Furthermore, in the case of stacking deviation in the diagonal direction, a pair of check marks having different lengths in the left-right direction or a pair of check marks having a misaligned position are detected. Further, in the case of stacking deviation in the oblique direction, the distance between the pair of check marks is detected wider than in the normal state. As described above, the lengthwise direction, the widthwise direction, and the oblique direction of the stacking displacement are detected by the inspection from one direction of the stacked substrate. In the present specification,
The shorter one of the electrode patterns shown in FIG. 1 is the width direction,
The longer side is referred to as the length direction. Similarly, the shorter electrode pattern is referred to as an end face and the longer electrode direction is referred to as a side face.

【0009】[0009]

【実 施 例】図1は本発明の一実施例で、積層コンデ
ンサのセラミック素体を説明するための図である。先
ず、誘電体磁器粉末は、有機バインダーと混練されてス
ラリーが作成される。上記スラリーは、ドクターブレー
ド等によって、たとえば10μmの厚さのセラミックシ
ートからセラミック素体11が形成される。セラミック
素体11上には、スクリーン印刷によって内部電極とな
る電極パターン12が形成されると同時に、積層ずれの
検査を行なうためのチェックマーク13が形成される。
EXAMPLE FIG. 1 is an example of the present invention and is a diagram for explaining a ceramic body of a multilayer capacitor. First, the dielectric ceramic powder is kneaded with an organic binder to form a slurry. The slurry forms the ceramic body 11 from a ceramic sheet having a thickness of, for example, 10 μm using a doctor blade or the like. On the ceramic body 11, an electrode pattern 12 to be an internal electrode is formed by screen printing, and at the same time, a check mark 13 for inspecting a stacking error is formed.

【0010】チェックマーク13を印刷する位置は、た
とえば切断予定仮想線1ないし4上で、チェックマーク
13の中央部が来るようにする。さらに、チェックマー
ク13の形状は、一対からなり、切断予定仮想線1ない
し4と直角方向で平行した同じ長さの対向辺と、当該対
向辺と反対側に傾斜した辺とを備えている。たとえば、
チェックマーク13は、直角三角形の垂直辺側を対向さ
せて、切断線1ないし4上に形成される。チェックマー
ク13は、一箇所に設けてもよいが、図1に示すように
セラミック素体11の側面側に二箇所設け、その向きを
逆にしている。
The position where the check mark 13 is printed is set so that the central portion of the check mark 13 comes on the virtual lines 1 to 4 for cutting. Further, the check mark 13 has a pair of shapes, and has opposing sides of the same length that are parallel to the planned cutting virtual lines 1 to 4 at a right angle, and sides that are inclined to the opposite side. For example,
The check marks 13 are formed on the cutting lines 1 to 4 with the vertical sides of the right triangles facing each other. The check mark 13 may be provided at one place, but as shown in FIG. 1, it is provided at two places on the side surface side of the ceramic body 11 and their directions are reversed.

【0011】上記のように電極パターン12とチェック
マーク13とが形成されたセラミック素体11は、一定
形状に打ち抜かれた後、積み重ねられる。その後、一定
形状のセラミック素体11は、たとえば熱圧着等によっ
て接着され積層体を得る。この積層体は、図示されてい
ない回転刃によって、切断予定仮想線1ないし4に沿っ
て切断され、所定寸法のチップに分割される。積層され
たチップの端面には、図示されていない外部電極が交互
の電極パターン12と接続されて積層コンデンサとな
る。一方、分割されたチップにおける一方の側面に、向
きの異なる2個のチェックマーク13と、他方の側面
に、同じ側面と前記一方の側面とも向きの異なる2個の
チェックマーク13とが現れる。
The ceramic body 11 on which the electrode pattern 12 and the check mark 13 are formed as described above is punched into a certain shape and then stacked. After that, the ceramic body 11 having a fixed shape is bonded by, for example, thermocompression bonding to obtain a laminated body. This laminated body is cut along a virtual cutting line 1 to 4 by a rotary blade (not shown) to be divided into chips having a predetermined size. External electrodes (not shown) are connected to alternate electrode patterns 12 on the end faces of the laminated chips to form a laminated capacitor. On the other hand, two check marks 13 having different orientations appear on one side surface of the divided chip, and two check marks 13 having the same orientation and different orientations from the one side surface appear on the other side surface.

【0012】図2は本発明の一実施例で、積層ずれのな
い積層コンデンサの側面を拡大して示した図である。図
2に示す符号21は、セラミック素体11を12層積み
重ねたものの側面を示しており、この側面21に現れる
チェックマーク13を検査する。チェックマーク13
は、前述のごとく、直角三角形の中央部が切断予定仮想
線1ないし4上に形成されている。そのため、セラミッ
ク素体11に積層ずれのない場合は、図2に示すよう
に、一対の直角三角形の中央部が切断線(たとえば1)
によって、等間隔でしかも同じ長さに切られている。し
たがって、図2に示されているように、チェックマーク
13は、同じ長さのものが等間隔に整然と配置されてい
る。なお、このチェックマーク13は、たとえば図示さ
れていない顕微鏡によって拡大され、画像認識装置によ
って解析されるため、数μmのオーダーのずれを検出す
ることができる。
FIG. 2 is an enlarged view of a side surface of a multilayer capacitor having no stacking deviation, which is an embodiment of the present invention. Reference numeral 21 shown in FIG. 2 indicates a side surface of the ceramic body 11 in which 12 layers are stacked, and the check mark 13 appearing on the side surface 21 is inspected. Check mark 13
As described above, the central portion of the right-angled triangle is formed on the cut-off virtual lines 1 to 4. Therefore, when there is no stacking deviation in the ceramic body 11, as shown in FIG. 2, the central portion of the pair of right triangles has a cutting line (for example, 1).
Are cut at equal intervals by the same length. Therefore, as shown in FIG. 2, the check marks 13 having the same length are arranged at regular intervals. The check mark 13 is magnified by, for example, a microscope (not shown) and analyzed by the image recognition device, so that a deviation on the order of several μm can be detected.

【0013】図3は本発明の一実施例で、幅方向の積層
ずれを検出した場合の積層コンデンサの側面を拡大して
示した図である。積層ずれが幅方向に発生する場合は、
チェックマーク13である直角三角形の中央部が切断線
で切られていない。たとえば、図3において、符号13
は、積層ずれのない部分におけるチェックマークで、符
号31ないし34は、積層ずれを起こした部分における
チェックマークである。チェックマーク32および33
は、チェックマーク13の長さより長く、直角三角形の
底辺近傍で切断線によって切られたことが示されてい
る。すなわち、通常より長いチェックマーク32、3
3、および通常より短いチェックマーク31、34は、
図3に示す第3層目および第10層目のセラミック素体
に発見することができる。このように、一対のチェック
マーク13の異なる長さは、セラミック素体のずれた方
向を知ることができる。
FIG. 3 is an enlarged view of the side surface of the multilayer capacitor in the case where the stacking deviation in the width direction is detected in one embodiment of the present invention. If stacking error occurs in the width direction,
The center part of the right triangle which is the check mark 13 is not cut by the cutting line. For example, in FIG.
Is a check mark in a portion where there is no stacking deviation, and reference numerals 31 to 34 are check marks in a portion where stacking deviation has occurred. Check marks 32 and 33
Is longer than the length of the check mark 13 and is cut by a cutting line near the base of the right triangle. That is, check marks 32, 3 longer than usual
3 and check marks 31, 34 shorter than usual
It can be found in the third and tenth layer ceramic bodies shown in FIG. In this way, the different lengths of the pair of check marks 13 can identify the direction in which the ceramic body is displaced.

【0014】図4は本発明の一実施例で、長さ方向の積
層ずれを検出した場合の積層コンデンサの側面を拡大し
て示した図である。図4に示すように、チェックマーク
41ないし44の長さは、チェックマーク13と同じで
あるが、位置がチェックマーク13とずれている場合、
長さ方向のずれを知ることができる。図5は本発明の一
実施例で、斜め方向の積層ずれを検出した場合の積層コ
ンデンサの側面を拡大して示した図である。図5に示す
ように、左右の長さが異なり、さらに、一対のチェック
マークの間隔が正常のものよりも広いチェックマーク5
1ないし54は、図3および図4に示す両方のずれを含
んでいる。すなわち、図5に示すようなチェックマーク
51ないし54が発見された時は、セラミック素体が斜
めにずれていることを知る。切断予定仮想線上に本実施
例のような一対のチェックマークを少なくとも1箇所に
設けるだけで、幅方向、長さ方向、および斜め方向の積
層ずれを発見することができる。
FIG. 4 is an enlarged view of the side surface of the multilayer capacitor in the case of detecting the stacking deviation in the length direction according to the embodiment of the present invention. As shown in FIG. 4, the lengths of the check marks 41 to 44 are the same as those of the check mark 13, but when the position is deviated from the check mark 13,
You can know the deviation in the length direction. FIG. 5 is an enlarged view of the side surface of the multilayer capacitor in the case where the stacking deviation in the oblique direction is detected in the embodiment of the present invention. As shown in FIG. 5, the left and right lengths are different, and the distance between the pair of check marks is wider than that of normal check marks.
1 through 54 include both offsets shown in FIGS. That is, when the check marks 51 to 54 as shown in FIG. 5 are found, it is known that the ceramic body is slanted. By providing a pair of check marks at least at one place on the virtual line for cutting as in the present embodiment, it is possible to find the stacking deviation in the width direction, the length direction, and the diagonal direction.

【0015】以上、本発明の実施例を詳述したが、本発
明は、前記実施例に限定されるものではない。そして、
特許請求の範囲に記載された本発明を逸脱することがな
ければ、種々の設計変更を行なうことが可能である。た
とえば、本実施例では、チェックマークをセラミック素
体の側面側に現れるようにしたが、これらを端面側に現
れるようにしても、同様な作用・効果を奏する。また、
一対のチェックマークの形状は、一対の平行な対向辺と
当該対向辺と反対側で傾斜する辺とを備えていれば、三
角形に限定されず、本実施例以外の形状のものも含む。
Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above embodiments. And
Various design changes can be made without departing from the invention as set forth in the claims. For example, in the present embodiment, the check mark is made to appear on the side surface side of the ceramic body, but even if these are made to appear on the end surface side, the same action and effect are achieved. Also,
The shape of the pair of check marks is not limited to a triangle as long as it has a pair of parallel opposing sides and a side inclined on the side opposite to the opposing sides, and includes shapes other than those of this embodiment.

【0016】[0016]

【発明の効果】本発明によれば、基板の切断予定仮想線
上に、一対の平行な対向辺と当該対向辺と反対側で傾斜
する辺とを備えたチェックマークを形成することで、積
層された一側面を検査すれば、セラミック素体の幅方
向、長さ方向、および斜め方向の積層ずれを発見するこ
とができる。したがって、検査作業および積層ずれを検
査する画像認識が簡単で検査効率を向上させることがで
きる。
According to the present invention, a check mark having a pair of parallel opposing sides and an edge inclined on the side opposite to the opposing sides is formed on the virtual cutting line of the substrate so that the substrates are laminated. If one side surface is inspected, it is possible to find the stacking deviation in the width direction, the length direction, and the oblique direction of the ceramic body. Therefore, the inspection work and the image recognition for inspecting the stacking error are simple and the inspection efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例で、積層コンデンサのセラミ
ック素体を説明するための図である。
FIG. 1 is a diagram for explaining a ceramic body of a multilayer capacitor according to an embodiment of the present invention.

【図2】本発明の一実施例で、積層ずれのない積層コン
デンサの側面を拡大して示した図である。
FIG. 2 is an enlarged view of a side surface of a multilayer capacitor without a stacking error in one embodiment of the present invention.

【図3】本発明の一実施例で、幅方向の積層ずれを検出
した場合の積層コンデンサの側面を拡大して示した図で
ある。
FIG. 3 is an enlarged view of a side surface of the multilayer capacitor in the case where the stacking deviation in the width direction is detected in the embodiment of the present invention.

【図4】本発明の一実施例で、長さ方向の積層ずれを検
出した場合の積層コンデンサの側面を拡大して示した図
である。
FIG. 4 is an enlarged view showing a side surface of the multilayer capacitor in the case where the stacking deviation in the length direction is detected in the embodiment of the present invention.

【図5】本発明の一実施例で、斜め方向の積層ずれを検
出した場合の積層コンデンサの側面を拡大して示した図
である。
FIG. 5 is an enlarged view of a side surface of a multilayer capacitor in a case where a stacking deviation in an oblique direction is detected according to an embodiment of the present invention.

【図6】従来例における積層コンデンサのセラミック素
体を説明するための図である。
FIG. 6 is a diagram for explaining a ceramic body of a multilayer capacitor in a conventional example.

【符号の説明】[Explanation of symbols]

11・・・セラミック素体 12・・・電極パターン 13・・・チェックマーク 21・・・積層されたセラミック素体の側面 31ないし34・・・幅方向にずれた場合のチェックマ
ーク 41ないし44・・・長さ方向にずれた場合のチェック
マーク 51ないし54・・・斜め方向にずれた場合のチェック
マーク
11 ... Ceramic body 12 ... Electrode pattern 13 ... Check mark 21 ... Side surface of laminated ceramic body 31 to 34 ... Check mark when displaced in the width direction 41 to 44. ..Check marks when displaced in the longitudinal direction 51 to 54 ... Check marks when displaced in the diagonal direction

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 導電性部材が形成されている基板を積層
して接着した後、所定の形状に切断することによって単
体の電子部品が得られる積層電子部品において、 上記基板上に、 単体の電子部品を得るための切断予定仮想線と、 当該切断予定仮想線に対して直角になるように配置する
と共に、平行した同じ長さの対向辺と、 当該対向辺の反対側に傾斜した辺と、 を備えた一対のチェックマークが形成されていることを
特徴とする積層電子部品の積層ずれ検出用チェックマー
ク。
1. A laminated electronic component in which a single electronic component is obtained by laminating and adhering substrates having conductive members formed thereon, and then cutting the substrates into a predetermined shape. An imaginary line to be cut for obtaining a part, and the imaginary line to be cut are arranged so as to be orthogonal to the imaginary line to be cut, and parallel opposite sides having the same length, and a side inclined to the opposite side of the opposite side, A check mark for detecting stacking deviation of a stacked electronic component, wherein a pair of check marks including the check mark are formed.
【請求項2】 導電性部材と共に上記一対のチェックマ
ークが形成された基板を積層した際に、当該積層基板の
断面に現れる上記一対のチェックマーク群を拡大して検
査し、上記一対のチェックマークの長さおよび位置のず
れによって上記積層基板の幅方向、長さ方向、あるいは
斜め方向のずれを検出することを特徴とする積層電子部
品の積層ずれ検査方法。
2. A pair of check marks formed on a cross section of the laminated substrate when a substrate on which the pair of check marks is formed is laminated together with a conductive member, and the inspection mark is enlarged and inspected. A method for inspecting stacking deviation of a laminated electronic component, which detects a deviation in a width direction, a length direction, or an oblique direction of the above-mentioned laminated substrate based on a deviation in length and position.
JP30440892A 1992-10-19 1992-10-19 Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component Expired - Fee Related JP2860849B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30440892A JP2860849B2 (en) 1992-10-19 1992-10-19 Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30440892A JP2860849B2 (en) 1992-10-19 1992-10-19 Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component

Publications (2)

Publication Number Publication Date
JPH06132180A true JPH06132180A (en) 1994-05-13
JP2860849B2 JP2860849B2 (en) 1999-02-24

Family

ID=17932652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30440892A Expired - Fee Related JP2860849B2 (en) 1992-10-19 1992-10-19 Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component

Country Status (1)

Country Link
JP (1) JP2860849B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028762A (en) * 2010-06-24 2012-02-09 Murata Mfg Co Ltd Method of evaluating change in density of matter to be pressed and method of manufacturing multilayer ceramic electronic component
CN103578756A (en) * 2012-08-07 2014-02-12 三星电机株式会社 Multilayered ceramic electronic component and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028762A (en) * 2010-06-24 2012-02-09 Murata Mfg Co Ltd Method of evaluating change in density of matter to be pressed and method of manufacturing multilayer ceramic electronic component
CN103578756A (en) * 2012-08-07 2014-02-12 三星电机株式会社 Multilayered ceramic electronic component and fabricating method thereof
JP2014036218A (en) * 2012-08-07 2014-02-24 Samsung Electro-Mechanics Co Ltd Multilayer ceramic electronic component and manufacturing method therefor

Also Published As

Publication number Publication date
JP2860849B2 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
JP4501437B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPH10275736A (en) Method for judging cutting position correctness of laminated substrate, and laminated ceramics electronic part
JP2004047707A (en) Laminated ceramic capacitor array
JP2005175165A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2002184648A (en) Laminated ceramic electronic component and its manufacturing method
JP2010097994A (en) Method of manufacturing laminated feedthrough capacitor
KR20140120111A (en) Multi-layered ceramic capacitor and manufacturing method the same
JP4502130B2 (en) Manufacturing method of laminated electronic component
JP2860849B2 (en) Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component
JP2000195742A (en) Laminated ceramic capacitor
CN210467599U (en) Multilayer ceramic capacitor
GB2238508A (en) Manufacturing a laminated electronic component
JP2863850B2 (en) Check mark for detecting misalignment of laminated electronic component, laminated electronic component having check mark for detecting misalignment of laminated electronic component, and method for inspecting misalignment of laminated electronic component
CN210467597U (en) Multilayer ceramic capacitor
JP2504229B2 (en) Method for manufacturing laminated electronic component
JPH06224002A (en) Check mark for detecting laminated layer dislocation of laminated layer electronic component
JP2977698B2 (en) Laminated board
JPH06224001A (en) Check mark for detecting laminated layer dislocation of laminated layer electronic component
JP3159344B2 (en) Manufacturing method of ceramic laminated electronic component
JPH07201641A (en) Production of multilayer ceramic electronic device
JP2000049037A (en) Laminated ceramic capacitor
JPH06314630A (en) Ceramic-lamination electronic component
JPH0856062A (en) Lamination slip check mark of laminated electronic part
JP4543764B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4106122B2 (en) Manufacturing method of laminated piezoelectric element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981027

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071211

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081211

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091211

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees