JPH0612976A - Forming method for field emission cathode - Google Patents

Forming method for field emission cathode

Info

Publication number
JPH0612976A
JPH0612976A JP16767192A JP16767192A JPH0612976A JP H0612976 A JPH0612976 A JP H0612976A JP 16767192 A JP16767192 A JP 16767192A JP 16767192 A JP16767192 A JP 16767192A JP H0612976 A JPH0612976 A JP H0612976A
Authority
JP
Japan
Prior art keywords
anode
forming
insulating film
field emission
emitter tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16767192A
Other languages
Japanese (ja)
Inventor
Keiichi Betsui
圭一 別井
Shinya Fukuda
晋也 福田
Osamu Toyoda
治 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16767192A priority Critical patent/JPH0612976A/en
Publication of JPH0612976A publication Critical patent/JPH0612976A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PURPOSE:To provide a forming method for a field emission cathode whereby a distance between an emitter tip and an anode electrode can be shortened, possible to perform high speed action by decreasing a running distance of an electron and further possible to easily and stably form the cathode. CONSTITUTION:The first insulating film 2 is formed in a region except a region of forming a gate and emitter of a substrate 1, to form a conductive film 3 in a front surface, and etching of the concerned conductive film 3 is performed to form an anode pattern 3a of comprising a pad part 3b, support part 3d and an anode part 3c. Thereafter, the anode pattern 3a serves as a mask, to perform etching of the substrate 1 between the first insulating films 2 in a condition that the predetermined side etching is provided, and an emitter tip 1a acute in the uppermost part is formed just below the anode part 3c of the anode pattern 3a. Next, the second insulating film 4 and a gate electrode 5 are successively formed on the substrate 1 between the first insulating film 2 and the emitter tip 1a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電界放出陰極の形成方
法に係り、詳しくは、表示素子やマイクロ真空管等に用
いられる微小冷陰極の形成方法に適用することができ、
特に、エミッタティップとアノード電極間の距離を短く
して電子の走行距離を短くすることができる電界放出陰
極の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a field emission cathode, and more particularly, it can be applied to a method for forming a minute cold cathode used in a display device, a micro vacuum tube, etc.
In particular, the present invention relates to a method for forming a field emission cathode that can shorten the distance traveled by electrons by shortening the distance between the emitter tip and the anode electrode.

【0002】近年、微小冷陰極は、表示素子やマイクロ
真空管等に用いられており、後者のマイクロ真空管にお
いては、半導体素子と比較して電子の移動度が大きく、
高速及び高温動作、放射損傷に強いという特徴を活かし
て、マイクロウェーブ素子、超高速演算素子、宇宙、原
子炉等の放射線環境、高温環境、表示素子等への応用が
期待されている。
In recent years, micro cold cathodes have been used for display elements, micro vacuum tubes, etc., and in the latter micro vacuum tubes, the mobility of electrons is higher than that of semiconductor elements,
Utilizing the features of high-speed and high-temperature operation and resistance to radiation damage, it is expected to be applied to microwave elements, ultra-high-speed arithmetic elements, radiation environments such as space and nuclear reactors, high-temperature environments, and display elements.

【0003】[0003]

【従来の技術】図4はマイクロ真空管に用いられる電界
放出陰極の構造を示す図である。図4(a)では、シリ
コン基板31上に円錐形状のエミッタティップ32を形成
し、このエミッタティップ32を取り囲むように離間させ
てシリコン酸化膜33を形成し、更にエミッタティップ32
上で開口部34を有するゲート電極35を形成して構成した
ものである。
2. Description of the Related Art FIG. 4 is a view showing the structure of a field emission cathode used in a micro vacuum tube. In FIG. 4A, a conical emitter tip 32 is formed on a silicon substrate 31, a silicon oxide film 33 is formed so as to surround the emitter tip 32, and the emitter tip 32 is further formed.
The gate electrode 35 having the opening 34 is formed above.

【0004】また、図4(b)では、シリコン基板31上
に各々対向するように離間させてエミッタティップ32及
びゲート電極35を形成して構成したものである。この図
4(a)、(b)の電界放出陰極では、エミッタティッ
プ32とゲート電極35間に電圧を印加することにより、エ
ミッタティップ32のコーン先端に大きな電界が加わって
電界放出を生じさせることができる。
Further, in FIG. 4B, the emitter tip 32 and the gate electrode 35 are formed on the silicon substrate 31 so as to be opposed to each other and spaced from each other. In the field emission cathodes of FIGS. 4A and 4B, by applying a voltage between the emitter tip 32 and the gate electrode 35, a large electric field is applied to the cone tip of the emitter tip 32 to cause field emission. You can

【0005】次に、図5は従来の電界放出陰極の形成方
法を説明する図である。図5において、図4と同一符号
は同一または相当部分を示し、41はシリコン基板31を熱
酸化して形成されたSiO2 等のシリコン酸化膜であ
り、41aはシリコン酸化膜41がエッチングされ形成され
た円形形状のマスクパターンであり、42はシリコン基板
31のエミッタティップ32表面を熱酸化して形成されたS
iO2 等のシリコン酸化膜である。そして、43、44は各
々SiO2 等の絶縁膜、Cr等の導電性膜であり、44a
は導電性膜44がエッチングされ形成されたゲート電極で
ある。
Next, FIG. 5 is a diagram for explaining a conventional method for forming a field emission cathode. 5, the same reference numerals as those in FIG. 4 indicate the same or corresponding portions, 41 is a silicon oxide film such as SiO 2 formed by thermally oxidizing the silicon substrate 31, and 41a is formed by etching the silicon oxide film 41. 42 is a silicon substrate.
S formed by thermally oxidizing the surface of the emitter tip 32 of 31
It is a silicon oxide film such as iO 2 . Reference numerals 43 and 44 respectively denote an insulating film such as SiO 2 and a conductive film such as Cr.
Is a gate electrode formed by etching the conductive film 44.

【0006】次に、その電界放出陰極の形成方法を説明
する。まず、図5(a)に示すように、n型シリコン基
板31を熱酸化してシリコン基板31上にシリコン酸化膜41
を形成した後、図5(b)に示すように、シリコン酸化
膜41をリアクティブイオンエッチング(RIE)により
円形形状になるようにエッチングして円形形状のマスク
パターン41aを形成する。
Next, a method of forming the field emission cathode will be described. First, as shown in FIG. 5A, the n-type silicon substrate 31 is thermally oxidized to form a silicon oxide film 41 on the silicon substrate 31.
5B, the silicon oxide film 41 is etched into a circular shape by reactive ion etching (RIE) to form a circular mask pattern 41a, as shown in FIG. 5B.

【0007】次に、図5(c)に示すように、マスクパ
ターン41aをマスクとしてRIEによりマスクパターン
41a下部に適度なサイドエッチングが生じる条件でエッ
チングしてエミッタティップ32を形成する。この時、シ
リコン基板31上部のサイドエッチングが進んでコーンが
形成されてくるが、マスクパターン41aが取れないよう
に残っている状態でエッチングを終了させる。この状態
では、エミッタティップ32先端は平坦で尖っていないた
め、マスクパターン41aをエミッタティップ32先端の平
坦部上に残すことができる。この後、図5(d)に示す
ように、シリコン基板31のエミッタティップ32にかけて
シリコンを熱酸化してエミッタティップ32表面にシリコ
ン酸化膜42を形成する。この処理によりエミッタティッ
プ32内部にシリコンの極めて鋭い先端が形成される。
Next, as shown in FIG. 5C, a mask pattern is formed by RIE using the mask pattern 41a as a mask.
The emitter tip 32 is formed by etching under the condition that an appropriate side etching occurs at the lower part of 41a. At this time, the side etching of the upper portion of the silicon substrate 31 progresses to form cones, but the etching is terminated in a state where the mask pattern 41a remains so that it cannot be removed. In this state, since the tip of the emitter tip 32 is flat and not sharp, the mask pattern 41a can be left on the flat portion of the tip of the emitter tip 32. After that, as shown in FIG. 5D, the silicon is thermally oxidized on the emitter tip 32 of the silicon substrate 31 to form a silicon oxide film 42 on the surface of the emitter tip 32. This process forms a very sharp tip of silicon inside the emitter tip 32.

【0008】そして、Cr導電性膜44をパターニングし
てゲート電極44aを形成することにより、図5(g)に
示すような電界放出陰極を得ることができる。次に、図
5(e)に示すように、SiO2 、Crを順堆蒸着して
絶縁膜43及び導電性膜44を形成した後、図5(f)に示
すように、フッ酸に浸漬してエミッタティップ32表面の
シリコン酸化膜42部分を除去して、マスクパターン41a
とその上にある絶縁膜43と導電性膜44をリフトオフによ
り除去する。
By patterning the Cr conductive film 44 and forming the gate electrode 44a, a field emission cathode as shown in FIG. 5 (g) can be obtained. Next, as shown in FIG. 5E, SiO 2 and Cr are vapor-deposited in order to form the insulating film 43 and the conductive film 44, and then immersed in hydrofluoric acid as shown in FIG. 5F. Then, the silicon oxide film 42 on the surface of the emitter tip 32 is removed, and the mask pattern 41a is formed.
The insulating film 43 and the conductive film 44 thereabove are removed by lift-off.

【0009】上記した従来の電界放出陰極では、円形形
状のシリコン酸化膜41を用い、マスクパターン41a下部
でサイドエッチングが入るようにシリコン基板31上部を
エッチングしてエミッタティップ32を形成し、この際、
マスクパターン41aが離脱しないようにエミッタティッ
プ32先端部が鋭角ではなく平坦な状態でエッチングを止
め、マスクパターン41aが離脱しないように残した状態
でエミッタティップ32を熱酸化してエミッタティップ32
先端部を鋭角になるようにしている。エミッタティップ
32先端が鋭角になるまでエッチングしてしまうと、マス
クパターン41aは離脱してしまい、この状態で全面に絶
縁膜43、導電性膜44を形成してエッチングしてもゲート
開口部を形成するのは非常に困難である。このため、上
記したように、マスクパターン41aを残した状態で絶縁
膜43、導電性膜44を蒸着により形成し、リフトオフによ
りエミッタティップ32表面のシリコン酸化膜42部分を除
去して、マスクパターン41aとその上の絶縁膜43及び導
電性膜44を除去することでゲート開口部を形成してい
る。
In the above-mentioned conventional field emission cathode, a silicon oxide film 41 having a circular shape is used, and an upper part of the silicon substrate 31 is etched to form an emitter tip 32 so that side etching can be performed under the mask pattern 41a. ,
In order to prevent the mask pattern 41a from coming off, the emitter tip 32 is not etched at an acute angle and etching is stopped in a flat state, and the emitter tip 32 is thermally oxidized while leaving the mask pattern 41a so as not to come off.
The tip is sharp. Emitter tip
32 If the tip is etched to an acute angle, the mask pattern 41a is separated, and in this state, the gate opening is formed even if the insulating film 43 and the conductive film 44 are formed on the entire surface and etched. Is very difficult. Therefore, as described above, the insulating film 43 and the conductive film 44 are formed by vapor deposition with the mask pattern 41a left, and the silicon oxide film 42 portion on the surface of the emitter tip 32 is removed by lift-off to remove the mask pattern 41a. The gate opening is formed by removing the insulating film 43 and the conductive film 44 on the gate insulating film.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記し
た従来の電界放出陰極の形成方法では、図6に示すよう
に、アノード電極51はエミッタティップ32に対してゲー
ト電極44aの外側の絶縁膜43上にゲート電極44aと離間
(フォトリソグラフィー限界で1μm程度)させて形成
していたため、高速動作をさせようとすると、エミッタ
ティップ32とアノード電極51間の距離が長くて電子の走
行距離が長いため、高速動作させることができないとい
う問題があった。
However, in the above-described conventional method for forming a field emission cathode, as shown in FIG. 6, the anode electrode 51 is on the insulating film 43 outside the gate electrode 44a with respect to the emitter tip 32. Since it is formed apart from the gate electrode 44a (about 1 μm at the photolithography limit), when trying to operate at high speed, the distance between the emitter tip 32 and the anode electrode 51 is long and the traveling distance of electrons is long. There was a problem that it could not be operated at high speed.

【0011】このため、エミッタティップ32とアノード
電極51間の距離を短くして電子の走行距離を短くするに
は、アノード電極51をエミッタティップ32の真上に配置
すればよいのは容易に推測されるところであり既に報告
されているが、上記した従来の電界放出陰極の形成方法
からその構造を実現するのは非常に困難であり、未だそ
の電界放出陰極の形成方法については報告されていな
い。
Therefore, in order to shorten the distance between the emitter tip 32 and the anode electrode 51 and shorten the traveling distance of electrons, it is easily guessed that the anode electrode 51 should be arranged right above the emitter tip 32. However, it is very difficult to realize the structure from the above-described conventional method for forming a field emission cathode, and no method for forming the field emission cathode has been reported yet.

【0012】そこで本発明は、エミッタティップとアノ
ード電極間の距離を短くすることができ、電子の走行距
離を短くして、高速動作させることができ、しかも容易
に安定に形成することができる電界放出陰極の形成方法
を提供することを目的としている。
Therefore, according to the present invention, the distance between the emitter tip and the anode electrode can be shortened, the traveling distance of electrons can be shortened, high speed operation can be performed, and the electric field can be easily and stably formed. It is an object to provide a method for forming an emission cathode.

【0013】[0013]

【課題を解決するための手段】本発明による電界放出陰
極の形成方法は上記目的達成のため、基板上に鋭く尖っ
た部分を形成しそこからの電界放出により電子ビームを
取り出す電界放出型陰極の形成方法において、導電性膜
をマスクにしてエミッタをエッチングにより形成し、そ
の後絶縁膜、引き出し電極膜を形成し、マスクの導電性
膜を陽極として用いるものである。
In order to achieve the above object, the method for forming a field emission cathode according to the present invention provides a field emission cathode having a sharp pointed portion on a substrate from which an electron beam is extracted by field emission. In the forming method, an emitter is formed by etching using a conductive film as a mask, then an insulating film and an extraction electrode film are formed, and the conductive film of the mask is used as an anode.

【0014】本発明による電界放出陰極の形成方法は上
記目的達成のため、基板のゲート及びエミッタが形成さ
れる領域以外の領域に第1の絶縁膜を形成する工程と、
次いで、全面に導電性膜を形成する工程と、次いで、該
導電性膜をエッチングして、該第1の絶縁膜上にパッド
部を形成するとともに、該パッド部間の該基板上にアノ
ード部を形成し、更に該アノード部と該パッド部間に該
アノード部幅よりも小さい幅のサポート部を形成するこ
とにより、該パッド部と該サポート部と該アノード部と
からなるアノードパターンを形成する工程と、次いで、
該アノードパターンをマスクとし、該第1の絶縁膜間の
基板1を所定のサイドエッチングが入る条件でエッチン
グして、アノードパターンのアノード部直下に最上部が
鋭角なエミッタティップを形成する工程と、次いで、該
第1の絶縁膜と該エミッタティップ間のシリコン基板上
に第2の絶縁膜及びゲート電極を順次形成する工程とを
含むものである。
In order to achieve the above object, the method for forming a field emission cathode according to the present invention comprises a step of forming a first insulating film on a region of a substrate other than a region where a gate and an emitter are formed,
Next, a step of forming a conductive film on the entire surface, and then, etching the conductive film to form a pad portion on the first insulating film, and an anode portion on the substrate between the pad portions. And a support part having a width smaller than the width of the anode part is formed between the anode part and the pad part, thereby forming an anode pattern composed of the pad part, the support part and the anode part. Process, and then
Using the anode pattern as a mask, etching the substrate 1 between the first insulating films under a condition that a predetermined side etching is performed to form an emitter tip having an acute uppermost portion just below the anode portion of the anode pattern; Then, a step of sequentially forming a second insulating film and a gate electrode on the silicon substrate between the first insulating film and the emitter tip is included.

【0015】[0015]

【作用】本発明では、後述する実施例の図1〜3に示す
如く、アノードパターン3aを、絶縁膜2上に形成した
パッド部3bと、シリコン基板1上に形成した略円形形
状(アノード部3c直下に先端が鋭角なエミッタティッ
プ1aを形成するため)のアノード部3cと、アノード
部3cとパッド部3b間に形成したアノード部3c幅よ
りも小さい幅(サポート部3d下にエミッタティップ1
aを形成しないため)のサポート部3dとからなるよう
に構成し、このアノードパターン3aを用いてシリコン
基板1をサイドエッチングが適宜入る条件でエッチング
したため、アノードパターン3aのアノード部3c下の
みに先端が鋭角なエミッタティップ1aを形成すること
ができる。この時、エミッタティップ1aとパッド部3
bは、離間して配置されるが、エミッタティップ1aは
絶縁膜2上に形成されたパッド部3bと一体的に形成さ
れたサポート部3dにより支持されているため、工程中
や実装後においても離脱させないで済ませることができ
る。
In the present invention, as shown in FIGS. 1 to 3 of an embodiment described later, the anode pattern 3a is formed on the insulating film 2 and the pad portion 3b and the silicon substrate 1 are formed into a substantially circular shape (anode portion). An anode part 3c having an acute tip tip 3a immediately below 3c and a width smaller than the width of the anode part 3c formed between the anode part 3c and the pad part 3b (the emitter tip 1 below the support part 3d).
Since the silicon substrate 1 is etched using the anode pattern 3a under conditions where side etching is appropriately performed, the tip is provided only under the anode portion 3c of the anode pattern 3a. It is possible to form the emitter tip 1a having an acute angle. At this time, the emitter tip 1a and the pad portion 3
b are spaced apart, but since the emitter tip 1a is supported by the support portion 3d integrally formed with the pad portion 3b formed on the insulating film 2, the emitter tip 1a is also supported during the process and after mounting. It can be done without letting go.

【0016】しかも、アノードパターン3aはパッド部
3b、サポート部3d及びアノード部3cで一体的に形
成されているため、エミッタティップ1aから放出され
る電子を受けたアノード部3cは、サポート部3dを介
して外部回路と接続されたパッド部3bから電流として
引き出すことができる。
Moreover, since the anode pattern 3a is integrally formed of the pad portion 3b, the support portion 3d and the anode portion 3c, the anode portion 3c which has received the electrons emitted from the emitter tip 1a has the support portion 3d. It can be drawn as a current from the pad portion 3b connected to the external circuit via the pad portion 3b.

【0017】[0017]

【実施例】以下、本発明を図面に基づいて説明する。図
1は本発明の一実施例に則した電界放出陰極の構造を示
す図であり、図1(a)はその平面図、図1(b)はA
1−A2方向の断面図、図1(c)はB1−B2方向の
断面図である。図2、3は本発明の一実施例に則した電
界放出陰極の形成方法を説明する図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. 1A and 1B are views showing the structure of a field emission cathode according to an embodiment of the present invention. FIG. 1A is a plan view thereof, and FIG.
1-A2 direction sectional view, FIG. 1C is a B1-B2 direction sectional view. 2 and 3 are views for explaining a method for forming a field emission cathode according to an embodiment of the present invention.

【0018】図1〜3において、1はシリコン基板であ
り、1aはシリコン基板1上部がエッチングされ形成さ
れた先端が鋭角なエミッタティップであり、2はシリコ
ン基板1が熱酸化され形成されたSiO2 等の絶縁膜で
あり、3は絶縁膜2が形成されたシリコン基板1上全面
に形成されたCr等の導電性膜である。次いで、3aは
導電性膜3がエッチングされ形成されたアノードパター
ンであり、このアノードパターン3aは、絶縁膜2上に
形成されたパッド部3bと、パッド部3b間のシリコン
基板1上に形成された略円形形状のアノード部3cと、
アノード部3cとパッド部3bに形成されたアノード部
3c幅よりも小さい幅のサポート部3dとからなってい
る。なお、パッド部3bは、外部回路に引き出すための
電極パッドを兼ねている。そして、4、5はエミッタテ
ィップ1aと絶縁膜2間のシリコン基板1上にエミッタ
ティップ1aを取り囲むように各々順次形成されたSi
2 等の絶縁膜、Cr等のゲート電極である。
1-3, 1 is a silicon substrate
1a is formed by etching the upper part of the silicon substrate 1.
The tip is a sharp-edged emitter tip, and 2 is silicon
SiO formed by thermally oxidizing the substrate 1.2With an insulating film such as
Yes, 3 is the entire surface of the silicon substrate 1 on which the insulating film 2 is formed
It is a conductive film of Cr or the like formed on. Then 3a
Anode pattern formed by etching the conductive film 3
The anode pattern 3a is formed on the insulating film 2.
Formed pad portion 3b and silicon between the pad portions 3b
A substantially circular anode part 3c formed on the substrate 1,
Anode part formed on the anode part 3c and the pad part 3b
It consists of a support part 3d with a width smaller than the width of 3c.
It In addition, the pad portion 3b is for pulling out to an external circuit.
Also serves as an electrode pad. 4 and 5 are emitter tips.
Emitter on the silicon substrate 1 between the tip 1a and the insulating film 2.
Si sequentially formed so as to surround the tip 1a
O 2And an insulating film such as Cr, and a gate electrode such as Cr.

【0019】次に、その電界放出陰極の形成方法を説明
する。まず、図2(a)に示すように、シリコン基板1
のゲート及びエミッタが形成される領域以外の領域(ア
ノードパターンのパッド部が形成される領域)を熱酸化
して膜厚1.5μm程度の絶縁膜2を形成する。次に、
図2(b)に示すように、全面にCrを蒸着して膜厚3
000Å程度の導電性膜3を形成する。
Next, a method of forming the field emission cathode will be described. First, as shown in FIG. 2A, the silicon substrate 1
The region other than the region where the gate and the emitter are formed (region where the pad portion of the anode pattern is formed) is thermally oxidized to form the insulating film 2 having a thickness of about 1.5 μm. next,
As shown in FIG. 2B, Cr is vapor-deposited on the entire surface to form a film thickness 3
The conductive film 3 of about 000Å is formed.

【0020】次に、図2(c)、(d)(図2(d)は
図2(c)の平面図)に示すように、導電性膜3をエッ
チングして絶縁膜2間のシリコン基板1から絶縁膜2上
にかけてアノードパターン3aを形成する。この時、ア
ノードパターン3aは、絶縁膜2上に形成されたパッド
部3bと、パッド部3b間のシリコン基板1上に形成さ
れた幅1.5μm程度の略円形形状のアノード部3c
と、アノード部3cとパッド部3b間に形成したアノー
ド部3c幅よりも小さい幅のサポート部3dとからなる
ように形成される。
Next, as shown in FIGS. 2C and 2D (FIG. 2D is a plan view of FIG. 2C), the conductive film 3 is etched to form silicon between the insulating films 2. An anode pattern 3a is formed from the substrate 1 to the insulating film 2. At this time, the anode pattern 3a has a pad portion 3b formed on the insulating film 2 and a substantially circular anode portion 3c formed on the silicon substrate 1 between the pad portions 3b and having a width of about 1.5 μm.
And a support portion 3d having a width smaller than the width of the anode portion 3c formed between the anode portion 3c and the pad portion 3b.

【0021】次に、図3(e)に示すように、アノード
パターン3aをマスクとし、絶縁膜2間のシリコン基板
1をサイドエッチングが入る条件でエッチングして、ア
ノードパターン3aのアノード部3c直下にアノード部
3cから離間した最上部が鋭角なエミッタティップ1a
を形成する。この時、アノードパターン3aのサポート
部3d部では、アノードパターン3aに比べて十分細い
パターンで形成されているため、図1(c)に示す如
く、大きくサイドエッチングされてエミッタティップ1
aは形成されない。また、パッド部3b下地はSiO2
絶縁膜2であるため、エッチングされない。
Next, as shown in FIG. 3 (e), the silicon substrate 1 between the insulating films 2 is etched using the anode pattern 3a as a mask under the condition that side etching is performed, to directly under the anode portion 3c of the anode pattern 3a. An emitter tip 1a having a sharp uppermost portion separated from the anode portion 3c
To form. At this time, since the support portion 3d of the anode pattern 3a is formed with a pattern that is sufficiently thinner than the anode pattern 3a, as shown in FIG.
a is not formed. The base of the pad portion 3b is SiO 2
Since it is the insulating film 2, it is not etched.

【0022】そして、図3(f)、(g)に示すよう
に、アノードパターン3aを残した状態でエミッタティ
ップ1aと絶縁膜2間のシリコン基板1上にエミッタテ
ィップ1aを取り囲むようにSiO2 、Crを順次蒸着
して膜厚1.0μm程度の絶縁膜4及び膜厚2000Å
程度のゲート電極5を形成することにより、電界放出陰
極を得ることができる。この時、アノードパターン3a
上にも絶縁膜4及びゲート電極5が形成されるが、エミ
ッタティップ1a上にはアノードパターン3aのアノー
ド部3cがマスクされているため、絶縁膜4及びゲート
電極5は形成されない。なお、アノードパターン3aが
ない部分に形成されるゲート電極5は、絶縁膜4とゲー
ト電極5の膜厚を適宜調整することにより、エミッタテ
ィップ1aを取り囲むように略同じ高さで形成すること
ができる。
Then, as shown in FIGS. 3F and 3G, SiO 2 is formed on the silicon substrate 1 between the emitter tip 1a and the insulating film 2 so as to surround the emitter tip 1a while leaving the anode pattern 3a. , Cr are sequentially deposited to form an insulating film 4 having a thickness of about 1.0 μm and a thickness of 2000 Å
A field emission cathode can be obtained by forming the gate electrode 5 to a certain extent. At this time, the anode pattern 3a
The insulating film 4 and the gate electrode 5 are also formed thereon, but the insulating film 4 and the gate electrode 5 are not formed on the emitter tip 1a because the anode portion 3c of the anode pattern 3a is masked. The gate electrode 5 formed in the portion where the anode pattern 3a is not formed may be formed at substantially the same height so as to surround the emitter tip 1a by appropriately adjusting the film thicknesses of the insulating film 4 and the gate electrode 5. it can.

【0023】すなわち、本実施例では、アノードパター
ン3aを、絶縁膜2上に形成したパッド部3bと、シリ
コン基板1上に形成した略円形形状(アノード部3c直
下に先端が鋭角なエミッタティップ1aを形成するた
め)のアノード部3cと、アノード部3cとパッド部3
b間に形成したアノード部3c幅よりも小さい幅(サポ
ート部3d下にエミッタティップ1aを形成しないた
め)のサポート部3dとからなるように構成し、このア
ノードパターン3aを用いてシリコン基板1をサイドエ
ッチングが適宜入る条件でエッチングしたため、アノー
ドパターン3aのアノード部3c下のみに先端が鋭角な
エミッタティップ1aを形成することができる。この
時、エミッタティップ1aとパッド部3bは、離間して
配置されるが、エミッタティップ1aは絶縁膜2上に形
成されたパッド部3bと一体的に形成されたサポート部
3dにより支持されているため、工程中や実装後におい
ても離脱させないで済ませることができる。
That is, in this embodiment, the anode pattern 3a is formed into the pad portion 3b formed on the insulating film 2 and the substantially circular shape formed on the silicon substrate 1 (the emitter tip 1a having a sharp tip just below the anode portion 3c). To form the anode part 3c, the anode part 3c and the pad part 3
and a support portion 3d having a width smaller than the width of the anode portion 3c (between the support portion 3d and the emitter tip 1a are not formed), and the silicon substrate 1 is formed by using the anode pattern 3a. Since the etching is performed under the condition that the side etching is appropriately included, it is possible to form the emitter tip 1a having a sharp tip only under the anode portion 3c of the anode pattern 3a. At this time, the emitter tip 1a and the pad portion 3b are arranged apart from each other, but the emitter tip 1a is supported by the support portion 3d integrally formed with the pad portion 3b formed on the insulating film 2. Therefore, it is not necessary to disengage during the process or after mounting.

【0024】しかも、アノードパッド3aはパッド部3
b、サポート部3d及びアノード部3cと一体的に形成
されているため、エミッタティップ1aから放出される
電子を受けたアノード部3cは、サポート部3dを介し
て外部回路と接続されたパッド部3bから電流として引
き出すことができる。このように、本実施例では、アノ
ードパターン3aのアノード部3cをエミッタティップ
1aの真上に配置することができるため、エミッタティ
ップ1aとアノード電極となるアノード部3c間の距離
を従来の平面的に配置していた場合よりも極端に短くす
ることができる。従って、電子の走行距離を短くして高
速動作させることができる。
Moreover, the anode pad 3a is the pad portion 3
b, the support portion 3d, and the anode portion 3c are integrally formed, so that the anode portion 3c that has received the electrons emitted from the emitter tip 1a has a pad portion 3b that is connected to an external circuit via the support portion 3d. Can be drawn as a current from. As described above, in this embodiment, since the anode part 3c of the anode pattern 3a can be arranged right above the emitter tip 1a, the distance between the emitter tip 1a and the anode part 3c serving as the anode electrode can be set to be the same as the conventional planar shape. It can be made extremely shorter than when it was placed in. Therefore, the traveling distance of electrons can be shortened to operate at high speed.

【0025】[0025]

【発明の効果】本発明によれば、エミッタティップとア
ノード電極間の距離を短くすることができ、電子の走行
距離を短くして、高速動作させることができ、しかも容
易に安定に形成することができるという効果がある。
According to the present invention, the distance between the emitter tip and the anode electrode can be shortened, the traveling distance of electrons can be shortened, high-speed operation can be performed, and stable and easy formation is possible. There is an effect that can be.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に則した電界放出陰極の構造
を示す図である。
FIG. 1 is a diagram showing a structure of a field emission cathode according to an embodiment of the present invention.

【図2】本発明の一実施例に則した電界放出陰極の形成
方法を説明する図である。
FIG. 2 is a diagram illustrating a method for forming a field emission cathode according to an embodiment of the present invention.

【図3】本発明の一実施例に則した電界放出陰極の形成
方法を説明する図である。
FIG. 3 is a diagram illustrating a method for forming a field emission cathode according to an embodiment of the present invention.

【図4】従来例の電界放出陰極の構造を示す図である。FIG. 4 is a diagram showing a structure of a conventional field emission cathode.

【図5】従来例の電界放出陰極の形成方法を説明する図
である。
FIG. 5 is a diagram illustrating a method of forming a conventional field emission cathode.

【図6】従来例の課題を説明する図である。FIG. 6 is a diagram illustrating a problem of a conventional example.

【符号の説明】[Explanation of symbols]

1 シリコン基板 1a エミッタティップ 2 絶縁膜 3 導電性膜 3a アノードパターン 3b パッド部 3c アノード部 3d サポート部 4 絶縁膜 5 ゲート電極 1 Silicon substrate 1a Emitter tip 2 Insulating film 3 Conductive film 3a Anode pattern 3b Pad part 3c Anode part 3d Support part 4 Insulating film 5 Gate electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に鋭く尖った部分を形成しそこか
らの電界放出により電子ビームを取り出す電界放出型陰
極の形成方法において、導電性膜をマスクにしてエミッ
タをエッチングにより形成し、その後絶縁膜、引き出し
電極膜を形成し、マスクの導電性膜を陽極として用いる
ことを特徴とする電界放出型陰極の形成方法。
1. A method for forming a field emission cathode, in which a sharp pointed portion is formed on a substrate and an electron beam is taken out by field emission from the sharpened portion, in which a conductive film is used as a mask to form an emitter by etching, followed by insulation. A method for forming a field emission cathode, which comprises forming a film and an extraction electrode film and using the conductive film of the mask as an anode.
【請求項2】 基板(1)のゲート及びエミッタが形成
される領域以外の領域に第1の絶縁膜(2)を形成する
工程と、 次いで、全面に導電性膜(3)を形成する工程と、 次いで、該導電性膜(3)をエッチングして、該第1の
絶縁膜(2)上にパッド部(3b)を形成するととも
に、該パッド部(3b)間の該基板1上にアノード部
(3c)を形成し、更に該アノード部(3c)と該パッ
ド部(3b)間に該アノード部(3c)幅よりも小さい
幅のサポート部(3d)を形成することにより、該パッ
ド部(3b)と該サポート部(3d)と該アノード部
(3c)とからなるアノードパターン(3a)を形成す
る工程と、 次いで、該アノードパターン(3a)をマスクとし、該
第1の絶縁膜(2)間の基板(1)を所定のサイドエッ
チングが入る条件でエッチングして、アノードパターン
(3a)のアノード部(3c)直下に最上部が鋭角なエ
ミッタティップ(1a)を形成する工程と、 次いで、該第1の絶縁膜(2)と該エミッタティップ
(1a)間のシリコン基板1上に第2の絶縁膜(4)及
びゲート電極(5)を順次形成する工程とを含むことを
特徴とする電界放出陰極の形成方法。
2. A step of forming a first insulating film (2) on a region of the substrate (1) other than a region where a gate and an emitter are formed, and then a process of forming a conductive film (3) on the entire surface. Then, the conductive film (3) is etched to form a pad portion (3b) on the first insulating film (2), and on the substrate 1 between the pad portions (3b). The pad is formed by forming an anode part (3c) and further forming a support part (3d) having a width smaller than the width of the anode part (3c) between the anode part (3c) and the pad part (3b). A step of forming an anode pattern (3a) consisting of a portion (3b), the support portion (3d) and the anode portion (3c), and then using the anode pattern (3a) as a mask, the first insulating film Predetermined side etching of the substrate (1) between (2) A step of etching under the conditions to enter to form an emitter tip (1a) having an acute uppermost portion immediately below the anode part (3c) of the anode pattern (3a), and then, the first insulating film (2) and the emitter. A step of sequentially forming a second insulating film (4) and a gate electrode (5) on the silicon substrate 1 between the tips (1a), the method for forming a field emission cathode.
JP16767192A 1992-06-25 1992-06-25 Forming method for field emission cathode Pending JPH0612976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16767192A JPH0612976A (en) 1992-06-25 1992-06-25 Forming method for field emission cathode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16767192A JPH0612976A (en) 1992-06-25 1992-06-25 Forming method for field emission cathode

Publications (1)

Publication Number Publication Date
JPH0612976A true JPH0612976A (en) 1994-01-21

Family

ID=15854064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16767192A Pending JPH0612976A (en) 1992-06-25 1992-06-25 Forming method for field emission cathode

Country Status (1)

Country Link
JP (1) JPH0612976A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1110781A2 (en) 1999-12-22 2001-06-27 Toyota Shatai Kabushiki Kaisha Mounting structure for center rail of slide door

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1110781A2 (en) 1999-12-22 2001-06-27 Toyota Shatai Kabushiki Kaisha Mounting structure for center rail of slide door
US6390536B2 (en) 1999-12-22 2002-05-21 Toyota Shatai Kabushiki Kaisha Mounting structure for center rail of slide door

Similar Documents

Publication Publication Date Title
US5793155A (en) Microelectronic vacuum triode structure and method of fabrication
JP3249288B2 (en) Micro vacuum tube and method of manufacturing the same
US5739628A (en) Field emission type cold cathode device with conical emitter electrode and method for fabricating the same
JP2728813B2 (en) Field emission type electron source and method of manufacturing the same
JP2735009B2 (en) Method for manufacturing field emission electron gun
JPH0612976A (en) Forming method for field emission cathode
KR100237178B1 (en) Manufacturing method of field emission device
JPH0652788A (en) Field emission type electron source device and its manufacture
JPH0765706A (en) Cathode device and its manufacture
JPH06111712A (en) Field emission cathode and its manufacture
JP2846988B2 (en) Field emission type electron emission element
JP2987372B2 (en) Electron-emitting device
JPH04262337A (en) Manufacture of electric field emitting cathode
JPH08190856A (en) Manufacture of field emission cold cathode
JPH0817332A (en) Field emission electronic device and its manufacture
KR100204025B1 (en) Manufacturing method of tri-electrode of field effect emitting element
KR0149106B1 (en) A silicon diamond three pole emitter and manufacturing method thereof
JPH1167057A (en) Micro-cold cathode
JPH0794083A (en) Field emitting cathode and its manufacture
KR100235307B1 (en) Silicon fea with focusing gate and manufacturing method thereof
KR100274864B1 (en) Field emission cathode and manufacturing method thereof
KR100292829B1 (en) Method for fabrication a tripolar mo tip emission display
JP3625297B2 (en) Micro vacuum tube and manufacturing method thereof
JP3207700B2 (en) Method of manufacturing field emission type electron source device
JPH11232996A (en) Field emission type electron source and manufacture thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001226