JPH061292B2

JPH061292B2 - 焦点検出装置

Info

Publication number: JPH061292B2
Application number: JP10006984A
Authority: JP
Inventors: 徳治石田; 克己小堺; 正隆浜田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1984-05-17
Filing date: 1984-05-17
Publication date: 1994-01-05
Anticipated expiration: 2009-01-05
Also published as: JPS60243618A

Description

【発明の詳細な説明】技術分野本発明は、撮影レンズを通過した被写体光を受光して撮
影レンズピント状態を検出するカメラの焦点検出装置に
関する。

従来技術光軸に対して互いに対称な関係にある撮影レンズの第１
と第２の領域のそれぞれを通過した被写体光束をそれぞ
れ再結像させて二つの像をつくり、その二つの像の相互
位置関係を求めて、結像位置の予定焦点位置からのずれ
量およびその方向（結像位置が予定焦点位置の前側か、
後側か、即ち前ピンか後ピンか）を得るようにした焦点
検出装置がすでに提案されている。このような焦点検出
装置の光学系は、第１図に示すような構成となってお
り、この光学系は撮影レンズ(2)の後方の予定焦点面(4)
あるいはこの面からさらに後方の位置にコンデンサレン
ズ(6)を有し、さらにその後方に再結像レンズ(8)，(10)
を有し、各再結像レンズの結像面には例えばＣＣＤを受
光素子として有するラインセンサ(12)，(14)を配してあ
る。各ラインセンサ(12)，(14)上の像は、第２図に示す
ように、ピントを合わすき物体の像が予定焦点面より前
方に結像する、いわゆる前ピンの場合、光軸(18)に近く
なり互いに近づき、反対に後ピンの場合、夫々光軸(18)
から遠くなる。ピントが合った場合、二つの像の互いに
対応し合う二点の間の間隔は、ピント検出装置の光学系
の構成によって規定される特定の距離となる。したがっ
て、原理的には二つの像の間隔を検出すればピント状態
が分かることになる。

この像間隔を検出する為に、本願出願人は、先に、特願
昭58−113936号において、上記二つのラインセンサ(1
2)，(14)の一方を複数のブロックに分けて各ブロックと
他方のライナセンサとの相関をそれぞれ求めて、最も相
関度の高いものを検知して像間隔を検出するようにした
ものを提案した。しかしながら、このような構成では、
一方のラインセンサの各ブロックの出力と他方のライン
センサの出力との相関度をそれぞれ検出する必要がある
上に、どの組合せが最も相関度が高いかを検知する必要
があり、構成が複雑になる。特に、被写体が所定のピッ
チで明暗をくり返すパターンであり、このピッチがライ
ンセンサの画素のピッチとある関係となる場合には、そ
れぞれのブロックと他方のラインセンサとの相関におい
て、いずれのブロックを用いても同程度に相関度の高い
組合せが見つかってしまい、いずれの組合せに応じて像
間隔を検出するかが問題となってしまう。

目的本発明は、上記特願昭58−113936号の発明の改良に関
し、より簡単な構成で上記像間隔を検出することがで
き、被写体が上述の如き明暗パターンでも対応できる焦
点検出装置を提供することにある。

発明の要旨上記目的を発成する為に、本発明は上記二つのラインセ
ンサの一方を複数のブロックに分けるとともに、このブ
ロックのうち、特定のブロックを優先して用いてこの優
先ブロックの出力と他方のラインセンサの出力との相関
により像間隔を検出し、この優先ブロックを用いた検出
が不可能もしくは不適当なときに他のブロックを用いる
ことを特徴とする。

実施例第３図は本発明実施例のセンサの正面図である。本実施
例においては前記２つのラインセンサは、１つのライン
センサの異なる２つの領域を用いることによって代用さ
れる。第３図において、(X)は撮影レンズの光軸の通る
位置を示す。光軸通過位置(X)の近くの画素の出力は用
いられない。(l₁)〜(l₂₃)は、一方のラインセンサに対
する基準部(L)内の画素を示し、基準部(L)は、画素(l₁)
〜(l₁₆)の第１ブロック(I)、画素(l₁)〜(l₂₃)の第２ブ
ロック(II)、及び画素(l₈)〜(l₂₃)の第３ブロック(III)
の３つのブロックに分けられる。第１及び第３ブロック
(I)(III)はそれぞれ16個の画素を有し、第２ブロック(I
I)は23個の画素を有する。基準部(L)の情報には画素上
の照度をモニタする為のモニタ用受光素子が設けられて
いる。

(r₁)〜(r₃₁)は、他方のラインセンサに対応する参照部
(R)内の画素を示す。参照部(R)内の画素数は３１個であ
り、基準部(L)内の画素数(23個)よりも多い。そして、
基準部(L)の最も光軸通過位置(X)から離れた位置にある
画素(l₁)と、参照部(R)の最も光軸通過位置(X)に近い位
置にある画素(r₁)との距離をＬ₁とする。また、撮影レ
ンズが予定焦点面において合焦状態にあるときは、基準
部(L)の第２ブロック(II)の画素(l₁)〜(l₂₃)上の像が、
参照部(R)の画素(r₅)〜(r₂₇)上の像と一致しているとす
る。この画素(r₅)〜(r₂₇)を参照部(R)における合焦ブロ
ック(F)とし、基準部(L)の第２ブロック(II)の中央にあ
る画素(l₁₂)と、参照部(R)の合焦ブロック(F)の中央に
ある画素(r₁₆)との距離、すなわち、合焦検出時の像間
隔をＬ₂とする。

第４図は、本実施例の回路の一部を示し、特に第３図図
示のセンサからデータが読込まれ、基準部(L)の第２ブ
ロック(II)と参照部(R)との相関が検出される回路ブロ
ック(A)を中心に示す。第４図において、(Se)は第３図
図示の如きCCDラインセンサを示し、その各画素の積分
データはそれぞれ順にＡ−Ｄ変換回路(20)によってディ
ジタル量に変換される。

この様子を第５図にのフローチャートにて示すと、ま
ず、ステップＳ₁でＡＦスイッチが閉成されると、ステ
ップＳ₂でセンサ(Se)の各画素に流れる光電流が積分さ
れ、ステップＳ₃で各画素の積分データがダンプされる
とともに、ステップＳ₄で各画素の積分データが順にＡ
−Ｄ変換回路(20)によりディジタル化される。この積分
データを順にSiとすると、第４図の比較回路(22)で、各
積分データSiが、予め定められた定数a₁よりも大きいか
否かが検出される。そして、全積分データSiのいずれか
１つでも定数a₁よりも大きければフラグ(F₁)がセットさ
れて、その出力が“１”になる。逆に言えば、積分デー
タSiが全て定数a₁より小さい場合にのみ、フラグ(F₁)は
セットされず、その出力“０”のままとなる。（第５図
ステップＳ₅、Ｓ₆）すなわち、比較回路(22)及びフラグ(F₁)は、被写体輝度
レベルが所定値以上あるか否かを判断する輝度レベル検
出手段を構成しており、全画素の一つでも所定値以上の
輝度レベルがあれば、合焦検出に充分な輝度があると判
断されて、フラグ(F₁)がセットされる。

更に、積分データSiは、ＲＡＭからなるメモリ回路(24)
に入力されて、各画素(l₁)〜(l₂₃)(r₁)〜(r₃₁)に対する
アドレスにそれぞれメモリされる。（第５図ステップＳ
₇）以後、各画素(l₁)〜(l₂₃)(r₁)〜(r₃₁)に対応する積分デ
ータを、順に、l₁、l₂、……、l₂₃、r₁、r₂、……、r₃₁
とする。演算回路(26)は、各データを用いて下記計算を
行う。（第５図ステップＳ₈）但し、ここでＨ₂(N)の添字₂は基準部(L)の第２ブロック
(II)が用いられることを示し、Ｎ＝１、２、……、９で
ある。上記計算について更に詳しく説明すると、まず、
Ｎ＝１のときとする。すなわち、これは画素(l₁)と(r₁)との出力差の
絶対値、(l₂)と(r₂)との出力差の絶対値、……、画素(l
₂₃)と(r₂₃)との出力差の絶対値を求め、両端の値だけそ
れぞれ半分にして全体の和を求めたことになる。

次に、Ｎ＝２のときには、が計算される。これは、(l₁)と(r₂)、(l₂)と(r₃)、……
(l₂₃)と(r₂₄)というように、Ｈ₂(1)の場合から第２ブロ
ックの画素(l₁)〜(l₂₃)を参照部(R)に対して１画素分だ
け右方へシフトさせて各画素間の相関をとり、両端だけ
を半分にして全体の和を求めたことになる。以下、Ｎ＝
３、４、５、……、９のときは、それぞれ、Ｎ＝１のと
きの差演算状態から、第２ブロック(II)の画素列を右方
に２、３、４、……、８画素分シフトさせて相関を求め
たことになる。ここで、Ｈ₂(N)を比較データと呼ぶ、Ｎ
をシフト量と呼ぶと、上記計算によって、第２ブロック
(II)をずらす量が０画素の場合(N=1)から８画素の(N=9)
までの９通りの比較データが求められる。この比較デー
タは、比較される両画素列上の像が互いに全く等しいと
きにゼロとなり、画像のずれが大きくなるにつれて大き
な値となる。

(1)式の計算において画素列の両端における出力差の絶
対値を半分にするのは、その項が比較データＨ₂(N)に及
ぼす影響を他の項の半分にする為である。これについて
は、後に詳細に説明する。

演算回路(26)で演算された比較データＨ₂(N)は、シフト
量Ｎとともにメモリ回路(28)にメモリされる。（Ｎ＝
１、２、……、９）そして、最小値検出回路(30)によっ
て、９個の比較データＨ₂(N)のうち最小値をとるものが
検出される。この最小値をとる比較データＨ₂(n)とし、
そのときのＮを最小シフト量ｎと定義する。（ｎは１、
２、……、９のいずれか）この最小比較データＨ₂(n)は
最小シフト量ｎとともにメモリ回路(32)にメモリされ
る。（第５図ステップＳ₉）次に、メモリ回路(24)にメモリされた各画素に対応する
積分データ(l₁)、(l₂)、……(l₂₃)、(r₁)、(r₂)、…
…、(r₃₁)と、メモリ回路(32)にメモリされた最小比較
データＨ₂(n)及び最小シフト量ｎとに基づいて、演算回
路(34)により下式の演算がなされる。（第５図ステップ
Ｓ₁₀）これは、像間隔の検出精度をより高める為の演算であ
る。例えば、いま、シフト量Ｎと比較データＨ₂(N)とが
第６図の如き関係にあるとする。すると、最小比較デー
タＨ₂(n)はＨ₂(3)であり、最小シフト量ｎは３である。
ところが、実際の比較データＨ₂(N)は図示点線のように
変化しているかもしれない。その場合、n=3を用いて像
間隔を検出を行うと誤差を生じる。すなわち、最小シフ
ト量ｎをそのまま用いて像間隔の検出を行うと、その単
位は画素間のピッチとなり、それより細かい精度を得る
ことはできない。画素間のピッチを小さくすれば精度を
向上させることができるが、ＣＣＤ製造上、それには限
界がある。そこで、本実施例においては、n-1とｎとの
間、及びｎとn+1との間において、比較データが、最小
比較データＨ₂(n)よりも更に小さくなる場合を見い出
し、画素のピッチよりもより細かい単位で像間隔を検出
できるようにしている。

以下、この(4)(5)式の演算について更に詳しく説明す
る。いま、例として、Ｎ＝３のときに比較データＨ₂(N)
が最小となったとする。従って、最小比較データはＨ
₂(3)であり、n=3である。

(1)式に基づいて、Ｈ₂(3)は、となる。一方、(4)式の演算を行うと、が求められ、(5)式の演算を行うと、が求められる。(6)式と(7)(8)式との各項をそれぞれ比
較すると、(6)式の両端の項を無視すれば、(7)(8)式に
よってシフト量がn-1（すなわち２）の場合の比較デー
タh₂(2)とシフト量がn+1（すなわち４）の場合の比較デ
ータh₂(4)とが求められたことがわかる。但し、(7)(8)
式においては、両端の項の値を半分にされていない代わ
りに、(6)式に比べて項の数を１つ減じてある。従っ
て、(6)式で演算されるh₂(3)と(7)(8)式で演算されるh₂
(2)とh₂(4)とは同スケールであり、係数を乗ずることな
く直接その大小を比較することができる。

ここで、次に、h₂(n-1)、h₂(n+1)を用いてＨ₂(n)よりも
更に小さい比較データの値を求める理由について、第７
図のグラフに基づて説明する。同グラフにおいて、横軸
は画素のナンバーｋを示し、縦軸はその画素の出力信号
を示す。線（α₁）は画素(l₁)〜(l₂₃)の出力信号を示
し、線（α₂）は画素(l₁)〜l₂₃)上の像と最も相関度の
高い像を受光する画素(r_t)〜(r_t+22)の出力信号を示
す。（ｔ＝１、２、……、９）一方、線（α₃）は画素
(r_t+1)〜(r_t+1+22)の出力信号を示し、線（α₄）は画素
(r_t-1)〜(r_t-1+22)の出力信号を示す。いま、例として
画素(l₁)〜(l₂₃)上の像と画素(r₅)〜(r₂₇)上の像とが最
も相関度が高いとすると、ｔ＝５であり、破線（α₂）
は画素(r₅)〜(r₂₇)の出力信号を示す。

ここで、画素(l₁)〜(l₂₃)の出力信号と画素(r₁)〜(r₂₃)
の出力信号との相関度Ｉ(1)は、となる。次に、参照部(R)の画素列を１画素だけずらせ
たときの相関度Ｉ(2)は、となり、同様にして、Ｉ(3)〜Ｉ(9)が考えられる。そし
て、前述のように、画素(l₁)〜(l₂₃)と画素(r₅)〜(r₂₇)
との相関度Ｉ(5)が最も高いとする。このＩ(5)は、ｋ＝
１〜２３の区間において、線（α₁）と（α₂）とで囲ま
れた面積に相当する。

次に、Ｉ(4)を考えると、であり、これはｋ＝１〜２３の区間において線（α₁）
と（α₃）として囲まれた面積Ｓ₁に相当する。一方、Ｉ
(6)は、であり、これは、k=1〜23の区間において線（α₁）と
（α₄）として囲まれた面積Ｓ₂に相当する。

ところで、グラフから明らかであるが、面積Ｓ₁とＳ₂は
等しくない。尚、k=1〜23の区間で、線（α₁）（α₂）
（α₃）（α₄）が全て直線であれば面積Ｓ₁とＳ₂は互い
に等しくなる。しかし、一般的には、そのように直線と
なるような像が受光されることはほとんどないと考えら
れる。従って、一般的に面積Ｓ₁とＳ₂は等しくない場合
がほとんどであると考えられる。尚、Ｓ₁とＳ₂との面積
が一般的には等しくならないのは、基準部と相関がとれ
る参照部上の像との関係がＩ(9)とＩ(10)との場合にお
いて、k=1〜3の区間、及k=21〜23の区間で異なるからで
ある。

そこで、面積Ｓ₁からk=1〜2の区間で線（α₁）と
（α₃）とではさまれる部分の面積Ｓ₃を除き、また、面
積Ｓ₂からk=22〜23の区間で線（α₁）と（α₄）とでは
さまれる部分の面積Ｓ₄を除いたものと考えるとＳ₁−Ｓ₃＝Ｓ₂−Ｓ₄ ……(13) が成立することが、グラフから分かる。ここで、Ｓ₁−
Ｓ₃は、で示される。

線（α₁）と（α₂）とが重なる場合は、以上に考察した
ように(13)式が成立するが、重ならない場合は成立しな
い。しかし、線（α₁）と（α₂）とが重ならない場合で
あっては、(4)式と(5)式とで示される二つの値の不一致
性よりも(14)式と(15)式とで示される二つの値の不一致
性との方が弱い傾向にある。いい換えれば後者の方の一
致性の方が強いということができる。

基準部の一つのブロックの像を参照部の像と対比し、あ
る対比の番目で両者の相関が最も高くなる場合、その番
目の画素１ピッチ分だけ前後の対比における各対比結果
は互いに一致するものと期待する立場をとれば、焦点位
置を検出するための情報として(14)式、(15)式の値を(1
1)式、(12)式の値に代えて用いる方が好ましい。

このような考察から、焦点位置を検出する最終の過程に
おいては、相関が最も高い対比の番目の画素１ピッチ分
だけ前後の対比結果として、(14)式、(15)式で示される
ような内容を持つ値を採用する。

第２ブロックについては、最小シフト量ｎにおいて最小
比較データＨ₂(n)が得られるとすれば、n-1番目とn+1番
目の対比結果をh₂(n-1)、h₂(n+1)と置くと、それぞれ
は、となり、これらが焦点検出位置の決定のための情報とし
て用いられる。

ここで、(9)、(10)式で示すような対比を見ると各式の
右辺はそれぞれ２３個の項から成っている。他方、(1
6)、(17)式を見ると各式の右辺は２２個の項から成って
いる。つまり、前者と後者とにおいては項数において１
個分の差がある。(9)式を再び示すと、Ｉ(1)＝｜l₁−r₁｜＋｜l₂−r₂｜＋… ＋｜l₂₃−r₂₄｜であるが、この式の右辺の第１項と最後の項の重みを他
の項に対して半分にした式Ｉ′(1)を考えると、このようにすると、(18)式の右辺において、第１項と最
後の項とを合わせた重みは１となり、重み１の項が合計
２２個存在すると見ることができるようになる。そこ
で、焦点位置を決定する情報としても、最も一致度が高
いことを示す。対比結果を求める方法として、(9)式で
示すような計算方法でなく、(18)式で示すような計算方
法を用いることにする。

こうして、第１、第２、第３ブロックについて、それぞ
れ次式で示される計算を行うのである。

ただし、Ｎ＝１、２、……８、ただし、Ｎ＝１、２、……、９ただし、Ｎ＝１、２、……８である。

最小比較データＨ₂(n)と(4)(5)式で求められたh₂(n-
1)、h₂(n+1)との大小関係は種々の場合が考えられる。
但し、h₂(n-1)、h₂(n+1)≧Ｈ₂(n)である。この種々の場
合を第８図に(a)(b)(c)(d)で示す。第８図において、横
軸はシフト量(N)を示し、縦軸はＨ₂(N)、及びh₂(n-1)、
h₂(n+1)の値を示す。第８図(a)は、h₂(n-1)＝h₂(n+1)の
場合を示し、この場合には、Ｈ₂(n)が真に最小であると
認められる。第８図(b)は、h₂(n-1)＜h₂(n+1)の場合を
示し、この場合には、真の最小比較データはn-1とｎと
の間にある。第８図(c)は、h₂(n-1)＞Ｈ₂(n)＝h₂(n+1)
の場合を示し、この場合には、真の最小比較データはｎ
とn+1との中間に存在する。第８図(d)は、第８図(b)と
は逆にh₂(n-1)＞h₂(n+1)の場合を示し、この場合には、
真の最小比較データはｎとn+1との間にある。但し、第
８図は理想状態を示し、真の最小比較データはゼロにな
るように示されているが、実際には、レンズの収差など
によってゼロにはならない。また、第８図(c)のように
比較データの最小値が２個検出される場合には、必ずｎ
が小さい方の比較データが最小比較データとされる。従
って、Ｈ₂(n)＝h₂(n-1)の場合は存在しない。

第４図に戻って、演算回路(34)で演算されたh₂(n-1)及
びh₂(n+1)のデータはメモリ回路(36)に入力されてメモ
リされる。メモリ回路(32)にメモリされた最小比較デー
タＨ₂(n)と、メモリ回路(36)にメモリされたh₂(n-1)及
びh₂(n+1)のデータとは、演算回路(38)に入力されて、
下記演算がなされる。（第５図ステップＳ₁₁）この式は、第６図にＰで示される真の最小ピークにおけ
る比較データＨ₂(N)の値Ｙ₂を求めるものである。この
値Ｙ₂を最小ピーク値と呼ぶ。添字₂は、第２ブロック(I
I)を用いた検出であることを示す。

最小ピーク値Ｙ₂の求め方は、第９図を用いて説明す
る。第９図図示のように、横軸にシフト量ｎ、縦軸に比
較データの値をとるとき、最小比較データに対応する点
D₁の座標は（ｎ、Ｈ₂(n)）で示され、h₂(n-1)に対応す
る点D₂の座標は(n-1、h₂(n-1)）で示され、h₂(n+1)に対
応する点_３の座標は（ｎ＋１、h₂(n+1))で示さる。点D₁
と点D₂とを結ぶ直線L₁は、両点の座標を用いてあらわさ
れ、この直線L₁上にされるピークＰが存在するとする。
一方、点Ｐと点D₃とを結ぶ直線L₂は、直線L₂と勾配が等
しく符号が逆の傾きを有するとする。すると、この２本
の直線L₁、L₂の交点の座標として最小ピーク値Y₂が求め
られるのである。第４図に戻って、このようにして求め
られた最小ピーク値Y₂はメモリ回路(40)にメモリされ
る。この最小ピーク値Y₂は、第２ブロック(II)を用いて
検出された最小比較データH₂(n)が信頼できるか否かを
判断する為に用いられる。

更に、本実施例においては、第２ブロック(II)を用いて
検出された最小比較データ(n)が信頼できるか否かを判
断する為に、第２ブロック(II)上の像のコントラストが
検出される。(42)は、コントラスト検出回路を示し、基
準部(L)の第２ブロック(II)内において、隣接する２つ
の画素間の出力差の総和として、コントラスト値C₂が演
算される。（第５図ステップS₁₂）すなわち、である。添字₂は第２ブロック(II)に関する値であるこ
とを示す。演算されたコントラスト値C₂は、メモリ回路
(44)にメモリされる。メモリ回路(44)にメモリされたコ
ントラスト値C₂は、被写体のコントラストが合焦検出に
適当であるか否かの判断の為にも用いられる。すなわ
ち、被写体のコントラストが低すぎると、第２ブロック
(II)上の像と、それとも比較される参照部(R)上の像と
は一致していないのに、最小ピーク値Y₂が検出されて像
間隔の検出がなされてしまうことが生じる。

そこで、コントラスト検出回路(44)で検出されたコント
ラスト値C₂は、比較回路(46)に入力されて、定数a₅より
大きいか否かが判断される。（第５図ステップＳ₁₄）、
ここで定数a₅は、被写体像が合焦検出に適当なコントラ
ストを有しているときには、検出されたコントラスト値
C₂がa₅よりも大きくなるように定められる。コントラス
ト値C₂が定数a₅よりも大きい場合（すなわちC₂≧a₅）、
比較回路(46)の出力によってフラグ(F₅)がセットされ、
その出力が“１”となる。つまり、被写体像のコントラ
ストが合焦検出に適当な場合には、フラグ(F₅)の出力が
“１”となり、不適当な場合には“０”となる。

一方、メモリ回路(44)にメモリされたコントラスト値C₂
は、演算回路(48)にも入力され、定数a₂、a₃、a₄がそれ
ぞれ乗ぜられて、a₂Ｃ₂、a₃Ｃ₂、a₄Ｃ₂が求められ、こ
れらがメモリされる。ここで、定数ａ₂、a₃、a₄は、種
々の条件に応じて最小比較データH₂(n)が信頼できるか
否かを判断するレベルを異ならしめる為に定められたも
のであり、a₂＜a₃＜a₄の関係が成立している。この演算
回路(48)によって演算されたa₂C₂、a₃C₂、a₄C₂を、順
に、第１判定レベル、第２判定レベル及び第３判定レベ
ルと呼ぶ。各判定レベルa₂C₂、a₃C₂、a₄C₄は、それぞれ
比較回路(50)に入力され、メモリ回路(40)からの最小ピ
ーク値Ｙ₂との大小関係が比較される。そして、最小ピ
ーク値Ｙ₂が第１判定レベルa₂C₂より小さいときは、比
較回路(50)の出力によってフラグ(F₂)がセットされ、そ
の出力が“１”となる。更に、最小ピーク値Y₂が第２判
定レベルa₃C₂より小さいときには、比較回路(50)の出力
によってフラグ(F₃)がセットされ、その出力が“１”と
なる。また、最小ピーク値Y₂が第３判定レベルa₄C₂より
小さいときには、比較回路(50)の出力によってフラグ(F
₄)がセットされ、その出力が“１”となる。

すなわち、a₂＜a₃＜a₄であるから、Y₂≦a₂C₂のときには
３個のフラグ(F₂)(F₃)(F₄)は全てセットされ、a₂C₂＜Ｙ
₂≦a₃C₂のときにはフラグ(F₂)(F₃)がセットされ、フラ
グ(F₄)はセットされない。また、a₃C₂＜Ｙ₂≦a₄C₂のと
きにはフラグ(F₄)のみがセットされ、a₄C₂＜Y₂のときに
はいずれのフラグもセットされない。以上のようにし
て、最小ピーク値Y₂がいずれの判定レベルより下にある
かが判定される。

第４図右下部の論理回路は、被写体輝度が合焦検出に適
当か否かの条件（フラグ(F₁)がセットされているか否
か）、被写体像のコントラストが合焦検出に適当か否か
の条件（フラグ(F₅)がセットされているか否か）、及び
前回の合焦検出が適当な条件のもとになされたか否かの
条件（後に説明する第１２図のフラグ(F₁₅)がセットさ
れているか否か）に応じて、第２ブロックを用いて検出
された最小比較データH₂(n)が信頼できるか否かの判定
レベルを選択する為のものである。以下、この論理回路
について、第５図のフローチャートとともに説明する。

まず、第５図のフローチャートにおいて、ステップＳ₁₃
及びＳ₁₄で示されるように、フラグ(F₁)がセットされて
いるか否か、及びフラグ(F₅)がセットされているか否か
が判別される。そして、このフラグ(F₁)(F₅)のいずれか
一方でもセットされていなければ、ステップＳ₁₅にすす
みフラグ(F₆)がセットされる。これは、第４図におい
て、フラグ(F₁)(F₅)のいずれか一方でもその出力が
“０”であれば、アンドゲート(AND₁)の出力は“０”と
なり、ナンドゲート(NAND₁)の出力は“１”となってフ
ラグ(F₆)がセットされるからである。そして、ナンドゲ
ート(NAND₁)の出力が“１”になると、アンドゲート(AN
D₂)の出力はフラグ(F₂)に応じる。従って、ナンドゲー
ト(NAND₁)の出力が“１”となってフラグ(F₆)がセット
された状態では、Y₂≦a₂C₂でフラグ(F₂)がセットされて
おればアンドゲート(AND₂)の出力が“１”となってオア
ゲート(OR₁)の出力“１”となり、Ｙ₂＞a₂C₂でフラグ(F
₂)がセットされていなければアンドゲート(AND₂)の出力
は“０”のままである。すなわち、これによって、第５
図のステップＳ₁₆の動作がなされる。

フラグ(F₁)(F₅)のいずれもセットされてアンドゲート(A
ND₁)の出力が“１”である状態では、アンドゲート(AND
₃)の出力はフラグ(F₁₅)の出力に応じる。フラグ(F₁₅)
は、後述のように、第１〜第３ブロックのいずれを用い
ても信頼できる最小比較データが得られなかったときに
セットされるものである。すなわち、フラグ(F₁₅）がセ
ットされていることは、前回の合焦検出が適当でない条
件のもとになされたことを示す。上述のように、アンド
ゲート(AND₁)の出力が“１”である状態のときには、フ
ラグ(F₁₅)がセットされているとアンドゲート(AND₃)の
出力は“１”となり、フラグ(F₁₅)がセットされていな
ければアンドゲート(AND₃)の出力は“０”となる。すな
わち、アンドゲート(AND₃)は第５図のステップＳ₁₇の判
別動作を行なう。

第４図に戻って、アンドゲート(AND₁)の出力が“１”で
ある状態において、フラグ(F₁₅)がセットされておりそ
の出力が“１”であれば、アンドゲート(AND₃)の出力は
“１”になりインバータ(INV₁)の出力は“０”になる。
従って、アンドゲート(AND₄)は閉じる。一方、アンドゲ
ート(AND₃)の出力が“１”になると、アンドゲート(AND
₅)の出力はフラグ(F₃)に応じる。そして、フラグ(F₃)が
セットされていればアンドゲート(AND₅)の出力は“１”
になり、オアゲート(OR₁)の出力も“１”になる。フラ
グ(F₃)がセットされていなければアンドゲート(AND₅)の
出力は“０”である。すなわち、アンドゲート(AND₅)は
第５図のステップＳ₁₈の動作を行なう。

再び、第４図に戻って、アンドゲート(AND₁)の出力が
“１”でフラグ(F₁₅)がセットされていないと、アンド
ゲート(AND₃)の出力は“０”であり、インバータ(INV₁)
の出力は“１”である。従って、フラグ(F₄)がセットさ
れていれば、アンドゲート(AND₄)の出力は“１”とな
り、オアゲート(OR₁)の出力も“１”になる。一方、フ
ラグ(F₄)がセットされていないと、アンドゲート(AND₄)
の出力は“０”である。すなわち、アンドゲート(AND₄)
は第５図のステップＳ₁₉の動作を行う。

以上の動作を第５図のフローチャートを用いてまとめて
みると、まず、ステップＳ₁₃もしくはＳ₁₄で被写体輝度
もしくは被写体のコントラストが適当でないと判定され
ると、ステップＳ₁₅及びＳ₁₆にすすみ、フラグ(F₆)がセ
ットされるとともに最小ピーク値Y₂が最も厳しい第１判
定レベルa₂C₂に基づいて判定される。この判定に合格す
れば、ブロック(A)で演算されたこの最小比較データＨ₂
(n)がデフォーカス量の検出に用いられ、合格しなけれ
ば次の第１ブロックを用いる合焦検出のフローに入る。
また、ステップＳ₁₃及びＳ₁₄で被写体輝度及び被写体コ
ントラストが共に適当であると判定されると、ステップ
Ｓ₁₇にすすみ、前回の合焦検出が適当であったか否かが
判定される。もし前回の合焦検出が適当であったならス
テップＳ₁₉にすすみ、最小ピーク値Y₂が最もゆるい第３
判定レベルa₄C₂に基づいて判定される。もし前回の合焦
検出が適当でなければステップＳ₁₈にすすみ最小ピーク
値Ｙ₂が中間の第２判定レベルa₃C₂に基づいて判定され
る。いずれの場合にも合格と判定されれば、この回路ブ
ロック(A)で演算された最小比較データＨ₂(n)がデフォ
ーカス量の検出に用いられ、不合格と判定されれば、次
の第１ブロックを用いる合焦検出のフローに入る。ステ
ップＳ₂₀は、予め定められた所定時間t₀をカウントする
ステップである。本実施例においては、まず第２ブロッ
クを用いた合焦検出を行ない、これによって信頼できる
合焦検出が不可能なときに第１ブロックを用い、これで
も信頼できる合焦検出が不可能なときに第３ブロックを
用いる。そして、第２ブロックのみで信頼できる合焦検
出がなされた場合と、第１ブロックまで用いて信頼でき
る合焦検出がなされた場合と、第３ブロックまで用いて
信頼できる合焦検出がなされた場合とで演算時間を一定
にする為にステップＳ₂₀の時間カウントが設けられてい
る。この意味については後述する。第４図中、出力端子
(T₁)は、第１０図図示の第１ブロック(I)を用いる合焦
検出回路ブロック(B)及び第１２図図示の第３ブロック
(III)を用いる合焦検出回路ブロック(C)にそれぞれ接続
され、各ブロックに必要な画素信号が伝達される。出力
端子(T₂)及び(T₃)は出力端子(T₅)とともに、第１４図図
示の如く指示回路(CPU)に接続される。出力端子(T₄)
は、上記回路ブロック(B)及び(C)に接続され、各回路ブ
ロックにおいて検出された最小ピーク値Ｙ₁もしくはＹ₃
の判定レベルを定める為に用いられる。

次に第１０図図示の、第１ブロック(I)を用いる合焦検
出回路ブロック(B)について、第１１図のそのフローチ
ャートとともに説明する。前述のように、この回路ブロ
ック(B)の演算は、第４図の回路ブロック(A)による第２
ブロック(II)を用いた演算によっては信頼できる最小比
較データＨ₂(n)が得られなかったときにのみなされる。
換言すれば、第４図図示のオアゲート(OR₁)の出力が
“０”のままで、検出された最小ピーク値Ｙ₂が不合格
と判定されたときにのみ第14図図示の指示回路(CPU)か
らの信号によって第１０図の回路ブロック(B)が作動さ
せられらる。

第１０図において、演算回路(126)は、回路ブロック(A)
の演算回路(26)に対応し、の演算を行う。（第１０図ステップＳ₂₁）但し、ここ
で、Ｈ₁(N)の添字₁は第１ブロック(1)が用いられている
ことを示し、Ｎ＝１、２、…、８である。すなわち、回
路ブロック(B)は、第３図図示の基準部(L)の第１ブロッ
ク(I)と、参照部(R)の画素子(r₉)より右の画素列との相
関を検出する。換言すれば、第１ブロック(I)を用いる
合焦検出は、像間隔が、予め定められた結像予定画面上
に合焦状態にある場合よりも広い場合の為になされたも
のであり、つまり、後ピン状態を検出する為のものであ
る。

演算回路(126)において演算された各比較データＨ₁(N)
は、それぞれ回路ブロック(A)の場合と同様に、シフト
量Ｎとともにメモリ回路(128)にメモリされ、８個の比
較データのうち最小値をとるものが最小値検出回路(13
0)によって検出され、その最小比較データＨ₁(n)が最小
シフト量ｎとともにメモリ回路(132)にメモリされる。
（第１１図ステップＳ₂₂）その後、演算回路(134)によ
って画素のピッチよりも細かい像間隔検出の為になる値h₁(n-1)、h₁(n+1)が演算されて、メモリ回路(13
6)にメモリされる。これを用いて第１ブロック(I)を用
いた場合の最小ピーク値Ｙ₁が演算回路(138)によって演
算される。

この最小ピーク値Ｙ₁はメモリ回路(140)にメモリされ
る。（第１１図ステップＳ₂₃及びＳ₂₄）この第１０図に
おける(126)〜(140)の構成は、第４図図示の(26)〜(40)
と対応しており、その動作を示す第11図のステツプＳ₂₁
〜Ｓ₂₄も第５図のステツプＳ₈〜Ｓ₁₁と対応している。

更に、第１０図において、コントラスト検出回路(142)
は、第４図のコントラスト検出回路(42)と同様、の演算を行なって、コントラスト値Ｃ₁を検出する。
（第１１図ステップＳ₂₅）このコントラスト値は、第１
ブロック(I)における隣接二画素間の出力差の絶対値の
総和である。演算されたコントラスト値Ｃ₁はメモリ回
路(144)にメモリされる。このコントラスト値Ｃ₁は、演
算回路(148)に入力されて、第４図の演算回路(48)と同
様、定数a₂、a₃、a₄がそれぞれ乗ぜられ、最小比較デー
タＹ₁の３つの判定レベルa₂C₁、a₃C₁、a₄C₁が定められ
る。この判定レベルa₂C₁、a₃C₁、a₄C₁は比較回路(150)
に入力されて、最小ピーク値Ｙ₁との比較がなされ、Ｙ₁
≧a₂C₁であればフラグ(F₇)がセットされ、Ｙ₁≧a₃C₁で
あればフラグ(F₈)がセットされ、Ｙ₁≧a₄C₁であればフ
ラグ(F₉)がセットされる。

一方、コントラスト値Ｃ₁は比較回路(146)にも入力さ
れ、第４図の比較回路(46)と同じ定数a₅であればフラグ
(F₁₀)がセットされる（第１１図ステップＳ₂₆）。尚、
ここで、a₅に代えて第２ブロック(II)の画素数と第１ブ
ロック(I)の画素数との比15/22を乗した15/22a₅＝a₅′
を用いても良い。

第１０図右下の論理回路は、第１１図のステップＳ₂₇〜
Ｓ₃₁を実行する為の構成であり、第４図右下の論理回路
と類似しているので簡単に説明する。まず、フラグ
(F₁₀)がセットされておらずその出力が“０”である場
合、もしくはフラグ(F₁₀)がセットされていても端子
(T₄)を介して接続されている第４図のフラグ(F₆)がセッ
トされておらずその出力が“０”である場合には、アン
ドゲート(AND₆)の出力が“０”であり、ナンドゲート(N
AND₂)の出力は“１”となる。従って、フラグ(F₇)の出
力が“１”であればアンドゲート(AND₇)の出力は“１”
になり、オアゲート(OR₂)の出力は“１”となる。フラ
グ(F₇)の出力が“０”であればアンドゲート(AND₇)の出
力も“０”である。すなわち、アンドゲート(AND₆)は第
１１図のステップＳ₂₇の判定動作を行い、アンドゲート
(AND₇)はステップＳ₂₈の判定動作を行う。

両フラグ(F₆)(F₁₀)ともにその出力が“１”であれば、
アンドゲート(AND₈)の出力は、端子(T₁₃)によって接続
される後述のフラグ(F₁₅)の出力に応じる。フラグ(F₁₅)
の出力が“１”であれば、アンドゲート(AND₈)の出力は
“１”となり、アンドゲート(AND₁₀)が開くとともに、
アンドゲート(AND₉)が閉じる。この状態では、アンドゲ
ート(AND₁₀)の出力がフラグF₈)の出力に従う。すなわ
ち、アンドゲート(AND₁₀)は第11図ステップＳ₃₀の判定
を行う。一方、フラグ(F₁₅)の出力が“０”であれば、
アンドゲート(AND₈)の出力は“０”となり、インバータ
(INV₂)によってアンドゲート(AND₉)が開かれる従って、
アンドゲート(AND₉)の出力は、フラグ(F₉)の出力に従う
ので、アンドゲート(AND₉)は第１１図のステップＳ₃₁の
動作を行う。尚、アンドゲート(AND₈)はフラグ(F₁₅)の
出力に応じて、両アンドゲート(AND₉)(AND₁₀)を択一的
に開ける第１１図ステツプＳ₂₉の動作を行う。

３個のアンドゲート(AND₇)(AND₉)(AND₁₀)のいずれかの
出力が“１”になるとオアゲート(OR₂)の出力も“１”
となって、第１１図のステップＳ₃₂にすすみ、予め定め
られた一定時間t₁がカウントされる。ここで、この時間
t₁は、第５図のステップＳ₂₀に示す時間t₀よりも短い。
そして、第５図のステップＳ₈〜Ｓ₁₉までによって信頼
できる最小比較データＨ₂(n)が得られた場合と、ステッ
プＳ₁₆、Ｓ₁₈、Ｓ₁₉のいずれかから第１１図のステップ
Ｓ₂₁にすすみステップＳ₃₁までに信頼できる最小比較デ
ータＨ₁(n)が得られた場合と、後述のステップＳ₄₃まで
すすんで信頼できる最小比較データＨ₃(n)が得られた場
合とで演算時間を一定に保つように時間t₀、t₁が定めら
れている。第１０図の端子(T₇)(T₈)は、第１４図の指示
回路(CPU)に接続されて、Ｈ₁(n)、ｎ、h₁(n-1)h₁(n+12)
の各データが伝達される。端子(T₉)も該指示回路(CPU)
に接続され、端子(T₉)の出力が“１”であれば、後述の
像間隔演算に端子(T₇)(T₈)から送られるデータが採用さ
れ、端子(T₉)の出力が“０”であれば、第３ブロック(I
II)を用いる合焦検出回路ブロック(C)を作動させる。

次に、第１２図図示の、第３ブロック(III)を用いる合
焦検出回路ブロック(C)について、第１３図のそのフロ
ーチャートとともに説明する。前述のように、この回路
ブロック(C)の演算は、第４図の回路ブロック(A)による
第２ブロック(II)を用いた演算及び第１０図の回路ブロ
ック(B)による第１ブロックを用いた演算によっては信
頼できる最小比較データＨ₂(n)、Ｈ₁(n)が得られなかっ
たときにのみなされる。換言すれば、第１０図図示のオ
アゲート(OR₂)の出力が“０”のままで、検出された最
小ピーク値Ｙ₁が不合格と判定されたときにのみ第１３
図図示の指示回路(CPU)からの信号によって第１２図の
回路ブロック(C)が作動させられる。

第１２図において、演算回路(226)は、回路ブロック(A)
の演算回路(26)に対応し、の演算を行う。（第１３図ステップＳ₃₃）、ここで、Ｈ
₃(N)の添字₃は第３ブロック(III)が用いられていること
を示し、Ｎ＝１、２、……、８である。すなわち、回路
ブロック(C)は、第３図図示の基準部(L)の第３ブロック
(III)と、参照部(R)の画素(r₂₃)より左の画素列との相
関を検出する。換言すれば、第３ブロック(III)を用い
る合焦検出は、像間隔が、予め定められた結像予定面上
に合焦状態にある場合よりも狭い場合のためになされる
ものであり、つまり、前ピン状態を検出する為のもので
ある。

演算回路(126)において演算された各比較データＨ₃(N)
は、それぞれ、回路ブロック(A)の場合と同様に、シフ
ト量Ｎとともにメモリ回路(228)にメモリされ、８個の
比較データのうち最小値をとるものが最小値検出回路(2
30)によって検出され、その最小比較データＨ₃(n)が最
小シフト量ｎとともにメモリ回路(232)にメモリされ
る。（第１３図ステップＳ₃₄）。その後、演算回路(23
4)によって画素のピッチよりも細かい像間隔検出の為になる値h₃(n-1)、h₃(n+1)が演算され、これを用いて第３
ブロック(III)を用いた場合の最小ピーク値Ｙ₃が演算回
路(238)によって演算される。この最小ピーク値Ｙ₃はメ
モリ回路(240)にメモリされる。（第１３図ステップＳ
₃₅及びＳ₃₆）この第１２図における(226)〜(240)の構成
は、第４図図示の(26)〜(40)と対応しており、その動作
を示す第１３図ステップＳ₃₃〜Ｓ₃₆も第５図のステップ
Ｓ₈〜Ｓ₁₁と対応している。

更に、第１２図において、コントラスト検出回路(242)
は、第４図のコントラスト検出回路(42)と同様、の演算を行なってコントラスト値Ｃ₃を検出する。（第
１３図ステップＳ₃₇）このコントラスト値は、第３ブロ
ック(III)における隣接二画素間の出力差の絶対値の総
和である。演算されたコントラスト値Ｃ₃は、メモリ回
路(244)にメモリされる。このコントラスト値Ｃ₃は、演
算回路(248)に入力されて、第４図の演算回路(48)と同
様、定数a₂、a₃、a₄がそれぞれ乗ぜられ、最小ピーク値
Ｙ₃の３つの判定レベルa₂C₃、a₃C₃、a₄C₃が定められ
る。この判定レベルa₂C₃、a₃C₃、a₄C₃は比較回路(520)
に入力されて、最小ピーク値Ｙ₃との比較がなされ、Ｙ₃
≦a₂C₃であれば、フラグ(F₁₁)がセットされ、Ｙ₃≦a₃C₃
であればフラグ(F₁₂)がセットされ、Ｙ₃≦a₄C₃であれば
フラグ(F₁₃)がセットされる。一方、コントラスト値Ｃ₃
は比較回路(246)にも入力され、第４図の比較回路(46)
と同じ定数a₅と比較されて、Ｃ₃≧a₅であればフラグ(F
₁₄)がセットされる。（第１３図ステツプＳ₃₈）、尚、
ここで前述のようにa₅に代えてa₅′を用いても良い。

第１２図右下の論理回路は、第１３図のステップＳ₃₈〜
Ｓ₄₄を実行する為の構成であり、第４図右下の論理回路
と類似しているので、簡単に説明する。まず、フラグ(F
₁₄)がセットされておらずその出力が“０”である場
合、もしくは、フラグ(F₁₄)がセットされていても端子
(T₄)を介して接続されている第４図のフラグ(F₆)がセッ
トされておらずその出力が“０”である場合には、アン
ドゲート(AND₁₁)の出力が“０”であり、ナンドゲート
(NAND₃)の出力は“１”となる。従って、フラグ(F₁₁)の
出力が“１”であればアンドゲート(AND₁₂)の出力が
“１”になり、オアゲート(OR₃)の出力は“１”とな
る。フラグ(F₁₁)の出力が“０”であればアンドゲート
(AND₁₂)の出力が“０”である。すなわち、アンドゲー
ト(AND₁₁)は第12図のステップＳ₂₉の判定動作を行な
い、アンドゲート(AND₁₂)はステップＳ₄₀の判定動作を
行なう。

両フラグ(F₆)(F₁₄)ともにその出力が“１”であれば、
アンドゲート(AND₁₃)の出力は、端子(T₁₃)によって接続
されるフラグ(F₁₅)の出力に応じる。フラグ(F₁₅)の出力
が“１”であれば、アンドゲート(AND₁₃)の出力は
“１”となり、アンドゲート(AND₁₅)が開くとともに、
アンドゲート(AND₁₄)が閉じる。この状態では、アンド
ゲート(AND₁₅)の出力はフラグ(F₁₂)の出力に従う。すな
わち、アンドゲート(AND₁₅)は、第１２図ステップＳ₄₂
の判定を行なう。一方、フラグ(F₁₅)の出力が“０”で
あれば、アンドゲート(AND₁₃)の出力は“０”となり、
インバータ(INV₃)によってアンドゲート(AND₁₄)が開か
れる。従って、アンドゲート(AND₁₄)の出力はフラグ(F
₁₃)の出力に従うので、アンドゲート(AND₁₄)は第12 ス
テップＳ₄₃の動作を行なう。尚、アンドゲート(AND₁₃)
はフラグ(F₁₅)の出力に応じて、両アンドゲート(AND₁₄)
(AND₁₅)を択一的に開ける第１３図ステップＳ₄₁の動作
を行う。

３個のアンドゲート(AND₁₂)(AND₁₄)(AND₁₅)のいずれか
の出力が“１”になるとオアゲート(OR₃)の出力も
“１”となって、第１３図のステップＳ₄₅にすすむ。

一方、３つのアンドゲート(AND₁₂)(AND₁₄)(AND₁₅)の出
力が全て“０”であればオアゲート(OR₃)の出力も
“０”となり、インバータ(INV₄)を介してフラグ(F₁₅)
がセットされる。すなわち、フラグ(F₁₅)は、回路ブロ
ック(A)(B)(C)のいずれを用いても信頼できる最小比較
データが得られなかった場合にセットされてその出力が
“１”となり、次回の演算動作において、最小ピーク値
の判定レベルを通常よりも厳しくする為に用いられる。
尚、この合焦検出回路ブロック(C)の動作を示す第１３
図ステップＳ₃₃〜Ｓ₄₄のフローにおいては、第５図のス
テップＳ₂₀及び第１１図のステップＳ₃₂に対応する、時
間カウントを行うステップが設けられていない。これ
は、前述のように、ステップＳ₁からＳ₂₀までのフロー
によって信頼できる最小比較データが検出された場合
も、ステップＳ₃₂までのフローによって信頼できる最小
比較データが検出された場合も、ステップＳ₄₃までのフ
ローによって信頼できる最小比較データが検出された場
合も、更には、ステップＳ₄₄にすすんで信頼できる最小
比較データが検出できなかった場合も、全て演算時間を
一定とする為に、最も長いステップＳ₄₃もしくはＳ₄₄ま
でを行うフローに他のケースの演算時間が合わせてある
からである。

ここで、この演算時間を一定にすると、次回のＣＣＤ積
分を終了させるタイミングをこの演算終了時点に応じて
定めることができる。

第１２図の端子(T₁₁)(T₁₂)は、第１４図の指示回路(CP
U)に接続されて、Ｈ₃n、ｎ、h₃(n-1)、h₃(n+1)の各デー
タが伝達される。端子(T₁₄)も該指示回路(CPU)に接続さ
れ、端子(T₁₄)の出力が“１”であれば、後述の像間隔
演算端子(T₁₁)(T₁₂)から送られるデータが採用され、端
子(T₁₄)の出力が“０”であれば、後述する別の動作が
なされる。

第１４図は、上記合焦検出回路ブロック(A)(B)(C)の動
作をコントロールするとともに、その検出された最小比
較データＨ₂(n)、Ｈ₁(n)もしくはＨ₃(n)及びその最小シ
フト量ｎを用いてデフォーカスの方向及び量を演算する
為の回路ブロック(D)を示す。第１４図において、指示
回路(CPU)は、第４図図示の合焦検出ブロック(A)から、
端子(T₂)(T₃)を介して最小比較データＨ₂(n)及びその最
小シフト量がｎが入力されるとともに、端子(T₅)を介し
てこのデータＨ₂(n)が信頼できるか否かをデータが入力
される。指示回路(CPU)は、この端子(T₅)の出力が
“１”で最小比較データＨ₂(n)が信頼できると判定され
ておれば、このデータＨ₂(n)をＨｉ(n)として演算回路
(300)に入力する。更に、この場合には、第４図のメモ
リ回路(36)から端子(T₃)を介して入力されているh₂(n-
1)、h₂(n+1)のデータが、指示回路(CPU)から演算回路(3
00)及び比較回路(320)に入力される。また、端子(T₅)の
出力が“１”であれば、指示回路(CPU)はカウンタ(CO)
を作動させて時間t₀のカウントを行なわせる。すなわ
ち、カウンタ(CO)は第５図ステップＳ₂₀の動作を行なう
ものである。

同様に、回路ブロック(B)もしくは(C)の端子(T₉)もしく
は(T₁₄)の出力が“１”であれば、そのブロックで演算
された最小比較データＨ₁(n)もしくはＨ₃(n)が信頼でき
ると判定されていることを示す。従って、端子(T₉)もし
くは(T₁₄)のいずれかの出力が“１”であれば、それを
出力する回路ブロックからの最小比較データＨ₁(n)もし
くはＨ₃(n)として指示回路(CPU)から演算回路(300)に入
力される。そして端子(T₉)の出力が“１”であれば、指
示回路(CPU)は、カウンタ(CO)を作動させて時間t₁のカ
ウントを行なわせる。すなわち、カウンタ(CO)は、第１
１図ステップＳ₃₂の動作をも行う。

以上のようにして、指示回路(CPU)は、信頼できると判
定された最小比較データＨｉ(n)を演算回路(300)に入力
する。更に、この選択された最小比較データＨｉ(n)に
応じたhi(n-1)、hi(n+1)（ここではｉは１、２、３のい
ずれか）が演算回路(300)及び比較回路(302)に入力され
る。比較回路(302)は、入力される２つのデータhi(n-
1)、hi(n+1)を互いに比較し、その比較結果を演算回路
(300)に送る（第１３図ステップＳ₄₅）。演算回路(300)
はこの比較結果に応じて下記のいずれかを行う。すなわ
ち、hi(n-1)≧hi(n+1)の場合、にて求められる補間最小シフト量Ｘが演算され、hi(n-
1)＜hi(n+1)の場合、にて求められる補間最小シフト量Ｘが演算される。（第
１３図ステップＳ₄₆、Ｓ₄₇）この演算回路(300)は上記
(32)(33)式によって、画素のピッチ単位の最小シフト量
ｎよりも更に細かい単位で最小シフト量を求めるもので
あり、求められたシフト量を補間最小シフト量Ｘとす
る。この補間最小シフト量Ｘの求め方について第１５図
(a)(b)を用いて以下に説明する。

まず、第１５図(a)は横軸にシフト量、縦軸に比較デー
タをとったグラフであり、第８図(c)のように、hi(n-1)
≧hi(n+1)の場合を示している。シフト量n-1とｎとの
間、もしくはｎとn+1との間で最も一致度の高いシフト
量を求めるには、まず、n-1とｎとの中点Ｑ₁における線
分f₁の傾きを考える。この線分f₁は点hi(n-1)と点Ｈｉ
(n)とを結ぶものとして定義され、この傾きはＨｉ(n)−
hi(n-1)となる。一方、点Ｈｉ(n)と点hi(n+1)とを結ぶ
線分f₂の中点Ｑ₂における傾きは、hi(n+1)−Ｈｉ(n)と
なる。第１５図(b)は、このようにして求められた２つ
の傾きをそれぞれ点(V₁)(V₂)としてプロットしたもので
ある。次にこの点(V₁)(V₂)を結ぶ線分f₃を考え、この線
分f₃が横軸と交わる点を(V₃)とし、この点(V₃)までのシ
フト量を補間最小シフト量Ｘとするのである。この補間
最小シフト量Ｘは、hi(n-1)とhi(n+1)との大小関係に応
じて選択される(32)(33)式のいずれかによって求められ
る。このようにして演算された補間最小シフト量Ｘは第
４図のメモリ回路(304)にメモリされる。

更に、この補間最小シフト量Ｘを用いて基準部(L)上の
像と、対応する参照部(R)上の像とのずれ量Ｐが演算回
路(306)によって演算される。（第１３図ステップ
Ｓ₄₈）この演算は、Ｐ＝Ｚ₁−Ｚ₂−Ｚ₃＋Ｘ−１ ……(34) による。但し、ここでＺ₁は第３図の画素(l₁)と(r₁)と
の間隔Ｌ₁に対応する値、Ｚ₂は合焦時の像間隔すなわち
画素(l₁₂)と画素(r₁₆)との間隔Ｌ₂に対応する値であ
る。Ｚ₃は、第１〜第３ブロックのいずれかによって検
出された最小比較データが演算回路(300)の演算に用い
られたかによって定められる定数である。そして、Ｚ₁
＝４、Ｚ₂＝８と定められており、Ｚ₃は第１ブロックの
最小比較データが用いられたときには−８、第２ブロッ
クのときには０、第３ブロックのときには＋７と定めら
れている。このように定めると、合焦状態のときＰ＝０
となり、前ピン状態のときＰ＜０、後ピン状態のときＰ
＞０となる。

このようにして、補間最小シフト量Ｘからずれ量Ｐが求
められる。ここで、補間最小シフト量Ｘとずれ量Ｐとの
関係を第１６図に示す。第１６図において、上段の数直
線は各ブロックにおける補間最小シフト量Ｘを示し、下
段の数直線は画素ピッチ単位のずれ量Ｐを示す。例え
ば、第２ブロックにおいてＸ＝５となった場合、Ｐ＝４−８−０＋５−１＝０となり、Ｐ＝０すなわち合焦状態にあることが検出され
る。また、第１ブロックにおいてＸ＝６となった場合、Ｐ＝４−８＋８＋６−１＝９となり、第３ブロックにおいてＸ＝４となった場合、Ｐ＝４−８−７＋４−１＝−８となり、それぞれ後ピン状態、前ピン状態であることが
検出される。

(308)は上述の定数Ｚ₁、Ｚ₂、Ｚ₃をメモリしているメモ
リ回路であり、指示回路(CPU)からの信号に応じ、いず
れのブロックが最小比較データＨｉ(n)を検出したかに
よって定数Ｚ₃の値を選択し、定数Ｚ₁、Ｚ₂とともに演
算回路(306)に送る。

演算されたずれ量Ｐは、比較回路(310)に入力されて、
正、負の符号が検出され、（第１２図ステップＳ₄₉）、
Ｐ≦０であればフラグ(F₁₇)がセットされ、その出力が
“１”になる。（第１２図ステップＳ₅₀）Ｐ＞０であれ
ばフラグ(F₁₇)の出力は"0"のままである。すなわち、フ
ラグ(F₁₇)の出力は、結像予定面に対するレンズのデフ
ォーカスの方向を示し、前ピンもしくは合焦状態が検出
されるとフラグ(F₁₇)の出力は“１”となり、後ピン状
態が検出されるとフラグ(F₁₇)の出力は“０”となる。
フラグ(F₁₇)の出力はデフォーカスの方向を示すデフォ
ーカスの方向信号として、後述のレンズ駆動用モータ制
御回路(430)に入力され、レンズ駆動方向の制御に用い
られる。

更に、演算されたずれ量Ｐは、デフォーカス量演算回路
(312)にも入力され、予めメモリ回路(314)にメモリされ
た定数a₅が乗ぜられてデフォーカス量ＤＦが求められ
る。この定数a₆は、光軸垂直方向に延びるよう配置され
たラインセンサ上の対応する２つの像のずれ量Ｐを、予
定焦点面に対する像面の光軸方向のデフォーカス量ＤＦ
に変換する為に定められるものである。すなわち、定数
a₆は、予定焦点面からラインセンサまでの距離、コンデ
ンサレンズ及び再結像レンズの倍率などに応じて定めら
れる。演算されたデフォーカス量ＤＦはメモリ回路(31
6)にメモリされ、メモリ回路(316)からデフォーカス量
信号として後述のレンズ駆動用モータ制御回路(430)に
入力されて、レンズ駆動量の制御に用いられる。

本実施例においては、基準部(R)が３つのブロックに分
割され、そのうちで合焦位置近傍の焦点検出を行う為の
第２ブロックを用いて優先的に合焦検出を行い、第２ブ
ロックを用いる合焦検出が不適当もしくは不可能なとき
のみ他のブロックを用いるように構成されている。従っ
て、各ブロックについて合焦検出結果がそれぞれあり、
いずれが正しいかを判断した後に最終結果を求めるよう
にしたものに比べて、回路構成を簡単にすることがで
き、被写体が画素のピッチと所定の関係にあるくり返し
パターンの場合にも迅速な合焦検出が可能である。そし
て、第２ブロックによる合焦検出が不可能もしくは不適
当であるときにのみ、第１ブロックを用い、更にそれで
も不可能もしくは不適当であるときに第３ブロックを用
いるので、いずれのブロックの結果が正しいかを判断す
る手段は不要である。

第１７図は、本発明の合焦検出装置の信号処理回路にマ
イクロコンピュータを利用した実施例を示す回路図であ
る。以下、この回路についてその動作と共に説明する。

レリーズボタンの一段押しでＡＦスイッチのＯＮがマイ
クロコンピュータ（μ−ＣＯＭ）によって検知される
と、マイクロコンピュータ（μ−ＣＯＭ）は焦点調節の
動作を開始する。

まず、マイクロコンピュータ（μ−ＣＯＭ）からＣＣＤ
(404)にパルス状の積分クリア信号ＩＣＧが出力され、
これによりＣＣＤ(404)の各画素が初期状態にリセット
されると共に、輝度モニター回路ＭＣの出力ＡＧＣＯＳ
が電源電圧レベルまで回復する。又、マイクロコンピュ
ータ（μ−ＣＯＭ）はこれと同時にＨレベルのシフトパ
ルス発生許可信号ＳＨＥＮを出力する。そして、積分ク
リア信号ＩＣＧが消えると同時に、ＣＣＤ(404)内の各
画素では光電流の積分が開始され、同時に輝度モニター
回路ＭＣの出力ＡＧＣＯＳが被写体輝度に応じた速度で
低下し始めるが、基準信号発生回路ＲＳから基準信号出
力ＤＯＳは一定の基準レベルに保たれる。ＡＧＣコント
ローラ(406)はＡＧＣＯＳをＤＯＳと比較し、所定時間
（焦点検出時には１００msec.暗出力データ測定時には
５０msec.）内にＡＧＣＯがＤＯＳに対してどの程度低
下するかによって、利得可変の差動アンプ(408)の利得
を制御する。又、ＡＧＣコントローラ(406)は積分クリ
ア信号ＩＣＧの消滅後、所定時間内にＡＧＣＯＳがＤＯ
Ｓに対して所定レベル以上低下したことを検出すると、
その時Ｈレベルの信号ＴＩＮＴを出力する。この信号Ｔ
ＩＮＴはアンド回路(AN)オア回路(OR)を通ってシフトパ
ルス信号出力回路(410)に入力され、これに応答しこの
応答回路(410)からシフトパルスＳＨが出力される。こ
のシフトパルスＳＨがＣＣＤ(404)に入力されると、各
画素による光電流積分が終わり、この積分値に応じた電
荷がＣＣＤシフトレジスタの対応するセルに並列的に転
送される。一方、マイクロコンピュータ（μ−ＣＯＭ）
からのクロックパルスＣＬにもとづいて、センサー駆動
パルス発生回路(412)からは位相が１８０°ずれた２つ
のセンサー駆動パルスφ１，φ２が出力され、ＣＣＤ(4
04)に入力されている。ＣＣＤ(404)はこれらのセンサー
駆動パルスのうち、φ１の立上りと同期してＣＣＤシフ
トレジスターの各セルの電荷を１つずつ端から直列的に
排出し、映像信号を形成する電圧ＯＳが順次出力され
る。この電圧ＯＳは対応する画素への入射光強度が低い
程高い電圧となっており、減算回路(414)がこれを上述
の基準信号ＤＯＳから差し引いて、(DOS-OS)を画素信号
として出力する。尚、積分クリア信号ＩＣＧの消滅後Ｔ
ＩＮＴが出力されずに所定時間が経過すると、マイクロ
コンピュータ（μ−ＣＯＭ）はＨレベルのシフトパルス
発生指令信号ＳＨＭを出力する。したがって、積分クリ
ア信号ＩＣＧの消滅後所定時間経過してもＡＧＣコント
ローラ(406)からＨレベルのＴＩＮＴ信号が出力されな
い場合は、このシフトパルス発生指令信号ＳＨＭに応答
して、シフトパルス発生回路(410)がシフトパルスＳＨ
を発生する。

一方、上述の動作において、マイクロコンピュータ（μ
−ＣＯＭ）は第７番目から第１０番目までのホトセンサ
ーに対応する画素信号が出力されるときにサンプルホー
ルド信号Ｓ／Ｈを出力する。これによって、ピークホー
ルド回路(416)はホトセンサーアレイのアルミマスク部
に対応する出力ＯＳとＤＯＳとの差を保持し、以降この
差出力と画素信号とが可変利得アンプ(408)に入力され
る。そして、可変利得アンプ(408)は画素信号とその差
出力の差をＡＧＣコントローラ(406)により制御された
利得でもって増幅し、その増幅出力がＡ／Ｄ変換器(41
8)によってＡ／Ｄ変換された後、暗出力測定データ又は
画素信号データとしてマイクロコンピュータ（μ−ＣＯ
Ｍ）に取込まれる。

(420)はホトセンサーアレイのシャッタが閉じている間
に測定された暗出力測定データにもとづいて得られる補
正用暗出力データを保持する暗出力データメモリー、(4
42)は焦点検出動作時にマイクロコンピュータ（μ−Ｃ
ＯＭ）を通じて供給される画素信号データからメモリー
の補正用暗出力データを差引く暗出力補正回路、(424)
は焦点検出演算回路である。又、ＳＷは一眼レフレック
スカメラのミラー駆動と連動して開閉スイッチであり、
これの開閉に応じてマイクロコンピュータ（μ−ＣＯ
Ｍ）の動作態様が変化する。

今、レリーズ釦が上述のように一段押しされたときに
は、ミラーは下降位置にあって、スイッチＳＷは開かれ
ており、すでに暗出力データメモリー(420)には、前回
の撮影時に得られた補正用暗出力データが保存される。

レリーズ釦の一段押しによって上述の積分クリア信号が
発生し、これが消滅すると同時にＣＣＤ(404)の各画素
での光電流積分が開始されるが、ステップ(SW)が開かれ
ているためにマイクロコンピュータ（μ−ＣＯＭ）が上
記所定時間を１００msecとするため、その積分時間は最
大１００msecである。すなわち、被写体が一定レベル以
上明るければ、ＩＣＧが消滅した後ＡＧＣＯＳは１００
msec経過前にＤＯＳに対して所定レベル２．８Ｖ低下
し、ＡＧＣコントローラ(406)からＴＩＮＴ信号と可変
利得アンプ(408)の利得を１倍に設定する利得制御信号
が出力される。これに対し、被写体が上記の一定レベル
よりも暗ければ、ＩＣＧの消滅後１００msecの間にＡＧ
ＣＯＳはＤＯＳに対して所定レベル２．８Ｖ低下せず、
マイクロコンピュータ（μ−ＣＯＭ）から１００msec経
過時点でＳＨＭ信号が発生し、このＳＨＭ信号に応答し
てシフトパルスＳＨが発生すると共に、ＡＧＣコントロ
ーラ(406)から利得制御信号が出力される。すなわち、
この場合、ＡＧＣコントローラ(406)は、その所定時間
１００msec内におけるＡＧＣＯＳの低下度合に応じて１
００〜２００msec、２００〜４００msec、４００〜８０
０msec、８００msec以上の積分時間が必要な場合のいず
れであるかを判定し、アンプ(408)の利得をそれ夫々１
倍、２倍、４倍、８倍のいずれかに設定する利得制御信
号を発生するが、一方ＴＩＮＴ信号は出力しない。

このようにして、最大１００msecの光電流積分が終わる
と、マイクロコンピュータ（μ−ＣＯＭ）はＡＧＣコン
トローラ(406)から入力される利得制御信号の示す利得
制御データが８倍か、４倍か、２倍かを順次判定し、８
倍であれば暗出力データメモリー(420)に保存されてい
る補正用暗出力データを２倍する信号を出して、２倍の
補正用暗出力データを補正データとして暗出力補正回路
(422)に入力させる。又、４倍であれば、メモリー(420)
の補正用暗出力データをそのまま補正回路(422)に補正
データとして入力させ（暗出力測定データを１倍す
る）、２倍であればメモリー(420)の補正用暗出力デー
タを１／２倍する信号を出して、１／２倍の補正用暗出
力データを補正データとして補正回路(422)に入力させ
る。利得制御データが８倍、４倍、２倍のいずれでもな
く１倍である場合、マイクロコンピュータ（μ−ＣＯ
Ｍ）は同様にメモリー(420)の補正用暗出力データを１
／４倍する信号を出して、１／４倍の補正用暗出力デー
タを補正回路(422)に入力させる。

一方、シフトパルスＳＨの発生によってＣＣＤ(404)を
構成する各画素での光電流積分が終了し、Ａ／ＤＺ変換
器(418)からの画素信号データがマイクロコンピュータ
（μ−ＣＯＭ）に入力される。マイクロコンピュータ
（μ−ＣＯＭ）はこの画素信号データを順次補正回路(4
22)に出力するが、このときＴＩＮＴ信号の入力の有無
に応じて、積分時間が１００msec以下かどうかを判定し
（１００msec以下であればＴＩＮＴ信号が出力され
る）、１００msec以上であれば補正回路(422)に各画素
信号データから上述の補正データを減算させその差デー
タを出力させる。一方、１００msec以下であれば、補正
回路(422)にこの減算を行わせることなく、画素信号デ
ータをそのまま出力させる。この後焦点検出演算回路(4
24)は、この差データ又は画素信号データを内部のメモ
リーに順次保存するが、イメージセンサーの全画素に対
応するデータの保存が完了すると、それを用いて所定の
プログラムに従って焦点ズレ量及びその方向を算出し、
表示回路(426)にそれらを表示させると共に、一方では
レベル駆動装置(428)を焦点ズレ量及びその方向に応じ
て駆動し、撮影レンズ(430)の自動焦点調整を行う。

本実施例においては、ＣＣＤの積分、データダンプ、及
び合焦検出演算がくり返し行なわれており、精度の向上
がはかられている。

尚、上記実施例においては、各画素の出力ｌ₁〜ｌ₂₃、
ｒ₁〜ｒ₃₁を直接用いて演算を行なっていたが、本発明
はこれに限定されるものではなく、例えば、第３図にお
ける(l₁)の出力信号ｌ₁から画素(l₅)の出力信号ｌ₅を減
じたものを画素(l₃)の位置に対応する出力信号Ｌ₃と
し、ｌ₂からｌ₆を減じたものを画素(l₄)の位置に対応す
る出力信号Ｌ₄とするように、数個とばしの画素の差分
をその中央の位置における出力信号として上述の演算を
行なえば、像の高周波成分をカットすることができる。

効果以上のように、本発明によれば、まず特定のブロックに
ついて焦点検出を行い、その焦点検出が適当でないと判
定されたときのみ他のブロックについて焦点検出を行う
ようにしたので、特定ブロックについての焦点検出が適
当であれ端のブロックについては焦点検出を行わず、焦
点検出に要する時間が短縮できる。また、それぞれのブ
ロックについて相関度を演算して比較する構成も不用と
なる。

【図面の簡単な説明】

第１図は従来例及び本発明の焦点検出装置の概略を示す
断面図、第２図はその原理を示す為の模式図、第３図は
本発明実施例の受光手段の正面図、第４，10，12，14図
は本発明実施例を示すブロック図、第５，11，13図はそ
のフローチャート、第６図は補間の必要を示す為のグラ
フ、第７図は受光手段の出力例を示すグラフ、第８図
(a)〜(d)はそれぞれシフト量と相関値の種々の関係を示
すグラフ、第９図は本実施例の補間法による最小比較デ
ータＹ₂の求め方を示すグラフ、第15図(a)(d)は本実施
例の補間法による最小シフト量ｎの求め方を示すグラ
フ、第16図は補間最小シフト量Ｘとずれ量Ｐとの関係を
示す数値線、第17図は上の実施例の演算処理にマイクロ
コンピュータを用いた実施例を示すブロック図である。 (2)；撮像レンズ、(L)；第１の受光手段、(R)；第２の
受光手段、(II)；優先されるブロック、(I)(III)；他の
ブロック。

Claims

【特許請求の範囲】

【請求項１】撮影レンズの第１の部分と第２の部分とを
それぞれ通過した被写体光束からつくられる第１と第２
の二つの像の相対的な位置関係を検出して撮影レンズの
合焦位置からのずれ量を検出する焦点検出装置におい
て、第１および第２の像を受けて、各像の光強度分布パター
ンに応じて像信号をそれぞれ出力すべく所定数のホトダ
イオードセルを一列に配した第１，及び第２の受光手段
と、第１の受光手段を複数個のブロックに分けて、特定のブ
ロックを優先させて第２の受光手段との相関をとる相関
手段と、この優先されたブロックを用いた焦点検出が適
当か否かを判定する判定手段と、を有し、適当でないと判定されたきにのみ他のブロック
を用いる焦点検出がなされることを特徴とする焦点検出
装置。
【請求項２】上記判定手段は上記受光手段の出力と所定
値とを比較する手段であり、上記所定値よりも小さいと
きに適当でないと判定することを特徴とする特許請求の
範囲第１項に記載の焦点検出装置。
【請求項３】上記判定手段は上記受光手段の出力に基い
て上記被写体光のコントラスト値を検出し、そのコント
ラスト値と所定のコントラスト値を比較する手段であ
り、上記所定のコントラスト値より小さいときに適当で
ないと判定することを特徴とする特許請求の範囲第１項
に記載の焦点検出装置。