JPH06122978A - プラズマｃｖｄ法 - Google Patents
プラズマｃｖｄ法Info
- Publication number
- JPH06122978A JPH06122978A JP4272715A JP27271592A JPH06122978A JP H06122978 A JPH06122978 A JP H06122978A JP 4272715 A JP4272715 A JP 4272715A JP 27271592 A JP27271592 A JP 27271592A JP H06122978 A JPH06122978 A JP H06122978A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frequency electrode
- film
- film forming
- forming chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 成膜室内気相中のシース部に捕獲されたパー
ティクルが成膜終了後、基体に付着したり、混入したり
することを抑制して該基体を搬出できるプラズマＣＶＤ
法を提供する。 【構成】 成膜室１内に設置した高周波電極２とこれに
対向する接地電位の基体ホルダ３のうち該ホルダに基体
９０を支持させ、成膜室１内を所定成膜真空度に維持し
つつ電極２と基体９０間にプロセスガスを導入するとと
もに電極２に高周波電圧を印加して該ガスをプラズマ化
し、該プラズマに基体９０を曝すことで該基体上に成膜
するプラズマＣＶＤ法において、成膜終了後、電極２へ
の高周波電圧印加を停止したのち、電極２及びホルダ３
上の基体９０の間にパージガスを導入して成膜室１から
排気することにより気相中パーティクルを排出し、その
後基体９０を成膜室１から搬出する工程を含むことを特
徴とするプラズマＣＶＤ法。
ティクルが成膜終了後、基体に付着したり、混入したり
することを抑制して該基体を搬出できるプラズマＣＶＤ
法を提供する。 【構成】 成膜室１内に設置した高周波電極２とこれに
対向する接地電位の基体ホルダ３のうち該ホルダに基体
９０を支持させ、成膜室１内を所定成膜真空度に維持し
つつ電極２と基体９０間にプロセスガスを導入するとと
もに電極２に高周波電圧を印加して該ガスをプラズマ化
し、該プラズマに基体９０を曝すことで該基体上に成膜
するプラズマＣＶＤ法において、成膜終了後、電極２へ
の高周波電圧印加を停止したのち、電極２及びホルダ３
上の基体９０の間にパージガスを導入して成膜室１から
排気することにより気相中パーティクルを排出し、その
後基体９０を成膜室１から搬出する工程を含むことを特
徴とするプラズマＣＶＤ法。
Description
【０００１】
【産業上の利用分野】本発明は、成膜室内に設置した高
周波電極とこれに対向する接地電位の基体ホルダのうち
該ホルダに基体を支持させ、前記成膜室内を所定成膜真
空度に維持しつつ前記高周波電極と前記基体間にプロセ
スガスを導入するとともに前記高周波電極に高周波電圧
を印加して該ガスをプラズマ化し、該プラズマに前記基
体を曝すことで該基体上に成膜するプラズマＣＶＤ法に
関する。
周波電極とこれに対向する接地電位の基体ホルダのうち
該ホルダに基体を支持させ、前記成膜室内を所定成膜真
空度に維持しつつ前記高周波電極と前記基体間にプロセ
スガスを導入するとともに前記高周波電極に高周波電圧
を印加して該ガスをプラズマ化し、該プラズマに前記基
体を曝すことで該基体上に成膜するプラズマＣＶＤ法に
関する。
【０００２】
【従来の技術】この種のプラズマＣＶＤ法は、各種半導
体デバイスの製造、基体上への超伝導膜の形成、機械部
品等への耐食性、耐摩耗性膜の形成等に広く利用されて
いる。その従来例を図４を参照して説明する。図４は従
来のプラズマＣＶＤ装置の代表的な例を示している。こ
の装置は、成膜室１内に高周波電極２と、これに対向す
る接地された基体ホルダ３とを設けた平行平板型プラズ
マＣＶＤ装置である。電極２にはマッチングボックス２
１を介して高周波電源（ＲＦ電源）２２が接続されてい
る。ホルダ３にはこれに支持される被成膜基体の成膜温
度を制御するヒータ３１が付設されている。
体デバイスの製造、基体上への超伝導膜の形成、機械部
品等への耐食性、耐摩耗性膜の形成等に広く利用されて
いる。その従来例を図４を参照して説明する。図４は従
来のプラズマＣＶＤ装置の代表的な例を示している。こ
の装置は、成膜室１内に高周波電極２と、これに対向す
る接地された基体ホルダ３とを設けた平行平板型プラズ
マＣＶＤ装置である。電極２にはマッチングボックス２
１を介して高周波電源（ＲＦ電源）２２が接続されてい
る。ホルダ３にはこれに支持される被成膜基体の成膜温
度を制御するヒータ３１が付設されている。
【０００３】高周波電極２にはプロセスガスの導入管４
１が一体的に形成されており、これにはマスフローコン
トローラ４２１、４２２・・・及び電磁開閉弁４３１、
４３２・・・を介してプロセスガス源４４１、４４２・
・・が接続されている。これらコントローラ、弁及びガ
ス源は使用ガス種に応じ準備され、導入管４１に接続さ
れる。また、成膜室１には電磁開閉弁５１を介して排気
ポンプ５２が接続されている。
１が一体的に形成されており、これにはマスフローコン
トローラ４２１、４２２・・・及び電磁開閉弁４３１、
４３２・・・を介してプロセスガス源４４１、４４２・
・・が接続されている。これらコントローラ、弁及びガ
ス源は使用ガス種に応じ準備され、導入管４１に接続さ
れる。また、成膜室１には電磁開閉弁５１を介して排気
ポンプ５２が接続されている。
【０００４】この従来装置により例えばシリコン（Ｓ
ｉ）ウェハ上にアモルファスシリコン膜や窒化シリコン
（ＳｉＮｘ）膜を形成するには次のように行う。すなわ
ち、先ず、基体ホルダ３にＳｉウェハ９を取り付ける。
次いで、成膜室１内を弁５１を開き、ポンプ５２を運転
して所定の成膜真空度に維持しつつ該成膜室１内にプロ
セスガスを導入し、電源２２をオンして電極２に高周波
電圧を印加する。
ｉ）ウェハ上にアモルファスシリコン膜や窒化シリコン
（ＳｉＮｘ）膜を形成するには次のように行う。すなわ
ち、先ず、基体ホルダ３にＳｉウェハ９を取り付ける。
次いで、成膜室１内を弁５１を開き、ポンプ５２を運転
して所定の成膜真空度に維持しつつ該成膜室１内にプロ
セスガスを導入し、電源２２をオンして電極２に高周波
電圧を印加する。
【０００５】プロセスガスはアモルファスシリコン膜の
成膜では、例えばガス源４４１をＳｉ無機化合物（シラ
ンＳｉＨ4 、ジシランＳｉ2 Ｈ6 等）のガス源として用
い、ガス源４４２を水素ガス源として用い、ＳｉＮｘ膜
の成膜では、例えばガス源４４１をＳｉ無機化合物のガ
ス源とし、ガス源４４２を例えばアンモニア（ＮＨ3）
ガス源として用いる等する。そして弁４３１、４３２等
を開き、マスフローコントローラ４２１、４２２等にて
各ガスの流量を所定のものに制御しつつ導入する。
成膜では、例えばガス源４４１をＳｉ無機化合物（シラ
ンＳｉＨ4 、ジシランＳｉ2 Ｈ6 等）のガス源として用
い、ガス源４４２を水素ガス源として用い、ＳｉＮｘ膜
の成膜では、例えばガス源４４１をＳｉ無機化合物のガ
ス源とし、ガス源４４２を例えばアンモニア（ＮＨ3）
ガス源として用いる等する。そして弁４３１、４３２等
を開き、マスフローコントローラ４２１、４２２等にて
各ガスの流量を所定のものに制御しつつ導入する。
【０００６】また、Ｓｉウェハ９を必要に応じ、ヒータ
３１にて所定温度に加熱する。かくして、導入したガス
をプラズマ化して分解し、このプラズマにウェハ９を曝
してその表面にアモルファスシリコン膜やＳｉＮｘ膜を
形成する。
３１にて所定温度に加熱する。かくして、導入したガス
をプラズマ化して分解し、このプラズマにウェハ９を曝
してその表面にアモルファスシリコン膜やＳｉＮｘ膜を
形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、この成
膜方法では、形成された膜にプラズマ中で発生したパー
ティクルが付着したり、混入したりして膜欠陥を生じさ
せるという問題がある。本発明者は、この膜欠陥発生の
原因の一つは、成膜終了後、ＲＦ電源２２の停止時に、
プラズマ生成中、換言すれば成膜中に成膜室内に発生
し、気相中のシース部に捕獲されていたパーティクルが
ウェハ９上に降り注ぐことによると考え、次の実験を行
った。その結果、ＲＦ電源停止時にシース部に捕獲され
ていたパーティクルがウェハ９上に降り注ぐことを確認
した。
膜方法では、形成された膜にプラズマ中で発生したパー
ティクルが付着したり、混入したりして膜欠陥を生じさ
せるという問題がある。本発明者は、この膜欠陥発生の
原因の一つは、成膜終了後、ＲＦ電源２２の停止時に、
プラズマ生成中、換言すれば成膜中に成膜室内に発生
し、気相中のシース部に捕獲されていたパーティクルが
ウェハ９上に降り注ぐことによると考え、次の実験を行
った。その結果、ＲＦ電源停止時にシース部に捕獲され
ていたパーティクルがウェハ９上に降り注ぐことを確認
した。
【０００８】すなわち、電極２とウェハ９との間にレー
ザビームを照射しつつ該レーザビーム照射プラズマ領域
をＣＣＤカメラにて観測することで、プラズマ消滅後、
換言すればＲＦ電源２２のオフ後、数秒を経てパーティ
クルがウェハ９に衝突することを確認した。この実験に
おける成膜条件等は次のとおりであった。 ＲＦ電源 １３．５６ＭＨｚ、５００Ｗ プロセスガス ＳｉＨ4 ：２８ｓｃｃｍ、ＮＨ3 ：
２００ｓｃｃｍ 室内ガス圧 １．０Ｔｏｒｒ ウェハ温度 室温 入射レーザ ０．５Ｗ 形成膜 ＳｉＮｘ そこで本発明は、成膜室内に設置した高周波電極とこれ
に対向する接地電位の基体ホルダのうち該ホルダに基体
を支持させ、前記成膜室内を所定成膜真空度に維持しつ
つ前記高周波電極と前記基体間にプロセスガスを導入す
るとともに前記高周波電極に高周波電圧を印加して該ガ
スをプラズマ化し、該プラズマに前記基体を曝すことで
該基体上に成膜するプラズマＣＶＤ法であって、成膜室
内気相中のシース部に捕獲されたパーティクルが成膜終
了後、基体に付着したり、混入したりすることを抑制し
て該基体を搬出できるプラズマＣＶＤ法を提供すること
を課題とする。
ザビームを照射しつつ該レーザビーム照射プラズマ領域
をＣＣＤカメラにて観測することで、プラズマ消滅後、
換言すればＲＦ電源２２のオフ後、数秒を経てパーティ
クルがウェハ９に衝突することを確認した。この実験に
おける成膜条件等は次のとおりであった。 ＲＦ電源 １３．５６ＭＨｚ、５００Ｗ プロセスガス ＳｉＨ4 ：２８ｓｃｃｍ、ＮＨ3 ：
２００ｓｃｃｍ 室内ガス圧 １．０Ｔｏｒｒ ウェハ温度 室温 入射レーザ ０．５Ｗ 形成膜 ＳｉＮｘ そこで本発明は、成膜室内に設置した高周波電極とこれ
に対向する接地電位の基体ホルダのうち該ホルダに基体
を支持させ、前記成膜室内を所定成膜真空度に維持しつ
つ前記高周波電極と前記基体間にプロセスガスを導入す
るとともに前記高周波電極に高周波電圧を印加して該ガ
スをプラズマ化し、該プラズマに前記基体を曝すことで
該基体上に成膜するプラズマＣＶＤ法であって、成膜室
内気相中のシース部に捕獲されたパーティクルが成膜終
了後、基体に付着したり、混入したりすることを抑制し
て該基体を搬出できるプラズマＣＶＤ法を提供すること
を課題とする。
【０００９】
【課題を解決するための手段】前記課題を解決する本発
明プラズマＣＶＤ法は、少なくとも次のいずれかの工程
を含むことを特徴とする。 成膜終了後、前記高周波電極への高周波電圧印加を
停止したのち、該高周波電極及び前記ホルダ上の基体の
間にパージガスを導入して前記成膜室から排気すること
により気相中パーティクルを排出し、その後前記基体を
前記成膜室から搬出する工程。 成膜終了後、前記高周波電極に正バイアスを印加し
つつ前記基体を前記成膜室から搬出する工程。 成膜終了後、前記基体に負バイアスを印加しつつ該
基体を前記成膜室から搬出する工程。
明プラズマＣＶＤ法は、少なくとも次のいずれかの工程
を含むことを特徴とする。 成膜終了後、前記高周波電極への高周波電圧印加を
停止したのち、該高周波電極及び前記ホルダ上の基体の
間にパージガスを導入して前記成膜室から排気すること
により気相中パーティクルを排出し、その後前記基体を
前記成膜室から搬出する工程。 成膜終了後、前記高周波電極に正バイアスを印加し
つつ前記基体を前記成膜室から搬出する工程。 成膜終了後、前記基体に負バイアスを印加しつつ該
基体を前記成膜室から搬出する工程。
【００１０】前記〜の各工程は、これを適宜組み合
わせて実施することも考えられる。前記の工程で使用
するパージガスとしては、例えば窒素ガス、Ａｒガス等
の不活性ガスが考えられる。前記及びの各工程は、
パーティクルがプラズマ停止後も長く、例えば１０ 5 ｃ
ｍ-3の密度では数秒のオーダで負に帯電して存在するこ
とによる。
わせて実施することも考えられる。前記の工程で使用
するパージガスとしては、例えば窒素ガス、Ａｒガス等
の不活性ガスが考えられる。前記及びの各工程は、
パーティクルがプラズマ停止後も長く、例えば１０ 5 ｃ
ｍ-3の密度では数秒のオーダで負に帯電して存在するこ
とによる。
【００１１】
【作用】本発明プラズマＣＶＤ法のうち、前記工程を
採用するものでは、成膜終了後、成膜室内に導入された
パージガスと共にパーティクルが成膜室外へ排出され、
それによって基体へのパーティクル付着、混入が抑制さ
れる。前記工程を採用するものでは、成膜終了後、高
周波電極に正バイアスが印加されることで負に帯電した
パーティクルが該電極に吸引され、それによって基体へ
のパーティクルの付着、混入が抑制される。
採用するものでは、成膜終了後、成膜室内に導入された
パージガスと共にパーティクルが成膜室外へ排出され、
それによって基体へのパーティクル付着、混入が抑制さ
れる。前記工程を採用するものでは、成膜終了後、高
周波電極に正バイアスが印加されることで負に帯電した
パーティクルが該電極に吸引され、それによって基体へ
のパーティクルの付着、混入が抑制される。
【００１２】前記工程を採用するものでは、成膜終了
後、前記基体に負バイアスが印加されることで、負に帯
電したパーティクルが該基体から斥けられ、それによっ
て基体へのパーティクルの付着、混入が抑制される。
後、前記基体に負バイアスが印加されることで、負に帯
電したパーティクルが該基体から斥けられ、それによっ
て基体へのパーティクルの付着、混入が抑制される。
【００１３】
【実施例】以下、本発明プラズマＣＶＤ法の実施の例を
その実施のための装置例とともに説明する。図１はかか
る装置の１例の概略断面図、図２はかかる装置の他の例
の概略断面図、図３はかかる装置のさらに他の例の概略
断面図である。図１の装置は、成膜室１にマスフローコ
ントローラ６１及び電磁開閉弁６２を介してパージガス
源６３が接続され、これによって高周波電極２とホルダ
３上の基体９０との間にパージガスを導入できる点を除
き、図４の装置と実質上同構成である。なお、この装置
の場合、成膜室１のパージガス導入口ａと排気口ｂと
は、共に電極２とホルダ３の間の領域に臨んでおり、且
つ、互いに対向する位置に配置されている。
その実施のための装置例とともに説明する。図１はかか
る装置の１例の概略断面図、図２はかかる装置の他の例
の概略断面図、図３はかかる装置のさらに他の例の概略
断面図である。図１の装置は、成膜室１にマスフローコ
ントローラ６１及び電磁開閉弁６２を介してパージガス
源６３が接続され、これによって高周波電極２とホルダ
３上の基体９０との間にパージガスを導入できる点を除
き、図４の装置と実質上同構成である。なお、この装置
の場合、成膜室１のパージガス導入口ａと排気口ｂと
は、共に電極２とホルダ３の間の領域に臨んでおり、且
つ、互いに対向する位置に配置されている。
【００１４】図２の装置は、高周波電極２をスイッチ２
３の切り替えによりＲＦ電源２２又は電圧可変の正バイ
アス電源２４に接続できる点を除いて図４の装置と実質
上同構成である。図３の装置は、ホルダ３をスイッチ３
２の切り替えによりグランド又は電圧可変の負バイアス
電源３３のいずれかに接続できる点を除いて図４の装置
と実質上同構成である。
３の切り替えによりＲＦ電源２２又は電圧可変の正バイ
アス電源２４に接続できる点を除いて図４の装置と実質
上同構成である。図３の装置は、ホルダ３をスイッチ３
２の切り替えによりグランド又は電圧可変の負バイアス
電源３３のいずれかに接続できる点を除いて図４の装置
と実質上同構成である。
【００１５】図１から図３の各装置を用い、次のように
プラズマＣＶＤ法を実施した。いずれの装置による場合
でも、シリコン基板（ウェハ）９０上にアモルファスシ
リコン（ａ−Ｓｉ）膜の成膜と、窒化シリコン（ＳｉＮ
ｘ）膜の成膜を行った。成膜条件は次のとおりである。 ａ−Ｓｉ成膜 １）成膜条件 成膜真空度：０．５Ｔｏｒｒ 基板温度 ：３００℃ 高周波電力：２００Ｗ、１３．５６ＭＨｚ 使用ガス ：ＳｉＨ4 ２８ｃｃｍ Ｈ2 ２００ｃｃｍ 基板 ：２００×２００ｍｍ コーニング７０
５９ 高周波電極、基板ホルダサイズ：３００×３００ｍ
ｍ ２）結果 成膜速度 ：１２０Å／ｍｉｎ 膜厚 ：１０００Å ＳｉＮｘ成膜 １）成膜条件 成膜真空度：０．８５Ｔｏｒｒ 基板温度 ：３５０℃ 高周波電力：４００Ｗ、１３．５６ＭＨｚ 使用ガス ：ＳｉＨ4 ２８ｃｃｍ ＮＨ3 ２００ｃｃｍ Ｎ2 ５０ｃｃｍ 基板 ：２００×２００ｍｍ コーニング７０
５９ 高周波電極、基板ホルダサイズ：３００×３００ｍ
ｍ ２）結果 成膜速度 ：２００Å／ｍｉｎ 膜厚 ：３０００Å 図１の装置による成膜では、成膜終了後、ＲＦ電源２２
を停止するとともに、弁６２を開き、パージガス源６３
から窒素ガス（Ｎ2 ）を５００ｃｃｍ成膜室１内へ導入
するとともに弁５１は開いたままとし、排気ポンプ５２
を運転し続けた。これを約３０秒間続けたのち、基板を
搬出した。
プラズマＣＶＤ法を実施した。いずれの装置による場合
でも、シリコン基板（ウェハ）９０上にアモルファスシ
リコン（ａ−Ｓｉ）膜の成膜と、窒化シリコン（ＳｉＮ
ｘ）膜の成膜を行った。成膜条件は次のとおりである。 ａ−Ｓｉ成膜 １）成膜条件 成膜真空度：０．５Ｔｏｒｒ 基板温度 ：３００℃ 高周波電力：２００Ｗ、１３．５６ＭＨｚ 使用ガス ：ＳｉＨ4 ２８ｃｃｍ Ｈ2 ２００ｃｃｍ 基板 ：２００×２００ｍｍ コーニング７０
５９ 高周波電極、基板ホルダサイズ：３００×３００ｍ
ｍ ２）結果 成膜速度 ：１２０Å／ｍｉｎ 膜厚 ：１０００Å ＳｉＮｘ成膜 １）成膜条件 成膜真空度：０．８５Ｔｏｒｒ 基板温度 ：３５０℃ 高周波電力：４００Ｗ、１３．５６ＭＨｚ 使用ガス ：ＳｉＨ4 ２８ｃｃｍ ＮＨ3 ２００ｃｃｍ Ｎ2 ５０ｃｃｍ 基板 ：２００×２００ｍｍ コーニング７０
５９ 高周波電極、基板ホルダサイズ：３００×３００ｍ
ｍ ２）結果 成膜速度 ：２００Å／ｍｉｎ 膜厚 ：３０００Å 図１の装置による成膜では、成膜終了後、ＲＦ電源２２
を停止するとともに、弁６２を開き、パージガス源６３
から窒素ガス（Ｎ2 ）を５００ｃｃｍ成膜室１内へ導入
するとともに弁５１は開いたままとし、排気ポンプ５２
を運転し続けた。これを約３０秒間続けたのち、基板を
搬出した。
【００１６】図２の装置による成膜では、成膜終了後、
ＲＦ電源２２を停止するとともに、高周波電源２を正バ
イアス電源２４に接続し、＋８０Ｖの正バイアスを印加
しつつ基板を搬出した。図３の装置による成膜では、成
膜終了後、ＲＦ電源２２を停止するとともに、ホルダ３
を負バイアス電源３３に接続することで基板９０に−７
０Ｖの負バイアスを印加しつつ基板を搬出した。
ＲＦ電源２２を停止するとともに、高周波電源２を正バ
イアス電源２４に接続し、＋８０Ｖの正バイアスを印加
しつつ基板を搬出した。図３の装置による成膜では、成
膜終了後、ＲＦ電源２２を停止するとともに、ホルダ３
を負バイアス電源３３に接続することで基板９０に−７
０Ｖの負バイアスを印加しつつ基板を搬出した。
【００１７】また、図には示していないが、別途、図２
及び図３の装置を組み合わせた装置、すなわち、電極２
への正バイアス印加、ホルダ３への負バイアス印加を共
に可能にした装置を準備し、成膜終了後、電極２への正
バイアス（＋８０Ｖ）印加とホルダ３への負バイアス
（−７０Ｖ）印加を同時に行いつつ、基板を搬出するこ
とも行った。
及び図３の装置を組み合わせた装置、すなわち、電極２
への正バイアス印加、ホルダ３への負バイアス印加を共
に可能にした装置を準備し、成膜終了後、電極２への正
バイアス（＋８０Ｖ）印加とホルダ３への負バイアス
（−７０Ｖ）印加を同時に行いつつ、基板を搬出するこ
とも行った。
【００１８】さらに比較のため、前記いずれの実施例も
採用しない、前記と同成膜条件の従来成膜も行った。搬
出した基板の６インチＳｉウエハにおける０．３μｍ以
上のパーティクル数を測定したところ次のとおりであっ
た。 パーティクルの数 ａ−Ｓｉ成膜 ＳｉＮｘ成膜 (1) Ｎ2 パージ有り ８０ １２０ (2) 高周波電極への正バイアス印加 ２０ ３０ (3) 基板ホルダへの負バイアス印加 ３０ ４５ (2)、(3) の併用 １０ ２０ (1)、(2)、(3) のいずれも採用しない場合 ２００ ３００ 以上の結果より、本発明実施例による場合は、従来法よ
りも基板へのパーティクル付着が抑制されることが分か
る。
採用しない、前記と同成膜条件の従来成膜も行った。搬
出した基板の６インチＳｉウエハにおける０．３μｍ以
上のパーティクル数を測定したところ次のとおりであっ
た。 パーティクルの数 ａ−Ｓｉ成膜 ＳｉＮｘ成膜 (1) Ｎ2 パージ有り ８０ １２０ (2) 高周波電極への正バイアス印加 ２０ ３０ (3) 基板ホルダへの負バイアス印加 ３０ ４５ (2)、(3) の併用 １０ ２０ (1)、(2)、(3) のいずれも採用しない場合 ２００ ３００ 以上の結果より、本発明実施例による場合は、従来法よ
りも基板へのパーティクル付着が抑制されることが分か
る。
【００１９】
【発明の効果】以上説明したように本発明によると、成
膜室内に設置した高周波電極とこれに対向する接地電位
の基体ホルダのうち該ホルダに基体を支持させ、前記成
膜室内を所定成膜真空度に維持しつつ前記高周波電極と
前記基体間にプロセスガスを導入するとともに前記高周
波電極に高周波電圧を印加して該ガスをプラズマ化し、
該プラズマに前記基体を曝すことで該基体上に成膜する
プラズマＣＶＤ法であって、成膜室内気相中のシース部
に捕獲されたパーティクルが成膜終了後、基体に付着し
たり、混入したりすることを抑制して該基体を搬出でき
るプラズマＣＶＤ法を提供することができる。
膜室内に設置した高周波電極とこれに対向する接地電位
の基体ホルダのうち該ホルダに基体を支持させ、前記成
膜室内を所定成膜真空度に維持しつつ前記高周波電極と
前記基体間にプロセスガスを導入するとともに前記高周
波電極に高周波電圧を印加して該ガスをプラズマ化し、
該プラズマに前記基体を曝すことで該基体上に成膜する
プラズマＣＶＤ法であって、成膜室内気相中のシース部
に捕獲されたパーティクルが成膜終了後、基体に付着し
たり、混入したりすることを抑制して該基体を搬出でき
るプラズマＣＶＤ法を提供することができる。
【図１】本発明プラズマＣＶＤ法を実施する装置の１例
の概略断面図である。
の概略断面図である。
【図２】本発明プラズマＣＶＤ法を実施する装置の他の
例の概略断面図である。
例の概略断面図である。
【図３】本発明プラズマＣＶＤ法を実施する装置のさら
に他の例の概略断面図である。
に他の例の概略断面図である。
【図４】従来プラズマＣＶＤ装置例の概略断面図であ
る。
る。
１ 成膜室 ２ 高周波電極 ２１ マッチングボックス ２２ ＲＦ電源 ２３ 切り替えスイッチ ２４ 正バイアス電源 ３ 基体ホルダ ３１ ヒータ ３２ 切り替えスイッチ ３３ 負バイアス電源 ４１ ガス導入管 ４２１、４２２ マスフローコントローラ ４３１、４３２ 電磁開閉弁 ４４１、４４２ プロセスガス源 ５１ 電磁開閉弁 ５２ 排気ポンプ ６１ マスフローコントローラ ６２ 電磁開閉弁 ６３ パージガス源 ９０ 基体
Claims (4)
- 【請求項１】 成膜室内に設置した高周波電極とこれに
対向する接地電位の基体ホルダのうち該ホルダに基体を
支持させ、前記成膜室内を所定成膜真空度に維持しつつ
前記高周波電極と前記基体間にプロセスガスを導入する
とともに前記高周波電極に高周波電圧を印加して該ガス
をプラズマ化し、該プラズマに前記基体を曝すことで該
基体上に成膜するプラズマＣＶＤ法において、成膜終了
後、前記高周波電極への高周波電圧印加を停止したの
ち、該高周波電極及び前記ホルダ上の基体の間にパージ
ガスを導入して前記成膜室から排気することにより気相
中パーティクルを排出し、その後前記基体を前記成膜室
から搬出する工程を含むことを特徴とするプラズマＣＶ
Ｄ法。 - 【請求項２】 成膜室内に設置した高周波電極とこれに
対向する接地電位の基体ホルダのうち該ホルダに基体を
支持させ、前記成膜室内を所定成膜真空度に維持しつつ
前記高周波電極と前記基体間にプロセスガスを導入する
とともに前記高周波電極に高周波電圧を印加して該ガス
をプラズマ化し、該プラズマに前記基体を曝すことで該
基体上に成膜するプラズマＣＶＤ法において、成膜終了
後、前記高周波電極に正バイアスを印加しつつ前記基体
を前記成膜室から搬出する工程を含むことを特徴とする
プラズマＣＶＤ法。 - 【請求項３】 成膜室内に設置した高周波電極とこれに
対向する接地電位の基体ホルダのうち該ホルダに基体を
支持させ、前記成膜室内を所定成膜真空度に維持しつつ
前記高周波電極と前記基体間にプロセスガスを導入する
とともに前記高周波電極に高周波電圧を印加して該ガス
をプラズマ化し、該プラズマに前記基体を曝すことで該
基体上に成膜するプラズマＣＶＤ法において、成膜終了
後、前記基体に負バイアスを印加しつつ該基体を前記成
膜室から搬出する工程を含むことを特徴とするプラズマ
ＣＶＤ法。 - 【請求項４】 成膜室内に設置した高周波電極とこれに
対向する接地電位の基体ホルダのうち該ホルダに基体を
支持させ、前記成膜室内を所定成膜真空度に維持しつつ
前記高周波電極と前記基体間にプロセスガスを導入する
とともに前記高周波電極に高周波電圧を印加して該ガス
をプラズマ化し、該プラズマに前記基体を曝すことで該
基体上に成膜するプラズマＣＶＤ法において、 成膜終了後、前記高周波電極への高周波電圧印加を停止
したのち、該高周波電極及び前記ホルダ上の基体の間に
パージガスを導入して前記成膜室から排気することによ
り気相中パーティクルを排出し、その後前記基体を前記
成膜室から搬出する工程、 成膜終了後、前記高周波電極に正バイアスを印加しつつ
前記基体を前記成膜室から搬出する工程、 成膜終了後、前記基体に負バイアスを印加しつつ該基体
を前記成膜室から搬出する工程のうち少なくとも二つを
併用することを特徴とするプラズマＣＶＤ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27271592A JP2900725B2 (ja) | 1992-10-12 | 1992-10-12 | プラズマｃｖｄ法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27271592A JP2900725B2 (ja) | 1992-10-12 | 1992-10-12 | プラズマｃｖｄ法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06122978A true JPH06122978A (ja) | 1994-05-06 |
| JP2900725B2 JP2900725B2 (ja) | 1999-06-02 |
Family
ID=17517783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27271592A Expired - Fee Related JP2900725B2 (ja) | 1992-10-12 | 1992-10-12 | プラズマｃｖｄ法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900725B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306770B1 (en) | 1998-03-20 | 2001-10-23 | Nec Corporation | Method and apparatus for plasma etching |
| US6348158B1 (en) | 1998-07-23 | 2002-02-19 | Nec Corporation | Plasma processing with energy supplied |
| US7045445B2 (en) | 2003-05-09 | 2006-05-16 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device by using PECYCLE-CVD process |
-
1992
- 1992-10-12 JP JP27271592A patent/JP2900725B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306770B1 (en) | 1998-03-20 | 2001-10-23 | Nec Corporation | Method and apparatus for plasma etching |
| US6348158B1 (en) | 1998-07-23 | 2002-02-19 | Nec Corporation | Plasma processing with energy supplied |
| US7045445B2 (en) | 2003-05-09 | 2006-05-16 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device by using PECYCLE-CVD process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2900725B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202142723A (zh) | 使用預處理沉積氮化矽層之方法、使用該方法所形成之結構及用於進行該方法之系統 | |
| CN100577865C (zh) | 为介质cvd膜实现晶片间厚度均匀性的高功率介质干燥 | |
| US6656282B2 (en) | Atomic layer deposition apparatus and process using remote plasma | |
| US7779785B2 (en) | Production method for semiconductor device and substrate processing apparatus | |
| JP3132489B2 (ja) | 化学的気相成長装置及び薄膜成膜方法 | |
| JP4264479B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| JP2001207268A (ja) | 成膜装置 | |
| US5573981A (en) | Method of removing residual charges of an electrostatic chuck used in a layer deposition process | |
| WO2006109735A1 (ja) | 成膜方法及び成膜装置 | |
| EP0630989A2 (en) | Method of plasma chemical vapor deposition of layer with improved interface | |
| US10643841B2 (en) | Surface modification to improve amorphous silicon gapfill | |
| US11823909B2 (en) | Selective processing with etch residue-based inhibitors | |
| JPH11150073A (ja) | 薄膜作成装置 | |
| JP3227949B2 (ja) | プラズマ処理方法及び装置 | |
| JP2002060951A (ja) | 気体反応によるｃｖｄチャンバ内の異物の除去 | |
| JPH06122978A (ja) | プラズマｃｖｄ法 | |
| JP2004519108A (ja) | 部材製造方法と真空処理システム | |
| JPH09320963A (ja) | Ｃｖｄチャンバを清掃した後に調整するための方法 | |
| JP3820212B2 (ja) | Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法 | |
| US20060054183A1 (en) | Method to reduce plasma damage during cleaning of semiconductor wafer processing chamber | |
| JP2002064067A (ja) | 化学気相成長を向上させるよう調整されたチャンバ | |
| JP2723053B2 (ja) | 薄膜の形成方法およびその装置 | |
| KR0172857B1 (ko) | 화학기상 증착에 의한 박막형성방법 | |
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JP3261795B2 (ja) | プラズマ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |