JPH06121353A - マトリクス網回路 - Google Patents

マトリクス網回路

Info

Publication number
JPH06121353A
JPH06121353A JP26503292A JP26503292A JPH06121353A JP H06121353 A JPH06121353 A JP H06121353A JP 26503292 A JP26503292 A JP 26503292A JP 26503292 A JP26503292 A JP 26503292A JP H06121353 A JPH06121353 A JP H06121353A
Authority
JP
Japan
Prior art keywords
small
request
data
scale matrix
matrix switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26503292A
Other languages
English (en)
Other versions
JP3112208B2 (ja
Inventor
Kanichi Endo
乾一 遠藤
Naoaki Yamanaka
直明 山中
Yukihiro Doi
幸浩 土井
Koichi Genda
浩一 源田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP26503292A priority Critical patent/JP3112208B2/ja
Publication of JPH06121353A publication Critical patent/JPH06121353A/ja
Application granted granted Critical
Publication of JP3112208B2 publication Critical patent/JP3112208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【目的】 アクセスの要求発生源とリソースとを接続す
るマトリクス網回路において、競合調停時間および各種
データ転送経路を短縮する。 【構成】 一つの大規模マトリクススイッチを多数の小
規模マトリクススイッチに分割し、それぞれの小規模マ
トリクススイッチで並行的に競合調停を行う。 【効果】 装置が高速化され、実装形態の融通性が高ま
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置、通信用
交換機、特にATM交換機、その他バスにより共通に接
続された複数のリソースを有するシステムに利用する。
ここでリソースとは、メモリ装置、出力装置、表示装
置、入力装置、印字装置、機能ユニット、その他システ
ムを運用するためのハードウエアを伴う設備を言う。
【0002】本発明は、一つのシステムに配置された複
数の共有リソースに対して、そのシステム内から発生す
る複数のアクセス要求の調停に関する。
【0003】
【従来の技術】第6図に示すモデルにより従来技術によ
るアクセス要求の調停を説明すると、これはリングアー
ビタの制御手法によるものである。このモデルには8個
のアクセス要求発生源R(1) 〜R(8) と、このアクセス
要求を受け付ける8個のリソースS(1) 〜S(8) があ
る。これらはそれぞれマトリクススイッチ手段の入力端
子群と出力端子群に接続されている。このマトリクスス
イッチ手段は図示するようなマトリクス構成のハードウ
エアを備えていてもよく、またアクセス要求を伝達でき
る図示するマトリクス機能を有する論理回路により構成
される仮想的なものでもよい。アクセス要求発生源の数
とリソースの数は必ずしも等しくなくともよい。
【0004】アクセス要求発生源R(1) 〜R(8) は次々
にアクセス要求を発生する。アクセス要求は発生源側の
都合にしたがって発生するから、一つのリソースに対し
て同時に複数のアクセス要求が競合することがある。マ
トリクススイッチ手段によりその競合を調停して、一つ
のアクセス要求発生源を要求先の一つのリソースにその
アクセス要求を伝達する。このときリングアービタRA
(1) 〜RA(8) が、それぞれ図6に矢印で示すようにア
クセス要求を掃引して、該当するアクセス要求に行き当
たるとその交点C(n,m) を介してそのアクセス要求を一
つだけリソース側に伝達しリソースはそのアクセス要求
を受け付ける。
【0005】一つのアクセス要求が受け付けられると、
当該アクセス要求を送出していた要求源に対して要求が
受け付けられた旨の情報が送出される。また一つのアク
セス要求を受け付けることにより、そのリングアービタ
に送出されていた別のアクセス要求は待たされ、その別
のアクセス要求は次のタイミングで、あるいはその次の
タイミングで検出されることになる。アクセス要求が受
け付けられてからは、このマトリクススイッチ手段を介
して、あるいは別のバス信号線を介して必要なデータが
転送されるなど処理が実行される。
【0006】このようなアクセス要求の調停制御では、
競合する場合の調停を行うためのリングアービタRA
(1) 〜RA(8) はそれぞれ、1回のタイムスロットで各
要求発生源から出されているアクセス要求を一つだけ受
け付けることができる。
【0007】
【発明が解決しようとする課題】図6に示した従来例装
置で説明したものは要求発生源R(1) 〜R(8) が8個で
あるが、この個数は現実には数十個または数百個であ
り、このときリングアービタが一巡するに要する時間は
無視できない時間になる。
【0008】本発明はこれを改良するもので、大規模な
マトリクススイッチを多数の小規模マトリクススイッチ
に分割し、競合調停を並行的に処理させることにより、
全体の競合調停時間および各種データの転送経路を短縮
できるマトリクス網回路を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、アクセス要求
を発生するN個(Nは3以上の整数)の要求発生源(R
(n) 、nは1からNまでの整数)と、このN個のアクセ
ス要求源に共有されるM個(Mは3以上の整数)のリソ
ース(S(m) 、mは1からMまでの整数)との間に設け
られ、前記要求発生源から発生するアクセス要求の調停
接続およびその調停接続にしたがって前記要求発生源か
ら前記リソースへのデータ転送接続を行うマトリクス網
回路である。
【0010】ここで、本発明の特徴とするところは、前
記N個の要求発生源はI個(Iは2以上の整数)のグル
ープに分割され、かつ前記M個のリソースはJ個(Jは
2以上の整数)のグループに分割され、分割された前記
要求発生源のグループおよび前記リソースのグループが
相互にそれぞれ一つの小規模のマトリクススイッチ(G
(i,j)、iは1からIまでの整数、jは1からJま
での整数、全部でI×J個)により接続され、前記要求
発生源からのアクセス要求およびまたはデータをその要
求発生源が接続された小規模マトリクススイッチに直接
転送する入力側接続線(LI(i) 、iは1からIまでの
整数)と、前記小規模マトリクススイッチから前記リソ
ースへのアクセス要求およびまたはデータをその小規模
マトリクススイッチに接続されたリソースに直接転送す
る出力側接続線(LO(j) 、jは1からJまでの整数)
との少なくとも一方を備えたところにある。
【0011】前記小規模マトリクススイッチの出力側
で、一つの単位タイムスロット内では高々1回のアクセ
ス要求を許可する競合調停手段を備えることが望まし
い。
【0012】前記M個のリソースのそれぞれと前記小規
模マトリクススイッチの出力側との接続回路に論理和回
路を含むことが望ましい。
【0013】前記M個のリソースのそれぞれと前記小規
模マトリクススイッチの出力側との接続回路に速度変換
回路(M(j) )を備え、この速度変換回路は一つの単位
タイムスロット内に複数の小規模マトリクススイッチに
アクセス要求が発生しているときに、この複数のアクセ
ス要求およびデータをいったん蓄積する手段と、この蓄
積する手段に蓄積されたアクセス要求およびデータをそ
の次の単位タイムスロット内に当該リソースに全部転送
する手段とを含むことが望ましい。
【0014】前記小規模マトリクススイッチ(全部でI
×J個)について、一つの単位タイムスロット毎に、そ
の出力側に接続されたリソース一つについて1個の小規
模マトリクススイッチを選択するように競合調停を実行
する手段を備えることが望ましい。
【0015】
【作用】大規模マトリクススイッチを分割して小規模マ
トリクススイッチの集合にする。この分割されたそれぞ
れの小規模マトリクススイッチが関与する要求発生源お
よびリソースはあらかじめ定まっているので、アクセス
に無関係な交点は飛び越え、競合調停に関与する小規模
マトリクススイッチにデータは直接入力される。
【0016】これにより、通過交点数が削減され、さら
にリングアービタによる競合調停が各小規模マトリクス
スイッチ単位で並行的に行われるので全体の動作時間が
高速化できる。
【0017】
【実施例】本発明第一実施例の構成を図1を参照して説
明する。図1は本発明第一実施例装置の構成図である。
【0018】本発明第一実施例は、アクセス要求を発生
する8個の要求発生源R(1) 〜R(8) と、この8個のア
クセスの要求発生源R(1) 〜R(8) に共有される8個の
リソースS(1) 〜S(8) との間に設けられ、要求発生源
R(1) 〜R(8) から発生するアクセス要求の調停接続お
よびその調停接続にしたがって要求発生源R(1) 〜R
(8) からリソースS(1) 〜S(8) へのデータ転送接続を
行うマトリクス網回路である。
【0019】ここで、本発明の特徴とするところは、8
個の要求発生源R(1) 〜R(8) は4個のグループに分割
され、かつ8個のリソースは4個のグループに分割さ
れ、分割された要求発生源R(1) 〜R(8) のグループお
よびリソースS(1) 〜S(8) のグループが相互にそれぞ
れ一つの小規模マトリクススイッチG(1,1) 〜G(4,4)
により接続され、要求発生源R(1) 〜R(8) からのアク
セス要求およびまたはデータをその要求発生源R(1) 〜
R(8) が接続された小規模マトリクススイッチG(1,1)
〜G(4,4) に直接転送する入力側接続線LI(1) 〜LI
(8) と、小規模マトリクススイッチG(1,1) 〜G(4,4)
からリソースS(1) 〜S(8) へのアクセス要求およびま
たはデータをその小規模マトリクススイッチG(1,1) 〜
G(4,4) に接続されたリソースS(1) 〜S(8) に直接転
送する出力側接続線LO(1) 〜LO(8) との少なくとも
一方を備えたところにある。
【0020】次に、図1を参照して本発明第一実施例の
動作を説明する。要求発生源R(1)〜R(8) とリソース
S(1) 〜S(8) との間のアクセス権の有無を便宜上格子
状の横線と縦線の結線図で示し、その交点をC(1,1) 〜
C(8,8) とする。
【0021】小規模マトリクススイッチG(1,1) 〜G
(4,4) を交点C(1,1) 〜C(8,8) の集合で表すと、 {C(1,1) 、C(1,2) 、C(2,1) 、C(2,2) }⊂G(1,
1) {C(1,3) 、C(1,4) 、C(2,3) 、C(2,4) }⊂G(1,
2) {C(1,5) 、C(1,6) 、C(2,5) 、C(2,6) }⊂G(1,
3) {C(1,7) 、C(1,8) 、C(2,7) 、C(2,8) }⊂G(1,
4) {C(3,1) 、C(3,2) 、C(4,1) 、C(4,2) }⊂G(2,
1) {C(3,3) 、C(3,4) 、C(4,3) 、C(4,4) }⊂G(2,
2) {C(3,5) 、C(3,6) 、C(4,5) 、C(4,6) }⊂G(2,
3) {C(3,7) 、C(3,8) 、C(4,7) 、C(4,8) }⊂G(2,
4) {C(5,1) 、C(5,2) 、C(6,1) 、C(6,2) }⊂G(3,
1) {C(5,3) 、C(5,4) 、C(6,3) 、C(6,4) }⊂G(3,
2) {C(5,5) 、C(5,6) 、C(6,5) 、C(6,6) }⊂G(3,
3) {C(5,7) 、C(5,8) 、C(6,7) 、C(6,8) }⊂G(3,
4) {C(7,1) 、C(7,2) 、C(8,1) 、C(8,2) }⊂G(4,
1) {C(7,3) 、C(7,4) 、C(8,3) 、C(8,4) }⊂G(4,
2) {C(7,5) 、C(7,6) 、C(8,5) 、C(8,6) }⊂G(4,
3) {C(7,7) 、C(7,8) 、C(8,7) 、C(8,8) }⊂G(4,
4) となる。各要求発生源R(1) 〜R(8) と小規模マトリク
ススイッチG(1,1) 〜G(4,4) とは入力側接続線LI
(1) 〜LI(8) によってそれぞれ独立に、 R(1) ⇔[LI(1) ]⇔G(1,1) 、G(1,2) 、G(1,3)
、G(1,4) R(2) ⇔[LI(2) ]⇔G(1,1) 、G(1,2) 、G(1,3)
、G(1,4) R(3) ⇔[LI(3) ]⇔G(2,1) 、G(2,2) 、G(2,3)
、G(2,4) R(4) ⇔[LI(4) ]⇔G(2,1) 、G(2,2) 、G(2,3)
、G(2,4) R(5) ⇔[LI(5) ]⇔G(3,1) 、G(3,2) 、G(3,3)
、G(3,4) R(6) ⇔[LI(6) ]⇔G(3,1) 、G(3,2) 、G(3,3)
、G(3,4) R(7) ⇔[LI(7) ]⇔G(4,1) 、G(4,2) 、G(4,3)
、G(4,4) R(8) ⇔[LI(8) ]⇔G(4,1) 、G(4,2) 、G(4,3)
、G(4,4) と接続される。また、小規模マトリクススイッチG(1,
1) 〜G(4,4) とリソースS(1) 〜S(8) とは出力側接
続線LO(1) 〜LO(8) によってそれぞれ独立に、 G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇔[LO(1)
]⇔S(1) G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇔[LO(2)
]⇔S(2) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇔[LO(3)
]⇔S(3) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇔[LO(4)
]⇔S(4) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇔[LO(5)
]⇔S(5) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇔[LO(6)
]⇔S(6) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇔[LO(7)
]⇔S(7) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇔[LO(8)
]⇔S(8) と接続される。要求発生源R(1) からリソースS(8) へ
とデータ転送する場合は、 R(1) ⇒[LI(1) ]⇒G(1,4) ⇒[LO(8) ]⇒S
(8) となる。小規模マトリクススイッチG(1,4) でのデータ
転送経路を交点で表すと、 C(1,7) ⇒C(1,8) ⇒C(2,8) となる。すなわち、3個の交点C(1,7) 、C(1,8) 、C
(2,8) により転送経路が構成されることを示す。これ
は、従来例装置における15個の交点C(1,1) 、C(1,
2) 、C(1,3) 、C(1,4) 、C(1,5) 、C(1,6) 、C(1,
7) 、C(1,8) 、C(2,8) 、C(3,8) 、C(4,8) 、C(5,
8) 、C(6,8) 、C(7,8) 、C(8,8) により構成される
転送経路に比較してはるかに小規模な転送経路が実現で
きる。
【0022】出線側の競合調停は本発明第一実施例では
特に説明しないが、これは本発明第二実施例以降で詳し
く説明する。
【0023】次に、図2を参照して本発明第二実施例を
説明する。図2は本発明第二実施例装置の構成図であ
る。本発明第二実施例では出力側接続線L(1) 〜L(8)
の競合調停をリングアービタRA(1) 〜RA(8) を用い
て行う。それぞれのリングアービタRA(1) 〜RA(2)
は、 C(1,1) ⇔C(2,1) ⇔C(3,1) ⇔C(4,1) ⇔C(5,1) ⇔
C(6,1) ⇔C(7,1) ⇔C(8,1) …RA(1) C(1,2) ⇔C(2,2) ⇔C(3,2) ⇔C(4,2) ⇔C(5,2) ⇔
C(6,2) ⇔C(7,2) ⇔C(8,2) …RA(2) C(1,3) ⇔C(2,3) ⇔C(3,3) ⇔C(4,3) ⇔C(5,3) ⇔
C(6,3) ⇔C(7,3) ⇔C(8,3) …RA(3) C(1,4) ⇔C(2,4) ⇔C(3,4) ⇔C(4,4) ⇔C(5,4) ⇔
C(6,4) ⇔C(7,4) ⇔C(8,4) …RA(4) C(1,5) ⇔C(2,5) ⇔C(3,5) ⇔C(4,5) ⇔C(5,5) ⇔
C(6,5) ⇔C(7,5) ⇔C(8,5) …RA(5) C(1,6) ⇔C(2,6) ⇔C(3,6) ⇔C(4,6) ⇔C(5,6) ⇔
C(6,6) ⇔C(7,6) ⇔C(8,6) …RA(6) C(1,7) ⇔C(2,7) ⇔C(3,7) ⇔C(4,7) ⇔C(5,7) ⇔
C(6,7) ⇔C(7,7) ⇔C(8,7) …RA(7) C(1,8) ⇔C(2,8) ⇔C(3,8) ⇔C(4,8) ⇔C(5,8) ⇔
C(6,8) ⇔C(7,8) ⇔C(8,8) …RA(8) を巡回し、競合調停を行う。要求発生源R(1) からリソ
ースS(8) へのデータ転送を説明すると、(1)要求発
生源R(1) からのデータを入力側接続線LI(1) によっ
て小規模マトリクススイッチG(1,4) に転送する、
(2)交点C(1,7) を経由してデータを交点C(1,8) に
転送する、(3)リソースS(8) に対する他の要求発生
源R(2) 〜R(8) の競合調停をリングアービタRA(8)
で行い、一つの候補のみを選出する、(4)選ばれたの
がR(1) の候補だとすると、データは入力側接続線LI
(1) を用いて小規模マトリクススイッチG(1,4) に送ら
れ、出力側接続線L(8) を経由してリソースS(8) に転
送される。
【0024】要求発生源R(1) からリソースS(8) への
アクセス要求に対する競合制御データを転送する場合の
経路は、 R(1) ⇒[LI(1) ]⇒G(1,4) ⇒[L(8) ] となる。これを交点C(1,1) 〜C(8,8) で表すと、 C(1,7) ⇒{C(1,8) ⇔C(2,8) ⇔C(3,8) ⇔C(4,8)
⇔C(5,8) ⇔C(6,8) ⇔C(7,8) ⇔C(8,8) }⇒C(1,
7) となり、リングアービタRA(8) が双方向に通過する交
点数を含めて最大で、 1+8+8+1=18個 の通過交点数となる。また要求発生源R(1) からリソー
スS(8) へデータを転送する場合の経路は最大で、 C(1,7) ⇒C(1,8) ⇒C(2,8) ⇒C(3,8) ⇒C(4,8) ⇒
C(5,8) ⇒C(6,8) ⇒C(7,8) ⇒C(8,8) となり、通過交点数は9個である。これは従来例装置に
おいて、競合制御データを転送する場合の通過交点数が
最大で、 7+8+8+7=32個 となり、データ転送に関与する通過交点数が最大で、 7+8=15個 であることと比較すると全体動作を高速化できることを
示している。
【0025】次に、図3を参照して本発明第三実施例を
説明する。図3は本発明第三実施例装置の構成図であ
る。本発明第三実施例装置では、それぞれの小規模マト
リクススイッチG(1,1) 〜G(4,4) 毎に縦方向に並行に
巡回するリングアービタRA(1,1) 〜RA(4,8) を設
け、リングアービタRA(1,1) 〜RA(4,8) 毎に1つの
候補を選出する。出力側接続線D(1) 〜D(8) に4本の
平行バス線を用い、これを4入力1出力のFIFO(Fir
st-In-First-Out)により構成される速度変換回路M(1)
〜M(8) に接続する。小規模マトリクススイッチG(1,
1) 〜G(4,4) は4個づつ縦に並んでいるから、それぞ
れのリングアービタRA(1,1) 〜RA(4,8) 毎に1個づ
つ選出されたアクセス要求を出力側接続線D(1) 〜D
(8) を用いて並行的に4入力1出力の速度変換回路M
(1) 〜M(8) に接続し、データ到着順にリソースS(1)
〜S(8) で定められた速度でこのデータをリソースS
(1) 〜S(8) に順次出力する。
【0026】この動作をさらに詳しく説明すると、小規
模マトリクススイッチG(1,1) 〜G(4,4) 内での競合調
停はそれぞれのリングアービタRA(1,1) 〜RA(4,8)
毎に行われ、出力側接続線D(1) 〜D(8) によってそれ
ぞれ並行的に、 G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇒D(1) ⇒M
(1) ⇒S(1) G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇒D(2) ⇒M
(2) ⇒S(2) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇒D(3) ⇒M
(3) ⇒S(3) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇒D(4) ⇒M
(4) ⇒S(4) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇒D(5) ⇒M
(5) ⇒S(5) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇒D(6) ⇒M
(6) ⇒S(6) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇒D(7) ⇒M
(7) ⇒S(7) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇒D(8) ⇒M
(8) ⇒S(8) と転送される。要求発生源R(1) およびR(2) のリソー
スS(8) に対するアクセス要求発生時における競合制御
データおよびデータの転送の手順を説明すると、(1)
要求発生源R(1) およびR(2) からの競合制御データが
入力側接続線LI(1) およびLI(2) によって小規模マ
トリクススイッチG(1,4) に転送される、(2)この競
合制御データは、交点C(1,7) およびC(2,7) を経由し
て交点C(1,8) およびC(2,8) に転送される、(3)交
点C(1,8) およびC(2,8) を巡回するリングアービタR
A(1,8) により競合調停が行われ、要求発生源R(1) ま
たはR(2) の何れかのアクセス要求を一つ選出する、
(4)リングアービタRA(1,8) 、RA(2,8) 、RA
(3,8) 、RA(4,8) によるそれぞれ独立のアクセス許可
に対し、要求発生源R(1) 〜R(8) は、それぞれデータ
を入力側接続線LI(1) 〜LI(8) の経路を用いて小規
模マトリクススイッチG(1,4) 、G(2,4) 、G(3,4) 、
G(4,4) に転送する、(5)これら小規模マトリクスス
イッチG(1,4) 、G(2,4) 、G(3,4) 、G(4,4) からの
データを4本の平行バス線である出力側接続線D(1) 〜
D(8) により速度変換回路M(8) に転送する、(6)速
度変換回路M(8) において、データを4対1に変換して
リソースS(8)へ転送する。
【0027】この場合のデータの転送経路は、 {R(1) 、R(2) }⇒{[LI(1) ]、[LI(2) ]}
⇒G(1,4) ⇒[D(8) ]⇒M(8) ⇒S(8) となる。また、競合制御データの転送経路は、 {R(1) 、R(2) }⇒{[LI(1) ]、[LI(2) ]}
⇒G(1,4) ⇒{R(1) 、R(2) } となる。そこで、競合制御データの通過点は、 G(1,4) ={C(1,8) ⇔C(2,8) } となる。データの転送経路の通過点は、 C(1,7) ⇒{C(1,8) ⇒C(2,8) } となる。したがって、競合制御データの通過転送に関与
する交点数は最大で、 1+2+2+1=6個 となり、データ転送に関与する交点数は最大で、 1+2=3個 となる。従来例装置において競合制御データの通過転送
に関与する交点数は最大で、 7+8+8+7=30個 であり、データ転送に関与する交点数は最大で、 7+8=15個 であることから通過交点数が大幅に削減され、速度変換
回路M(1) 〜M(8) の遅延時間を考慮しても全体動作を
従来例装置に比較して高速化できる。
【0028】本発明第三実施例装置では、速度変換回路
M(1) 〜M(8) に転送された最大4つのデータのすべて
を一つの単位タイムスロット内にリソースS(1) 〜S
(8) に取り込むため、速度変換回路M(1) 〜M(8) の出
力は最大4倍高速になる。これに対する第一の方法は、
リソースS(1) 〜S(8) に4倍高速なものを用いる。第
二の方法は、速度変換回路M(1) 〜M(8) の出力を直列
並列変換して4つの並列な低速データに変換し、リソー
スS(1) 〜S(8) はそれらを並行的に受け入れる構成と
する。さらに、第三の方法は、速度変換回路M(1) 〜M
(8) の中にさらに調停手段を備え、一つの単位タイムス
ロット内に入ってきた最大4つのアクセス要求およびデ
ータをとにかく全部蓄積し、それらを機会を得るごとに
リソースS(1) 〜S(8) に引き渡すなどの方法を利用し
た構成とすることができる。この第三の方法の場合は所
定時間に処理を実行できないときはアクセス要求側に警
報を返送する構成とする。
【0029】次に、図4を参照して本発明第四実施例を
説明する。図4は本発明第四実施例装置の構成図であ
る。本発明第四実施例装置は、本発明第三実施例装置に
おける速度変換回路M(1) 〜M(8) に替えて4入力1出
力の論理和回路OR(1) 〜OR(8) を設ける。リングア
ービタRA(1) 〜RA(8) は本発明第二実施例装置と同
じである。小規模マトリクススイッチG(1,1) 〜G(4,
4) を通過したデータは出力側接続線LO(1) 〜LO(8)
によってそれぞれ独立に、 G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇒[LO(1)
]⇒OR(1) ⇒S(1) G(1,1) 、G(2,1) 、G(3,1) 、G(4,1) ⇒[LO(2)
]⇒OR(2) ⇒S(2) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇒[LO(3)
]⇒OR(3) ⇒S(3) G(1,2) 、G(2,2) 、G(3,2) 、G(4,2) ⇒[LO(4)
]⇒OR(4) ⇒S(4) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇒[LO(5)
]⇒OR(5) ⇒S(5) G(1,3) 、G(2,3) 、G(3,3) 、G(4,3) ⇒[LO(6)
]⇒OR(6) ⇒S(6) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇒[LO(7)
]⇒OR(7) ⇒S(7) G(1,4) 、G(2,4) 、G(3,4) 、G(4,4) ⇒[LO(8)
]⇒OR(8) ⇒S(8) と転送される。要求発生源R(8) からリソースS(8) へ
の競合制御データおよびデータの転送経路を説明する
と、(1)R(1) からの競合制御データを入力側接続線
LI(1) によってG(1,4) に転送する、(2)交点C
(1,7 )を経由して交点C(1,8) に転送する、(3)リソ
ースS(8) に対する競合調停をリングアービタRA(8)
により行い、一つの候補を選出する、(4)その結果、
要求発生源R(1) が選出されたとすると、データは入力
側接続線LI(1) を用いてG(1,4) に送られ、出力側接
続線LO(8) を経由して転送される。この場合のデータ
の転送経路は、 {R(1) 、R(2) }⇒{[LI(1) ]、[LI(2) ]}
⇒G(1,4) ⇒[LO(8)]⇒OR(8) ⇒S(8) となる。また、競合制御データの転送経路は、 {R(1) 、R(2) }⇒{[LI(1) ]、[LI(2) ]}
⇒G(1,4) ⇒RA(8)となる。そこで、競合制御データ
の通過点は、 C(1,7) ⇒{C(1,8) ⇔C(2,8) ⇔C(3,8) ⇔C(4,8)
⇔C(5,8) ⇔C(6,8) ⇔C(7,8) ⇔C(8,8) }⇒C(1,
7) となる。データの通過点は、 C(1,7) ⇒{C(1,8) ⇒C(2,8) } となる。したがって、競合制御データの通過転送に関与
する交点数は最大で、 1+8+8+1=18個 であり、データの通過転送に関与する交点数は最大で、 1+2=3個 となる。従来例装置における競合制御データの通過転送
に関与する交点数は最大で、 7+8+8+7=30個 であり、データの通過転送に関与する交点数は最大で、 7+8=15個 であることから通過交点数が大幅に削減され、論理和回
路OR(1) 〜OR(8) の遅延時間を考慮しても全体動作
を従来例装置に比較して高速化できる。
【0030】次に、図5を参照して本発明第五実施例を
説明する。図5は本発明第五実施例装置の構成図であ
る。本発明第五実施例装置では、小規模マトリクススイ
ッチG(1,2) 、G(2,3) 、G(3,4) 、G(4,1) により構
成されるグループを調停グループとする。この調停グル
ープを構成する小規模マトリクススイッチG(1,1) 〜G
(4,4) は順次右方向にシフトされる。すわなち、小規模
マトリクススイッチG(i1,j1) 、G(i2,j2) 、G(i3,j
3) 、G(i4,j4) {i1≠i2 ≠i3≠i4かつj1≠j 2≠j3≠
j4}により調停グループは構成される。
【0031】図5における小規模マトリクススイッチG
(1,2) 、G(2,3) 、G(3,4) 、G(4,1) は要求発生源R
(1) 〜R(8) およびリソースS(1) 〜S(8) に関与する
が、その組合せはそれぞれ、 G(1,2) ;R(1) 、R(2) ⇔S(3) 、S(4) G(2,3) ;R(3) 、R(4) ⇔S(5) 、S(6) G(3,4) ;R(5) 、R(6) ⇔S(7) 、S(8) G(1,2) ;R(7) 、R(8) ⇔S(1) 、S(2) となる。これは、一つのアクセス機会にアクセス調停を
行う範囲を示している。例えば、小規模マトリクススイ
ッチG(3,4) は、要求発生源R(5) およびR(6)のリソ
ースS(7) およびS(8) に対するアクセス要求に関与
し、それ以外のアクセス要求には関与しない。
【0032】つぎのタイミングでは調停グループは図5
の右方向にシフトするので、次回の調停グループは小規
模マトリクススイッチG(1,3) 、G(2,4) 、G(3,1) 、
G(4,2) により構成され、それらが関与する要求発生源
R(1) 〜R(8) およびリソースS(1) 〜S(8) の組合せ
はそれぞれ、 G(1,3) ;R(1) 、R(2) ⇔S(5) 、S(6) G(2,4) ;R(3) 、R(4) ⇔S(7) 、S(8) G(3,1) ;R(5) 、R(6) ⇔S(1) 、S(2) G(4,2) ;R(7) 、R(8) ⇔S(3) 、S(4) となる。データの転送経路は、要求発生源R(1) のリソ
ースS(8) に対するアクセス要求についてみると、 R(1) ⇒[LI(1) ]⇒G(1,4) ⇒[LO(8) ]⇒S
(8) となる。また、競合制御データの転送経路は、 R(1) ⇒{[LI(1) ]、[LI(1) ]}⇒G(1,4) となる。そこで、調停制御データの通過交点は、 C(1,7) ⇒{{C(1,8) ⇔C(2,8) }⇔{C(1,7) ⇔C
(1,8) }}⇒C(1,7) となり、データの通過交点は、 C(1,7) ⇒{C(1,8) ⇔C(2,8) } となる。したがって、競合制御データの通過転送に関与
する交点数は最大で、 1+2+2+2+2+1=10個 となり、データの通過転送に関与する交点数は最大で、 1+2=3個 となる。従来例装置における競合制御データの通過転送
に関与する交点数は最大で、 7+8+8+7=30個 であり、データの通過転送に関与する交点数は最大で、 7+8=15個 であることから通過交点数が大幅に削減され、全体動作
を従来例装置に比較して高速化できる。
【0033】本発明第一ないし第五実施例において、要
求発生源R(1) 〜R(8) およびリソースS(1) 〜S(8)
を8個とし、これらの分割数を4とし、調停グループの
分割数も4としたが、これらの数に制限はなく任意に構
成することができる。
【0034】
【発明の効果】以上説明したように、本発明によれば大
規模なマトリクススイッチを多数の小規模マトリクスス
イッチの集合とし、分割して競合調停を並行的に処理さ
せることにより、競合調停時間および各種データ転送経
路を短縮して装置全体の動作を高速化できる。上記例で
はアクセス要求発生源またはリソースがいずれも4であ
ったが現実には数十ないし数百であり、この時間短縮の
効果はきわめて大きい。また、実装形態の融通性が図れ
る。
【図面の簡単な説明】
【図1】本発明第一実施例装置の構成図。
【図2】本発明第二実施例装置の構成図。
【図3】本発明第三実施例装置の構成図。
【図4】本発明第四実施例装置の構成図。
【図5】本発明第五実施例装置の構成図。
【図6】従来例装置の構成図。
【符号の説明】
C(1,1) 〜C(8,8) 交点 D(1) 〜D(8) 、L(1) 〜L(8) 、LO(1) 〜LO(8)
出力側接続線 G(1,1) 〜G(4,4) 小規模マトリクススイッチ LI(1) 〜LI(8) 入力側接続線 M(1) 〜M(8) 速度変換回路 OR(1) 〜OR(8) 論理和回路 R(1) 〜R(8) 要求発生源 S(1) 〜S(8) リソース
───────────────────────────────────────────────────── フロントページの続き (72)発明者 源田 浩一 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 アクセス要求を発生するN個(Nは3以
    上の整数)の要求発生源(R(n) 、nは1からNまでの
    整数)と、このN個のアクセス要求源に共有されるM個
    (Mは3以上の整数)のリソース(S(m) 、mは1から
    Mまでの整数)との間に設けられ、前記要求発生源から
    発生するアクセス要求の調停接続およびその調停接続に
    したがって前記要求発生源から前記リソースへのデータ
    転送接続を行うマトリクス網回路において、 前記N個の要求発生源はI個(Iは2以上の整数)のグ
    ループに分割され、かつ前記M個のリソースはJ個(J
    は2以上の整数)のグループに分割され、分割された前
    記要求発生源のグループおよび前記リソースのグループ
    が相互にそれぞれ一つの小規模のマトリクススイッチ
    (G(i,j)、iは1からIまでの整数、jは1から
    Jまでの整数、全部でI×J個)により接続され、 前記要求発生源からのアクセス要求およびまたはデータ
    をその要求発生源が接続された小規模マトリクススイッ
    チに直接転送する入力側接続線(LI(i) 、iは1から
    Iまでの整数)と、 前記小規模マトリクススイッチから前記リソースへのア
    クセス要求およびまたはデータをその小規模マトリクス
    スイッチに接続されたリソースに直接転送する出力側接
    続線(LO(j) 、jは1からJまでの整数)との少なく
    とも一方を備えたことを特徴とするマトリクス網回路。
  2. 【請求項2】 前記小規模マトリクススイッチの出力側
    で、一つの単位タイムスロット内では高々1回のアクセ
    ス要求を許可する競合調停手段を備えた請求項1記載の
    マトリクス網回路。
  3. 【請求項3】 前記M個のリソースのそれぞれと前記小
    規模マトリクススイッチの出力側との接続回路に論理和
    回路を含む請求項2記載のマトリクス網回路。
  4. 【請求項4】 前記M個のリソースのそれぞれと前記小
    規模マトリクススイッチの出力側との接続回路に速度変
    換回路(M(j) )を備え、 この速度変換回路は一つの単位タイムスロット内に複数
    の小規模マトリクススイッチにアクセス要求が発生して
    いるときに、この複数のアクセス要求およびデータをい
    ったん蓄積する手段と、この蓄積する手段に蓄積された
    アクセス要求およびデータをその次の単位タイムスロッ
    ト内に当該リソースに全部転送する手段とを含む請求項
    1記載のマトリクス網回路。
  5. 【請求項5】 前記小規模マトリクススイッチ(全部で
    I×J個)について、一つの単位タイムスロット毎に、
    その出力側に接続されたリソース一つについて1個の小
    規模マトリクススイッチを選択するように競合調停を実
    行する手段を備えた請求項1記載のマトリクス網回路。
JP26503292A 1992-10-02 1992-10-02 マトリクス網回路 Expired - Fee Related JP3112208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26503292A JP3112208B2 (ja) 1992-10-02 1992-10-02 マトリクス網回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26503292A JP3112208B2 (ja) 1992-10-02 1992-10-02 マトリクス網回路

Publications (2)

Publication Number Publication Date
JPH06121353A true JPH06121353A (ja) 1994-04-28
JP3112208B2 JP3112208B2 (ja) 2000-11-27

Family

ID=17411644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26503292A Expired - Fee Related JP3112208B2 (ja) 1992-10-02 1992-10-02 マトリクス網回路

Country Status (1)

Country Link
JP (1) JP3112208B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999527A (en) * 1996-02-02 1999-12-07 Telefonaktiebolaget Lm Ericsson Modular switch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999527A (en) * 1996-02-02 1999-12-07 Telefonaktiebolaget Lm Ericsson Modular switch

Also Published As

Publication number Publication date
JP3112208B2 (ja) 2000-11-27

Similar Documents

Publication Publication Date Title
US4623996A (en) Packet switched multiple queue NXM switch node and processing method
EP0198010B1 (en) Packet switched multiport memory nxm switch node and processing method
JP2781623B2 (ja) メモリアクセススイッチネットワーク
CN100454885C (zh) 流水线调度方法和调度装置
EP0195589B1 (en) Switching system for transmission of data
US4752777A (en) Delta network of a cross-point switch
WO1989003566A2 (en) Layered network
TW201108668A (en) Buffered crossbar switch system
JP3206126B2 (ja) 分散クロスバー・スイッチ・アーキテクチャにおけるスイッチング・アレイ
JP2502920B2 (ja) Atmスイッチにおける調停機構
US20040100948A1 (en) Advanced telecommunications router and crossbar switch controller
JPH06121353A (ja) マトリクス網回路
JP3031591B2 (ja) アクセス調停方式
JP3149143B2 (ja) アクセス調停方式
JP3476660B2 (ja) Atmスイッチ
JP3042744B2 (ja) アクセス調停方式
JPH1166024A (ja) クロスバスイッチ切換システム
JPH05160852A (ja) Atmクロスコネクト装置
JP2976700B2 (ja) プロセッサ間同期制御方式
JP3209630B2 (ja) データ転送装置及びマルチプロセッサシステム
JPH0690233A (ja) アクセス調停方式
JP2682153B2 (ja) マルチポイント接続用スイッチ網
KR100236968B1 (ko) 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법
JPH06205019A (ja) アクセス調停方式
Dickey et al. Interconnection network switch architectures and combining strategies

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees