KR100236968B1 - 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법 - Google Patents

비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법 Download PDF

Info

Publication number
KR100236968B1
KR100236968B1 KR1019970063391A KR19970063391A KR100236968B1 KR 100236968 B1 KR100236968 B1 KR 100236968B1 KR 1019970063391 A KR1019970063391 A KR 1019970063391A KR 19970063391 A KR19970063391 A KR 19970063391A KR 100236968 B1 KR100236968 B1 KR 100236968B1
Authority
KR
South Korea
Prior art keywords
bus
access
frame
delivery mode
arbitration
Prior art date
Application number
KR1019970063391A
Other languages
English (en)
Other versions
KR19990042549A (ko
Inventor
이상호
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970063391A priority Critical patent/KR100236968B1/ko
Publication of KR19990042549A publication Critical patent/KR19990042549A/ko
Application granted granted Critical
Publication of KR100236968B1 publication Critical patent/KR100236968B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 ATM 상호접속 버스의 접속을 중재하기 위한 버스 중재 장치 및 방법에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 ATM 상호접속 버스에서 자기 우선 순위 결정 방식을 채용하여 다양한 멀티미디어 응용 서비스들을 지원하는데 있어서 발생되는 시스템 입출력 성능의 병목 현상을 극복할 수 있는 버스 중재 장치 및 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은, 내부버스 프레임 클럭을 출력하는 프레임 펄스 발생수단; 외부버스 프레임 클럭 및 상기 내부버스 프레임 클럭을 선택적으로 출력하는 선택수단; 및 버스 액세스를 허가 받을 비동기 전달 모드 상호접속 버스 인터페이스를 결정하는 버스 중재수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 비동기 전달 모드의 입출력 버스인 ATM 상호접속 버스에서 버스 접속을 중재하는 데 이용됨.

Description

비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법
본 발명은 비동기 전달 모드(ATM : Asynchronous Transfer Mode)의 상호접속 버스의 접속을 중재하기 위한 버스 중재 장치에 관한 것으로서, 특히 워크스테이션 및 서버의 입출력 버스로 사용되며 기가(Giga)급 정보 교환이 가능한 비동기 전달 모드의 입출력 버스인 ATM 상호 접속 버스에서 자기 우선 순위 결정 방식을 사용하여 버스 접속을 조절하는 버스 중재 장치 및 방법에 관한 것이다.
트랜스위치(TranSwitch)사가 개발한 셀버스(CellBus)는 큐빗(CUBIT) 디바이스를 이용하여 저가의 ATM 액세스 시스템을 구성하기 위해 개발한 구조이다. 셀버스는 물리적으로 다수의 큐빗 디바이스를 상호 연결하는 37 라인의 병렬 버스로 구성되어 디바이스들 간의 셀 라우팅이 가능하도록 하여 기본적인 ATM 스위칭 기능이 수행될 수 있도록 한다. 큐빗 디바이스는 이러한 셀버스 시스템을 구현하기 위한 초대규모 집적 회로(VLSI : Very Large Scale Intergrated Circuit) 디바이스로서 셀버스 시스템은 다수의 큐빗 디바이스를 셀버스로 연결하여 구현된다.
도 1은 ATM 액세스 시스템을 구성하기 위해 트랜스위치(TranSwitch)사가 개발한 기본적인 셀버스의 구조도를 도시한 것이다.
도 1에 도시된 바와 같이, 트랜스위치사가 개발한 기본적인 셀버스는, 공유 버스 형태로서 공통의 동기된 버스에 연결된 다수의 큐빗 디바이스로서 구성되며 단일 보드상에 구현될 수 있을 뿐만 아니라, 백플레인(backplane)에 의한 다중 보드 형태로도 구현될 수 있다. ATM 셀은 셀버스를 통하여 특정 큐빗 디바이스로부터 다른 특정 큐빗 디바이스로, 또는 다수의 큐빗 디바이스로 전달된다. 다수의 큐빗 디바이스들이 동일한 버스를 공유하므로 버스 액세스 경쟁을 해결해야 하며, 이러한 공유 셀버스에 대한 액세스는 마스터 중재기(Master Arbiter)에 의해 조절된다. 큐빗 디바이스는 마스터 중재기로 버스 액세스를 요청한다. 마스터 중재기는 버스 액세스 요청을 받고 버스 액세스를 승인한다. 버스 액세스가 허가된 큐빗 디바이스는 하나의 셀을 버스로 전송할 수 있다. 마스터 중재기 회로는 타이밍 마스터와 함께 각 큐빗 디바이스 내에 포함되어있으며 마스터로 선택된 큐빗 디바이스에서만 동작한다.
상기 큐빗 디바이스를 이용한 셀버스는 마스터 중재기의 중재에 의해 공유 셀버스에 대한 액세스 경쟁을 해결한다. 즉, 전달할 셀을 가진 큐빗 디바이스는 버스 액세스 요청 사이클 동안 각각 자신에 할당된 버스 라인을 표명(assert)하므로써, 액세스를 요청하면 마스터 중재기로 선택된 큐빗에서만 이를 수신하여 라운드 로빈(round-robin) 방식에 의해 액세스를 요청한 큐빗 디바이스 중 하나를 선택하여 버스 액세스 허가 사이클 동안 허가된 디바이스 코드를 버스상에 전달하고 각 큐빗 디바이스는 이를 수신하여 자신에 해당하는 코드가 수신되면 액세스를 허가 받은 것으로 판단하여 버스로 셀을 전송한다.
그러나, 종래의 ATM 상호접속 버스 인터페이스에서는, 모든 ATM 상호접속 버스 인터페이스에서 각각 중재 알고리즘을 수행하여 자신이 버스를 액세스해야 할 때를 판단하여 버스 액세스 경쟁을 해결하므로써, 대용량 데이타 처리와 고속의 전달 특성이 요구되는 다양한 멀티미디어 응용 서비스들을 지원하는데 있어서 발생되는 시스템 입출력 성능의 병목 현상이 발생되는 문제점이 있었다.
따라서, 상기한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, ATM 기반의 입출력 버스인 ATM 상호접속 버스에서 자기 우선 순위 결정 방식을 채용하여 버스 액세스를 중재하므로써, 대용량 데이타 처리와 고속의 전달 특성이 요구되는 다양한 멀티미디어 응용 서비스들을 지원하는데 있어서 발생되는 시스템 입출력 성능의 병목 현상을 극복하고, 향후 예상되는 고속의 다양한 멀티미디어 서비스들을 비지니스 영역에 지원함과 동시에 공중망의 표준 접속 방식인 ATM 프로토콜에 의한 자연스러운 가입자망과 공중망간의 연동 서비스를 지원하며, 기존의 버스 중재 알고리즘에 비해 알고리즘 및 구현을 간단화시키고, 중재 측면에서 단순하고 성능이 우수한 장치를 제공하여 버스 액세스의 신뢰도를 보장하는 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법을 제공하는데 그 목적이 있다.
도 1은 비동기 전달 모드 액세스 시스템을 구성하기 위한 셀버스의 구조도.
도 2는 본 발명에 적용되는 ATM 상호접속 버스의 구성도.
도 3은 본 발명에 따른 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치의 일실시예 블록도.
도 4는 본 발명에 따른 버스 중재 알고리즘을 수행하기 위한 레지스터의 구성도.
도 5는 본 발명에 따른 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 방법의 일실시예 수행 과정을 나타내는 흐름도.
* 도면의 주요 부분에 대한 부호의 명칭 *
310: 프레임 펄스 발생부 320: 선택부
330: 버스 중재부
상기한 바와 같은 목적을 달성하기 위한 본 발명의 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치는, 외부로부터 인가되는 클럭에 따라 내부버스 프레임 클럭 및 버스중재 인에이블신호을 출력하는 프레임 펄스 발생수단; 외부로부터 인가되는 타이밍 마스터 인에이블신호에 따라, 외부로부터 인가되는 외부버스 프레임 클럭 및 상기 내부버스 프레임 클럭을 선택적으로 출력하는 선택수단; 및 상기 버스중재 인에이블신호, 상기 선택수단의 출력신호, 외부로부터 각 비동기 전달 모드 상호접속 버스 인터페이스의 셀 입력버퍼 풀신호 및 버스 액세스 요청 신호를 수신하여 다음 프레임에서 버스 액세스를 허가 받을 비동기 전달 모드 상호접속 버스 인터페이스를 결정하는 버스 중재수단을 포함한다.
또한, 상기한 바와 같은 목적을 달성하기 위한 본 발명은, 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 알고리즘을 수행하는 방법에 있어서, 이전 액세스 허가 번호를 저장하는 제 1 단계; 저장된 버퍼 풀신호와 버스 액세스 요청 신호는 이전 프레임에서 버스 액세스 허가된 비동기 전달 모드 상호접속 버스 인터페이스로부터 다음 프레임에 버스 액세스 허가할 비동기 전달 모드 상호접속 버스 인터페이스를 찾아내기 위해 각각 재배열되는 제 2 단계; 상기 제 2 단계에 재배열이 완료되면, 입력 버퍼가 풀인 버스 액세스 허가의 우선권을 부여하기 위해, 입력 버퍼 풀 검색 레지스터 값이 모두 "1"인지를 판단하는 제 3 단계; 및 상기 제 3 단계의 판단 결과에 따라, 버스 액세스가 허가될 비동기 전달 모드 상호접속 버스 인터페이스 번호를 저장하는 제 4 단계를 포함한다.
이하, 도 2 내지 도 5를 참조하여 본 발명으 바람직한 실시예를 설명한다.
도 2는 본 발명에 적용되는 시스템인 ATM 기반의 입출력 버스인 ATM 상호접속 버스의 구성도를 도시한 것이다.
도 2에 도시된 바와 같이, 일반적인 ATM 상호접속 버스는, 공유버스로서, 하나의 회로 카드(circuit card)나 다수의 회로 카드들간의 백플레인(backplane)형태로 구현될 수 있으며, 여러개의 ATM 상호접속 버스 인터페이스(AIBI : ATM Interconnection Bus Interface)들이 동일 버스를 공유하기 때문에, 버스 액세스 경쟁을 해결하여야 한다. ATM 상호접속 버스는 직렬 연결 방식(daisy chain)과 유사하게 액세스(access) 경쟁 문제를 해결하므로, 별도의 버스 중재기(Bus Arbiter)를 필요로 하지 않는다. 마스터(Master)가 되는 별도의 버스 중재기 대신에, ATM 상호접속 버스 인터페이스에서는 마스터 중재기를 별도로 두지않고 모든 ATM 상호접속 버스 인터페이스에서 각각 중재 알고리즘을 수행하여 자신이 버스를 액세스해야 할 때를 판단하여 버스 액세스 경쟁을 해결한다. 즉, 전달할 셀을 가진 ATM 상호접속 버스 인터페이스가 버스 액세스 요청 사이클 동안 각각 자신에 할당된 버스 라인을 assert하여 액세스를 요청하면 모든 ATM 상호접속 버스 인터페이스에서 이를 수신하여 동일한 중재 알고리즘에 따라 액세스를 요청한 ATM 상호접속 버스 인터페이스 중 하나를 결정하고, 결정된 ATM 상호접속 버스 인터페이스가 자신일 경우 다음 프레임 사이클에 셀을 버스로 전송한다. 그리고, ATM 상호접속 버스 인터페이스에서는 전달할 셀을 가진 ATM 상호접속 버스 인터페이스로부터 버스 액세스 요청과 입력 버퍼 풀(full) 신호에 의해 각각 액세스를 요청한다. 이전 프레임에서 버스 액세스를 허가 받은 ATM 상호접속 버스 인터페이스에는 가장 낮은 우선권이 부여되고, 다음의 ATM 상호접속 버스 인터페이스가 가장 높은 우선권을 가지며 입력 버퍼가 풀(full)인 ATM 상호접속 버스 인터페이스들이 버스로 전달할 셀을 가진 ATM 상호접속 버스 인터페이스보다 우선적으로 처리된다.
도 3은 본 발명에 따른 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치의 일실시예 블록도를 도시한 것이다.
도 3에 도시된 바와 같이, 본 발명의 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치는, 외부로부터 인가되는 클럭(CLK)에 따라 내부버스 프레임 클럭(INT_BUS_FRAME_CLK) 및 버스중재 인에이블신호(ARBITER_ENB)을 출력하는 프레임 펄스 발생부(310)와, 외부로부터 인가되는 타이밍 마스터 인에이블신호(TMAST_ENB)에 따라 외부로부터 인가되는 외부버스 프레임 클럭(EXT_BUS_FRAME_CLK) 및 프레임 펄스 발생부(310)로부터 출력된 내부버스 프레임 클럭(INT_BUS_FRAME_CLK)을 선택적으로 출력하는 선택부(320)와, 프레임 펄스 발생부(310)로부터 출력된 버스중재 인에이블신호(ARBITER_ENB), 선택부(320)로부터 출력된 버스 프레임 클럭(BUS_FRAME_CLK), 외부로부터 각 ATM 상호접속 버스 인터페이스의 셀 입력버퍼 풀(full) 신호(FFULL) 및 버스 액세스 요청 신호(RQEST)를 수신하여 다음 프레임에서 버스 액세스를 허가 받을 비동기 전달 모드 상호접속 버스 인터페이스를 결정하는 버스 중재부(330)를 구비한다.
상기한 바와 같은 구조를 갖는 본 발명의 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치의 동작을 상세하게 설명하면 다음과 같다.
프레임 펄스 발생부(310)는 버스 동작 사이클에 맞추어 ATM 상호접속 버스 인터페이스가 동작할 수 있도록 16 사이클의 내부버스 프레임 클럭(INT_BUS_FRAME_CLK)를 선택부(320)로 출력하고, 또한 버스 중재부(330)를 인에이블시키기 위한 버스중재 인에이블신호(ARBITER_ENB)을 버스 중재부(330)로 출력한다. 선택부(320)는 ATM 상호접속 버스 인터페이스를 마스터로 사용할 것인지를 나타내는 타이밍 마스터 인에이블신호(TMAST_ENB)에 따라, 외부로부터 인가되는 외부버스 프레임 클럭(EXT_BUS_FRAME_CLK) 및 프레임 펄스 발생부(310)로부터 출력된 내부버스 프레임 클럭(INT_BUS_FRAME_CLK)을 선택하여 실제 프레임 기준클럭으로 사용되는 버스 프레임 클럭(BUS_FRAME_CLK)를 버스 중재부(330)로 출력한다.
이어서, 버스 중재부(330)는 각 ATM 상호접속 버스 인터페이스에 버스로 전송한 셀이 있으면 버스 액세스 요청신호(RQEST)를 통하여 프레임 클럭에 맞추어 버스 데이터 신호(BUS_DATA_OUT) 중 자신에게 할당된 한 비트를 이용하여 버스로 전달하고, 또한 버스 중재부(330)는 입력 버퍼에 데이터가 누적되어 입력 버퍼 풀(full)이 발생한 ATM 상호접속 버스 인터페이스는 우선적으로 처리되어야 하므로 입력 버퍼 풀신호(FFULL)를 통하여 버스 액세스 요청신호(RQEST)와 동일한 방법으로 버스로 전달한다. 그리고, 버스 중재부(330)는 상기 방법으로 버스 상에 전달된 모든 ATM 상호접속 버스 인터페이스의 버스 액세스 요청신호(RQEST)와 입력 버퍼 풀신호(FFULL)들을 버스 데이터 신호(BUS_DATA_IN)를 통하여 전달 받아 다음 프레임에서 버스 액세스를 허가 받을 ATM 상호접속 버스 인터페이스를 결정하는 버스 중재 알고리즘을 수행한다.
도 4는 본 발명에 따른 버스 중재 알고리즘을 수행하기 위한 레지스터의 구성도를 도시한 것이다.
도 4에 도시된 바와 같이, (a)는 버스 액세스 요청 레지스터, (b)는 버스 액세스 요청 검색 레지스터, (c)는 입력 버퍼 풀신호 레지스터, (d)는 입력 버퍼 풀 검색 레지스터이다.
이전 프레임에서 버스 액세스가 허가된 ATM 상호접속 버스 인터페이스(AIBI) 번호가 3이고, AIBI(0), AIBI(8), AIBI(12)로부터 버스 액세스 요청이 있고, AIBI(0), AIBI(12)에서 입력 버퍼 풀이 있을 경우를 예로 들어 설명한 것이다.
버스 상에 연결된 모든 AIBI로부터 구동된 입력 버퍼 풀신호와 버스 액세스 요청 신호는 각각 입력 버퍼 풀신호 레지스터와 버스 액세스 요청 레지스터(a)에 저정된다. 각 레지스터(a, b, c, d)는 왼쪽이 최상위비트(MSB)이고 오른쪽이 최하위비트(LSB)이다.
저장된 버퍼 풀신호와 버스 액세스 요청 신호는 이전 프레임에서 버스 액세스 허가된 AIBI로부터 다음 프레임에 버스 액세스 허가할 AIBI를 찾아내기 위해 동일한 방법으로 입력 버퍼 풀 검색 레지스터(d)와 버스 액세스 요청 검색 레지스터(b)에 각각 재배열된다. 이때, 재배열 순서는 이전 프레임에서 허가된 AIBI 다음 AIBI에 해당하는 번호가 배열의 처음에 위치하게 된다. 재배열이 완료되면 입력 버퍼가 풀인 버스 액세스 허가의 우선권을 부여하기 위해, 먼저 입력 버퍼 풀 유무를 검사하며, 이때 입력 버퍼 풀 검색 레지스터(d) 값이 모두 "1"이면 입력 버퍼 풀인 AIBI가 없음을 나타낸다. 신호가 풀상태인 입력 버퍼가 없으면, 버스 액세스 요청 검색 레지스터(b)의 최상위비트(MSB)에서부터 최하위비트(LSB)까지 버스 액세스 요청 유무를 검출해나간다. 이때, 비트 값이 "0"이면, 버스 액세스 요청 있는 것으로 판단하고, 그 비트에 해당되는 AIBI 번호를 다음 프레임에 버스 액세스 허가할 AIBI 번호로 저장한다.
버스 중재 알고리즘 수행 결과 자신이 버스를 액세스할 수 있도록 선택된 AIBI는 입력 버퍼에 저장하고 있던 셀 데이터를 버스로 전달한다.
AIBI에서는 마스터 중재기를 별도로 두지않고 모든 AIBI에서 각각 중재 알고리즘을 수행하여 자신이 버스를 액세스해야 할 때를 판단하여 버스 액세스 경쟁을 해결한다. 전달할 셀을 가진 AIBI가 버스 액세스 요청 사이클 동안 각각 자신에 할당된 버스 라인을 어써트(assert)하여 액세스를 요청하면 모든 AIBI에서 이를 수신하여 동일한 중재 알고리즘에 따라 액세스를 요청한 AIBI 중 하나를 결정하고, 결정된 AIBI가 자신일 경우 다음 프레임 사이클에 셀을 버스로 전송한다. 셀버스에서 세종류의 우선 순위에 의한 액세스를 요청하는 반면 AIBI에서는 전달할 셀을 가진 AIBI로부터 버스 액세스 요청신호와 우선 전달신호에 의해 각각 액세스를 요청한다. 이전 프레임에서 버스 액세스를 허가받은 AIBI에는 가장 낮은 우선권이 부여되고, 다음의 AIBI가 가장 높은 우선권을 가지며 입력 버퍼가 풀인 AIBI들이 버스로 전달할 셀을 가진 AIBI보다 우선적으로 처리된다.
도 5는 본 발명에 따른 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 방법의 일실시예 수행 과정을 나타내는 흐름도이다.
도 5에 도시된 바와 같이, 이전 액세스 허가 번호를 저장하고(501), 저장된 버퍼 풀신호와 버스 액세스 요청 신호는 이전 프레임에서 버스 액세스 허가된 AIBI로부터 다음 프레임에 버스 액세스 허가할 AIBI를 찾아내기 위해 동일한 방법으로 입력 버퍼 풀 검색 레지스터(d)와 버스 액세스 요청 검색 레지스터(b)에 각각 재배열된다(502). 상기 재배열 과정(502)에서 재배열이 완료되면, 입력 버퍼가 풀인 버스 액세스 허가의 우선권을 부여하기 위해, 먼저 입력 버퍼 풀 유무를 검사하며, 이때 입력 버퍼 풀 검색 레지스터(d) 값이 모두 "1"인지를 판단한다(503).
상기 판단 결과 입력 버퍼 풀 검색 레지스터(d) 값이 모두 "1"이라고 판단되면, 다음 프레임에서 버스 액세스가 허가될 AIBI 번호는 버스 액세스 요청 검색 레지스터(b)의 제일 왼쪽 "0"인 비트가 되고(504), 상기 판단 과정(503)에서 상기 판단 결과 입력 버퍼 풀 검색 레지스터(d) 값이 모두 "1"이 아니라고 판단되면, 다음 프레임에서 버스 액세스가 허가된 AIBI 번호는 입력 버퍼 풀 검색 레지스터(d)의 제일 왼쪽 "0"인 비트가 된다(505).
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이 본 발명의 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법은, 기존의 버스 중재 알고리즘에 비해 알고리즘 및 구현이 간단하고, 제어하기가 단순하면서도 성능이 우수한 자기 우선 순위 결정 방식에 의한 버스 액세스 중재 장치를 ATM 상호접속 버스에 적용하여 버스 액세스의 신뢰도를 보장함으로써 멀티미디어 서비스 수용을 위한 ATM 상호접속 버스 구현에 있어서 핵심적인 기술력 확보로 인한 ATM-DAN(Desk Area Network)의 기본 골격 마련 및 BISDN/ATM-LAN과의 연계 방안 정립의 기초 자료로 활용할 수 있는 효과가 있다.

Claims (2)

  1. 외부로부터 인가되는 클럭에 따라 내부버스 프레임 클럭 및 버스중재 인에이블신호을 출력하는 프레임 펄스 발생수단;
    외부로부터 인가되는 타이밍 마스터 인에이블신호에 따라, 외부로부터 인가되는 외부버스 프레임 클럭 및 상기 내부버스 프레임 클럭을 선택적으로 출력하는 선택수단; 및
    상기 버스중재 인에이블신호, 상기 선택수단의 출력신호, 외부로부터 각 비동기 전달 모드 상호접속 버스 인터페이스의 셀 입력버퍼 풀신호 및 버스 액세스 요청 신호를 수신하여 다음 프레임에서 버스 액세스를 허가 받을 비동기 전달 모드 상호접속 버스 인터페이스를 결정하는 버스 중재수단
    을 포함하여 이루어진 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치.
  2. 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 알고리즘을 수행하는 방법에 있어서,
    이전 액세스 허가 번호를 저장하는 제 1 단계;
    저장된 버퍼 풀신호와 버스 액세스 요청 신호는 이전 프레임에서 버스 액세스 허가된 비동기 전달 모드 상호접속 버스 인터페이스로부터 다음 프레임에 버스 액세스 허가할 비동기 전달 모드 상호접속 버스 인터페이스를 찾아내기 위해 각각 재배열되는 제 2 단계;
    상기 제 2 단계에 재배열이 완료되면, 입력 버퍼가 풀인 버스 액세스 허가의 우선권을 부여하기 위해, 입력 버퍼 풀 검색 레지스터 값이 모두 "1"인지를 판단하는 제 3 단계; 및
    상기 제 3 단계의 판단 결과에 따라, 버스 액세스가 허가될 비동기 전달 모드 상호접속 버스 인터페이스 번호를 저장하는 제 4 단계
    를 포함하여 이루어진 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 방법.
KR1019970063391A 1997-11-27 1997-11-27 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법 KR100236968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063391A KR100236968B1 (ko) 1997-11-27 1997-11-27 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063391A KR100236968B1 (ko) 1997-11-27 1997-11-27 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990042549A KR19990042549A (ko) 1999-06-15
KR100236968B1 true KR100236968B1 (ko) 2000-01-15

Family

ID=19525750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063391A KR100236968B1 (ko) 1997-11-27 1997-11-27 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100236968B1 (ko)

Also Published As

Publication number Publication date
KR19990042549A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4630258A (en) Packet switched multiport memory NXM switch node and processing method
US5701413A (en) Multi-processor system with shared memory
US5267235A (en) Method and apparatus for resource arbitration
US5301283A (en) Dynamic arbitration for system bus control in multiprocessor data processing system
KR900006793B1 (ko) 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법
US5842025A (en) Arbitration methods and apparatus
US7143219B1 (en) Multilevel fair priority round robin arbiter
US6408367B2 (en) Data path architecture and arbitration scheme for providing access to a shared system resource
JP2781623B2 (ja) メモリアクセススイッチネットワーク
US5617547A (en) Switch network extension of bus architecture
US5053942A (en) Bit-sliced cross-connect chip having a tree topology of arbitration cells for connecting memory modules to processors in a multiprocessor system
EP0383475A2 (en) Shared resource arbitration
GB1593404A (en) Logic circuitry for use in a computer
WO1989003566A2 (en) Layered network
KR100252752B1 (ko) 다단계 제어 버스 중재장치
US5410300A (en) Distributed crossbar switch architecture
US7450606B2 (en) Bit slice arbiter
JP2502920B2 (ja) Ａｔｍスイッチにおける調停機構
JP3207867B2 (ja) 同様の装置を管理する方法および回路装置およびスイッチ素子
KR100236968B1 (ko) 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법
JP3031591B2 (ja) アクセス調停方式
JP3042744B2 (ja) アクセス調停方式
JP3112208B2 (ja) マトリクス網回路
EP1380960B1 (en) Memory access from different clock domains
JPH064401A (ja) メモリアクセス回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101001

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee