JPH06120508A - Substrate for semiconductor device and manufacturing method thereof - Google Patents

Substrate for semiconductor device and manufacturing method thereof

Info

Publication number
JPH06120508A
JPH06120508A JP4287088A JP28708892A JPH06120508A JP H06120508 A JPH06120508 A JP H06120508A JP 4287088 A JP4287088 A JP 4287088A JP 28708892 A JP28708892 A JP 28708892A JP H06120508 A JPH06120508 A JP H06120508A
Authority
JP
Japan
Prior art keywords
film
substrate
glass substrate
glass
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4287088A
Other languages
Japanese (ja)
Inventor
Masanori Hirota
匡紀 広田
Mario Fuse
マリオ 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP4287088A priority Critical patent/JPH06120508A/en
Publication of JPH06120508A publication Critical patent/JPH06120508A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To avoid the deposition of an alkaline metal such as Na, etc., contained in a glass substrate in a functional film comprising a FET in the substrate for semiconductor device using a glass substrate. CONSTITUTION:In the substrate for semiconductor device to form a polycrystalline silicon film 4 on a glass substrate 1 by crystallizing an amorphous silicon film, a phosphosilicate glass film 2 containing exceeding 5mol (5) of phosphoric acid is formed on the surface of the glass substrate as the lower layer of the amorphous silicon film and then a silicon oxide film 3 is formed on the phosphosilicate glass film 2 so that Na may be taken in the phosphosilicate glass film 2 when the Na existing in the glass substrate 1 is to be deposited during the heat treatment step, etc., in the TFT manufacturing process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ等の
半導体素子を形成するための半導体装置用基板に係り、
特に大面積のアクティブマトリックス方式の液晶ディス
プレイ等に使用される半導体装置用基板及びその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device substrate for forming a semiconductor element such as a thin film transistor,
In particular, the present invention relates to a semiconductor device substrate used for a large area active matrix liquid crystal display or the like, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】アクティブマトリックス方式の液晶ディ
スプレイは、1つの画素に対して1つの薄膜トランジス
タ(TFT)が対応するように、該TFTをマトリック
ス状に配置し、各TFTの駆動により各画素を制御する
ものである。近年、前記したアクティブマトリックス方
式の液晶ディスプレイは、安価なガラス基板を使用し、
周辺回路を内蔵しながら高画質化及び大画面化を図るこ
とが急がれている。周辺回路を内蔵するためには、TF
Tの電流駆動能力が必要となるため、キャリア移動度が
高い多結晶シリコン層をチャネル層とするpoly-SiTF
Tを用いることが必要である。
2. Description of the Related Art In an active matrix type liquid crystal display, TFTs are arranged in a matrix so that one thin film transistor (TFT) corresponds to one pixel, and each pixel is controlled by driving each TFT. It is a thing. In recent years, the active matrix type liquid crystal display described above uses an inexpensive glass substrate,
There is an urgent need for higher image quality and larger screens while incorporating peripheral circuits. To incorporate the peripheral circuit, TF
Since the current driving capability of T is required, poly-SiTF using a polycrystalline silicon layer with high carrier mobility as a channel layer
It is necessary to use T.

【0003】従来、図2に示すようなpoly-SiTFTの
形成は、例えば、次の各工程を含む製造方法により行な
われていた。 大面積の絶縁性基板51上にアモルファスシリコン
(a−Si)膜をLPCVD法により450〜550℃
の堆積温度で成膜し、このa−Si膜を600℃のN2
雰囲気中でアニール処理を行なうことにより結晶化させ
てpoly-Si膜を形成する。前記アニール処理方法として
は、a−Si膜で吸収されるエキシマレーザーを照射す
ることにより結晶化させることが提案されている(H.Ku
riyama et al.:Proceedings of IEDM'91,pp.563〜56
6)。 poly-Si膜をパターニングしてpoly-Si膜アイランド5
2を形成する。 poly-Si膜アイランド52を覆うようにゲート絶縁膜
53を堆積する。 金属膜を堆積し、この金属膜をパターニングしてpoly
-Si膜アイランド52上にゲート電極54を形成する。 上方よりイオン注入を行なうことにより、ゲート電極
54及びpoly-Si膜アイランド52に不純物をドーピン
グし、poly-Si膜アイランド52のチャネル層52aを
挟んでソース部52b及びドレイン部52cを形成す
る。 アニール処理により不純物を活性化させる。 絶縁膜55を堆積し、ソース,ドレイン電極位置にコ
ンタクト孔56を形成する。 アルミニウム膜を堆積し、これをパターニングしてA
l電極57を形成し、更に保護膜58を堆積し、パッド
孔59を形成する。
Conventionally, formation of a poly-Si TFT as shown in FIG. 2 has been performed by a manufacturing method including the following steps, for example. An amorphous silicon (a-Si) film is formed on a large-area insulating substrate 51 by LPCVD at 450 to 550 ° C.
Film is formed at a deposition temperature of N 2
Annealing is performed in the atmosphere to crystallize and form a poly-Si film. As the annealing method, it has been proposed to crystallize by irradiating an excimer laser absorbed by the a-Si film (H. Ku.
riyama et al .: Proceedings of IEDM'91, pp.563-56
6). The poly-Si film is patterned to form the poly-Si film island 5.
Form 2. A gate insulating film 53 is deposited so as to cover the poly-Si film island 52. Deposit a metal film and pattern this metal film to poly
-A gate electrode 54 is formed on the Si film island 52. By performing ion implantation from above, the gate electrode 54 and the poly-Si film island 52 are doped with impurities, and the source part 52b and the drain part 52c are formed with the channel layer 52a of the poly-Si film island 52 interposed therebetween. The impurities are activated by the annealing treatment. An insulating film 55 is deposited, and contact holes 56 are formed at the source and drain electrode positions. A film of aluminum is deposited and patterned to form A
The l electrode 57 is formed, the protective film 58 is further deposited, and the pad hole 59 is formed.

【0004】ところで、液晶ディスプレイの大面積化を
図りつつコストの低減を図るためには、絶縁性基板51
として安価なガラス基板を使用する必要があるが、ガラ
ス基板(アルミノシリケート系ガラス基板)には、ガラ
ス製造工程において必然的に生じる0.5at%程度のナ
トリウム(Na)等のアルカリ金属が含まれている。こ
のNa等は、TFTの作製プロセス中の熱処理工程やエ
キシマレーザー照射工程において、ガラス基板からpoly
-Si膜アイランド52へ熱拡散し、poly-Si膜アイランド
52中に析出する。その結果、例えばTFTのゲート絶
縁膜53や、ゲート絶縁膜53とチャネル層52aとの
界面等にNaが存在すると、TFTを駆動する際にゲー
ト絶縁膜53中をNaがドリフトすることによりゲート
絶縁膜53中の電荷分布が変動し、それに伴ってTFT
のオン動作のしきい値電圧(VTH)のシフト等が生じデ
バイス動作の不安定性をもたらすことが考えられる。
By the way, in order to increase the area of the liquid crystal display and reduce the cost, the insulating substrate 51 is used.
Although it is necessary to use an inexpensive glass substrate as the glass substrate, the glass substrate (aluminosilicate glass substrate) contains about 0.5 at% of an alkali metal such as sodium (Na) which is inevitably generated in the glass manufacturing process. ing. This Na, etc. is removed from the glass substrate by poly in the heat treatment process or the excimer laser irradiation process during the TFT manufacturing process.
-Heat diffusion to the Si film island 52 and deposition in the poly-Si film island 52. As a result, for example, when Na exists in the gate insulating film 53 of the TFT, the interface between the gate insulating film 53 and the channel layer 52a, etc., Na drifts in the gate insulating film 53 when the TFT is driven, and thus the gate insulating film 53 is insulated. The charge distribution in the film 53 fluctuates, and accordingly the TFT
It is conceivable that the threshold voltage (VTH) of the ON operation of the device will shift and cause instability of the device operation.

【0005】そこで、石英に代えてガラス基板を使用す
る場合、図3に示すように、ガラス基板61に含まれた
不純物がpoly-Si膜アイランド52へ析出するのを防止
するため、ガラス基板61とpoly-Si膜アイランド52
との間にシリコン酸化膜(若しくはシリコン窒化膜)6
2を介在させることが提案されている(1990 春季応物
予稿 p.638)。
Therefore, when a glass substrate is used instead of quartz, as shown in FIG. 3, in order to prevent impurities contained in the glass substrate 61 from depositing on the poly-Si film island 52, the glass substrate 61 is prevented. And poly-Si film island 52
Between the silicon oxide film (or silicon nitride film) 6
It has been proposed to intervene 2 (1990 Spring Response Preliminary Report p.638).

【0006】[0006]

【発明が解決しようとする問題点】しかしながら、シリ
コン酸化膜(シリコン窒化膜)62ではガラス基板61
に含まれるNaのpoly-Si膜アイランド52へ析出を十
分に防止することができないという問題点があった。N
aによるpoly-SiTFTへの影響は、図4に示すよう
に、基板温度を200〜300℃の一定温度に保ちなが
ら、ゲート電極54に正のバイアスを印加する場合、ゲ
ート印加電圧とソース部52b/ドレイン部52cの2
端子間の半導体容量−電圧特性(C−V特性)曲線の変
化位置(BTストレス)でのシフトにあらわれる。この
曲線のシフト変化量はしきい値電圧の変化量に対応して
いる。
However, in the case of the silicon oxide film (silicon nitride film) 62, the glass substrate 61 is used.
However, there is a problem in that it is impossible to sufficiently prevent the precipitation of Na included in the poly-Si film island 52. N
As shown in FIG. 4, when a positive bias is applied to the gate electrode 54 while maintaining the substrate temperature at a constant temperature of 200 to 300 ° C., the influence of a on the poly-Si TFT is such that the gate applied voltage and the source portion 52 b 2 of the drain part 52c
It appears in the shift at the change position (BT stress) of the semiconductor capacitance-voltage characteristic (CV characteristic) curve between terminals. The shift change amount of this curve corresponds to the change amount of the threshold voltage.

【0007】すなわち、ガラス基板61上にチャネル層
となるpoly-Si膜アイランド52を直接形成した場合、
BTストレス(基板温度250℃、バイアス電圧30
V、30min)前後でのC−V特性のシフト値は、−
2.0〜−3.0(V)であった(しきい値電圧が負の
方向に変化)。また、ガラス基板61とpoly-Si膜アイ
ランド52との間にシリコン酸化膜62(7000オン
グストローム)を形成した場合、前記シフト値は−2.
0〜−3.0(V)であった。また、ガラス基板61と
poly-Si膜アイランド52との間にシリコン窒化膜62
(7000オングストローム)を形成した場合、前記シ
フト値は−1.0〜−2.0(V)であった。いずれの
場合においても、シフト値(しきい値の変化量)を少な
くすることができなかった。尚、以上の場合において、
ゲート絶縁膜53の膜厚は1000オングストローム、
ゲート電極54の面積は0.785cm2とした。
That is, in the case where the poly-Si film island 52 to be the channel layer is directly formed on the glass substrate 61,
BT stress (substrate temperature 250 ℃, bias voltage 30
The shift value of the C-V characteristic before and after V, 30 min) is −
It was 2.0 to -3.0 (V) (the threshold voltage changed in the negative direction). When a silicon oxide film 62 (7000 angstrom) is formed between the glass substrate 61 and the poly-Si film island 52, the shift value is -2.
It was 0-3.0 (V). In addition, with the glass substrate 61
A silicon nitride film 62 is formed between the poly-Si film island 52 and the poly-Si film island 52.
In the case of forming (7000 angstrom), the shift value was -1.0 to -2.0 (V). In either case, the shift value (the amount of change in the threshold value) could not be reduced. In the above case,
The thickness of the gate insulating film 53 is 1000 Å,
The area of the gate electrode 54 was 0.785 cm 2 .

【0008】本発明は上記実情に鑑みてなされたもの
で、ガラス基板に含まれるNa等のアルカリ金属が、T
FTを構成する機能膜中に析出することを防止できる半
導体装置用基板及びその製造方法を提供することを目的
とする。
The present invention has been made in view of the above circumstances, in which the alkali metal such as Na contained in the glass substrate is
It is an object of the present invention to provide a semiconductor device substrate capable of preventing deposition in a functional film forming an FT and a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】上記従来例の問題点を解
決するため本発明の半導体装置用基板は、非晶質シリコ
ン膜を結晶化することによりガラス基板上に多結晶シリ
コン膜を得る半導体装置用基板において、前記非晶質シ
リコン膜の下層のガラス基板表面にリン酸を5モル%以
上含有するリンケイ酸ガラス膜を形成し、該リンケイ酸
ガラス膜上にシリコン酸化膜を形成したことを特徴とし
ている。
In order to solve the above-mentioned problems of the conventional example, a semiconductor device substrate of the present invention is a semiconductor in which a polycrystalline silicon film is obtained on a glass substrate by crystallizing an amorphous silicon film. In the device substrate, a phosphosilicate glass film containing 5 mol% or more of phosphoric acid was formed on the surface of the glass substrate below the amorphous silicon film, and a silicon oxide film was formed on the phosphosilicate glass film. It has a feature.

【0010】本発明の半導体装置用基板の製造方法は、
ガラス基板上に非晶質シリコン膜を結晶化した多結晶シ
リコン膜を積層して成る半導体装置用基板の製造方法に
おいて、前記ガラス基板表面にリン酸を5モル%以上含
有するリンケイ酸ガラスを塗布する工程と、該リンケイ
酸ガラスを焼成してリンケイ酸ガラス膜を形成する工程
と、該リンケイ酸ガラス膜上にシリコン酸化膜を形成す
る工程と、該シリコン酸化膜上に多結晶シリコン膜を形
成する工程と、を具備することを特徴としている。
A method of manufacturing a semiconductor device substrate according to the present invention comprises:
In a method of manufacturing a substrate for a semiconductor device, which comprises laminating a polycrystalline silicon film obtained by crystallizing an amorphous silicon film on a glass substrate, coating the surface of the glass substrate with phosphosilicate glass containing 5 mol% or more of phosphoric acid. A step of forming a phosphosilicate glass film by firing the phosphosilicate glass, forming a silicon oxide film on the phosphosilicate glass film, and forming a polycrystalline silicon film on the silicon oxide film And a step of performing.

【0011】[0011]

【作用】本発明によれば、ガラス基板と非晶質シリコン
膜との間に、Naの吸収率が高いリンケイ酸ガラス膜を
介在させたので、TFT作製プロセス中の熱処理等にお
いて、ガラス基板中に存在するNaが析出する際、この
Naがリンケイ酸ガラス膜中に取り込まれ、TFTのゲ
ート絶縁膜や多結晶シリコン膜のチャネル層/ゲート絶
縁膜界面に存在するNaを低減させることができる。す
なわち、リンケイ酸ガラス膜中にNaが偏在することに
より、その上層のシリコン酸化膜上層部でのNa濃度は
リンケイ酸ガラス膜中の1/1000程度に低減され
る。また、リンケイ酸ガラス膜上にシリコン酸化膜を形
成したので、TFT作製プロセスにおいて、リンケイ酸
ガラス膜中のリンが多結晶シリコン膜にドーピングされ
ることを防止する。
According to the present invention, since the phosphosilicate glass film having a high Na absorption rate is interposed between the glass substrate and the amorphous silicon film, the heat treatment during the TFT manufacturing process, etc. When Na present in the film is precipitated, this Na is taken into the phosphosilicate glass film, and Na present in the gate insulating film of the TFT or the channel layer / gate insulating film interface of the polycrystalline silicon film can be reduced. That is, since Na is unevenly distributed in the phosphosilicate glass film, the Na concentration in the upper layer of the silicon oxide film, which is the upper layer, is reduced to about 1/1000 of that in the phosphosilicate glass film. Further, since the silicon oxide film is formed on the phosphosilicate glass film, the polycrystalline silicon film is prevented from being doped with phosphorus in the phosphosilicate glass film in the TFT manufacturing process.

【0012】[0012]

【実施例】本発明に係る半導体装置用基板の実施例につ
いて図1(a)を参照しながら説明する。半導体装置用
基板10は、ガラス基板1上に、リンケイ酸ガラス膜
2、シリコン酸化膜3、poly-Si層4を順次積層して形
成されている。上記半導体装置用基板10の製造方法に
ついて説明する。ガラス基板1上に、常圧CVD(以
下、APCVD)法により、成膜温度:410℃、ガス
流量:SiH4:O2:PH3:N2=900:1180:43
0:4000sccmの条件でP25を10モル%含むリン
ケイ酸ガラスを2000オングストロームの膜厚に堆積
してリンケイ酸ガラス膜2を形成し、連続してシリコン
酸化膜3を7000オングストロームの膜厚に堆積す
る。
EXAMPLE An example of a semiconductor device substrate according to the present invention will be described with reference to FIG. The semiconductor device substrate 10 is formed by sequentially stacking a phosphosilicate glass film 2, a silicon oxide film 3, and a poly-Si layer 4 on a glass substrate 1. A method of manufacturing the semiconductor device substrate 10 will be described. Film formation temperature: 410 ° C., gas flow rate: SiH 4 : O 2 : PH 3 : N 2 = 900: 1180: 43 on the glass substrate 1 by atmospheric pressure CVD (hereinafter, APCVD) method.
Phosphosilicate glass containing 10 mol% of P 2 O 5 was deposited to a film thickness of 2000 angstroms under the condition of 0: 4000 sccm to form a phosphosilicate glass film 2, and a silicon oxide film 3 was continuously formed to a film thickness of 7000 angstroms. Deposit on.

【0013】減圧CVD法により、成膜温度:550
℃、ガス圧力:300mTorr、ガス流量:SiH4=1
00sccmの条件でa−Si膜を1000オングストロー
ム堆積する。この後、KrFエキシマレーザを450m
J/cm2のレーザーパワー強度で前記a−Si膜全面
に照射することによりアニールしてpoly-Si層4を形成
する(図1(a))。ガラス基板1の表面をリンケイ酸
ガラス膜2で被覆したので、前記アニールの際にガラス
基板1に含まれたNaが熱拡散すると、リンケイ酸ガラ
ス膜2中のリンと結合してリンケイ酸ガラス膜2中に吸
収され、poly-Si層4中に析出することを防止する。
Film formation temperature: 550 by the low pressure CVD method
° C, gas pressure: 300 mTorr, gas flow rate: SiH 4 = 1
An a-Si film is deposited to 1000 angstrom under the condition of 00 sccm. After that, the KrF excimer laser is set to 450 m.
By irradiating the entire surface of the a-Si film with a laser power intensity of J / cm 2 , annealing is performed to form a poly-Si layer 4 (FIG. 1A). Since the surface of the glass substrate 1 was covered with the phosphosilicate glass film 2, when Na contained in the glass substrate 1 was thermally diffused during the annealing, it was combined with phosphorus in the phosphosilicate glass film 2 to form the phosphosilicate glass film. 2 is absorbed into the poly-Si layer 4 and prevented from being deposited in the poly-Si layer 4.

【0014】次に、上記半導体装置用基板10を使用す
る薄膜トランジスタの製造方法の一実施例について、図
1を参照しながら説明する。半導体装置用基板10のpo
ly-Si層4をフォトリソグラフィー法によりパターニン
グして島状ポリシリコン層11を形成する。続いて、E
CRCVD法によりSiO2を着膜してゲート絶縁膜1
2を形成する。着膜条件は、SiH4/N2Oガス流量:
10sccm/200sccm、ガス圧力:5×10-3
Torr、放電パワー:100W、膜厚:1000オン
グストロームとした。着膜方法としては、ECRCVD
法の他にLPCVD、プラズマCVD、スパッタ法等で
行なってもよい。
Next, an embodiment of a method of manufacturing a thin film transistor using the semiconductor device substrate 10 will be described with reference to FIG. Po of semiconductor device substrate 10
The island-shaped polysilicon layer 11 is formed by patterning the ly-Si layer 4 by photolithography. Then E
Gate insulating film 1 by depositing SiO 2 by CRCVD method
Form 2. The deposition conditions are SiH 4 / N 2 O gas flow rate:
10 sccm / 200 sccm, gas pressure: 5 × 10 −3
Torr, discharge power: 100 W, film thickness: 1000 angstrom. As a film deposition method, ECRCVD
Other than the above method, LPCVD, plasma CVD, sputtering method or the like may be used.

【0015】次に、LPCVD法によりpoly-Siを着膜
した後にパターニングして島状ポリシリコン層11上に
ゲート電極13を形成する。着膜条件は、SiH4ガス
流量:200sccm、ガス圧力:O.5Torr、基
板温度:500℃、膜厚:3000オングストロームと
した。ゲート電極材料としては、poly-Siの他に高融点
金属であるW,Mo,Ti,Ta及びこれらの合金や、
これらの金属とpoly-Siによるシリサイド等でもよい。
Next, a poly-Si film is deposited by the LPCVD method and then patterned to form a gate electrode 13 on the island-shaped polysilicon layer 11. The film deposition conditions were as follows: SiH 4 gas flow rate: 200 sccm, gas pressure: O. 5 Torr, substrate temperature: 500 ° C., film thickness: 3000 Å. As the gate electrode material, in addition to poly-Si, high melting point metals such as W, Mo, Ti, Ta and alloys thereof,
A silicide of these metals and poly-Si may be used.

【0016】次に、イオン打ち込み法によりゲート電極
13及び島状ポリシリコン層11に100KeVのエネ
ルギーでドーズ量を5×1015 ions/cm2としてリン
(P)イオンを打ち込んでソース部11a及びドレイン
部11bを形成する(図1(b))。
Next, by ion implantation, phosphorus (P) ions are implanted into the gate electrode 13 and the island-shaped polysilicon layer 11 at an energy of 100 KeV and a dose amount of 5 × 10 15 ions / cm 2 to form the source portion 11a and the drain. The part 11b is formed (FIG. 1B).

【0017】続いて、ドーピングされたイオンの活性化
を図るため、550℃の窒雰囲気にて60時間の熱処理
を施すか、KrFエキシマレーザーを300mJ/cm
2の強度で照射するアニールにより行なう。これらの熱
処理やアニールによっても、ガラス基板1から熱拡散す
るNaは、前記同様にリンケイ酸ガラス膜2で取り込ま
れ島状ポリシリコン層11中に析出することを防止す
る。
Subsequently, in order to activate the doped ions, heat treatment is performed at 550 ° C. for 60 hours in a nitrogen atmosphere, or a KrF excimer laser is used at 300 mJ / cm 2.
The annealing is performed by irradiating with an intensity of 2 . Even by these heat treatments and annealings, Na that thermally diffuses from the glass substrate 1 is prevented from being taken up by the phosphosilicate glass film 2 and precipitated in the island-shaped polysilicon layer 11 as in the above.

【0019】次に、通常のトランジスタ作製工程によ
り、層間絶縁膜14としてのSiO2膜の着膜(700
0オングストローム)、コンタクトホール15の形成、
配線材料であるAlの着膜及びパターニングして電極1
6の形成、パッシベーション膜としてのSi34膜の着
膜及びパターニングを行ない(図示せず)、更に必要に
応じて水素化等の特性の改善のための水素プラズマ処理
を行なって薄膜トランジスタ(TFT)を完成させる。
Next, a SiO 2 film as the interlayer insulating film 14 is deposited (700 nm) by a normal transistor manufacturing process.
0 angstrom), formation of contact holes 15,
Electrode 1 after deposition and patterning of Al which is a wiring material
6 is formed, a Si 3 N 4 film as a passivation film is deposited and patterned (not shown), and if necessary, hydrogen plasma treatment for improving characteristics such as hydrogenation is performed to perform thin film transistor (TFT). ) Is completed.

【0020】上記のように製造されたTFTのBTスト
レス(基板温度250℃、バイアス30V、30min)
前後でのC−V特性のシフト値を測定したところ、0.
5(V)以下となり、従来例で述べた構造によるシフト
値に比較して小さい値となった。
BT stress of the TFT manufactured as described above (substrate temperature 250 ° C., bias 30 V, 30 min)
When the shift value of the C-V characteristic before and after was measured, it was 0.
The value is 5 (V) or less, which is smaller than the shift value according to the structure described in the conventional example.

【0021】[0021]

【発明の効果】本発明によれば、ガラス基板上にリンケ
イ酸ガラス膜を形成したので、TFTの作製プロセス等
における熱処理工程において、ガラス基板中に存在する
Naがリンケイ酸ガラス膜に取り込まれ、TFT作製
後、TFTのゲート絶縁膜やチャネル層/ゲート絶縁膜
界面に存在するNaを低減させることができる。その結
果、TFTにおけるBTストレス前後でのC−V特性の
シフト値を小さくできるので、このシフト値に対応する
しきい値電圧のシフト値を小さくでき、TFTの動作が
不安定になるのを防止し、特性が安定なTFTを得るこ
とができる。
According to the present invention, since the phosphosilicate glass film is formed on the glass substrate, Na existing in the glass substrate is taken into the phosphosilicate glass film in the heat treatment step in the TFT manufacturing process, After the TFT is manufactured, Na existing at the gate insulating film of the TFT or the interface between the channel layer and the gate insulating film can be reduced. As a result, the shift value of the CV characteristic before and after the BT stress in the TFT can be reduced, so that the shift value of the threshold voltage corresponding to this shift value can be reduced and the operation of the TFT is prevented from becoming unstable. In addition, a TFT having stable characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)ないし(c)は、本発明による薄膜ト
ランジスタの製造方法を示す製造工程図である。
1A to 1C are manufacturing process diagrams showing a method of manufacturing a thin film transistor according to the present invention.

【図2】 従来の薄膜トランジスタの構造を示す断面説
明図である。
FIG. 2 is an explanatory cross-sectional view showing the structure of a conventional thin film transistor.

【図3】 従来の薄膜トランジスタの構造を示す断面説
明図である。
FIG. 3 is a cross-sectional explanatory view showing a structure of a conventional thin film transistor.

【図4】 TFTのゲート電極に印加するバイアス電圧
と、半導体容量との関係を示すC−V特性曲線のグラフ
図である。 1…ガラス基板、 2…リンケイ酸ガラス膜、 3…酸
化シリコン膜、 4…poly-Si膜、 10…半導体装置
用基板、 11…島状ポリシリコン層、 11a…ソー
ス部、 11b…ドレイン部、 12…ゲート絶縁膜、
13…ゲート電極、 14…層間絶縁膜、 15…コ
ンタクトホール、 16…電極
FIG. 4 is a graph of a CV characteristic curve showing the relationship between the bias voltage applied to the gate electrode of the TFT and the semiconductor capacitance. DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 2 ... Phosphosilicate glass film, 3 ... Silicon oxide film, 4 ... Poly-Si film, 10 ... Semiconductor device substrate, 11 ... Island-like polysilicon layer, 11a ... Source part, 11b ... Drain part, 12 ... Gate insulating film,
Reference numeral 13 ... Gate electrode, 14 ... Interlayer insulating film, 15 ... Contact hole, 16 ... Electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 非晶質シリコン膜を結晶化することによ
りガラス基板上に多結晶シリコン膜を得る半導体装置用
基板において、前記非晶質シリコン膜の下層のガラス基
板表面にリン酸を5モル%以上含有するリンケイ酸ガラ
ス膜を形成し、該リンケイ酸ガラス膜上にシリコン酸化
膜を形成したことを特徴とする半導体装置用基板。
1. A semiconductor device substrate for obtaining a polycrystalline silicon film on a glass substrate by crystallizing the amorphous silicon film, wherein 5 mol of phosphoric acid is added to the surface of the glass substrate below the amorphous silicon film. % Or more of a phosphosilicate glass film is formed, and a silicon oxide film is formed on the phosphosilicate glass film.
【請求項2】 ガラス基板上に非晶質シリコン膜を結晶
化した多結晶シリコン膜を積層して成る半導体装置用基
板の製造方法において、前記ガラス基板表面にリン酸を
5モル%以上含有するリンケイ酸ガラスを堆積する工程
と、該リンケイ酸ガラス膜上にシリコン酸化膜を形成す
る工程と、該シリコン酸化膜上に多結晶シリコン膜を形
成する工程と、を具備することを特徴とする半導体装置
用基板の製造方法。
2. A method of manufacturing a substrate for a semiconductor device, which comprises laminating a polycrystalline silicon film obtained by crystallizing an amorphous silicon film on a glass substrate, wherein the glass substrate surface contains phosphoric acid in an amount of 5 mol% or more. A semiconductor comprising: a step of depositing a phosphosilicate glass; a step of forming a silicon oxide film on the phosphosilicate glass film; and a step of forming a polycrystalline silicon film on the silicon oxide film. Method for manufacturing device substrate.
JP4287088A 1992-10-02 1992-10-02 Substrate for semiconductor device and manufacturing method thereof Pending JPH06120508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4287088A JPH06120508A (en) 1992-10-02 1992-10-02 Substrate for semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4287088A JPH06120508A (en) 1992-10-02 1992-10-02 Substrate for semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH06120508A true JPH06120508A (en) 1994-04-28

Family

ID=17712903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4287088A Pending JPH06120508A (en) 1992-10-02 1992-10-02 Substrate for semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH06120508A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659911B1 (en) * 2000-10-23 2006-12-20 엘지.필립스 엘시디 주식회사 The method of fabricating poly crystaline silicon and the thin film transistor fabricating method of the same
KR101490452B1 (en) * 2008-07-29 2015-02-09 주성엔지니어링(주) Display Device and Method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659911B1 (en) * 2000-10-23 2006-12-20 엘지.필립스 엘시디 주식회사 The method of fabricating poly crystaline silicon and the thin film transistor fabricating method of the same
KR101490452B1 (en) * 2008-07-29 2015-02-09 주성엔지니어링(주) Display Device and Method for fabricating the same

Similar Documents

Publication Publication Date Title
US6211536B1 (en) Semiconductor device having improved crystal orientation
US5424230A (en) Method of manufacturing a polysilicon thin film transistor
US7161178B2 (en) Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
KR100191091B1 (en) Thin film transistor and its fabrication method
US7968886B2 (en) Semiconductor integrated circuit and method of fabricating same
US5763904A (en) Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JPH0758339A (en) Semiconductor device and its production
US6300659B1 (en) Thin-film transistor and fabrication method for same
JP3359689B2 (en) Semiconductor circuit and manufacturing method thereof
JP3348531B2 (en) Method for hydrogenating thin film transistor and method for forming thin film transistor
JPH08293609A (en) Method of manufacturing semiconductor device
US20040023446A1 (en) Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display
US5923967A (en) Method for producing a thin film semiconductor device
JPH06120508A (en) Substrate for semiconductor device and manufacturing method thereof
JPH11135797A (en) Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same
JP3316201B2 (en) Semiconductor circuit
JP3426163B2 (en) Liquid crystal display
JP3426063B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002009298A (en) Thin film semiconductor device, its manufacturing method and liquid crystal display
JP3426164B2 (en) Manufacturing method of liquid crystal display device
JP3216269B2 (en) Method for manufacturing thin film transistor array
KR0166910B1 (en) Method for fabricating lcd-tft
JP3192807B2 (en) Method for manufacturing thin film transistor
JPH07193246A (en) Cmos thin-film transistor and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees