JPH06119207A - マイクロプログラム網羅率測定方式 - Google Patents
マイクロプログラム網羅率測定方式Info
- Publication number
- JPH06119207A JPH06119207A JP12842292A JP12842292A JPH06119207A JP H06119207 A JPH06119207 A JP H06119207A JP 12842292 A JP12842292 A JP 12842292A JP 12842292 A JP12842292 A JP 12842292A JP H06119207 A JPH06119207 A JP H06119207A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- result
- source
- simulation
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004088 simulation Methods 0.000 claims abstract description 35
- 230000015654 memory Effects 0.000 claims abstract description 12
- 230000001186 cumulative effect Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000000605 extraction Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 3
- 240000001973 Ficus microcarpa Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】マイクロプログラムの網羅率を測定する際に、
未実行部分をソース上で把握でき、ソースのレビジョン
変更にも対応可能とする。 【構成】マイクロプログラムの各ステップとマイクロプ
ログラム可能メモリのアドレスとの対応一覧を作成する
マイクロプログラムアッセンブラ１と、シミュレーショ
ン対象回路に対する論理コンパイラ２と、論理シミュレ
ータ３と、シミュレーション結果からマイクロプログラ
ム格納メモリのアドレス線の状態値変化情報を抽出する
抽出機構４と、マイクロプログラムの実行状況をソース
レベルで管理し、複数のラストプログラムによる実行状
況を累積する累積機構５と、累積結果を編集し、表示す
る編集機構６とにより構成される。
未実行部分をソース上で把握でき、ソースのレビジョン
変更にも対応可能とする。 【構成】マイクロプログラムの各ステップとマイクロプ
ログラム可能メモリのアドレスとの対応一覧を作成する
マイクロプログラムアッセンブラ１と、シミュレーショ
ン対象回路に対する論理コンパイラ２と、論理シミュレ
ータ３と、シミュレーション結果からマイクロプログラ
ム格納メモリのアドレス線の状態値変化情報を抽出する
抽出機構４と、マイクロプログラムの実行状況をソース
レベルで管理し、複数のラストプログラムによる実行状
況を累積する累積機構５と、累積結果を編集し、表示す
る編集機構６とにより構成される。
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレーション
結果よりマイクロプログラムの実行度合を意味する網羅
率を測定するマイクロプログラム網羅率測定方式に関す
る。
結果よりマイクロプログラムの実行度合を意味する網羅
率を測定するマイクロプログラム網羅率測定方式に関す
る。
【０００２】
【従来の技術】従来、この種のマイクロプログラム網羅
率測定方式では、マイクロプログラムの実行状況をマイ
クロプログラムの実行アドレスで管理していた。また、
複数回のシミュレーション結果によるマイクロプログラ
ムの実行状況を累積していなかった。このような従来技
術として、例えば「論理シミュレーションのテスト・カ
バレージ方式」（特許公報平２−９３７０）がある。
率測定方式では、マイクロプログラムの実行状況をマイ
クロプログラムの実行アドレスで管理していた。また、
複数回のシミュレーション結果によるマイクロプログラ
ムの実行状況を累積していなかった。このような従来技
術として、例えば「論理シミュレーションのテスト・カ
バレージ方式」（特許公報平２−９３７０）がある。
【０００３】
【発明が解決しようとする課題】上述した従来のマイク
ロプログラム網羅率測定方式では、マイクロプログラム
の実行状況をマイクロプログラムの実行アドレスで管理
しているため、未実行部分のアドレスから、具体的にど
のソース・ステップが未実行なのかを判断するのに手間
がかかる。
ロプログラム網羅率測定方式では、マイクロプログラム
の実行状況をマイクロプログラムの実行アドレスで管理
しているため、未実行部分のアドレスから、具体的にど
のソース・ステップが未実行なのかを判断するのに手間
がかかる。
【０００４】また、複数回のシミュレーション結果によ
るマイクロプログラムの実行状況を累積していないた
め、キミュレーションを複数回実行する様な運用形態で
は、マイクロプログラムの網羅率が測定できない。
るマイクロプログラムの実行状況を累積していないた
め、キミュレーションを複数回実行する様な運用形態で
は、マイクロプログラムの網羅率が測定できない。
【０００５】更に、マイクロプログラムの一部を修正
し、アドレスが変更された場合には、変更前までのマイ
クロプログラムの実行状況が無効となってしまう。その
ため、マイクロプログラムに変更がある度に、テストプ
ログラムを最初から全部再実行して網羅率を測定しなお
す必要があり、莫大なシミュレーション時間を必要とす
るという欠点があった。
し、アドレスが変更された場合には、変更前までのマイ
クロプログラムの実行状況が無効となってしまう。その
ため、マイクロプログラムに変更がある度に、テストプ
ログラムを最初から全部再実行して網羅率を測定しなお
す必要があり、莫大なシミュレーション時間を必要とす
るという欠点があった。
【０００６】
【課題を解決するための手段】本発明の方式は、マイク
ロプログラムにより制御される論理回路を論理シミュレ
ーションすることにより、マイクロプログラムの網羅率
を測定する方式において、マイクロプログラムのソース
プログラム内の各ステップとシミュレーション対象回路
内のマイクロプログラム格納メモリのアドレスとの対応
を表わす一覧表を作成し、また、前期マイクロプログラ
ムのソースをアッセンブルして前記一覧表とアッセンブ
ル結果を登録する第１の手段と、前記シミュレーション
対象回路の論理回路データを入力して論理コンパイルを
行い、コンパイル結果を登録する第２の手段と、前記ア
ッセンプル結果と前記コンパイル結果とテストプログラ
ムを入力して論理シミュレーションを行いシミュレーシ
ョン結果を登録する第３の手段と、前記シミュレーショ
ン結果から、前記マイクロプログラム格納メモリのアド
レスを表わす信号線の変化情報を抽出し、登録する第４
の手段と、前記一覧表と前記変化情報より、前記マイク
ロプログラムの実行状況を前記マイクロプログラムから
のソースに対応させて管理し、複数の前記テストプログ
ラムによる実行状況を累積し、累積結果を登録する第５
の手段と、前記累積結果を編集し、表示する第６の手段
とを有することを特徴とする。
ロプログラムにより制御される論理回路を論理シミュレ
ーションすることにより、マイクロプログラムの網羅率
を測定する方式において、マイクロプログラムのソース
プログラム内の各ステップとシミュレーション対象回路
内のマイクロプログラム格納メモリのアドレスとの対応
を表わす一覧表を作成し、また、前期マイクロプログラ
ムのソースをアッセンブルして前記一覧表とアッセンブ
ル結果を登録する第１の手段と、前記シミュレーション
対象回路の論理回路データを入力して論理コンパイルを
行い、コンパイル結果を登録する第２の手段と、前記ア
ッセンプル結果と前記コンパイル結果とテストプログラ
ムを入力して論理シミュレーションを行いシミュレーシ
ョン結果を登録する第３の手段と、前記シミュレーショ
ン結果から、前記マイクロプログラム格納メモリのアド
レスを表わす信号線の変化情報を抽出し、登録する第４
の手段と、前記一覧表と前記変化情報より、前記マイク
ロプログラムの実行状況を前記マイクロプログラムから
のソースに対応させて管理し、複数の前記テストプログ
ラムによる実行状況を累積し、累積結果を登録する第５
の手段と、前記累積結果を編集し、表示する第６の手段
とを有することを特徴とする。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００８】本発明の第１の実施例を示す図１を参照す
ると、マイクロプログラムアッセンブラ１は、マイクロ
プラグラムソースａを入力して、アッセンブルし、対応
一覧表ｂとアッセンブル結果ｃを出力する。
ると、マイクロプログラムアッセンブラ１は、マイクロ
プラグラムソースａを入力して、アッセンブルし、対応
一覧表ｂとアッセンブル結果ｃを出力する。
【０００９】論理コンパイラ２は、論理回路データｄを
入力して論理コンパイルし、コンパイル結果ｅを出力す
る。論理シミュレータ３は、アッセンブル結果ｃとコン
パイル結果ｅとテストプログラムｆを入力して論理シミ
ュレーションし、シミュレーション結果ｇを出力する。
入力して論理コンパイルし、コンパイル結果ｅを出力す
る。論理シミュレータ３は、アッセンブル結果ｃとコン
パイル結果ｅとテストプログラムｆを入力して論理シミ
ュレーションし、シミュレーション結果ｇを出力する。
【００１０】抽出機構４は、シミュレーション結果ｇか
ら、マイクロプログラム格納メモリのアドレスを表わす
信号線の変化情報を抽出して変化情報ｈを出力する。累
積機構５は、対応一覧表ｂと変化情報ｈより、マイクロ
プログラム実行状況をマイクロプログラムソースａの各
ステップに対応させて管理し、複数のテストプログラム
ｆによる実行状況を累積して累積結果ｉを出力する。編
集機構６は、累積結果ｉを編集し、網羅率表示ｊを表示
する。
ら、マイクロプログラム格納メモリのアドレスを表わす
信号線の変化情報を抽出して変化情報ｈを出力する。累
積機構５は、対応一覧表ｂと変化情報ｈより、マイクロ
プログラム実行状況をマイクロプログラムソースａの各
ステップに対応させて管理し、複数のテストプログラム
ｆによる実行状況を累積して累積結果ｉを出力する。編
集機構６は、累積結果ｉを編集し、網羅率表示ｊを表示
する。
【００１１】次に、動作を説明する。
【００１２】論理回路データｄで表わされる論理回路
（図示していない）は、マイクロプログラムソースａに
より制御され動作する回路であり、複数のテストプログ
ラムｆをこの論理回路で動作させることにより、マイク
ロプログラムの実行度合を意味する網羅率を測定する。
（図示していない）は、マイクロプログラムソースａに
より制御され動作する回路であり、複数のテストプログ
ラムｆをこの論理回路で動作させることにより、マイク
ロプログラムの実行度合を意味する網羅率を測定する。
【００１３】マイクロプログラムアッセンブラ１は、マ
イクロプログラムソースａを入力し、マイクロプログラ
ムをアッセンブルし、その結果をアッセンブル結果ｃと
して出力する。同時に、マイクロプログラムアッセンブ
ラ１は、マイクロプログラムの各ステップと論理回路デ
ータｄで表わせれる論理回路内のマイクロプログラム格
納メモリのアドレスとの対応を表わす一覧表を作成し、
それを対応一覧表ｂとして出力する。
イクロプログラムソースａを入力し、マイクロプログラ
ムをアッセンブルし、その結果をアッセンブル結果ｃと
して出力する。同時に、マイクロプログラムアッセンブ
ラ１は、マイクロプログラムの各ステップと論理回路デ
ータｄで表わせれる論理回路内のマイクロプログラム格
納メモリのアドレスとの対応を表わす一覧表を作成し、
それを対応一覧表ｂとして出力する。
【００１４】図３は対応一覧表ｂの例を示す図である。
この例では、マイクロプログラムソースａの各ステップ
にユニークに付けられたソース番号であるソースＮ0 に
より、２つの表の対応をとっており、２つの表は、ソー
ス番号であるソースＮ0 とマイクロプログラム格納メモ
リのアドレスとの対応表と、ソースＮ0 とソースイメー
ジとの対応表とから構成されている。具体的には、ソー
スＮ0 が“１”であるソースイメージ“ａａａ”は０ア
ドレス目に対応しており、ソースＮ０が“２”であるソ
ースイメージ“ｂｂｂ”は１アドレス目に対応してい
る。同様に、ソースイメージ“ｃｃｃ”及び“ｄｄｄ”
は、それぞれ２アドレス目及び３アドレス目に対応して
いる。
この例では、マイクロプログラムソースａの各ステップ
にユニークに付けられたソース番号であるソースＮ0 に
より、２つの表の対応をとっており、２つの表は、ソー
ス番号であるソースＮ0 とマイクロプログラム格納メモ
リのアドレスとの対応表と、ソースＮ0 とソースイメー
ジとの対応表とから構成されている。具体的には、ソー
スＮ0 が“１”であるソースイメージ“ａａａ”は０ア
ドレス目に対応しており、ソースＮ０が“２”であるソ
ースイメージ“ｂｂｂ”は１アドレス目に対応してい
る。同様に、ソースイメージ“ｃｃｃ”及び“ｄｄｄ”
は、それぞれ２アドレス目及び３アドレス目に対応して
いる。
【００１５】論理コンパイラ２は、マイクロプログラム
ソースａのマイクロプログラムで制御される論理回路の
論理回路データｄを入力し、論理コンパイルし、その結
果をコンパイル結果ｅとして出力する。
ソースａのマイクロプログラムで制御される論理回路の
論理回路データｄを入力し、論理コンパイルし、その結
果をコンパイル結果ｅとして出力する。
【００１６】論理シミュレータ３は、マイクロプログラ
ムのアッセンブル結果であるアッセンブル結果ｃ，論理
回路のコンパイル結果であるコンパイル結果ｅおよび論
理回路を検証するためのテストデータであるテストプロ
グラムｆを入力して、論理シミュレーションを行い、論
理回路の各信号線の状態値変化情報をシミュレーション
結果ｇとして出力する。抽出機構４は、シミュレーショ
ン結果ｇより論理回路内のマイクロプログラム格納メモ
リのアドレスを表わす信号線に対する状態値変化情報を
抽出し、変化情報ｈとして出力する。図４は、変化情報
ｈの例を示す図である。
ムのアッセンブル結果であるアッセンブル結果ｃ，論理
回路のコンパイル結果であるコンパイル結果ｅおよび論
理回路を検証するためのテストデータであるテストプロ
グラムｆを入力して、論理シミュレーションを行い、論
理回路の各信号線の状態値変化情報をシミュレーション
結果ｇとして出力する。抽出機構４は、シミュレーショ
ン結果ｇより論理回路内のマイクロプログラム格納メモ
リのアドレスを表わす信号線に対する状態値変化情報を
抽出し、変化情報ｈとして出力する。図４は、変化情報
ｈの例を示す図である。
【００１７】図４によれば、マイクロプログラム格納メ
モリのアドレスを表わす信号線の状態値変化情報は、ア
ドレスを表わすその信号線が、シミュレーション中にあ
る状態値をとったか否かを表わす実行フラグとして表わ
されている。図４において、アドレスを表わすその信号
線は、状態値“１”と“３”をシミュレーション中にと
った、つまり１アドレス目と３アドレス目とを実行して
いることを示している。
モリのアドレスを表わす信号線の状態値変化情報は、ア
ドレスを表わすその信号線が、シミュレーション中にあ
る状態値をとったか否かを表わす実行フラグとして表わ
されている。図４において、アドレスを表わすその信号
線は、状態値“１”と“３”をシミュレーション中にと
った、つまり１アドレス目と３アドレス目とを実行して
いることを示している。
【００１８】上述した論理シミュレータ３により実行さ
れる論理シミュレーションは、テストプログラムｆが複
数個存在するために、複数回実行される。それにともな
い、シミュレーション結果ｇ及び変化情報ｈは、シミュ
レーションが実行される回数分、つまりテストプログラ
ムｆの数分だけ存在する。
れる論理シミュレーションは、テストプログラムｆが複
数個存在するために、複数回実行される。それにともな
い、シミュレーション結果ｇ及び変化情報ｈは、シミュ
レーションが実行される回数分、つまりテストプログラ
ムｆの数分だけ存在する。
【００１９】累積機構５は、複数回実行される論理シミ
ュレーションによる変化情報ｈを累積するのであるが、
その際、対応一覧表ｂを参照することにより、マイクロ
プログラムの実行状況であるマイクロプログラム格納メ
モリのアドレスを表わす信号線の変化情報をマイクロプ
ログラムソースａの各ステップに対応させて管理し、累
積結果ｉとして出力する。図５は、累積結果ａの例を示
す図である。
ュレーションによる変化情報ｈを累積するのであるが、
その際、対応一覧表ｂを参照することにより、マイクロ
プログラムの実行状況であるマイクロプログラム格納メ
モリのアドレスを表わす信号線の変化情報をマイクロプ
ログラムソースａの各ステップに対応させて管理し、累
積結果ｉとして出力する。図５は、累積結果ａの例を示
す図である。
【００２０】図５で表わされる累積結果ｉは、図３の対
応一覧表ｂと図４の変化情報ｈとの両者の情報を合せも
った表である。具体的には、ソースＮ0 が“１”である
ソースイメージ“ａａａ”は、０アドレス目に対応して
おり、テストプログラムｆによるシミュレーションで
は、０アドレス目は実行されていないことを示してい
る。同様に、ソースイメージ“ｂｂｂ”，“ｃｃｃ”，
及び“ｄｄｄ”は、それぞれ１アドレス目で“実行”，
２アドレス目で“未実行”及び３アドレス目で“実行”
に対応している。
応一覧表ｂと図４の変化情報ｈとの両者の情報を合せも
った表である。具体的には、ソースＮ0 が“１”である
ソースイメージ“ａａａ”は、０アドレス目に対応して
おり、テストプログラムｆによるシミュレーションで
は、０アドレス目は実行されていないことを示してい
る。同様に、ソースイメージ“ｂｂｂ”，“ｃｃｃ”，
及び“ｄｄｄ”は、それぞれ１アドレス目で“実行”，
２アドレス目で“未実行”及び３アドレス目で“実行”
に対応している。
【００２１】編集機構６は、累積結果ｉを入力して、累
積結果ｉの“実行フラグ”の“１”の数と“０”の数を
数え、マイクロプログラムの網羅率を算出し、網羅率表
示ｊに表示する。また、編集機構６は、累積結果ｉの
“実行フラグ”の“０”の部分を抽出して、それに対応
したソースＮ0 とソースイメージをマイクロプログラム
の未実行アドレスとして、網羅率表示ｊに表示する。
積結果ｉの“実行フラグ”の“１”の数と“０”の数を
数え、マイクロプログラムの網羅率を算出し、網羅率表
示ｊに表示する。また、編集機構６は、累積結果ｉの
“実行フラグ”の“０”の部分を抽出して、それに対応
したソースＮ0 とソースイメージをマイクロプログラム
の未実行アドレスとして、網羅率表示ｊに表示する。
【００２２】本発明の第２の実施例を示す図２を参照す
ると、本実施例は図１に示した第１の実施例に対して、
差分抽出機構７および累積機構８並びにそれらの入出力
データとして、対応一覧表ｋと差分情報ｌが追加されて
いる。
ると、本実施例は図１に示した第１の実施例に対して、
差分抽出機構７および累積機構８並びにそれらの入出力
データとして、対応一覧表ｋと差分情報ｌが追加されて
いる。
【００２３】対応一覧表ｂと対応一覧表ｋはレビジョン
の異なるマイクロプログラムソースａからマイクロプロ
グラムアッセンブラ１により作成されたものである。対
応一覧表ｋの方が対応一覧ｂよりも新しいマイクロプロ
グラムソースから作成されたものとする。
の異なるマイクロプログラムソースａからマイクロプロ
グラムアッセンブラ１により作成されたものである。対
応一覧表ｋの方が対応一覧ｂよりも新しいマイクロプロ
グラムソースから作成されたものとする。
【００２４】差分抽出機構７は、新レビジョンのマイク
ロプログラムソースａから作成された対応一覧表ｋと、
旧リビジョンのマイクロプログラムソースａから作成さ
れた対応一覧表ｂとを比較して、両者の差分を差分情報
ｌに出力する。図６は、差分情報ｌの一例を示す図であ
る。
ロプログラムソースａから作成された対応一覧表ｋと、
旧リビジョンのマイクロプログラムソースａから作成さ
れた対応一覧表ｂとを比較して、両者の差分を差分情報
ｌに出力する。図６は、差分情報ｌの一例を示す図であ
る。
【００２５】図６において、新旧の差分は新旧のマイク
ロプログラムソースａのソース番号であるソースＮ0 の
対応により表現される。具体的には、新レビジョンのマ
イクロプログラムソースａのソースＮ０が“１”，
“２”及び“４”は、旧レビジョンのマイクロプログラ
ムソースａのソースＮ0 が“１”，“２”及び“３”に
それぞれ対応しており、新旧で差が無いことを意味して
いる。それに対して、新レビジョンのソースＮ0 が
“３”に対応した旧レビジョンのソースＮ０は“ＮＵＬ
Ｌ”、つまり存在してなく、新たに追加されたステップ
である事を意味している。ここで新旧レビジョンの差分
において、削除が考えられるが、網羅率を考える上で
は、新レビジョンに存在しないステップは、意味がない
ので、あえて考える必要はない。また、変更は、追加と
削除と考えて差分を表現する。
ロプログラムソースａのソース番号であるソースＮ0 の
対応により表現される。具体的には、新レビジョンのマ
イクロプログラムソースａのソースＮ０が“１”，
“２”及び“４”は、旧レビジョンのマイクロプログラ
ムソースａのソースＮ0 が“１”，“２”及び“３”に
それぞれ対応しており、新旧で差が無いことを意味して
いる。それに対して、新レビジョンのソースＮ0 が
“３”に対応した旧レビジョンのソースＮ０は“ＮＵＬ
Ｌ”、つまり存在してなく、新たに追加されたステップ
である事を意味している。ここで新旧レビジョンの差分
において、削除が考えられるが、網羅率を考える上で
は、新レビジョンに存在しないステップは、意味がない
ので、あえて考える必要はない。また、変更は、追加と
削除と考えて差分を表現する。
【００２６】累積機構８は、累積結果ｉより、新旧マイ
クロプログラムのそれぞれに対する累積結果を入力し、
差分情報ｌのソースＮ0 をもとに、旧マイクロプログラ
ムに対する累積結果から、新マイクロプログラムの各ス
テップに累積結果を反映させて、その結果を、新マイク
ロプログラムに対する累積結果として累積結果ｉに出力
する。
クロプログラムのそれぞれに対する累積結果を入力し、
差分情報ｌのソースＮ0 をもとに、旧マイクロプログラ
ムに対する累積結果から、新マイクロプログラムの各ス
テップに累積結果を反映させて、その結果を、新マイク
ロプログラムに対する累積結果として累積結果ｉに出力
する。
【００２７】
【発明の効果】以上説明したように、本発明は、マイク
ロプログラムの実行状況をマイクロプログラムのソース
で管理し、また、複数回のシミュレーション結果により
マイクロプログラムの実行状況を累積できるようにし
た。更に、レビジョンの異なるマイクロプログラムに対
しても、実行状況を累積できる様にした。その結果、マ
イクロプログラムの未実行部分がソースで判断できる様
になり、更に、網羅率測定のためだけに必要とされるシ
ミュレーションを省くことができ、シミュレーション時
間が短くて済むという効果がある。
ロプログラムの実行状況をマイクロプログラムのソース
で管理し、また、複数回のシミュレーション結果により
マイクロプログラムの実行状況を累積できるようにし
た。更に、レビジョンの異なるマイクロプログラムに対
しても、実行状況を累積できる様にした。その結果、マ
イクロプログラムの未実行部分がソースで判断できる様
になり、更に、網羅率測定のためだけに必要とされるシ
ミュレーションを省くことができ、シミュレーション時
間が短くて済むという効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例のを示ブロック図であ
る。
る。
【図３】本発明における対応一覧表の一例を示す図であ
る。
る。
【図４】本発明における変化情報の一例を示す図であ
る。
る。
【図５】本発明における累積結果の一例を示す図であ
る。
る。
【図６】本発明における差分情報の一例を示す図であ
る。
る。
１ マイクロプログラムアッセンブラ ２ 論理コンパイラ ３ 論理シミュレータ ４ 抽出機構 ５ 累積機構 ６ 編集機構 ７ 差分抽出機構 ８ 累積機構 ａ マイクロプログラムソース ｂ 対応一覧表 ｃ アッセンブル結果 ｄ 論理回路データ ｅ コンパイル結果 ｆ テストプログラム ｇ シミュレーション結果 ｈ 変化情報 ｉ 累積結果 ｊ 網羅率表示 ｋ 対応一覧表 ｌ 差分情報
Claims (2)
- 【請求項１】 マイクロプログラムにより制御される論
理回路を論理シミュレーションすることにより、マイク
ロプログラムの網羅率を測定する方式において、 マイクロプログラムのソースプログラム内の各ステップ
とシミュレーション対象回路内のマイクロプログラム格
納メモリのアドレスとの対応を表わす一覧表を作成し、
また、前記マイクロプログラムのソースをアッセンブル
して前記一覧表とアッセンブル結果を登録する第１の手
段と、 前記シミュレーション対象回路の論理回路データを入力
して論理コンパイルを行い、コンパイル結果を登録する
第２の手段と、 前記アッセンプル結果と前記コンパイル結果とテストプ
ログラムを入力して論理シミュレーションを行いシミュ
レーション結果を登録する第３の手段と、 前記シミュレーション結果から、前記マイクロプログラ
ム格納メモリのアドレスを表わす信号線の変化情報を抽
出し、登録する第４の手段と、 前記一覧表と前記変化情報より、前記マイクロプログラ
ムの実行状況を前記マイクロプログラムからのソースに
対応させて管理し、複数の前記テストプログラムによる
実行状況を累積し、累積結果を登録する第５の手段と、 前記累積結果を編集し、表示する第６の手段とを有する
ことを特徴とするマイクロプログラム網羅率測定方式。 - 【請求項２】 レビジョンの異なる新旧マイクロプログ
ラムに対して、前記一覧表を新旧比較して差分を抽出
し、差分情報を登録する第７の手段と、 前記差分情報を基に、新マイクロプログラムに対する前
記累積結果と旧マイクロプログラムに対する累積結果と
を累積し、累積結果を登録する第８の手段とを設けたこ
とを特徴とする請求項１記載のマイクロプログラム網羅
率測定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12842292A JPH06119207A (ja) | 1992-05-21 | 1992-05-21 | マイクロプログラム網羅率測定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12842292A JPH06119207A (ja) | 1992-05-21 | 1992-05-21 | マイクロプログラム網羅率測定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06119207A true JPH06119207A (ja) | 1994-04-28 |
Family
ID=14984376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12842292A Withdrawn JPH06119207A (ja) | 1992-05-21 | 1992-05-21 | マイクロプログラム網羅率測定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06119207A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002352083A (ja) * | 2001-05-29 | 2002-12-06 | Tokio Marine & Fire Insurance Co Ltd | 保険情報処理方法及びコンピュータ・システム |
| US7707021B2 (en) | 2006-05-12 | 2010-04-27 | Samsung Electronics Co., Ltd. | Circuit emulation with state recovery |
-
1992
- 1992-05-21 JP JP12842292A patent/JPH06119207A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002352083A (ja) * | 2001-05-29 | 2002-12-06 | Tokio Marine & Fire Insurance Co Ltd | 保険情報処理方法及びコンピュータ・システム |
| JP4671537B2 (ja) * | 2001-05-29 | 2011-04-20 | 東京海上日動火災保険株式会社 | 保険情報処理方法及びコンピュータ・システム |
| US7707021B2 (en) | 2006-05-12 | 2010-04-27 | Samsung Electronics Co., Ltd. | Circuit emulation with state recovery |
| KR101282963B1 (ko) * | 2006-05-12 | 2013-07-08 | 삼성전자주식회사 | 에뮬레이션 시스템 및 그 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8676723B2 (en) | Automated test system based on three-dimensional application software framework and a method thereof | |
| CN101641678B (zh) | 源程序再次研究方法及源程序再次研究装置 | |
| US8527254B2 (en) | Simulator engine development system and simulator engine development method | |
| US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| US10678864B2 (en) | Analysis model preparing system, programming apparatus, and analysis model preparing method | |
| JP5504960B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
| US20220197238A1 (en) | Development support device, method for controlling development support device, and recording medium | |
| JP2001357095A (ja) | 半導体装置設計支援装置 | |
| JPH06119207A (ja) | マイクロプログラム網羅率測定方式 | |
| JP2002014845A (ja) | テスト・スクリプト部品の自動生成方法および装置 | |
| US10223077B2 (en) | Determination of signals for readback from FPGA | |
| US6968523B2 (en) | Design method of logic circuit using data flow graph | |
| GB2397905A (en) | Method for automatically generating and ordering test scripts | |
| US6782523B2 (en) | Parallel configurable IP design methodology | |
| JP4397393B2 (ja) | モジュラー構造のメッセージを修正する方法および装置 | |
| JP5208891B2 (ja) | ハイブリッドモデルシミュレーション装置および方法 | |
| JPS59117660A (ja) | シミユレ−シヨン状態復元処理方式 | |
| JP3758991B2 (ja) | 目的プログラムの実行ステップ数調整方法とその調整装置およびプログラムを記憶した記録媒体 | |
| US20060178863A1 (en) | Combining and representing signals of a hardware simulation device and elements of a program listing | |
| JP2006099452A (ja) | Ｓｉ対象ファイルおよびｓｉ関連ファイル管理システム | |
| JP2002108610A (ja) | 問題点管理システム及び管理方法 | |
| JP2795309B2 (ja) | プロファイラ用コード追加方式 | |
| US7917739B2 (en) | Storage medium storing calculation processing visualization program, calculation processing visualization apparatus, and calculation processing visualization method | |
| JP2000276224A (ja) | 制御プログラムの検査方法および装置ならびにその検査プログラムの自動生成方法および装置 | |
| JP2982418B2 (ja) | 機能シミュレーション装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |