JPH06112791A - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路Info
- Publication number
- JPH06112791A JPH06112791A JP25767392A JP25767392A JPH06112791A JP H06112791 A JPH06112791 A JP H06112791A JP 25767392 A JP25767392 A JP 25767392A JP 25767392 A JP25767392 A JP 25767392A JP H06112791 A JPH06112791 A JP H06112791A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- circuit
- semiconductor switch
- gto
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 半導体スイッチ素子のスイッチング損失を低
減し、また素子の選定、設計を容易にする。 【構成】 ターンオフ動作専用のＧＴＯ５1とターンオ
ン動作専用のＧＴＯ５2を直列接続し、オン動作にはＧ
ＴＯ５1をターンオンさせた後にＧＴＯ５2のターンオン
によって通電を得、オフ動作にはＧＴＯ５1をターンオ
フさせて、しゃ断を得た後にＧＴＯ５2をターンオフさ
せる。
減し、また素子の選定、設計を容易にする。 【構成】 ターンオフ動作専用のＧＴＯ５1とターンオ
ン動作専用のＧＴＯ５2を直列接続し、オン動作にはＧ
ＴＯ５1をターンオンさせた後にＧＴＯ５2のターンオン
によって通電を得、オフ動作にはＧＴＯ５1をターンオ
フさせて、しゃ断を得た後にＧＴＯ５2をターンオフさ
せる。
Description
【０００１】
【産業上の利用分野】本発明は、電力制御用半導体スイ
ッチ回路に関する。
ッチ回路に関する。
【０００２】
【従来の技術】インバータ等の電力変換装置やしゃ断器
等の電力スイッチには、トランジスタ、サイリスタ、Ｇ
ＴＯ、ＩＧＢＴ等の半導体スイッチが多用されている。
等の電力スイッチには、トランジスタ、サイリスタ、Ｇ
ＴＯ、ＩＧＢＴ等の半導体スイッチが多用されている。
【０００３】図５はＧＴＯによるスイッチ回路を示し、
直流電源１から制御用抵抗２とＧＴＯ３を介して負荷４
に電力供給する。ＧＴＯ３はゲート制御によってオン・
オフ制御され、通電と電流しゃ断を行う。
直流電源１から制御用抵抗２とＧＴＯ３を介して負荷４
に電力供給する。ＧＴＯ３はゲート制御によってオン・
オフ制御され、通電と電流しゃ断を行う。
【０００４】図６にはＧＴＯ３のスイッチ動作波形を示
す。しゃ断期間Ａから通電期間Ｂへ移行するターンオン
動作期間ＡＢでは電流の上昇と共に電圧が低下する。逆
に、通電期間Ｂからしゃ断期間Ｃへ移行するターンオフ
動作期間ＢＣでは電流の低下と共に電圧が上昇する。
す。しゃ断期間Ａから通電期間Ｂへ移行するターンオン
動作期間ＡＢでは電流の上昇と共に電圧が低下する。逆
に、通電期間Ｂからしゃ断期間Ｃへ移行するターンオフ
動作期間ＢＣでは電流の低下と共に電圧が上昇する。
【０００５】
【発明が解決しようとする課題】従来の半導体スイッチ
は、素子自体の耐電圧、可制御電流等の電気的性能から
適用回路が制約されるほか、ターンオン動作時の臨界オ
ン電流上昇率ｄｉ／ｄｔ及びターンオフ動作時の臨界オ
フ電圧上昇率ｄｖ／ｄｔからも制約され、これら制約条
件に合うよう回路設計がなされると共に素子自体の選
定、設計がなされる。
は、素子自体の耐電圧、可制御電流等の電気的性能から
適用回路が制約されるほか、ターンオン動作時の臨界オ
ン電流上昇率ｄｉ／ｄｔ及びターンオフ動作時の臨界オ
フ電圧上昇率ｄｖ／ｄｔからも制約され、これら制約条
件に合うよう回路設計がなされると共に素子自体の選
定、設計がなされる。
【０００６】回路設計上ではスナバ回路の並設や電流立
上り抑制用リアクトルの挿入がなされるが、これらはタ
ーンオン動作及びターンオフ動作に素子のスイッチング
損失を高くすると共に装置の電力損失を高くする。
上り抑制用リアクトルの挿入がなされるが、これらはタ
ーンオン動作及びターンオフ動作に素子のスイッチング
損失を高くすると共に装置の電力損失を高くする。
【０００７】一方、素子自体の設計は、ターンオン動作
とターンオフ動作の関係がトレードオフの関係にあり、
ｄｉ／ｄｔ耐量を高めた素子構造ではｄｖ／ｄｔ耐量が
悪くなるなどの関係がある。このため、適用する回路条
件に合わせて素子を選定することになるが、ターンオン
動作とターンオフ動作共に条件を満足する素子の選定は
困難となる。
とターンオフ動作の関係がトレードオフの関係にあり、
ｄｉ／ｄｔ耐量を高めた素子構造ではｄｖ／ｄｔ耐量が
悪くなるなどの関係がある。このため、適用する回路条
件に合わせて素子を選定することになるが、ターンオン
動作とターンオフ動作共に条件を満足する素子の選定は
困難となる。
【０００８】本発明の目的は、半導体スイッチ素子のス
イッチング損失を低減し、また素子の選定、設計を容易
にする半導体スイッチ回路を提供することにある。
イッチング損失を低減し、また素子の選定、設計を容易
にする半導体スイッチ回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、前記課題の解
決を図るため、ターンオフ動作専用の第１の半導体スイ
ッチ素子と、この半導体スイッチ素子を有する回路に直
列に設けられるターンオン動作専用の第２の半導体スイ
ッチ素子と、前記回路のオン制御には前記第１の半導体
スイッチ素子のオン制御後に第２の半導体スイッチ素子
をオン制御し、該回路のオフ制御には前記第１の半導体
スイッチ素子のオフ制御後に第２の半導体スイッチ素子
をオフ制御する制御回路とを備えたことを特徴とする。
決を図るため、ターンオフ動作専用の第１の半導体スイ
ッチ素子と、この半導体スイッチ素子を有する回路に直
列に設けられるターンオン動作専用の第２の半導体スイ
ッチ素子と、前記回路のオン制御には前記第１の半導体
スイッチ素子のオン制御後に第２の半導体スイッチ素子
をオン制御し、該回路のオフ制御には前記第１の半導体
スイッチ素子のオフ制御後に第２の半導体スイッチ素子
をオフ制御する制御回路とを備えたことを特徴とする。
【００１０】
【作用】回路のオン動作には第１の半導体スイッチ素子
を予めオンさせておき、ターンオン動作専用の第２の半
導体スイッチ素子のターンオンで通電を得る。
を予めオンさせておき、ターンオン動作専用の第２の半
導体スイッチ素子のターンオンで通電を得る。
【００１１】逆に、回路のオフ動作にはターンオフ動作
専用の第１の半導体スイッチ素子のターンオフで電流し
ゃ断した後に第２の半導体スイッチ素子をターンオフさ
せる。
専用の第１の半導体スイッチ素子のターンオフで電流し
ゃ断した後に第２の半導体スイッチ素子をターンオフさ
せる。
【００１２】
【実施例】図１は本発明の一実施例を示すスイッチ回路
図である。半導体スイッチ回路５は、ターンオフ動作専
用のＧＴＯ５1と、これに直列接続したターンオン専用
のＧＴＯ５2と、両ＧＴＯ５1、５2に夫々並列に設けら
れるスナバ回路５3、５4と、両ＧＴＯ５1、５2を個別に
オン・オフ制御するゲート制御回路５5、５6によって構
成される。
図である。半導体スイッチ回路５は、ターンオフ動作専
用のＧＴＯ５1と、これに直列接続したターンオン専用
のＧＴＯ５2と、両ＧＴＯ５1、５2に夫々並列に設けら
れるスナバ回路５3、５4と、両ＧＴＯ５1、５2を個別に
オン・オフ制御するゲート制御回路５5、５6によって構
成される。
【００１３】ＧＴＯ５1はターンオフ動作に高い臨界オ
フ電圧上昇率ｄｖ／ｄｔを許容する素子構造を持つもの
に設計及び選定され、ＧＴＯ５2はターンオン動作に高
い臨界オン電流上昇率ｄｉ／ｄｔを許容する素子構造を
持つものに設計及び選定される。
フ電圧上昇率ｄｖ／ｄｔを許容する素子構造を持つもの
に設計及び選定され、ＧＴＯ５2はターンオン動作に高
い臨界オン電流上昇率ｄｉ／ｄｔを許容する素子構造を
持つものに設計及び選定される。
【００１４】スナバ回路５3、５4は、夫々ＧＴＯ５1、
５2に許容される臨界オフ電圧上昇率ｄｖ／ｄｔ及び臨
界オン電流上昇率ｄｉ／ｄｔに近くかつこれを越えない
範囲で転流動作及び放電動作を得る回路定数にされる。
５2に許容される臨界オフ電圧上昇率ｄｖ／ｄｔ及び臨
界オン電流上昇率ｄｉ／ｄｔに近くかつこれを越えない
範囲で転流動作及び放電動作を得る回路定数にされる。
【００１５】ゲート制御回路５5、５6はＧＴＯ５1、５2
を異なる位相でターンオン制御とターンオフ制御し、Ｇ
ＴＯ５1のターンオンがほぼ完了した後にＧＴＯ５2をタ
ーンオン制御することで半導体スイッチ回路５のオン制
御を行う。逆に、ＧＴＯ５1のターンオフがほぼ完了し
た後にＧＴＯ５2をターンオフ制御することで半導体ス
イッチ回路５のオフ制御を行う。
を異なる位相でターンオン制御とターンオフ制御し、Ｇ
ＴＯ５1のターンオンがほぼ完了した後にＧＴＯ５2をタ
ーンオン制御することで半導体スイッチ回路５のオン制
御を行う。逆に、ＧＴＯ５1のターンオフがほぼ完了し
た後にＧＴＯ５2をターンオフ制御することで半導体ス
イッチ回路５のオフ制御を行う。
【００１６】本実施例におけるオン・オフ動作は、図２
に示す波形図を参照して説明する。
に示す波形図を参照して説明する。
【００１７】まず、回路のオン動作を説明する。ゲート
制御回路５5によってＧＴＯ５1にオンゲート信号が入力
されると、ＧＴＯ５1のスナバ回路５3のコンデンサＣか
ら放電抵抗Ｒを通してＧＴＯ５1に放電電流ｉが流れ、
ＧＴＯ５1がオン状態になる。
制御回路５5によってＧＴＯ５1にオンゲート信号が入力
されると、ＧＴＯ５1のスナバ回路５3のコンデンサＣか
ら放電抵抗Ｒを通してＧＴＯ５1に放電電流ｉが流れ、
ＧＴＯ５1がオン状態になる。
【００１８】このとき、ＧＴＯ５2はオフ状態にあって
回路の主電流Ｉ（負荷電流）は流れず、また主電源電圧
ＥもＧＴＯ５2によって保持されているため、ＧＴＯ５1
はスイッチング損失を殆ど発生することなくターンオン
動作を行い、またターンオンゲート制御も容易にする。
回路の主電流Ｉ（負荷電流）は流れず、また主電源電圧
ＥもＧＴＯ５2によって保持されているため、ＧＴＯ５1
はスイッチング損失を殆ど発生することなくターンオン
動作を行い、またターンオンゲート制御も容易にする。
【００１９】次に、ゲート制御回路５6によってＧＴＯ
５2オンゲート信号が入力されると、ターンオン動作専
用になるＧＴＯ５2が回路のターンオン動作を行う。こ
のとき、ＧＴＯ５2はターンオン動作専用であるため、
臨界オン電流上昇率ｄｉ／ｄｔが高く、主回路電流Ｉの
立上り時間を短くしてオンスイッチング損失を少なくす
る。
５2オンゲート信号が入力されると、ターンオン動作専
用になるＧＴＯ５2が回路のターンオン動作を行う。こ
のとき、ＧＴＯ５2はターンオン動作専用であるため、
臨界オン電流上昇率ｄｉ／ｄｔが高く、主回路電流Ｉの
立上り時間を短くしてオンスイッチング損失を少なくす
る。
【００２０】次に、回路のオフ動作を説明する。ゲート
制御回路５5によってＧＴＯ５1にオフゲート信号が入力
されると、ターンオフ動作専用になるＧＴＯ５1が回路
のターンオフ動作を行い、主回路電流Ｉをしゃ断する。
このとき、ＧＴＯ５1はターンオフ動作専用であるた
め、臨界オフ電圧上昇率ｄｖ／ｄｔが高く、主回路電圧
の立上り時間を短くしてオフスイッチング損失を少なく
する。
制御回路５5によってＧＴＯ５1にオフゲート信号が入力
されると、ターンオフ動作専用になるＧＴＯ５1が回路
のターンオフ動作を行い、主回路電流Ｉをしゃ断する。
このとき、ＧＴＯ５1はターンオフ動作専用であるた
め、臨界オフ電圧上昇率ｄｖ／ｄｔが高く、主回路電圧
の立上り時間を短くしてオフスイッチング損失を少なく
する。
【００２１】この後、ゲート制御回路５6によってＧＴ
Ｏ５2にオフゲート信号が入力され、ＧＴＯ５2がターン
オフ動作する。このとき、ＧＴＯ５2のしゃ断電流は殆
ど零にあってスイッチング損失は殆ど発生することが無
く、またターンオフゲート制御も容易にする。
Ｏ５2にオフゲート信号が入力され、ＧＴＯ５2がターン
オフ動作する。このとき、ＧＴＯ５2のしゃ断電流は殆
ど零にあってスイッチング損失は殆ど発生することが無
く、またターンオフゲート制御も容易にする。
【００２２】従って、本実施例によれば、回路のオン・
オフ動作にターンオン動作専用及びターンオフ動作専用
のＧＴＯ５2、５1による分離したターンオン及びターン
オフになり、ターンオン時及びターンオフ時のスイッチ
ング損失を低減できる。
オフ動作にターンオン動作専用及びターンオフ動作専用
のＧＴＯ５2、５1による分離したターンオン及びターン
オフになり、ターンオン時及びターンオフ時のスイッチ
ング損失を低減できる。
【００２３】また、ＧＴＯ５1はターンオフ動作専用の
ため臨界オン電流上昇率ｄｉ／ｄｔの制約を少なくした
構造の素子設計で済み、逆にＧＴＯ５2はターンオン動
作専用のため臨界オフ電圧上昇率ｄｖ／ｄｔの制約を少
なくした構造の素子設計で済み、これらＧＴＯ５1、５2
の設計を容易にし、また素子選定を容易にする。
ため臨界オン電流上昇率ｄｉ／ｄｔの制約を少なくした
構造の素子設計で済み、逆にＧＴＯ５2はターンオン動
作専用のため臨界オフ電圧上昇率ｄｖ／ｄｔの制約を少
なくした構造の素子設計で済み、これらＧＴＯ５1、５2
の設計を容易にし、また素子選定を容易にする。
【００２４】また、回路のオン・オフのためのスイッチ
ング損失の低減により、電力損失上から、許容動作周波
数を高くすることができる。
ング損失の低減により、電力損失上から、許容動作周波
数を高くすることができる。
【００２５】さらに、回路の実際の通電、しゃ断はター
ンオン及びターンオフ動作専用の半導体スイッチ素子の
オン・オフ動作時になり、これらのスイッチ動作を従来
の素子よりも高速にし得ることで高速スイッチ動作を得
ることができる。
ンオン及びターンオフ動作専用の半導体スイッチ素子の
オン・オフ動作時になり、これらのスイッチ動作を従来
の素子よりも高速にし得ることで高速スイッチ動作を得
ることができる。
【００２６】図３は、本発明の他の実施例を示すスイッ
チ回路図であり、高周波電力発生装置に適用した場合で
ある。
チ回路図であり、高周波電力発生装置に適用した場合で
ある。
【００２７】本実施例は、電圧形インバータ構成にさ
れ、ブリッジ接続のＧＴＯ６1〜６4に夫々還流用ダイオ
ード７1〜７4が逆並列接続され、出力端に得る正負パル
ス電圧はコンデンサ８と出力トランス９を介して負荷１
０に高周波電力を供給する。
れ、ブリッジ接続のＧＴＯ６1〜６4に夫々還流用ダイオ
ード７1〜７4が逆並列接続され、出力端に得る正負パル
ス電圧はコンデンサ８と出力トランス９を介して負荷１
０に高周波電力を供給する。
【００２８】このためのＧＴＯ６1〜６4のオン・オフ制
御は、ＧＴＯ６1、６4のオン制御期間にはＧＴＯ６2、
６3をオフ制御し、ＧＴＯ６2、６3のオン制御期間には
ＧＴＯ６1、６4をオフ制御し、トランス９の一次側両端
に交番電流ｉを得る。
御は、ＧＴＯ６1、６4のオン制御期間にはＧＴＯ６2、
６3をオフ制御し、ＧＴＯ６2、６3のオン制御期間には
ＧＴＯ６1、６4をオフ制御し、トランス９の一次側両端
に交番電流ｉを得る。
【００２９】ここで、ＧＴＯ６1とＧＴＯ６2はターンオ
フ動作専用のものにされ、ＧＴＯ６3、６4はターンオン
動作専用のものにされる。そして、ＧＴＯ６1〜６4のオ
ン・オフ制御は図４に示すように、互いに異なる位相で
ゲート制御される。
フ動作専用のものにされ、ＧＴＯ６3、６4はターンオン
動作専用のものにされる。そして、ＧＴＯ６1〜６4のオ
ン・オフ制御は図４に示すように、互いに異なる位相で
ゲート制御される。
【００３０】即ち、ＧＴＯ６1と６4のオン制御にはＧＴ
Ｏ６1のオン制御後にＧＴＯ６4のオン制御を行い、主回
路電流ｉの転流通電にはターンオン動作専用のＧＴＯ６
4で行う。逆に、ＧＴＯ６1と６4のオフ制御にはターン
オフ動作専用のＧＴＯ６1のオフ制御によって主回路電
流ｉを転流しゃ断した後にＧＴＯ６のオフ制御を行う。
ＧＴＯ６2、６3のオン・オフ制御も同様に行われる。
Ｏ６1のオン制御後にＧＴＯ６4のオン制御を行い、主回
路電流ｉの転流通電にはターンオン動作専用のＧＴＯ６
4で行う。逆に、ＧＴＯ６1と６4のオフ制御にはターン
オフ動作専用のＧＴＯ６1のオフ制御によって主回路電
流ｉを転流しゃ断した後にＧＴＯ６のオフ制御を行う。
ＧＴＯ６2、６3のオン・オフ制御も同様に行われる。
【００３１】本実施例によれば、装置構成がＧＴＯ６1
〜６4の対の素子のオン・オフ制御になることを利用す
ることにより、半導体スイッチ回路単体としてターンオ
フ動作専用素子とターンオン動作専用の２つの素子の直
列回路を不要にし、回路素子やゲート制御回路の個数を
倍増することなくスイッチング損失の低減等を図った装
置構成にできる。
〜６4の対の素子のオン・オフ制御になることを利用す
ることにより、半導体スイッチ回路単体としてターンオ
フ動作専用素子とターンオン動作専用の２つの素子の直
列回路を不要にし、回路素子やゲート制御回路の個数を
倍増することなくスイッチング損失の低減等を図った装
置構成にできる。
【００３２】なお、前述までの実施例は、半導体スイッ
チ素子としてＧＴＯを使用する場合を示すが、ＩＧＢＴ
やサイリスタなど他の半導体スイッチ素子を使用して同
等の作用効果を得ることができる。また、半導体スイッ
チ素子を電力制御用スイッチとする種々の半導体電力制
御装置に適用できる。
チ素子としてＧＴＯを使用する場合を示すが、ＩＧＢＴ
やサイリスタなど他の半導体スイッチ素子を使用して同
等の作用効果を得ることができる。また、半導体スイッ
チ素子を電力制御用スイッチとする種々の半導体電力制
御装置に適用できる。
【００３３】
【発明の効果】以上のとおり、本発明によれば、ターン
オフ動作専用の半導体スイッチ素子とターンオン動作専
用の半導体スイッチ素子を対とし、オフ動作にはターン
オフ動作専用の半導体スイッチのターンオフによって主
回路しゃ断を得、オン動作にはターンオン動作専用の半
導体スイッチ素子のターンオンによって主回路通電を得
るようにしたため、半導体スイッチ素子のスイッチング
損失を低減したオン・オフ制御ができると共に、素子の
設計及び選定を容易にする効果がある。
オフ動作専用の半導体スイッチ素子とターンオン動作専
用の半導体スイッチ素子を対とし、オフ動作にはターン
オフ動作専用の半導体スイッチのターンオフによって主
回路しゃ断を得、オン動作にはターンオン動作専用の半
導体スイッチ素子のターンオンによって主回路通電を得
るようにしたため、半導体スイッチ素子のスイッチング
損失を低減したオン・オフ制御ができると共に、素子の
設計及び選定を容易にする効果がある。
【図１】本発明の一実施例を示すスイッチ回路図。
【図２】実施例の動作波形図。
【図３】他の実施例のスイッチ回路図。
【図４】他の実施例のゲートタイムチャート。
【図５】従来の半導体スイッチ回路図。
【図６】半導体スイッチ動作波形図。
４…負荷 ５…半導体スイッチ回路 ５1、５2…ＧＴＯ ５3、５4…スナバ回路 ５5、５6…ゲート制御回路 ６1、６4…ＧＴＯ
Claims (1)
- 【請求項１】 ターンオフ動作専用の第１の半導体スイ
ッチ素子と、この半導体スイッチ素子を有する回路に直
列に設けられるターンオン動作専用の第２の半導体スイ
ッチ素子と、前記回路のオン制御には前記第１の半導体
スイッチ素子のオン制御後に第２の半導体スイッチ素子
をオン制御し、該回路のオフ制御には前記第１の半導体
スイッチ素子のオフ制御後に第２の半導体スイッチ素子
をオフ制御する制御回路とを備えたことを特徴とする半
導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25767392A JPH06112791A (ja) | 1992-09-28 | 1992-09-28 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25767392A JPH06112791A (ja) | 1992-09-28 | 1992-09-28 | 半導体スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112791A true JPH06112791A (ja) | 1994-04-22 |
Family
ID=17309519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25767392A Pending JPH06112791A (ja) | 1992-09-28 | 1992-09-28 | 半導体スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112791A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019130892A1 (ja) * | 2017-12-26 | 2019-07-04 | 株式会社デンソー | 負荷駆動装置 |
| CN112335162A (zh) * | 2019-03-05 | 2021-02-05 | 东芝三菱电机产业系统株式会社 | 电源装置 |
-
1992
- 1992-09-28 JP JP25767392A patent/JPH06112791A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019130892A1 (ja) * | 2017-12-26 | 2019-07-04 | 株式会社デンソー | 負荷駆動装置 |
| JP2019115023A (ja) * | 2017-12-26 | 2019-07-11 | 株式会社デンソー | 負荷駆動装置 |
| CN112335162A (zh) * | 2019-03-05 | 2021-02-05 | 东芝三菱电机产业系统株式会社 | 电源装置 |
| JPWO2020178969A1 (ja) * | 2019-03-05 | 2021-03-11 | 東芝三菱電機産業システム株式会社 | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9083343B1 (en) | Cascode switching circuit | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US6069809A (en) | Resonant inverter apparatus | |
| US5793586A (en) | Hybrid high direct current circuit interrupter | |
| Song et al. | 6.5 kV FREEDM-Pair: Ideal high power switch capitalizing on Si and SiC | |
| EP3029821B1 (en) | Semiconductor device and power conversion device | |
| JP6355187B2 (ja) | 電力変換装置 | |
| JP7200528B2 (ja) | 電流遮断器 | |
| CA2998800A1 (en) | Semiconductor switching string | |
| JP2004242475A (ja) | スイッチング素子の駆動方式 | |
| JP7180157B2 (ja) | 双方向スイッチ回路 | |
| JP2007037255A (ja) | 電圧駆動型半導体スイッチング素子の駆動方法 | |
| CN111130514B (zh) | 开关装置的控制方法及控制装置 | |
| EP3029833A1 (en) | Semiconductor switching circuit | |
| JPH06112791A (ja) | 半導体スイッチ回路 | |
| Klaka et al. | A family of reverse conducting gate commutated thyristors for medium voltage drive applications | |
| EP1069683B1 (en) | Gate driving circuit for power semiconductor switch | |
| EP2811648B1 (en) | Method and arrangement for controlling semiconductor switch | |
| JP2019024289A (ja) | 電力変換装置の駆動方法 | |
| Qawasmi et al. | The diode-assisted gate-commutated thyristor—Operation, design, and testing | |
| WO2016192799A1 (en) | Parallel-coupled switching devices and switch-mode power converter | |
| JPH07322600A (ja) | 半導体スイッチング回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP2010022190A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 |