JPH06112085A - Layered ceramic capacitor and manufacture thereof - Google Patents
Layered ceramic capacitor and manufacture thereofInfo
- Publication number
- JPH06112085A JPH06112085A JP3155917A JP15591791A JPH06112085A JP H06112085 A JPH06112085 A JP H06112085A JP 3155917 A JP3155917 A JP 3155917A JP 15591791 A JP15591791 A JP 15591791A JP H06112085 A JPH06112085 A JP H06112085A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- external electrodes
- surface roughness
- monolithic ceramic
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、積層セラミックコンデ
ンサ及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated ceramic capacitor and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサは、回路基板
に実装するための外部電極を有している。この種の積層
セラミックコンデンサでは、外部電極材料として、銀−
パラジウム合金が利用されている。これは、銀を用いた
外部電極は、湿気中において直流電圧が印加されると電
気化学的にマイグレーションを起こし易いため、近接す
る他の外部電極とショートするおそれがあるためであ
る。2. Description of the Related Art Multilayer ceramic capacitors have external electrodes for mounting on a circuit board. In this type of monolithic ceramic capacitor, silver-
Palladium alloy is used. This is because an external electrode made of silver is apt to electrochemically migrate when a direct current voltage is applied thereto in moisture, and thus may be short-circuited with another adjacent external electrode.
【０００３】[0003]
【発明が解決しようとする課題】前記従来の積層セラミ
ックコンデンサの外部電極は、パラジウムを含む合金か
らなるため、銀の外部電極に比べてはんだ付け性が劣
る。このため、前記従来の積層セラミックコンデンサ
は、回路基板上の厚膜導体との接続性が良好でない。Since the external electrodes of the conventional monolithic ceramic capacitor are made of an alloy containing palladium, their solderability is inferior to that of silver external electrodes. Therefore, the conventional monolithic ceramic capacitor does not have good connectivity with the thick film conductor on the circuit board.
【０００４】本発明の目的は、はんだ付け性の良好な積
層セラミックコンデンサ、及びその積層セラミックコン
デンサの製造方法を提供することにある。An object of the present invention is to provide a laminated ceramic capacitor having good solderability and a method for manufacturing the laminated ceramic capacitor.
【０００５】[0005]
【課題を解決するための手段】第１の発明に係る積層セ
ラミックコンデンサは、誘電体磁器と内部電極とが積層
された本体部の両端に外部電極を設けたものである。こ
の積層セラミックコンデンサでは、外部電極の平均表面
粗さが１．０μｍ以下である。A monolithic ceramic capacitor according to a first aspect of the present invention has external electrodes provided at both ends of a body portion in which a dielectric ceramic and an internal electrode are laminated. In this laminated ceramic capacitor, the average surface roughness of the external electrodes is 1.0 μm or less.
【０００６】第２の発明に係る積層セラミックコンデン
サの製造方法は、外部電極を有する積層セラミックコン
デンサを用意する工程と、積層セラミックコンデンサの
バレル処理工程とを含んでいる。この製造方法では、バ
レル処理工程で平均粒径が０．１〜１０．０ｍｍのジル
コニアボールを用いている。A method of manufacturing a monolithic ceramic capacitor according to a second aspect of the present invention includes a step of preparing a monolithic ceramic capacitor having external electrodes and a barrel processing step of the monolithic ceramic capacitor. In this manufacturing method, zirconia balls having an average particle size of 0.1 to 10.0 mm are used in the barrel processing step.
【０００７】[0007]
【作用】第１の発明に係る積層セラミックコンデンサで
は、外部電極の平均表面粗さが１．０μｍ以下であるた
め、外部電極のはんだヌレ性が良好である。したがっ
て、本発明の積層セラミックコンデンサは、外部電極の
はんだ付け性が良好であり、たとえば回路基板に接続さ
れても回路基板との接続不良を起こしにくい。In the laminated ceramic capacitor according to the first aspect of the present invention, the average surface roughness of the external electrodes is 1.0 μm or less, so that the solder wetting property of the external electrodes is good. Therefore, the monolithic ceramic capacitor of the present invention has good solderability of the external electrodes, and even if it is connected to the circuit board, for example, poor connection with the circuit board is unlikely to occur.
【０００８】第２の発明に係る積層セラミックコンデン
サの製造方法では、積層セラミックコンデンサはバレル
処理工程においてジルコニアボールにより処理される。
ここでは、ジルコニアボールが外部電極に衝突し、外部
電極表面全体に細かな凹凸を形成する。これにより、外
部電極のはんだヌレ性が向上するので、外部電極のはん
だ付け性が向上する。In the method of manufacturing a laminated ceramic capacitor according to the second aspect of the invention, the laminated ceramic capacitor is treated with zirconia balls in the barrel treatment process.
Here, the zirconia balls collide with the external electrodes to form fine irregularities on the entire surface of the external electrodes. This improves the solder wettability of the external electrodes, and thus improves the solderability of the external electrodes.
【０００９】[0009]
【実施例】図１は、本発明の一実施例としての積層セラ
ミックコンデンサの斜視図である。図において、積層セ
ラミックコンデンサ１は、直方体状の本体部２と、本体
部２の両端に対向するように配置された１対の外部電極
３ａ，３ｂとを備えている。FIG. 1 is a perspective view of a monolithic ceramic capacitor as an embodiment of the present invention. In the figure, a monolithic ceramic capacitor 1 includes a main body 2 having a rectangular parallelepiped shape, and a pair of external electrodes 3a and 3b arranged so as to face both ends of the main body 2.
【００１０】本体部２は、たとえばチタン酸バリウムの
ような誘電体磁器材料のグリーンシートを多数枚積層
し、これを焼成して一体化することにより構成されてい
る。本体部２の内部には、図２に示すように、内部電極
４ａ，４ｂが交互に多数配置されている。内部電極４ａ
は、本体部２の図右側端面に配置された外部電極３ａに
接続されており、左側端面に配置された外部電極３ｂと
は絶縁されている。一方、内部電極４ｂは外部電極３ｂ
に接続されており、外部電極３ａとは絶縁されている。
また、内部電極４ａ，４ｂは、それぞれ平行に配置され
ている。The main body 2 is constructed by laminating a large number of green sheets of a dielectric ceramic material such as barium titanate and firing them to integrate them. As shown in FIG. 2, a large number of internal electrodes 4a and 4b are alternately arranged inside the main body 2. Internal electrode 4a
Is connected to the external electrode 3a arranged on the right end surface of the main body 2 in the figure, and is insulated from the external electrode 3b arranged on the left end surface. On the other hand, the inner electrode 4b is the outer electrode 3b.
And is insulated from the external electrode 3a.
The internal electrodes 4a and 4b are arranged in parallel.
【００１１】外部電極３ａ，３ｂは、導電性ペーストの
焼成体により構成されている。導電性ペーストとして
は、導電性材料と、ガラスフリットと、有機ビヒクルと
を含むものが用いられる。このうち、導電性材料は、パ
ラジウムを０〜２５重量％含む銀−パラジウム系の合金
粉末やその他銅等の粉末が用いられる。ガラスフリット
は、外部電極３ａ，３ｂと本体部２とを接着するための
成分である。ガラスフリットとしては、たとえばＢｉ2
Ｏ3 ，ＳｉＯ2 ，ＰｂＯ，Ｂ2 Ｏ3 等が用いられる。The external electrodes 3a and 3b are made of a fired body of a conductive paste. As the conductive paste, a paste containing a conductive material, a glass frit, and an organic vehicle is used. Among these, as the conductive material, a silver-palladium alloy powder containing 0 to 25% by weight of palladium and other powders such as copper are used. The glass frit is a component for bonding the external electrodes 3a and 3b to the main body 2. Examples of the glass frit include Bi 2
O 3 , SiO 2 , PbO, B 2 O 3 or the like is used.
【００１２】前記積層セラミックコンデンサ１では、焼
成された磁器材料を介して対向する内部電極４ａ，４ｂ
間に電荷が蓄積される。そして、外部電極３ａ，３ｂ
は、本体部２内に構成されたコンデンサの入出力用端子
となる。In the monolithic ceramic capacitor 1, the internal electrodes 4a and 4b facing each other through the fired porcelain material are provided.
Electric charges are accumulated between them. And the external electrodes 3a, 3b
Serves as an input / output terminal of the capacitor formed in the main body 2.
【００１３】前記積層セラミックコンデンサ１では、外
部電極３ａ，３ｂの平均表面粗さが１．０μｍ以下、好
ましくは０．４〜０．７μｍ以下に設定されている。平
均表面粗さが１．０μｍを超えると、表面が粗すぎるた
め却ってはんだヌレ性が低下してしまい、外部電極のは
んだ付け性が低下する。なお、外部電極３ａ，３ｂの平
均表面粗さが上述の範囲内に設定されているため、外部
電極３ａ，３ｂの表面にはガラス成分が露出していな
い。このため、外部電極３ａ，３ｂでは、ガラス成分の
露出によるはんだヌレ性の低下が起こらない。In the monolithic ceramic capacitor 1, the average surface roughness of the external electrodes 3a and 3b is set to 1.0 μm or less, preferably 0.4 to 0.7 μm or less. When the average surface roughness exceeds 1.0 μm, the surface is too rough and the solder wetting property is rather deteriorated, so that the solderability of the external electrode is deteriorated. Since the average surface roughness of the external electrodes 3a and 3b is set within the above range, the glass component is not exposed on the surfaces of the external electrodes 3a and 3b. Therefore, in the external electrodes 3a and 3b, the deterioration of the solder wetting property due to the exposure of the glass component does not occur.
【００１４】なお、本実施例において、平均表面粗さ
は、表面粗さ測定器ＳＥ−３０Ｈ（小坂研究所製）によ
り測定した値をいう。In this example, the average surface roughness means a value measured by a surface roughness measuring instrument SE-30H (manufactured by Kosaka Laboratory).
【００１５】次に、前記積層セラミックコンデンサ１の
製造方法について説明する。まず、本体部２を用意す
る。本体部２は、内部電極４ａ，４ｂを形成するための
導電性ペーストが印刷されたセラミックグリーンシート
を複数枚積層し、これを焼成することにより得られる。
なお、焼成により得られた本体部２の両端部には、それ
ぞれ内部電極４ａまたは４ｂの端部が露出している。Next, a method of manufacturing the monolithic ceramic capacitor 1 will be described. First, the main body 2 is prepared. The main body 2 is obtained by stacking a plurality of ceramic green sheets printed with a conductive paste for forming the internal electrodes 4a and 4b and firing the stacked layers.
The ends of the internal electrodes 4a or 4b are exposed at both ends of the body 2 obtained by firing.
【００１６】次に、得られた本体部２の両端面、すなわ
ち内部電極４ａ，４ｂが露出する面に外部電極３ａ，３
ｂを形成する。外部電極３ａ，３ｂの形成では、まず本
体部２の両端面に上述の導電性ペーストを１００〜４０
０μｍ程度の厚みに塗布する。導電性ペーストの塗布
は、たとえば浸漬法、転写法等により行われる。導電性
ペーストの塗布後、溶剤を揮発させてペーストを乾燥し
てから導電性ペーストの焼成を行う。焼成温度は、通常
７３０〜８８０℃程度に設定される。焼成工程では、ま
ず４００℃付近でペースト中の樹脂成分が揮散する。さ
らに焼成を続けると、導電性粉末の焼結反応と、ガラス
フリットの軟化と塑性流動とが起こる。この反応では、
導電性ペーストの本体部２側にガラスフリットが集中
し、焼成温度の上昇にしたがって本体部２と導電性粉末
との接合面にガラスリッチな接着層が形成される。これ
により、本体部２と外部電極３ａ，３ｂとが強固に接合
された積層セラミックコンデンサ１が得られる。Next, the external electrodes 3a, 3 are formed on both end surfaces of the obtained main body 2, that is, the surfaces on which the internal electrodes 4a, 4b are exposed.
b is formed. In forming the external electrodes 3a and 3b, first, 100 to 40 of the above-mentioned conductive paste is applied to both end surfaces of the main body 2.
It is applied to a thickness of about 0 μm. The conductive paste is applied by, for example, an immersion method or a transfer method. After applying the conductive paste, the solvent is volatilized to dry the paste, and then the conductive paste is baked. The firing temperature is usually set to about 730 to 880 ° C. In the firing step, the resin component in the paste volatilizes first at around 400 ° C. When firing is further continued, a sintering reaction of the conductive powder, softening of the glass frit and plastic flow occur. In this reaction,
The glass frit is concentrated on the main body 2 side of the conductive paste, and a glass-rich adhesive layer is formed on the joint surface between the main body 2 and the conductive powder as the firing temperature rises. As a result, the monolithic ceramic capacitor 1 in which the main body portion 2 and the external electrodes 3a and 3b are firmly joined is obtained.
【００１７】得られた積層セラミックコンデンサ１は、
次にバレル処理される。バレル処理では、たとえば円筒
形のエンプラポット中に積層セラミックコンデンサ１と
ジルコニアボールと水とを入れ、エンプラポットを７０
〜９０ｒｐｍ程度で回転する。本実施例では、ジルコニ
アボールとして、平均粒径が０．１〜１０．０ｍｍのも
のが用いられる。平均粒径が０．１ｍｍ未満の場合は、
外部電極３ａ，３ｂが均一に研磨されてしまい、電極表
面の平滑性が充分に得られないので、はんだヌレ性が改
善されない。逆に、平均粒径が１０．０ｍｍを超える
と、外部電極３ａ，３ｂとジルコニアボールとの接触面
積が減少し、また衝突回数が減少してしまうので、平均
表面粗さを１．０μｍ以下に設定するのが困難となり、
この結果はんだヌレ性が低下してしまう。なお、ジルコ
ニアボールは、前記範囲の平均粒径を有するものであれ
ば、２種以上の平均粒径のものを混合して用いてもよ
い。本実施例では、ジルコニアボールと水との添加量
は、通常、１２５ｃｃの積層セラミックコンデンサ１
（体積換算）に対してジルコニアボールが２４０〜２６
０ｃｃであり、水が３００〜４００ｃｃである。バレル
処理時間は、通常、４０〜６０分程度に設定される。６
０分を超えるバレル処理を行っても、顕著なバレル処理
効果が現れない。なお、バレル処理工程では、ジルコニ
アボールが積層セラミックコンデンサ１の外部電極３
ａ，３ｂに衝突し、外部電極３ａ，３ｂが１．０μｍ以
下の平均表面粗さに加工される。The resulting monolithic ceramic capacitor 1 is
Then barreled. In the barrel treatment, for example, the laminated ceramic capacitor 1, the zirconia balls, and water are put into a cylindrical engineering plastic pot, and the engineering plastic pot is heated to 70 mm.
Rotate at about 90 rpm. In this embodiment, zirconia balls having an average particle size of 0.1 to 10.0 mm are used. If the average particle size is less than 0.1 mm,
Since the external electrodes 3a and 3b are evenly polished, and the smoothness of the electrode surface cannot be sufficiently obtained, the solder wetting property is not improved. On the other hand, if the average particle diameter exceeds 10.0 mm, the contact area between the external electrodes 3a and 3b and the zirconia balls decreases, and the number of collisions also decreases, so the average surface roughness should be 1.0 μm or less. Difficult to set up,
As a result, the solder wetting property deteriorates. The zirconia balls may be used as a mixture of two or more kinds having an average particle diameter within the above range. In this embodiment, the added amount of zirconia balls and water is usually 125 cc of the monolithic ceramic capacitor 1.
Zirconia balls are 240 to 26 (volume conversion)
0 cc and water is 300-400 cc. The barrel processing time is usually set to about 40 to 60 minutes. 6
Even if the barrel treatment for more than 0 minutes is performed, the remarkable barrel treatment effect does not appear. In the barrel processing step, the zirconia balls are used as the external electrodes 3 of the monolithic ceramic capacitor 1.
The external electrodes 3a, 3b collide with a, 3b and are processed to have an average surface roughness of 1.0 μm or less.
【００１８】〔実験例〕導電性粉末６７重量％と、ガラ
スフリット１０．５重量％と、有機樹脂１．５重量％
と、有機溶剤２２重量％とをミキサーで混練し、導電性
ペーストを作成した。なお、導電性粉末には、パラジウ
ムを１０重量％含む銀−パラジウム合金を用いた。ま
た、ガラスフリットには、５６重量％のＢｉ2 Ｏ3 と、
３．４５重量％のＳｉＯ2 と、３６．１８重量％のＣｄ
Ｏと、４．３６重量％のＢ2 Ｏ3 とを含むものを用い
た。[Experimental Example] 67% by weight of conductive powder, 10.5% by weight of glass frit, and 1.5% by weight of organic resin.
And 22% by weight of an organic solvent were kneaded with a mixer to prepare a conductive paste. The conductive powder used was a silver-palladium alloy containing 10% by weight of palladium. Further, the glass frit contains 56% by weight of Bi 2 O 3 ,
3.45 wt% SiO 2 and 36.18 wt% Cd
A mixture containing O and 4.36% by weight of B 2 O 3 was used.
【００１９】次に、厚さ１．０ｍｍの３２型磁器コンデ
ンサ素体（京セラ（株）製）に対し、浸漬法により導電
性ペーストを塗布した。そして、この導電性ペーストを
２００℃で乾燥し、さらに８８０℃で焼成することによ
り、外部電極が形成された積層セラミックコンデンサを
製造した。Next, a conductive paste was applied to a 32-mm porcelain capacitor element body (manufactured by Kyocera Corp.) having a thickness of 1.0 mm by a dipping method. Then, this conductive paste was dried at 200 ° C. and further baked at 880 ° C. to manufacture a laminated ceramic capacitor having external electrodes formed thereon.
【００２０】次に、容量が７００ｃｃの円筒形エンプラ
ポットに、平均粒径が０．７ｍと５ｍｍのジルコニアボ
ールを各１２５ｃｃと、水４００ｃｃとを入れ、エンプ
ラポットを７５ｒｐｍで回転し積層セラミックコンデン
サをバレル処理した。なお、バレル処理時間は、２０
分、４０分、６０分、１２０分及び３００分の５種類に
設定した。得られた積層セラミックコンデンサについ
て、平均表面粗さとはんだヌレ性とを調べた。なお、ハ
ンダヌレ性は、メニスコグラフ法により測定した。メニ
スコグラフ法とは、積層セラミックコンデンサをはんだ
槽に浸漬し始めてから外部電極が完全に濡れるまでに外
部電極に作用するはんだの表面張力の変化を、はんだと
外部電極との接触角の変化として捉え、これを時間の関
数として測定するものである。測定は、田村製作所製の
デジタルソルダーグラフを用いて行った。ここでは、メ
ニスコグラフ法により、外部電極のヌレ力とゼロクロス
タイムとを測定し、外部電極のはんだヌレ性を評価し
た。なお、ゼロクロスタイムとは、図３に示すように、
積層セラミックコンデンサの試料Ａをはんだ槽Ｂに浸漬
した直後のはんだと外部電極との接触角θ（９０°＜θ
＜１８０°）が、図４に示すように９０°になるまでに
要する時間である。ゼロクロスタイムが短時間である程
はんだヌレ性は良好である。また、ヌレの力は、はんだ
の表面張力をγとした場合、γｃｏｓθで表される。ヌ
レの力が大きい程、はんだヌレ性は良好である。Next, 125 cc of zirconia balls each having an average particle size of 0.7 m and 5 mm and 400 cc of water were placed in a cylindrical engineering plastic pot having a capacity of 700 cc, and the engineering plastic pot was rotated at 75 rpm to form a monolithic ceramic capacitor. Barreled. The barrel processing time is 20
Five types of minutes, 40 minutes, 60 minutes, 120 minutes and 300 minutes were set. The obtained multilayer ceramic capacitor was examined for average surface roughness and solder wettability. The solder wettability was measured by the meniscograph method. With the meniscograph method, the change in the surface tension of the solder that acts on the external electrode from the time when the monolithic ceramic capacitor is dipped in the solder bath until the external electrode is completely wet is grasped as the change in the contact angle between the solder and the external electrode, This is measured as a function of time. The measurement was performed using a Tamura Seisakusho digital solder graph. Here, the wetting force and the zero cross time of the external electrode were measured by the meniscograph method to evaluate the solder wetting property of the external electrode. The zero-cross time is, as shown in FIG.
Immediately after immersing the sample A of the monolithic ceramic capacitor in the solder bath B, the contact angle θ between the solder and the external electrode (90 ° <θ
<180 °) is the time required to reach 90 ° as shown in FIG. The shorter the zero cross time is, the better the solder wetting property is. The wetting force is represented by γ cos θ, where γ is the surface tension of the solder. The greater the wetting force, the better the solder wetting property.
【００２１】結果を表１に示す。The results are shown in Table 1.
【００２２】[0022]
【表１】 [Table 1]
【００２３】表１の結果から、バレル処理時間と平均表
面粗さとの関係、平均表面粗さとヌレ力との関係及び平
均表面粗さとクロスタイムとの関係をそれぞれグラフ化
し、図５、図６及び図７に示す。From the results of Table 1, the relationship between the barrel treatment time and the average surface roughness, the relationship between the average surface roughness and the wetting force, and the relationship between the average surface roughness and the cross time are graphed, respectively, and shown in FIGS. It shows in FIG.
【００２４】表１と、図５，図６，図７とから次のこと
がわかる。The following can be understood from Table 1 and FIGS. 5, 6 and 7.
【００２５】バレル処理を行っても、積層セラミック
コンデンサチップ１個の重量は減少していない。このこ
とから、積層セラミックコンデンサの外部電極はバレル
処理により研磨されていないことがわかる。Even if the barrel treatment is performed, the weight of one monolithic ceramic capacitor chip is not reduced. From this, it is understood that the external electrodes of the monolithic ceramic capacitor are not polished by the barrel treatment.
【００２６】バレル処理時間と外部電極の平均表面粗
さとの関係は指数的に変化し、６０分以上処理しても表
面粗さの減少はごく僅かである。したがって、バレル処
理時間を長くしても、顕著な効果は得られない。The relationship between the barrel treatment time and the average surface roughness of the external electrode changes exponentially, and even if the treatment is carried out for 60 minutes or longer, the surface roughness decreases only slightly. Therefore, even if the barrel processing time is lengthened, a significant effect cannot be obtained.
【００２７】ヌレ力のピークは平均表面粗さが０．５
μｍのときであり、それ以下になるとヌレ力は減少す
る。これは、平均表面粗さの減少により外部電極の界面
エネルギーが低下することによるものと考えられる。な
お、図６より、本実験例で最も好ましい平均表面粗さ
は、０．４〜０．６μｍである。The peak of wetting force has an average surface roughness of 0.5.
It is at μm, and the wetting force decreases below that. It is considered that this is because the interfacial energy of the external electrode is lowered due to the reduction of the average surface roughness. From FIG. 6, the most preferable average surface roughness in this experimental example is 0.4 to 0.6 μm.
【００２８】ヌレ力は、積層セラミックコンデンサの実
装時に、はんだの立ち上がりに大きく影響するものであ
り、９０ｄｙｎｅ以上（好ましくは１０２ｄｙｎｅ以
上）であれば、立ち上がりが急峻となるので、実装する
基板上の表面パターンを小さくできる。またゼロクロス
タイムは、実装時にはんだ付けをするための加熱時間に
大きく影響するものである。ゼロクロスタイムが０．２
秒以下になると、加熱時間を短くできる。特に０．０８
秒以下であると、両外部電極３ａ，３ｂ間にゼロクロス
タイムのばらつきが発生しても、その差は小さいので、
マンハッタン現象に対して極めて有用に作用する。The wetting force has a great influence on the rise of the solder at the time of mounting the monolithic ceramic capacitor, and if it is 90 dyne or more (preferably 102 dyne or more), the rise is steep, so that the surface on the substrate to be mounted is mounted. The pattern can be made smaller. The zero cross time has a great influence on the heating time for soldering during mounting. Zero cross time is 0.2
If it is less than a second, the heating time can be shortened. Especially 0.08
If it is less than or equal to 2 seconds, even if the zero cross time varies between the external electrodes 3a and 3b, the difference is small,
It is extremely useful for the Manhattan phenomenon.
【００２９】[0029]
【発明の効果】第１の発明では、外部電極の表面粗さが
１．０μｍ以下に設定されているため、外部電極のはん
だ付け性が良好な積層セラミックコンデンサが実現でき
る。According to the first aspect of the present invention, since the surface roughness of the external electrodes is set to 1.0 μm or less, it is possible to realize a monolithic ceramic capacitor having good solderability of the external electrodes.
【００３０】第２の発明では、積層セラミックコンデン
サのバレル処理工程において上述のようなジルコニアボ
ールを用いている。このため、本発明によれば、外部電
極のはんだ付け性が良好な積層セラミックコンデンサが
製造できる。In the second invention, the zirconia balls as described above are used in the barrel processing step of the monolithic ceramic capacitor. Therefore, according to the present invention, it is possible to manufacture a monolithic ceramic capacitor having excellent solderability of external electrodes.
【図１】本発明の一実施例に係る積層セラミックコンデ
ンサの斜視図。FIG. 1 is a perspective view of a monolithic ceramic capacitor according to an embodiment of the present invention.
【図２】図１のＩＩ−ＩＩ断面図。FIG. 2 is a sectional view taken along line II-II of FIG.
【図３】試料をはんだに浸漬した直後の状態を示す図。FIG. 3 is a diagram showing a state immediately after the sample is immersed in solder.
【図４】試料をはんだに浸漬してから時間経過した場合
の図３Ａに相当する図。FIG. 4 is a diagram corresponding to FIG. 3A in the case where time has elapsed after the sample was immersed in solder.
【図５】バレル処理時間と平均表面粗さとの関係を示す
グラフ。FIG. 5 is a graph showing the relationship between barrel processing time and average surface roughness.
【図６】平均表面粗さとヌレ力との関係を示すグラフ。FIG. 6 is a graph showing the relationship between average surface roughness and wetting force.
【図７】平均表面粗さとゼロクロスタイムとの関係を示
すグラフ。FIG. 7 is a graph showing the relationship between average surface roughness and zero cross time.
１ 積層セラミックコンデンサ ２ 本体部 ３ａ，３ｂ 外部電極 1 Multilayer Ceramic Capacitor 2 Body 3a, 3b External Electrode
Claims (2)
部の両端に外部電極を設けた積層セラミックコンデンサ
において、 前記外部電極の平均表面粗さが１．０μｍ以下であるこ
とを特徴とする積層セラミックコンデンサ。1. A monolithic ceramic capacitor in which external electrodes are provided at both ends of a body portion in which a dielectric ceramic and an internal electrode are laminated, wherein an average surface roughness of the external electrode is 1.0 μm or less. Multilayer ceramic capacitors.
サを用意する工程と、前記積層セラミックコンデンサを
バレル処理する工程とを含む積層セラミックコンデンサ
の製造方法において、 前記バレル処理工程が、平均粒径が０．１〜１０．０ｍ
ｍのジルコニアボールを用いて行われることを特徴とす
る積層セラミックコンデンサの製造方法。2. A method of manufacturing a monolithic ceramic capacitor comprising the steps of preparing a monolithic ceramic capacitor having external electrodes and barreling the monolithic ceramic capacitor, wherein the barreling step has an average particle size of 0. 1 to 10.0 m
A method for manufacturing a monolithic ceramic capacitor, which is performed by using m zirconia balls.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155917A JPH06112085A (en) | 1991-05-29 | 1991-05-29 | Layered ceramic capacitor and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155917A JPH06112085A (en) | 1991-05-29 | 1991-05-29 | Layered ceramic capacitor and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06112085A true JPH06112085A (en) | 1994-04-22 |
Family
ID=15616338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155917A Pending JPH06112085A (en) | 1991-05-29 | 1991-05-29 | Layered ceramic capacitor and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06112085A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0858085A1 (en) * | 1997-02-03 | 1998-08-12 | TDK Corporation | Laminated chip varistor and production method thereof |
| JP2001332437A (en) * | 2000-05-19 | 2001-11-30 | Ibiden Co Ltd | Capacitor and multilayered printed wiring board |
| JP2002075779A (en) * | 2000-08-23 | 2002-03-15 | Tdk Corp | Ceramic electronic component |
| JP2005243835A (en) * | 2004-02-25 | 2005-09-08 | Murata Mfg Co Ltd | Chip electronic component |
| JP2011176238A (en) * | 2010-02-25 | 2011-09-08 | Tdk Corp | Chip-type electronic component |
| JP2012028456A (en) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | Method of manufacturing ceramic electronic component, ceramic electronic component and wiring board |
| CN104517728A (en) * | 2013-10-08 | 2015-04-15 | 三星电机株式会社 | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| JP2018060998A (en) * | 2016-09-28 | 2018-04-12 | 株式会社村田製作所 | Medium |
| CN112975583A (en) * | 2021-02-26 | 2021-06-18 | 厦门华信安电子科技有限公司 | Grinding process and preparation method of large-size product of multilayer ceramic capacitor |
| US11393627B2 (en) | 2019-12-06 | 2022-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| US11495408B2 (en) | 2019-09-19 | 2022-11-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including external electrode having surface roughness |
-
1991
- 1991-05-29 JP JP3155917A patent/JPH06112085A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0858085A1 (en) * | 1997-02-03 | 1998-08-12 | TDK Corporation | Laminated chip varistor and production method thereof |
| US5994995A (en) * | 1997-02-03 | 1999-11-30 | Tdk Corporation | Laminated chip varistor and production method thereof |
| JP2001332437A (en) * | 2000-05-19 | 2001-11-30 | Ibiden Co Ltd | Capacitor and multilayered printed wiring board |
| JP2002075779A (en) * | 2000-08-23 | 2002-03-15 | Tdk Corp | Ceramic electronic component |
| JP2005243835A (en) * | 2004-02-25 | 2005-09-08 | Murata Mfg Co Ltd | Chip electronic component |
| JP4649847B2 (en) * | 2004-02-25 | 2011-03-16 | 株式会社村田製作所 | Chip-type electronic components |
| JP2011176238A (en) * | 2010-02-25 | 2011-09-08 | Tdk Corp | Chip-type electronic component |
| JP2012028456A (en) * | 2010-07-21 | 2012-02-09 | Murata Mfg Co Ltd | Method of manufacturing ceramic electronic component, ceramic electronic component and wiring board |
| US8819932B2 (en) | 2010-07-21 | 2014-09-02 | Murata Manufacturing Co., Ltd. | Method of manufacturing a ceramic electronic component |
| CN104517728A (en) * | 2013-10-08 | 2015-04-15 | 三星电机株式会社 | Embedded multilayer ceramic electronic component and printed circuit board having the same |
| JP2018060998A (en) * | 2016-09-28 | 2018-04-12 | 株式会社村田製作所 | Medium |
| US11495408B2 (en) | 2019-09-19 | 2022-11-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including external electrode having surface roughness |
| US11393627B2 (en) | 2019-12-06 | 2022-07-19 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| CN112975583A (en) * | 2021-02-26 | 2021-06-18 | 厦门华信安电子科技有限公司 | Grinding process and preparation method of large-size product of multilayer ceramic capacitor |
| CN112975583B (en) * | 2021-02-26 | 2022-04-29 | 厦门华信安电子科技有限公司 | Grinding process and preparation method of large-size product of multilayer ceramic capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852372B2 (en) | Multilayer ceramic capacitors | |
| JP2001307947A (en) | Laminated chip component and its manufacturing method | |
| KR102112107B1 (en) | Electronic component and method of producing electronic component | |
| JP3497840B2 (en) | Manufacturing method of chip varistor having glass coating film | |
| JPH06112085A (en) | Layered ceramic capacitor and manufacture thereof | |
| KR20170042481A (en) | Electronic component | |
| JP4573956B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| JP2943380B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| CN115036135A (en) | Ceramic electronic component | |
| JP3679529B2 (en) | Terminal electrode paste and multilayer ceramic capacitor | |
| JP5251589B2 (en) | Manufacturing method of ceramic capacitor | |
| JPH037130B2 (en) | ||
| JPH0428110A (en) | Conductive paste for forming terminal electrode of stacked capacitor and stacked capacitor | |
| JP2001338830A (en) | Conductive paste and laminated ceramic capacitor using the same | |
| JPH03296205A (en) | Ceramic capacitor | |
| JPH03280414A (en) | Porcelain electronic part | |
| JP2000077260A (en) | Laminated ceramic electronic component and its manufacture | |
| JPH1187167A (en) | Paste for terminal electrode and ceramic electronic component using the same and its manufacture | |
| JP2003007563A (en) | Capacitor | |
| JP2000058375A (en) | Laminated ceramic electronic component and manufacture thereof | |
| JPH07201637A (en) | Multilayer ceramic electronic device | |
| JPH04154104A (en) | Laminated ceramic capacitor | |
| JPH06140278A (en) | Laminated ceramic capacitor | |
| JP2006216781A (en) | Electronic component | |
| JPS59202618A (en) | Method of producing laminated ceramic condenser |