JPH0610999B2 - エラストマ、コネクタ装置 - Google Patents

Description

【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は超小型電子回路に関するものであり、特に永久
相互接続または試験用の超小型回路パッケージ中の集積
回路チップの相互接続に関するものである。

Ｂ．従来技術 高密度ＶＬＳＩシステムでは、チップの相互接続は、誘
電体基板（たとえば多層セラミック基板）上に集積回路
チップを装着し、集積回路チップを、米国特許第３４９
５１３３号明細書に記載されたコントロールド・コラプ
ス・チップ接続（Controlled Collapse Chip Connectio
ns、以下Ｃ−４と称する）などのタブ、ワイヤ・ボン
ド、またははんだボールの列などの配線手段により電気
的に相互接続することによって行なう。

Ｃ−４の手法は、今日多くのＶＬＳＩシステムで使用さ
れており、当業界を通じて急速にますます広く使用され
るようになってきている。これは小面積に多数の接続が
行なえることや、はんだリフロー中に表面張力により、
接続が基板上の対応するコンタクト・パッドと自己整合
されること等、多くの利点を有するためであるが、この
ような方式には問題もある。Ｋ．Ｃ．ノリス(Norris)及
びＡ．Ｈ．ランスバーグ(Landzberg)の論文、「コント
ロールド・コラプス相互接続の信頼性(Reliability of
Controlled Collapse Interconnections)」、ＩＢＭジ
ャーナル・オブ・リサーチ・アンド・ディベロップメン
ト(IBM Journal of Research and Development)、Ｖｏ
ｌ．１３、No.３、１９６９年、ｐ．２６６に記載され
ているように、主として集積回路チップと、それが装着
される誘電体基板（たとえばセラミック）との熱膨張係
数の違いにより、チップの中央から最も遠いはんだ接合
部が応力を受け、亀裂を生じるという問題がある。この
基本的な問題のため、またより大きく集積度の高いチッ
プをつくろうという当業界の傾向のため、チップの大き
さは多くの例で制限されており、ときには、熱膨張係数
が異なる問題によりはんだボールの列の大きさが制限さ
れるため、大きくなったチップの回路を接続するはんだ
ボールの列の上に張り出させることが必要になることも
ある。機械的な理由で、この張出しはきわめて制限さ
れ、それに応じてチップの大きさも限定される。さらに
チップの基板へのはんだボール接着によっては、上面が
すべて相互に平坦なチップは得られない。複数のチップ
を用いたモジュール（最新のモジュールの多くはチップ
の数が１００を超える）では、得られるチップが平坦で
ないために、内部冷却手段（たとえば米国特許第３９９
３１２３号明細書に記載されたピストン等）が同じよう
に各チップに接触するのが困難になり、チップと内部冷
却手段の接触面積が各チップごとに異なるため、冷却上
の問題が生じる。大電力を用いるチップでは、機械的に
柔軟な機構（比較的熱の不良導体）をしばしばチップと
内部冷却手段との間に置かなければならないという複雑
な冷却問題がある。

複数チップ・モジュールの複雑さの増大と、集積回路チ
ップの集積度の増大にともない、経済的に、欠陥チップ
の交換によるモジュールの再加工が必要となる。このた
め、チップの除去と交換をできるだけ簡単に、できれば
はんだボンドまたはワイヤ・ボンド及び付随の加工工程
を必要とせずに行なえることが望ましい。

Ｃ−４またははんだボールを用いる方式に伴う問題を多
くを軽減し、しかも高密度の電気接続を行なうために、
集積回路と、集積回路を電気的に相互接続し機械的に装
着するパッケージとの間に、柔軟な接続を行なうことが
望ましい。ほとんどの超小型回路の応用例では、コネク
タからかかる力は、破壊し易いチップがコネクタの力に
よって過大な応力を受けないように、小さくしなければ
ならない。さらに、表面皮膜及び破片があっても接触抵
抗を最小にするために、接点のワイプ（摺動的接触）は
自動的に与えられるべきであるが、このような高密度で
は、各接点を外部手段で確実にワィプすることは不可能
である。その上、整合は、はんだボールまたはＣ−４型
の接続方式（はんだリフローによってチップが自己整合
される）で行なわれる自己整合に近付くように、比較的
簡単であるべきである。

チップと基板を永久に接続するために接点のエリア・ア
レイを使用するほかに、チップを基板に接続する前に、
接点のエリア・アレイにより半導体チップを試験する。
チップは、ダイシングの前、すなわちまだウェハーの形
である間に試験を行なうのが普通である。ダイシングし
ていないウェーハの状態でチップの広範な機能試験を行
なうための最新技術は、チップの入出力パツドに接触さ
せるプローブとして、“バックリング・ビーム”スプリ
ングを使用するものである。たとえば、Ｌ．Ｈ．フォー
レ(Faure)、「引込み式短絡センタをもつ接触プローブ
・アセンブリ(Contact Probe Assembly with a Retract
able Shorting Center)」、ＩＢＭテクニカル・ディス
クロージャ・ブルテン(IBM Technical Disclosure Bull
etin)、Ｖｏｌ．１９、No.４、１９７６年９月、ｐｐ．
１２６７〜１２６８を参照のこと。

代表的な試験装置及び方法では、高精度ＸＹテーブルに
取り付けたチャック（たとえば真空チャック）に、ダイ
シングしていないウェーハを正しく装着する。ダイシン
グしていないウェーハのチップ領域を試験するため、チ
ップが正確にプローブ（たとえばバックリング・ビーム
・プローブ）と整合するように、ＸＹテーブルでチップ
領域をプローブの下に移動させる。次に最初に接触する
接触位置を監視しながら、プローブをチップ上に下げ
る。最初の接触が生じた後、特定のプローブを用いた実
験で決定した公称量（たとえば０．０５mm）だけプロー
ブを下げて、一時的接触を完了させる。プローブには６
００を超えるバックリング・ビーム・スプリング接点が
高密度に分布している。各バックリング・ビーム・スプ
リングは、わずかに湾曲したほぼ平坦なストリップで
（たとえば上記のフォーレの論文参照）、長さ約６．４
mmである。バックリング・ビーム・スプリングが通常の
はんだボール・チップ接点に接触すると、幾分変形して
はんだまたは接点パッドに圧接し、電気的接触が確実に
なる。

チップの入出力量が増大するにつれて、バックリング・
ビーム法は、高密度、高性能の応用例では制限を受ける
ようになって来ている。この制限の電気的な理由は、ス
プリングが比較的長いので、今日の速度が高くなったチ
ップでは許容できないインダクタンスが加わり、かつ並
列な接点が高密度なため相互接続が生じることである。
機械的には、バックリング・ビーム・スプリングの製造
技術に限界があり、チップ密度が非常に速い速度で増大
しているため、バックリング・ビーム・スプリングが多
くの応用例でその限界に達し、一部の最新技術の応用例
では、すでにその限界を超えている。したがって、当技
術分野では、チップに取り付けられ、インダクタンスが
低く、確実な機械的接触を行ない、自動ワイプの可能
な、入出力パッドまたははんだボール（ある例で永久的
チップ接続にはんだボールまたはＣ−４方式を使用する
場合）への一時的接続を行なうことのできる高密度の試
験プローブも求められている。

当技術分野では、いくつかのタイプの柔軟な、またはエ
ラストマを用いた相互接続手段が知られている。たとえ
ば、米国特許第３６８３１０５号明細書には、集積回路
を多層の複数チップ基板上に集積するため、誘電体層上
に製作した多層の導体を使用することが開示されてい
る。この特許は、集積回路チップ上のパッドと、下側の
基板の上面上の導体の間に相互接続経路を設けることに
は成功している。しかし、チップの下にあるチップ入出
力パッドとセラミック基板の入出力パッドの間に直接の
経路がなく、その代わりに経路は誘電体皮膜の上面及び
底面に沿って走る、チップの幅とほぼ同じ長さの金属線
からなるために、Ｃ−４のパッドなどの入出力パッドの
列を有するチップでは密度が制限される。これらの線
は、下側の皮膜に作られたバイアによって次のパッケー
ジング・レベルに接続するために、チップの周辺を通ら
なければならない。また、基板を誘電体皮膜に接続する
には、チップを皮膜に取り付けた後に熱圧縮接着が必要
なため、直接貫通接続を設けることも不可能である。こ
のように、チップを貫通する熱圧縮接着を行なうことが
できないため、チップの下に接続線を設けることはでき
ない。

米国特許第４００８３００号明細書は、プリント回路板
等を相互接続するための複数導体エレメントを開示して
いる。液体担体に導電性の粉末を混ぜたスラリからなる
導電材料を、エラストマのベース材料の表面上に突き出
すように、誘電材料中に設けたギャップに充填する。こ
の相互接続手段中の導電性粉末導体は、その最大導電率
が銅または金などの固体材料よりはるかに低い（すなわ
ち約１００分の１）ので、電気的性能が限定される。導
電性粉末は、ＶＬＳＩ応用例で必要とされる電力フィー
ドスルー位置（１接点当り直径約０．１mm）に対して必
要な１接点当り約２５０ｍＡの電流をサポートすること
ができない。現在のＶＬＳＩ応用例では、フィードスル
ーの総数の約1/3は電力フィードスルーである。さら
に、チップを基板に接続するコネクタは、金属と金属と
の接触が確実で、接触抵抗が過度に高くならないよう
に、接点間に蓄積された皮膜や破片を押しのけて圧接す
るよう、各接続ごとに接点間のワイプを確実に行なう必
要がある。米国特許第４００８３００号明細書には、自
動ワイプの手段はない。

米国特許第４００３６２１号明細書は、エラストマ材料
中に複数の導電性の直線状エレメントを有する電気コネ
クタを開示している。このコネクタは、整合された接点
の間をワイプする余地がないので、高密度の接点のエリ
ア・アレイを有するチップを接続したり、このようなチ
ップを試験したりするには適していない。上述のよう
に、高密度の相互接続方式では自動ワイプを行なうこと
が望ましい。単一のチップ接続が正しく接触できないこ
とは、何千ものチップの相互接続を有するシステムでは
破滅的である。この特許の導体は、正しく接触するには
変形しなければならない。したがって、柔軟性のない導
電性エレメント全体が変形することが必要であるから、
コネクタを再使用できる、柔軟な接点は不可能である。
この導電性エレメントはそれ自体柔軟性でも弾力性でも
ないので、チップの接続にこのコネクタを２回以上使用
することはまず不可能である。

米国特許第３９６７１６２号明細書には、柔軟性シート
の所定位置に複数の対になった接点が形成され、配線ス
トリップが各対の接点を電気的に接続し、柔軟性シート
が接点にバイアスをかけて係合させるという、柔軟性な
コネクタが開示されている。導体はエラストマ中に貫入
せず、柔軟性のシートの上面、底面、側面に沿って進む
ので、入出力パッドのエリア・アレイを有するＶＬＳＩ
チップの接続に用いる場合、密度は制限される。この経
路が長いことから、高性能ＶＬＳＩパッケージに電気的
な問題も生じる。

米国特許第４３３０１６５号明細書には、エラストマ中
に複数の直線状の導体を埋め込んだ、２枚の回路板の接
点を相互接続するための手段が開示されている。米国特
許第４００３６２１号明細書に開示されているものと同
様に、自動ワイプの手段はなく、高密度のチップと基板
の接続やエリア・アレイ・チップの試験には適していな
い。金属導体は、エラストマの基質中にあるといはい
え、変形するだけで柔軟性も弾力性もないので、柔軟な
再使用できる接続方式をもたらさない。この方式を使用
するには、金属導体が変形する必要があり、したがっ
て、このコネクタをチップの接続に２回以上使用するこ
とはまず不可能である。

米国特許第４５４８４５１号明細書には、モジュールと
プリント回路板を接続するエラストマのコネクタ・イン
ターポーザが開示されている。この特許で開示されたエ
ラストマのコネクタは、本来の入出力密度が制限され、
かつ整合上問題があるため、高密度のエリア・アレイ・
チップの接点と基板との接続に利用することはできな
い。接続または試験される必要のある最新技術のエリア
・アレイ・チップは、現在０．２ないし０．３mm間隔で
入出力接点を有し、これは近い将来、入出力接点の間隔
が０．１５mm程度に減少する傾向がある。この特許で必
要とされる副構成要素は、スルー・バイア１８（導体を
通さなければならず、かつチップの電力入出力位置に必
要な電流を流すため、直径が少なくとも約０．１mmであ
る必要がある）、弾力性のベース部材１０に接着した柔
軟なオーバレイ１５から伸びる柔軟な付属品２０、及び
変形可能な突起９の上にある付属品２０の自由端であ
る。これらの副構成要素はすべて、接触及びワイプを行
なうために必要であり、必要な電流を流すために最低
０．１mmのスルー・ホールを必要とするチップ上でその
コネクタを使用するには、可能な間隔が０．６４mm程度
となるが、それは、間隔が０．６４mmより高密度の入出
力アレイを必要とする最新技術のエリア・アレイ・チッ
プには適していない。エラストマを用いたチップ・コネ
クタでは整合が重要であるが、はんだボール接続では自
己整合性であるため、整合は重要ではない。チップの接
続または試験の応用例に用いる場合、この特許における
整合のための接触領域、すなわち接点１７は、主として
次の理由により、すなわち、コネクタの基本部分である
ターゲット領域が、最小の力で圧力接触させるために比
較的小さな面積にされており、かつそのコネクタ構造の
他の部分と相互依存する構成要素であるために、整合が
容易ではない。

米国特許第４４０２５６２号明細書には、異方性導電性
を有する弾性材料及び２つの絶縁ホルダ部材を有する、
プリント回路板を相互接続する手段が開示されている。
導体が金属ではなく、導体を充填した樹脂のような絶縁
体と導体を交互に有する弾性形の複合材料であるため、
電気的性能が制限されている。

エリア・アレイＶＬＳＩチップを基板に装着して電気的
に接続し、またはエリア・アレイＶＬＳＩチップを試験
プローブに一時的に接続するための、エラストマ・コネ
クタに対する上記の要件と、既存のエラストマ・コネク
タ技術から見て、明らかに、エリア・アレイ接点を有す
る高密度のＶＬＳＩチップを相互接続できるエラストマ
・コネクタが求められている。また、エラストマ・コネ
クタが、対応するＶＬＳＩチップの接点とそれに接続さ
れる基板または試験プローブとの間に短い直接の低イン
ダクタンス電気経路に形成すること、及びチップにかか
る力が最小になるような柔軟性をもち、基板上に取付け
られたチップが相互に平坦で、高電力のＶＬＳＩからの
放熱に必要な熱機能向上手段がチップに均一に接触し、
機械的に柔軟な機構がなく、したがって熱抵抗が低下す
るような、十分なコンプライアンスがあることも求めら
れている。コネクタが、一定の電力フィードスルー位置
で長時間、約０．１mmのバイアで最高約２５０ｍＡまで
の大電流（すなわち約３２，０００ｍＡ／mm²）をサポ
ートできる低い抵抗率を有するように、コネクタの導体
はＣｕ、Ａｇ等の金属と同等の導電性をもつことが必要
である。ある信号フィードスルー位置の電流密度は、こ
の要件（すなわち約３，２００ｍＡ／mm²）より小さい
ことに留意されたい。コネクタは、自動ワイプ動作が可
能で、はんだリフローを必要とせず、固有の機械的手段
のみによってチップの着脱が可能なものでなければなら
ない。

Ｃ．発明が解決しようとする問題点 本発明の主目的は、アレイ型の接点を有するＶＬＳＩチ
ップを接続するための高密度のエラストマ・コネクタを
提供することにある。

本発明の他の目的は、上記のコネクタが対応する接点間
に短い直接の低インダクタンス電気経路をもたらし、ま
たこのコネクタを用いて装着した部品の平坦度が調節で
き、こわれ易い回路チップに加わる力が最小になるよう
にコネクタを柔軟でコンプライアントなものにすること
にある。

本発明の他の目的は、コネクタの導体が金や銅などの固
体導体と同等の電気抵抗率を有し、電気信号がコネクタ
を介して対応する電気部品間を直接流れるようにするこ
とにある。

本発明の他の目的は、上記のコネクタが電気部品の対応
する接点間で自動ワイプ動作を行なうとともに、チップ
が固有の機械的手段により、はんだリフローを必要とせ
ずに着脱できるようにすることにある。

Ｄ．問題点を解決するための手段 上記の目的は、本発明の新規のエラストマ・コネクタを
使用することによって達成される。このコネクタは、入
出力接点のエリア・アレイを有するチップの基板への接
続、またはチップの試験に必要な一時的なプローブ様接
続等の非永久型の接続に使用することができる。その基
本的な構成要素は、エラストマ・ベース材料（たとえば
圧縮永久ひずみの小さい多孔質のポリウレタン重合体）
であり、予め選定したチップに損傷を与えない力（たと
えば約１３kg/cm²）をかけると、チップの入出力接点と
接触する点の真下でエラストマに約２５％ないし５０％
の変形が生じるようなものである。導電性の良好な導体
（たとえば銅または金）をエラストマ・ベースの中に及
びその上にリソグラフィによって付着させる。この導体
は、エラストマ・ベースの表面から背面まで貫通するス
ルー・ホール導体で、１つの表面には、このスルー・ホ
ール導体に電気的に接続された表面導体タブが付着さ
れ、張り出した接点領域が各スルー・ホール導体の周縁
部を超えて延びている。エラストマ・コネクタを通る直
接電気経路が、チップの対応する入出力パッドと対応す
る基板または試験プローブとの間に設けられ、チップの
入出力パッドの高密度アレイの正確な整合は、各チップ
の入出力パッドがコネクタの１つの表面上の張り出した
接点領域と整合することによって行なわれる。コネクタ
の弾力性ベースは基板または試験プローブの上面に永久
的につくられ、基板または試験プローブの対応する入出
力パッドはそれぞれ、張り出した接点領域から少しずれ
た表面位置でスルー・ホール導体と永久的に整合され
る。チップの入出力パッドと、対応する表面導体タブの
張り出した接点領域との間で、正しい整合が行なわれる
と、チップと基板または試験プローブには相互に機械的
バイアスがかけられる。接触すると、エラストマ・ベー
スは変形して力をかけ、張り出した各接点領域を対応す
る各チップ入出力に接触させてワイプする。スルー・ホ
ール導体も上面導体タブも、エラストマ・コネクタの張
り出した接点領域を含めて、エラストマ・ベースの中に
またはその上に、チップを取り付ける基板または試験プ
ローブの一体部分として形成される。このコネクタは、
たとえば、エリア・アレイ入出力接点を有するチップと
基板とを接続するためのコネクタとして、またはチップ
をダイシングして基板上に装着する前にチップを試験す
るためにチップと、チップ試験プローブとを接続するた
めのコネクタとして効果的に使用できる。

Ｅ．実施例 本発明の範囲内に含まれる各種の実施例を示す図を参照
して、本発明のエラストマ・コネクタについて詳細に説
明する。

第１図と第３図は、本発明のエラストマ・コネクタを示
す。第１図を参照して、ＶＬＳＩチップ９と基板（たと
えば多層セラミック基板）８の間に表面接続のエリア・
アレイを形成するエラストマ・コネクタ１０について説
明する。集積回路チップの高密度ＶＬＳＩパッケージン
グ技術は趨勢は、チップ上の入出力パッドと、チップを
取り付ける複数チップ基板上の対応するパッドのエリア
・アレイが高密度になる傾向にある。メタライズしたパ
ッド１２は、ＶＬＳＩチップ９の回路に入出力接続を行
なう。電子パッケージ８はパッケージ９より高次のパッ
ケージング・レベルであり、多層セラミック基板である
ことが好ましいが、多層重合体パッケージ等も使用する
ことができる。

本発明は、エラストマ・ベース１８中に埋め込まれた金
属スルー・ホール導体１６を有するエラストマ系に基づ
くものである。エラストマ・ベース１８は、通常、圧縮
ひずみが小さい材料であり、予め選定したチップに損傷
を与えない力（たとえば約１３kg/cm²未満）をかける
と、チップの入出力接点と接触する領域を形成する表面
導体タブ２０の下のエラストマに約２５ないし５０％の
変形が生じるようなものである。好ましい例は多孔質の
ポリウレタン重合体である。エラストマ・ベースは、チ
ップや、ＶＬＳＩの他の構成要素に損傷を与える恐れの
ある大きな力を必要とせずに、変形して、本発明のコネ
クタの構造的限界の内でチップの入出力パッドに接触す
るのに必要な反作用力を与えるように機能するものであ
れば、どのようなエラストマでもよい。

スルー・ホール導体１６は、通常、導電性の高い金属材
料、好ましくは固体の銅、金または銅とアルミニウムの
合金からなる。スルー・ホール導体１６は、チップ９上
の入出力パッド１２と基板上の入出力パッド１４（第３
図）との間に、エラストマ・ベース１８を通る直接導電
経路を形成する。スルー・ホール導体１６が、基板８の
入出力パッド１４と直接接触し、張り出した接点領域２
１が、チップの入出力パッド１２の整合のワイプを容易
にすることが好ましい。

第１図に示すように、表面導体タブ２０がエラストマ・
ベース１８の上面にあり、その表面で各スルー・ホール
導体１６に接続される。表面導体タブ２０は、スルー・
ホール導体１６が基板の入出力パッド１４と直接接触す
る表面と反対側の表面にある。表面導体タブ２０は、通
常、スルー・ホール導体１６と同一の金属、たとえば、
銅、金、または銅とアルミニウムの合金でつくられる。
金の薄層を各表面導体の上面に設けて接触性を高めるこ
とが好ましい。表面導体タブ２０は、それぞれスルー・
ホール導体１６の周縁部を越えて延びる張り出した接点
領域２１を有する。張り出した接点領域２１は、高密度
の接点がもたらされかつ整合が容易になるように、でき
るだけ多くの表面積を占めることが好ましい。張り出し
た接点領域２１は、エラストマ・コネクタの上面の少な
くとも５０％の面積を占めることが好ましい。たとえ
ば、張り出した接点領域２１ａが隅を丸めた実際的に４
つの辺を有する第２図に示す別の実施例のように、上面
の広い面積を占める各種の形状を使用することができ
る。このコネクタの材料及び形状、ならびに副構成要素
の協働による機能性によって、こわれ易い半導体チップ
の整合を容易にし、接点密度を高め、自動ワイプを行な
うことができる。

第１図を参照すると、張り出した接点領域２１は、チッ
プ９の入出力パッド１２と整合される。入出力パッド１
２は、自動ワイプが確実に行なえるように、表面導体タ
ブ２０の張り出した接点領域２１と意図的に整合されて
いる。基板の入出力パッド１４は、直接スルー・ホール
導体１６と接続することが好ましいので、明らかに、基
板８とチップ９の対応する入出力パッドは、幾分ずれて
いることが好ましい。張り出した接点領域２１が導体ス
ルー・ホール１６からずれているからである。このシス
テムのエラストマ・コネクタにより、第４図及び第５図
に最もはっきり示されている自動ワイプを行なうことが
できる。（第５図は、ワイプができるだけはっきりと概
略的に表わせるように、第４図の約２倍に拡大して示し
てある。）第４図を参照すると、点Ａ（チップ入出力パ
ッド１２の先端）とＢ（張り出した接点領域２１の初期
接触点に対応）が最初に一致する点で、チップ入出力パ
ッド１２を張り出した接点領域２１に接触させると、張
り出した接点領域２１が下向きに移動する。第５図に示
すように、張り出した接点領域２１は弾力性の材料では
なく、接触しても断面積が減少しないため、点Ｂ′（チ
ップ入出力パッド１２の点Ａが張り出した接点領域２１
と最終的に接触する点）は、チップ入出力パッド１２の
点Ａが張り出した接点領域２１と最初に接触する点Ｂと
は異なる。その結果生じるワイプは、点ＢとＢ′との距
離である。また上述のように、張り出した接点領域２１
により、入出力パッド１２が張り出した接点領域２１と
良好に電気的に接続できる面積が比較的大きいため、コ
ネクタと電気部品の入出力パッドとの整合が簡単にでき
る。

以上、本発明のコネクタの一般構造について説明を行な
ったが、次に、好ましい実施例について説明する。第３
図は、それぞれメタライズした入出力接点１２のエリア
・アレイ（最新技術のＶＬＳＩ応用例では、このアレイ
は通常５ｘ５ないし３０ｘ３０のマトリックスである）
を有する集積回路チップ９を示す。コネクタ１０の寸法
は、一般に基板（たとえば多層セラミック）８の長さ及
び幅と一致する。エラストマを２５ないし５０％変形さ
せる力を加えたときに、少なくとも０．０２５mmのワイ
プを行なうために、エラストマは最低約０．１２５mmの
厚みにすべきである。エラストマ・コネクタ１０の全体
の厚みは、０．１７５mmないし０．６２５mmとするのが
好ましく、対応するエラストマ・ベースの厚みは、一般
に０．１２５mmないし０．５mmの範囲である。スルー・
ホール導体１６は、通常０．１ないし０．２５mmの中心
間距離で、直径が０．０５ないし０．１２５mmである
が、必要な入出力、電流密度、及びリソグラフィやレー
ザ付着手段等による金属付着の限界に応じて変わること
がある。最新技術のＶＬＳＩ応用例では、スルー・ホー
ル導体１６は０．２ないし０．３mmの中心間距離で、直
径が約０．１ないし０．１５mmであり、その場合、表面
導体タブ２０の寸法は、各スルー・ホール導体１６の中
央から始めて約０．１２５mm角とすることが好ましい。
当業者には自明のように、スルー・ホール導体直径及び
中心間距離は様々の値にすることができ、表面導体タブ
の寸法の上限は、隣接するスルー・ホール導体が短絡し
ない寸法とする。チップから基板またはチップ試験用相
互接続の表面導体タブの厚みは、０．０５ないし０．１
２５mmの範囲が好ましい。タブが容易に曲がり、エラス
トマ上に付着させ易いため、エラストマ・ベースの厚み
が０．１２５ないし０．２５mmの場合、表面導体タブの
厚みは、できるだけ０．０５mmに近付けることが好まし
い。チップ９は、恒久的接続のためにはんだリフロー工
程等を必要とせず、純粋に機械的なバイアス手段により
基板８上の定位置に支持する。この機械的手段は、チッ
プ９の方向にバイアスされ、チップ９をエラストマ・コ
ネクタの方向に押しつけて各チップ入出力パッド１２を
張り出した接点領域２１に接触させる、平坦な伝熱板３
０であることが好ましい。好ましい実施例では、バイア
ス力は、下部金属板３１と協働するクランプ手段３２に
よって加えられる。当業者には自明のように、チップ入
出力パッドをコネクタ方向にバイアスする別の手段を利
用してもよい。

伝熱板３０は、０．５cm²当り、約２５ないし５０Ｗの
電力を放散するＶＬＳＩチップ９の冷却を容易にするた
めの冷却板として機能できるという追加的利点を有す
る。コネクタ１０は、はんだボール型のエリア・アレイ
接続でチップの傾きと高さの変動をもたらすはんだリフ
ロー操作が必要でなくなるため、また、エラストマ・ベ
ース１８が製造誤差によるわずかな平坦度の差を補償す
るのに十分な弾性を有するため、平坦なチップをもたら
す。主として、これまで平坦な接触を不可能にしていた
エリア・アレイ・チップのはんだボール型に伴うチップ
の傾きと高さの変動がなくなるため、チップ９の平坦性
により、平坦な冷却板を用いて最も効率よく冷却するこ
とが可能になる。伝熱板３０は、伝導によって伝熱板３
０を冷却する冷媒（図示せず）を入れた本体に接続した
金属（たとえばＡｌ、Ｃｕ等）としても、冷却液（図示
せず）を循環させるように機械加工した金属としてもよ
い。チップ９と伝熱板３０の熱界面が、ある状況下（た
とえば、チップ自体が平坦でない、基板表面が全体的に
平坦でない、または伝熱板が精密加工できない等の製品
にこのコネクタを用いる場合）で平坦でない場合は、ド
ーラー(Dorler)等の論文「低コスト、高性能の冷却パッ
ケージ(Low Cost,High Performance Cooling Packag
e)」、ＩＢＭテクニカル・ディスクロージャ・ブルテン
(IBM Technical Disclosure Bulletin)、Ｖｏｌ．２
６、No.１０Ｂ、１９８４年３月、ｐｐ．５４７３〜５
７４７、または米国特許第４６５４７５４号明細書に記
載された熱界面エレメント等の弾力性伝熱材を設けて、
冷却を改善することができる。

場合によっては、別の実施例を用いて、基板入出力パッ
ド１４とスルー・ホール導体１６の整合を改善すること
ができる。第６図に示す別の実施例は、一般に、密度及
び電気的要件が許せば使用できるものであるが、整合を
容易にするため、基板入出力パッド１４を大型の捕促パ
ッド１５にすることができる。

エラストマ・コネクタ１０は、電気部品の対応する入出
力パッドの高密度のエリア・アレイを相互接続すること
ができる。エラストマ・ベースの上面から底面へと直接
に走る金属スルー・ホール導体１６と金属表面導体タブ
２０は、電導度が高くエラストマ・コネクタ中での長さ
が短い。したがって、電流及び信号が高導電性のシステ
ムを介してエラストマの片側から反対側に直接に移動す
る結果、対応する電気性能が向上し、信号移動時間が最
小となる。この電気的に効率の良いコネクタは、はんだ
ボールによる接着に伴うチップの傾き及び高さの変動と
いう問題がなくなるため、チップの冷却が容易になる。
ＶＬＳＩチップの相互接続のための、簡単な整合、自己
ワイプ、及びはんだを用いないで再加工できる等の能力
も得られる。この電気的性能及び短い経路により、集積
回路チップを試験する試験プローブとしても非常に有用
な構造が得られる。

本発明による代表的な試験プローブを第７図及び第８図
に示す。第８図に参照すると、試験プローブ３９に使用
するエラストマ・コネクタ１０は、スペース・トランス
フォーマ４４の一体部分として組立てることが好まし
い。スペース・トランスフォーマは、必要な回路が試験
動作を行なえるように、近接した配線グリッドを間隔の
広い配線グリッドに拡げる目的で用いられる。本発明に
よるコネクタ１０を試験プローブ３９に組み込むことは
容易であり、この試験プローブ３９を垂直（Ｚ方向）移
動手段４０に取り付ける。第７図を参照すると、組立て
の詳細は、コネクタ１０のスルー・ホール導体１６をス
ペース・トランスフォーマ４４の金属線４６に接触さ
せ、それを必要な試験回路に通じる接続手段４２と接続
するというものである。エラストマ・ベース１８、スル
ー・ホール導体１６及び張り出した接点領域２１は、上
述のように、多層セラミック基板上に形成されるエラス
トマ・コネクタの仕様に従って作成し、接続手段４２で
チップの試験に必要な電流及び信号を搬送する。機械的
な垂直移動手段４０を使って、試験プローブを上昇、下
降及び定位置に保持する。

操作 第１図及び第３図を参照して、エラストマ・コネクタ１
０でチップと基板を恒久的に接続するための操作を説明
する。本発明のエラストマ・コネクタ１０が、第１図に
示す初期位置にあるとき、入出力パッド１２が表面導体
タブの比較的大きな張り出した接点領域２１に接触する
と、入出力パッド１２の高密度のエリア・アレイとコネ
クタの表面導体タブ２０の正確な整合が行なわれる。第
１図に示した好ましい形態では、コネクタ１０は基板８
の上面に一体となった上部層として形成されている。リ
ソグラフィまたは粒子線もしくはレーザ処理によってホ
ールを設けて金属導体を充填する最新技術の処理によ
り、スルー・ホール導体１６は、基板入出力パッド１４
または捕促パッド１５と容易に整合する。好ましい実施
例では、０．１mmのスルー・ホール１６を０．２mmの中
心間距離で設け、張り出した接点領域２１の面積は約
０．０１４mm²である。チップ入出力パッドの接触面積
は約０．００７５mm²（直径０．１mmに相当）である。
したがって、この好ましい実施例では、チップ９のそれ
ぞれ０．００７５mm²の入出力パッド１２が、０．０１
４mm²の張り出した接点領域２１と整合し接触する。こ
のように、チップ入出力パッドと張り出した接点領域の
面積比が１：２であるため、最新技術の位置決め装置に
とって比較的作業が容易になる。

正しい整合が行なわれると、電気部品は相互にバイアス
され、保持される。このとき、エラストマ・ベース１８
は、張り出した接点領域２１に力を加えて、チップ９の
対応する入出力パッド１２に接触させてワイプさせる。

チップは、張り出した接点領域に向かってバイアスさ
れ、好ましくは熱良導体（たとえば金属）製の平坦な伝
熱板３０によって保持されることが好ましい。伝熱板３
０からチップ９にかかるバイアス力（たとえばクランプ
手段３２によって加えられる力）が、チップ入出力パッ
ド１２と張り出した接点領域２１の境界の下の領域にあ
るエラストマ・ベースを２５ないし５０％沈下させ、し
かもチップに損傷を与えない（たとえば約１３kg/cm²未
満）ことが好ましい。バイアス力に関する他の基準は、
特定のエラストマ・固体金属系で、表面導体タブ２０へ
の圧縮が最小で、各表面導体タブの断面積が一定のまま
であり、エラストマがどの点でも穴があかないような力
であることである。０．１２５mmの多孔質ポリウレタン
のエラストマ、及び厚みが０．０５mmの銅の表面導体タ
ブの場合、必要な力を与えるのに、約０．８ないし３．
５kg/cm²の範囲の圧力が好ましい。

第４図及び第５図に示すように、表面導体タブ２０の張
り出した接点領域２１と、チップ入出力パッド１２の間
の自動ワイプは、点Ａ（チップ入出力パッド１２の先
端）とＢ（張り出した接点領域２１の初期接触点）が最
初に一致する点で、チップ入出力パッド１２を張り出し
た接点領域２１に接触させ、張り出した接点領域２１を
下方へ移動させることによって行なわれる。第４図に示
すように、張り出した接点領域２１は、弾力性材料製で
はなく、接触によって断面積が減少しないため、点Ｂ′
（チップ入出力パッド１２の点Ａが張り出した接点領域
２１と最終的に接触する点）は、チップ入出力パッド１
２の点Ａが張り出した接点領域２１と最初に接触する点
Ｂとは異なる。得られるワイプは、点Ｂと点Ｂ′との距
離である。

０．１mmのスルー・ホールと、面積が０．０１４mm²で
厚み約０．０５mmの銅の張り出した接点領域２１と、約
０．１２５mmの多孔質ポリウレタンのエラストマ・ベー
スを設けた実施例では、エラストマの５０％変形によ
り、チップ入出力接点１つ当り、約０．０２５mmのワイ
プが生じ、信頼度の非常に高い接続が確実に行なわれ
る。２５ないし５０％の変形を達成するのに必要な圧力
は、上記の系では約０．８ないし３．５kg/cm²である。

このコネクタの構造と、コネクタ中で使用する材料の組
合せにより、電気部品の入出力パッドの接触点で局所的
な圧力を得るために大きな係合力をかけることなく、電
気部品間の柔軟な接続が可能になる。このことは、こわ
れ易い集積回路半導体チップを基板に接続する際、非常
に重要である。柔軟な接続によって、熱を放散させなけ
ればならないチップその他の電気部品が互いに平坦にな
る。このコネクタによって基板に接続したチップは、チ
ップの傾きやチップの高さの変動がなく、これが、Ｃ−
４やはんだボール型の接続よりすぐれた主な利点であ
る。最新技術の高電力エリア・アレイＶＬＳＩチップか
ら熱を放散させるのに一般に使用される内部熱機能向上
手段は、チップの傾きとチップの高さの変動があると効
率が非常に低下する。熱特性の改善による熱応力の減少
とチップその他の電気部品に対する機械的応力の減少が
あいまって、チップが受ける全応力が大幅に減少する。

入出力パッドや相互接続させる部品に大きな熱応力や機
械的応力を加えずに、高密度の入出力パッドのエリア・
アレイを高密度に相互接続できることは、ＶＬＳＩコネ
クタ技術における大きな進歩である。相互接続の高密度
のエリア・アレイの自動ワイプ能力は、このような高密
度の相互接続方式を実用的なものにする追加的利点であ
る。ワイプを行なわないと、接触抵抗を最小にして金属
間の接続を確実に行なうために表面皮膜及び破片を貫入
させなければならないため、信頼性のあるはんだを使用
しない接続を実現することができない。短い誘導経路と
高い導電性によって得られる電気的利点を本発明によっ
て得られる他の利点と組み合わせることにより、最新技
術のＶＬＳＩコンピュータ・システムに必要な高い標準
に適合する信頼性の高い相互接続が可能になる。

本発明の他の利点は、再加工能力に関するものである。
チップを基板に相互接続する標準的手法は、現在はんだ
付けや溶接などの接着手段によっており、多チップ・モ
ジュールの再加工で多くの問題が生じる。本発明のエラ
ストマ・コネクタによって相互接続した電気部品を修理
または再加工するには、電気部品を互いにバイアスさせ
る手段を単に室温で外すだけでよい。このことが可能な
のは、このエラストマによる相互接続方式でははんだ等
の接着手段を用いないためである。それとは対照的に、
はんだボールによる接続で現在使用されている再加工法
では、一連の高温での熱処理が必要である。

本発明による試験プローブの一部として一時的接続を行
なう操作を、第７図及び第８図に示す。

第８図を参照すると、代表的な試験プローブ３９及びそ
れに関連するプロセスでは、複数の画定されたチップ・
サイト９ａを有するダイシングしていないウェーハ５２
を、高精度ＸＹテーブル５０に取り付けたチャック（通
常、真空チャック）４８上の定位置に保持させる。ダイ
シングしないウェーハ中の特定のチップを試験するのは
ＸＹテーブルで試験プローブ３９のエラストマ・コネク
タ１０の下のチップを移動させる。試験プローブ３９を
チップ方向に下げると、エラストマ・コネクタ１０によ
り試験プローブとチップの接触が容易になる。特に第７
図を参照すると、エラストマ・コネクタ１０がチップと
接触すると、チップのメタライズしたパッド１２ａが張
り出した接点領域２１と接触する。垂直位置決め手段４
０を使って、プローブ回路とエラストマ・コネクタ１０
を所定の位置に下げて保持する。位置決め手段４０（こ
れは機械的バイアス手段として働く）により、張り出し
た接点領域２１の下のエラストマ・ベース１８が約２５
ないし５０％変形するのに十分な力が加えられる。この
圧力（約１３kg/cm²未満）は、必要な変形を生じ、しか
もダイシングされないウェーハに全く損傷を与えないよ
うに選定する。エラストマが厚み約０．１２５mmの多孔
質ポリウレタンであり、表面導体タブが厚み約０．０５
mmの銅であるこの実施例では、必要な圧力は、約０．８
ないし３．５kg/cm²である。接続手段４２は電力と信号
を供給し、試験プローブ３９を、スペース・トランスフ
ォーマ４４を介して、チップの試験を行なう回路及び装
置（たとえばテスタ５５）に接続する。

特定のチップ位置を試験した後、プローブを引き上げ、
ＸＹテーブルを他のチップ位置に移動して、試験操作を
反復する。

本発明のエラストマ・コネクタ１０を製作する好ましい
方法は、エラストマ・ベース１８を電気部品８またはス
ペース・トランスフォーマ４４の上面に設けるものであ
る。レーザ・ドリリング、電子線処理、反応性イオン・
エッチング、またはフォトリソグラフィ手段により、得
られるバイアのアレイが、接続される１つの電気部品
（複数チップ基板またはテスタ・スペース・トランスフ
ォーマ）上の入出力パッドのエリア・アレイに対応する
ように、エラストマ層を貫通させてスルー・ホールを形
成する。別法として、予備成形したエラストマ・シート
を用いる場合、エラストマを基板またはスペース・トラ
ンスフォーマ４４に接合する前に、予備成形したエラス
トマにスルー・ホールを設けることができる。金属（た
とえば銅、Ｃｕ／Ａｌ）スルー・ホール導体１６は、蒸
着またはメッキにより、マスクを介してバイア中に付着
させることが好ましい。次に、表面導体タブ２０は、金
属を第２のマスクを介してエラストマの上面に蒸着させ
るか、または無電解メッキによって形成することが好ま
しい。表面導体タブ２０の形成は、スルー・ホール導体
１６の最上部の露出した表面をほぼ被覆し、この表面に
接続され、同時に張り出した接点領域２１を形成するよ
うに形成する。表面導体タブ上に薄い非酸化性金属（た
とえば金）を蒸着させることが好ましい。どのエラスト
マ及び金属を選択するかは、上記のファクタのほかに、
エラストマと金属導体の接着力などのファクタによって
も左右される。Ｃｒ、Ｎｉ、Ｐｄまたはそれらの組合せ
等、接着を促進する材料の薄い層をエラストマ、金属ま
たはその両方の上に付着させるなど、接着を強化するた
めの工程を追加する必要があることもある。

Ｆ．発明の効果 本発明によれば、高密度の接点接続を安全確実に行なう
ことができ、しかも取外し可能であり、構成要素を装置
内に組み込むためのコネクタ手段として、または構成要
素の試験のためのコネクタ手段として大きな効果を期待
できるものである。

【図面の簡単な説明】

第１図は、２つの電子パッケージの入出力パッドのエリ
ア・アレイを相互接続する一般応用例における本発明の
エラストマ・コネクタの等角図、第２図は、表面導体タ
ブの別の実施例の部分平面図、第３図は、本発明のコネ
クタを使用して基板に接続した集積回路チップの一部断
面立面図、第４図は、チップ入出力パッドとコネクタと
の初期接触点を示す部分立面図、第５図は、ワイプを説
明するための、接続後のチップ入出力パッドとコネクタ
との接触点を示す部分立面図、第６図は捕捉パッドを含
む別の構造を説明する部分立面図、第７図は、ウェーハ
中のまだダイシングしていない集積回路を試験する一時
的プローブとしてコネクタを使用した本発明のコネクタ
の一部断面立面図、第８図は、本発明のエラストマ・コ
ネクタを使用することができる最新技術のチップ試験装
置の概略図である。 ８……基板、９……ＶＬＳＩチップ、１０……エラスト
マ・コネクタ、１２……チップ入出力パッド、１４……
基板入出力パッド、１６……スルー・ホール導体、１８
……エラストマ・ベース、２０……表面導体タブ、２１
……張り出した接点領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレツド・エドワード・ステユーブナー アメリカ合衆国ニユーヨーク州ラグランジ ヴイレ、ククレー・ドライブ（番地なし) (56)参考文献 特開 昭61−39468（ＪＰ，Ａ) 特開 昭61−133586（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】導電パッドを有する電子的構成要素と導電
   パッドを有する基体とを接続するコネクタ装置にして、 上記基体上に配置されるエラストマ・ベースと、 上記エラストマ・ベースの上面から下面まで貫通し、下
   面において上記基体の導電パッドと接触するスルー・ホ
   ール導体と、 上記エラストマ・ベースの上面において上記スルー・ホ
   ール導体に接続され、上記スルー・ホール導体の周縁部
   を超えて延在する、張り出した接点領域を有する表面導
   体タブとを有し、 上記張り出し接点領域は、それ自体弾力性のない部材か
   ら成り、上記エラストマ・ベースの上面に平行であり、
   上記電子的構成要素の導電パッドに整合しており、 上記スルー・ホール導体は、上記エラストマ・ベースの
   下面で上記基体の導電パッドに整合しており、 上記スルー・ホール導体は、上記電気的構成要素の導電
   パッドが上記張り出した接点領域と接触した状態で、上
   記導電パッド及び上記接点領域間に押圧を加えていると
   き、変形することなく整合状態を保持していることを特
   徴とするエラストマ・コネクタ装置。