JPH01255176A - エラストマ、コネクタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は超小型電子回路に関するものであり、特に永久
相互接続または試験用の超小型回路パッケージ中の集積
回路チップの相互接続に関するものである。

Ｂ、従来技術 高密度ｖＬＳＩシステムでは、チップの相互接続は、誘
電体基板（たとえば多層セラミック基板）上に集積回路
チップを装着し、集積回路チップを、米国特許第３４９
５１３３号明細書に記載されたコンドロールド・コラプ
ス・チップ接続（Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏ１１ａｐ
ｓｅ　Ｃｈｉｐ　Ｃｏｎｎｅｃｔｉｏｎｓｓ以下Ｃ−４
と称する）などのタブ、ワイヤ・ボンド、またははんだ
ボールの列などの配線手段により電気的に相互接続する
ことによって行なう。

Ｃ−４の手法は、今日多くのＶＬＳ　Ｉシステムで使用
されており、当業界を通じて急速にますます広く使用さ
れるようになってきている。これは小面積に多数の接続
が行なえることや、はんだすフロー中に表面張力により
、接続が基板上の対応するコンタクト・パッドと自己整
合されること等、多くの利点を有するためであるが、こ
のような方式には問題もある。Ｋ、Ｃ，ノリス（Ｎｏｒ
ｒｉｓ）及びＡ、Ｈ：　ランズバーグ（Ｌａｎｄｚｂｅ
ｒｇ　）の論文、「コンドロールド・コラプス相互接続
の信頼性（Ｒｅｌｉａｂｉｌｉｔｙ　ｏｆ　Ｃｏｎｔｒ
ｏｌｌｅｄ　Ｃｏ１１ａｐｓｅＩｎｔｅｒｃｏｎｎｅｃ
ｔｉｏｎｓ）　Ｊ　Ｎ　　Ｉ　ＢＭジャーナル０オブ０
リサーチ・アンド・ディベロップメント（ＩＢＭＪｏｕ
ｒｎａｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　ａｎｄ　Ｄｅｖｅ
ｌｏｐｍｅｎｔ）　Ｎ　Ｖ　ｏ　ｌ　。

１３、Ｎ００３．１９６９年、１）、２８６に記載され
ているように、主として集積回路チップと、それが装着
される誘電体基板（たとえばセラミック）との熱膨張係
数の違いにより、チップの中央から最も遠いはんだ接合
部が応力を受け、亀裂を生じるという問題がある。この
基本的な問題のため、またより大きく集積度の高いチッ
プをつくろうという当業界の傾向のため、チップの大き
さは多くの例で制限されており、ときには、熱膨張係数
が異なる問題によりはんだボールの列の大きさが制限さ
れるため、大きくなったチップの回路を接続するはんだ
ボールの列の上に張り出させることが必要になることも
ある。機械的な理由で、この張出しはきわめて制限され
、それに応じてチップの大きさも限定される。さらにチ
ップの基板へのはんだボール接着によっては、上面がす
べて相互に平坦なチップは得られない。複数のチップを
用いたモジュール（最新のモジュールの多くはチップの
数が１００を超える）では、得られるチップが平坦でな
いために、内部冷却手段（たとえば米国特許第３９９３
１２３号明細書に記載されたピストン等）が同じように
各チップに接触するのが困難になり、チップと内部冷却
手段の接触面積が各チップごとに異なるため、冷却上の
問題が生じる。大電力を用いるチップでは、機械的に柔
軟な機構（比較的熱の不良導体）をしばしばチップと内
部冷却手段との間に置かなければならないという複雑な
冷却問題がある。

複数チップ・モジュールの複雑さの増大と、集積回路チ
ップの集積度の増大にともない、経済的に、欠陥チップ
の交換によるモジュールの再加工が必要となる。このた
め、チップの除去と交換をできるだけ簡単に、できれば
はんだボンドまたはワイヤ・ボンド及び付随の加工工程
を必要とせずに行なえることが望ましい。

Ｃ−４またははんだボールを用いる方式に伴う問題の多
くを軽減し、しかも高密度の電気接続を行なうために、
集積回路と、集積回路を電気的に相互接続し機械的に装
着するパッケージとの間に、柔軟な接続を行なうことが
望ましい。はとんどの超小型回路の応用例では、コネク
タからかかる力は、破壊し易いチップがコネクタの力に
よって過大な応力を受けないように、小さくしなければ
ならない。さらに、表面皮膜及び破片があっても接触抵
抗を最小にするために、接点のワイプ（摺動的接触）は
自動的に与えられるべきであるが、このような高密度で
は、各接点を外部手段で確実にワイプすることは不可能
である。その上、整合は、はんだボールまたはＣ−４型
の接続方式（はんだリフローによってチップが自己整合
される）で行なわれる自己整合に近付くように、比較的
簡単であるべきである。

チップと基板を永久に接続するために接点のエリア・ア
レイを使用するほかに、チップを基板に接続する前に、
接点のエリア・アレイにより半導体チップを試験する。

チップは、ダイシングの前、すなわちまだウェーハの形
である間に試験を行なうのが普通である。ダイシングし
ていないウェーハの状態でチップの広範な機能試験を行
なうための最新技術は、チップの入出力パッドに接触さ
せるプローブとして、”バックリング・ビーム”スプリ
ングを使用するものである。たとえば、Ｌ。

Ｈ，フォーレ（Ｆａｕｒｅ）　、ｒ引込み式短絡センタ
をもつ接触プローブ・アセンブリ（ＣｏｎｔａｃｔＰｒ
ｏｂｅΔｓｓｅｍｂｌｙ　ｗｉｔｈ　ａ　Ｒｅｔｒａｃ
ｔａｂｌｅ　ＳｈｏｒｔｉｎｇＣｅｎｔｅｒ）　Ｊ、Ｉ
ＢＭテクニカル・ディスクロージ＋”プルテン（ＩＢＭ
　Ｔｅｃｈｎｉｃａｌ　ＤｉｓｃｌｏｓｕｒｅＢｕｌｌ
ｅｔｉｎ）　、Ｖｏ　Ｉ　、　　１９、Ｎｏ、　４．１
９７６年９月、Ｉ）ｐ、１２６７〜１２６８を参照のこ
と。

代表的な試験装置及び方法では、高精度ＸＹテープルに
取り付けたチャック（たとえば真空チャック）に、ダイ
シングしていないウェーハを正しく装着する。ダイシン
グしていないウェーノ＼のチップ領域を試験するため、
チップが正確にプローブ（たとえばバックリング・ビー
ム・プローブ）と整合するように、ＸＹテーブルでチッ
プ領域をプローブの下に移動させる。次に最初に接触す
る接触位置を監視しながら、プローブをチップ上に下げ
る。最初の接触が生じた後、特定のプローブを用いた実
験で決定した公称量（たとえば０．０５ｍｍ）だけプロ
ーブを下げて、−時的接触を完了させる。プローブには
６００を超えるバックリング・ビーム・スプリング接点
が高密度に分布している。

各バックリング・ビーム・スプリングは、わずかに湾曲
したほぼ平坦なストリップで（たとえば上記のフォーμ
の論文参照）、長さ約６．４ｍｍである。バックリング
・ビーム・スプリングが通常のはんだボール・チップ接
点に接触すると、幾分変形してはんだまたは接点パッド
に圧接し、電気的接触が確実になる。

チップの入出力量が増大するにつれて、バックリング・
ビーム法は、高密度、高性能の応用例では制限を受ける
ようになって来ている。この制限の電気的な理由は、ス
プリングが比較的長いので、今日の速度が高くなったチ
ップでは許容できないインダクタンスが加わり、かつ並
列な接点が高密度なため相互接続が生じることである。

機械的には、バックリング・ビーム・スプリングの製造
技術に限界があり、チップ密度が非常に速い速度で増大
しているため、バックリング・ビーム・スプリングが多
くの応用例でその限界に達し、一部の最新技術の応用例
では、すでにその限界を超えている。したがって、当技
術分野では、チップに取り付けられ、インダクタンスが
低く、確実な機械的接触を行ない、自動ワイプの可能な
、入出力バンドまたははんだボール（ある例で永久的チ
ップ接続にはんだボールまたはＣ−４方式を使用する場
合）への−時的接続を行なうことのできる高密度の試験
プローブも求められている。

当技術分野では、いくつかのタイプの柔軟な、またはエ
ラストマを用いた相互接続手段が知られている。たとえ
ば、米国特許第３６８３１０５号明細書には、集積回路
を多層の複数チップ基板上に集積するため、誘電体層上
に製作した多層の導体を使用することが開示されている
。この特許は、集積回路チップ上のパッドと、下側の基
板の上面上の導体の間に相互接続経路を設けることには
成功している。しかし、チップの下にあるチップ入出力
パッドとセラミック基板の入出力パッドの間に直接の経
路がなく、その代わりに経路は誘電体皮膜の上面及び底
面に沿って走る、チップの幅とほぼ同じ長さの金属線か
らなるために、Ｃ−４のパッドなどの入出力パッドの列
を有するチップでは密度が制限される。これらの線は、
下側の皮膜に作られたバイアによって次のパッケージン
グ・レベルに接続するために、チップの周辺を通らなけ
ればならない。また、基板を誘電体皮膜に接続するには
、チップを皮膜に取り付けた後に熱圧縮接着が必要なた
め、直接貫通接続を設けることも不可能である。このよ
うに、チップを貫通する熱圧縮接着を行なうことができ
ないため、チップの下に接続線を設けることはできない
。

米国特許第４００８３００号明細書は、プリント回路板
等を相互接続するための複数導体エレメントを開示して
いる。液体担体に導電性の粉末を混ぜたスラリからなる
導電材料を、エラストマのベース材料の表面上に突き出
すように、誘電材料中に設けたギャップに充填する。こ
の相互接続手段中の導電性粉末導体は、その最大導電率
が銅または金などの固体材料よりはるかに低い（すなわ
ち約１００分の１）ので、電気的性能が限定される。導
電性粉末は、ＶＬＳＩ応用例で必要とされる電力フィー
ドスルー位置（１接点当り直径的０゜１ｍ＋ｎ）に対し
て必要な、１接点当り約２５０ｍＡの電流をサポートす
ることができない。現在のＶＬＳ■応用例では、フィー
ドスルーの総数の約１／３は電力フィードスルーである
。さらに、チップを基板に接続するコネクタは、金属と
金属との接触が確実で、接触抵抗が過度に高くならない
ように、接点間に蓄積された皮膜や破片を押しのけて圧
接するよう、各接続ごとに接点間のワイプを確実に行な
う必要がある。米国特許第４００８３００号明細書には
、自動ワイプの手段はない。

米国特許第４００３６２１号明細書は、エラストマ材料
中に複数の導電性の直線状エレメントを有する電気コネ
クタを開示している。このコネクタは、整合された接点
の間をワイプする余地がないので、高密度の接点のエリ
ア・アレイを有するチップを接続したり、このようなチ
ップを試験したりするには適していない。上述のように
、高密度の相互接続方式では自動ワイプを行なうことが
望ましい。単一のチップ接続が正しく接触できないこと
は、何千ものチップの相互接続を有するシステムでは破
滅的である。この特許の導体は、正しく接触するには変
形しなければならない。したがって、柔軟性のない導電
性エレメント全体が変形することが必要であるから、コ
ネクタを再使用できる、柔軟な接点は不可能である。こ
の導電性エレメントはそれ自体柔軟性でも弾力性でもな
いので、チップの接続にこのコネクタを２回以上使用す
ることはまず不可能である。

米国特許第３９６７１６２号明細書には、柔軟性シート
の所定位置に複数の対になった接点が形成され、配線ス
）　ＩＪツブが各対の接点を電気的に接続し、柔軟性シ
ートが接点にバイアスをかけて係合させるという、柔軟
なコネクタが開示されている。導体はエラストマ中に貫
入せず、柔軟性のシートの上面、底面、側面に沿って進
むので、入出力パッドのエリア・アレイを有するＶＬＳ
　Ｉチップの接続に用いる場合、密度は制限される。こ
の経路が長いことから、高性能ＶＬＳＩパッケージに電
気的な問題も生じる。

米国特許第４３３０１６５号明細書には、エラストマ中
に複数の直線状の導体を埋め込んだ、２枚の回路板の接
点を相互接続するための手段が開示されている。米国特
許第４００３６２１号明細書に開示されているものと同
様に、自動ワイプの手段はなく、高密度のチップと基板
の接続やエリア・アレイ・チップの試験には適していな
い。金属導体は、エラストマの基質中にあるとはいえ、
変形するだけで柔軟性も弾力性もないので、柔軟な再使
用できる接続方式をもたらさない。この方式を使用する
には、金属導体が変形する必要があり、したがって、こ
のコネクタをチップの接続に２回以上使用することはま
ず不可能である。

米国特許第４５４８４５１号明細書には、モジュールと
プリント回路板を接続するエラストマのコネクタ・イン
ターポーザが開示されている。

この特許で開示されたエラストマのコネクタは、本来の
入出力密度が制限され、かつ整合上問題があるため、高
密度のエリア・アレイ・チップの接点と基板との接続に
利用することはできない。接続または試験される必要の
ある最新技術のエリア・アレイ・チップは、現在０．２
ないし０．３ｍｍ間隔で入出力接点を有し、これは近い
将来、入出力接点の間隔が０．１５ｍｍ程度に減少する
傾向がある。この特許で必要とされる副構成要素は、ス
ルー・バイア１８（導体を通さなければならず、かつチ
ップの電力入出力位置に必要な電流を流すため、直径が
少なくとも約０．１ｍｍである必要がある）、弾力性の
ベース部材１０に接着した柔軟なオーバレイ１５から伸
びる柔軟な付属部２０、及び変形可能な突起９の上にあ
る付属部２０の自由端である。これらの副構成要素はす
べて、接触及びワイプを行なうために必要であり、必要
な電流を流すために最低０．１）のスルー・ホールを必
要とするチップ上でそのコネクタを使用するには、可能
な間隔が０．６４ｍｍ程度となるが、それは、間隔が０
．８４ｍｍより高密度の入出力アレイを必要とする最新
技術のエリア・アレイ・チップには適していない。エラ
ストマを用いたチップ・コネクタでは整合が重要である
が、はんだボール接続では自己整合性であるため、整合
は重要ではない。チップの接続または試験の応用例に用
いる場合、この特許における整合のための接触領域、す
なわち接点１７は、主として次の理由により、すなわち
、コネクタの基本部分であるターゲット領域が、最小の
力で圧力接触させるために比較的小さな面積にされてお
り、かつそのコネクタ構造の他の部分と相互依有する構
成要素であるために、整合が容易ではない。

米国特許第４４０２５６２号明細書には、異方性導電性
を有する弾性材料及び２つの絶縁ホルダ部材を有する、
プリント回路板を相互接続する手段が開示されている。

導体が金属ではなく、導体を充填した樹脂のような絶縁
体と導体を交互に有する弾性形の複合材料であるため、
電気的性能が制限されている。

エリア・アレイＶＬＳＩチップを基板に装着して電気的
に接続し、またはエリア・アレイＶＬＳＩチップを試験
プローブに一時的に接続するための、エラストマ・コネ
クタに対する上記の要件と、既存のエラストマ・コネク
タ技術から見て、明らカニ、エリア・アレイ接点を有す
る高密度のＶＬＳＩチップを相互接続できるエラストマ
・コネクタが求められている。また、エラストマ・コネ
クタが、対応するＶＬＳ　Ｉチップの接点とそれに接続
される基板または試験プローブとの間に短い直接の低イ
ンダクタンス電気経路を形成すること、及びチップにか
かる力が最小になるような柔軟性をもち、基板上に取付
けられたチップが相互に平坦で、高電力のＶＬＳＩから
の放熱に必要な熱機能向上手段がチップに均一に接触し
、機械的に柔軟な機構がなく、シたがって熱抵抗が低下
するような、十分なコンプライアンスがあることも求め
られている。コネクタが、一定の電力フィードスルー位
置で長時間、約０．１ｍｍのバイアで最高約２５０ｍＡ
までの大電流（すなわち約３２，０００ｍＡ／＋１１ｍ
２）をサポートできる低い抵抗率ををするように、コネ
クタの導体はＣＬｌ　１Ａ　ｇ等の金属と同等の導電性
をもつことが必要である。ある信号フィードスルー位置
の電流密度は、この要件（すなわち約３．２００ｍＡ／
ｍｍ２）より小さいことに留意されたい。コネクタは、
自動ワイプ動作が可能で、はんだリフローを必要とせず
、固をの機械的手段のみによってチップの着脱が可能な
ものでなければならない。

Ｃ０発明が解決しようとする問題点 本発明の主目的は、アレイ型の接点を有するＶＬＳＩチ
ップを接続するための高密度のエラストマ・コネクタを
提供することにある。

本発明の他の目的は、上記のコネクタが対応する接点間
に短い直接の低インダクタンス電気経路をもたらし、ま
たこのコネクタを用いて装着した部品の平坦度が調節で
き、こわれ易い回路チップに加わる力が最小になるよう
にコネクタを柔軟でコンブライアントなものにすること
にある。

本発明の他の目的は、コネクタの導体が金や銅などの固
体導体と同等の電気抵抗率を宵し、電気信号がコネクタ
を介して対応する電気部品間を直接流れるようにするこ
とにある。

本発明の他の目的は、上記のコネクタが電気部品の対応
する接点間で自動ワイプ動作を行なうとともに、チップ
が固有の機械的手段により、はんだリフローを必要とせ
ずに着脱できるようにすることにある。

Ｄ３問題点を解決するための手段 上記の目的は、本発明の新規のエラストマ・コネクタを
使用することによって達成される。このコネクタは、入
出力接点のエリア・アレイを有するチップの基板への接
続、またはチップの試験に必要な一時的なプローブ様接
続等の非永久型の接続に使用することができる。その基
本的な構成要素は、エラストマ・ベース材料（たとえば
圧縮永久ひずみの小さい多孔質のポリウレタン重合体）
であり、予め選定したチップに損傷を与えない力（たと
えば約１３　ｋ　ｇ　／ａｍ２）をかけると、チップの
入出力接点と接触する点の真下でエラストマに約２５％
ないし５０％の変形が生じるようなものである。導電性
の良好な導体（たとえば銅または金）をエラストマ・ベ
ースの中に及びその上にリソグラフィによって付着させ
る。この導体は、エラストマ・ベースの表面から背面ま
で貫通するスルー・ホール導体で、１つの表面には、こ
のスルー・ホール導体に電気的に接続された表面導体タ
ブが付着され、゛張り出した接点領域が各スルー・ホー
ル導体の周縁部を超えて延びている。エラストマ・コネ
クタを通る直接電気経路が、チップの対応する入出力パ
ッドと対応する基板または試験プローブとの間に設けら
れ、チップの入出力バッドの高密度アレイの正確な整合
は、各チップの入出力パッドがコネクタの１つの表面上
の張り出した接点領域と整合することによって行なわれ
る。

コネクタの弾力性ベースは基板または試験プローブの上
面に永久的につくられ、基板または試験プローブの対応
する入出力パッドはそれぞれ、張り出した接点領域から
少しずれた表面位置でスルー・ホール導体と永久的に整
合される。チップの入出力パッドと、対応する表面導体
タブの張り出した接点領域との間で、正しい整合が行な
われると、チップと基板または試験プローブには相互に
機械的バイアスがかけられる。接触すると、エラストマ
・ベースは変形して力をかけ、張り出した各接点領域を
対応する各チップ入出力に接触させてワイプする。スル
ー・ホール導体も上面導体タブも、エラストマ・コネク
タの張り出した接点領域を含メチ、エラストマ・ベース
の中にまたはその上に、。

チップを取り付ける基板または試験プローブの一体部分
として形成される。このコネクタは、たとえば、エリア
・アレイ入出力接点を有するチップと基板とを接続する
ためのコネクタとして、またはチップをグイシングして
基板上に装着する前にチップを試験するためにチップと
、チップ試験プローブとを接続するためのコネクタとし
て効果的に使用できる。

Ｅ、実施例 本発明の範囲内に含まれる各種の実施例を示す図を参照
して、本発明のエラストマ・コネクタについて詳細に説
明する。

第１図と第３図は、本発明のエラストマ・コネクタを示
す。第１図を参照して、ＶＬＳＩチップ９と基板（たと
えば多層セラミック基板）８の間に表面接続のエリア・
アレイを形成するエラストマ・コネクタ１０について説
明する。集積回路チップの高密度ＶＬＳＩパッケージン
グ技術の趨勢は、チップ上の入出力パッドと、チップを
取り付ける複数チップ基板上の対応するパッドのエリア
・アレイが高密度になる傾向にある。メタライズしたパ
ッド１２は、ｖＬＳＩチップ９の回路に入出力接続を行
なう。電子パッケージ８はパッケージ９より高次のパッ
ケージング・レベルであす、多層セラミック基板である
ことが好ましいが、多層重合体パッケージ等も使用する
ことができる。

本発明は、エラストマ・ベース１８中に埋め込まれた金
属スルー・ホール導体１６を有するエラストマ系に基づ
くものである。エラストマ・ベース１８は、通常、圧縮
ひずみが小さい材料であり、予め選定したチップに損傷
を与えない力（たとえば約１３　ｋ　ｇ　／ｃｔａ２未
満）をかけると、チップの入出力接点と接触する領域を
形成する表面導体タブ２０の下のエラストマに約２５な
いし５０％の変形が生じるようなものである。好ましい
例は多孔質のポリウレタン重合体である。エラストマ・
ベースは、チップや、ｖＬＳＩの他の構成要素に損傷を
与える恐れのある大きな力を必要とせずに、変形して、
本発明のコネクタの構造的限界の内でチップの入出力パ
ッドに接触するのに必要な反作用力を与えるように機能
するものであれば、どのようなエラストマでもよい。

スルー・ホール導体１６は、通常、導電性の高い金属材
料、好ましくは固体の銅、金または銅とアルミニウムの
合金からなる。スルー・ホール導体は、チップ９上の入
出力パッド１２と基板上の入出力パッド１４（第３図）
との間に、エラストマ・ベース１８を通る直接導電経路
を形成する。

スルー・ホール導体が、基板８の入出力パッド１４と直
接接触し、張り出した接点領域２１が、チップの入出力
パッド１２の整合とワイプを容易にすることが好ましい
。

第１図に示すように、表面導体タブ２０がエラストマ・
ベース１８の上面にあり、その表面で各スルー・ホール
導体１６に接続される。表面導体タブ２０は、スルー・
ホール導体１６が基板の入出力パッド１４と直接接触す
る表面と反対側の表面にある。表面導体タブ２０は、通
常、スルー・ホール導体１６と同一の金属、たとえば、
銅、金、または銅とアルミニウムの合金でつくられる。

金の薄層を各表面導体の上面に設けて接触性を高めるこ
とが好ましい。表面導体タブ２０は、それぞれスルー・
ホール導体１６の周縁部を越えて延びる張り出した接点
領域２１を宜する。張り出した接点領域２１は、高密度
の接点がもたらされかつ整合が容易になるように、でき
るだけ多くの表面積を占めることが好ましい。張り出し
た接点領域２１は、エラストマ・コネクタの上面の少な
くとも５０％の面積を占めることが好ましい。たとえば
、張り出した接点領域２１ａが隅を丸めた実際的に４つ
の辺を有する第２図に示す別の実施例のように、上面の
広い面積を占める各種の形状を使用することができる。

このコネクタの材料及び形状、ならびに別構成要素の協
のによる機能性によって、こわれ易い半導体チップの整
合を容易にし、接点密度を高め、自動ワイプを行なうこ
とができる。

第１図を参照すると、張り出した接点領域２１は、チッ
プ９の入出力パッド１２と整合される。

入出力パッド１２は、自動ワイプが確実に行なえるよう
に、表面導体タブ２０の張り出した接点領域２１と意図
的に整合されている。基板の入出力パッド１４は、直接
スルー・ホール導体１６と接続することが好ましいので
、明らかに、基板８とチップ９の対応する入出力パッド
は、幾分ずれていることが好ましい。張り出した接点領
域２１が導体スルー・ホール１６からずれているからで
ある。このシステムのエラストマ・コネクタにより、第
４図及び第５図に最もはっきり示されている自動ワイプ
を行なうことができる。（第５図は、ワイプができるだ
けはっきりと概略的に表わせるように、第４図の約２倍
に拡大して示しである。）第４図を参照すると、点Ａ（
チップ入出力バッド１２の先端）とＢ（張り出した接点
領域２１の初期接触点に対応）が最初に一致する点で、
チップ入出力バッド１２を張り出した接点領域２１に接
触させると、張り出した接点領域２１が下向きに移動す
る。第５図に示すように、張り出した接点領域２１は弾
力性の材料ではなく、接触しても断面積が減少しないた
め、点Ｂ”（チップ入出力バッド１２の点Ａが張り出し
た接点領域２１と最終的に接触する点）は、チップ入出
力バッド１２の点Ａが張り出した接点領域２１と最初に
接触する点Ｂとは異なる。その結果生じるワイプは、点
ＢとＢ’との距離である。また上述のように、張り出し
た接点領域２１により、入出力パッド１２が張り出した
接点領域２１と良好に電気的に接触できる面積が比較的
大きいため、コネクタと電気部品の入出力パッドとの整
合が簡単にできる。

以上、本発明のコネクタの一般構造について説明を行な
ったが、次に、好ましい実施例について説明する。第３
図は、それぞれメタライズした入出力接点１２のエリア
・アレイ（最新技術のＶＬＳＩ応用例では、このアレイ
は通常５ｘ５ないし３０ｘ３０のマトリックスである）
を有する集積回路チップ９を示す。コネクタ１０の寸法
は、−般に基板（たとえば多色セラミック）８の長さ及
び幅と一致する。エラストマを２５ないし５０％変形さ
せる力を加えたときに、少なくとも０．０２５ｍ１Ｉ＋
のワイプを行なうために、エラストマは最低約０．１２
５ｍｍの厚みにすべきである。エラストマ・コネクタ１
０の全体の厚みは、０．１７５ｍｍないし０．６２５ｍ
ｍとするのが好ましく、対応するエラストマ・ベースの
厚みは、一般に０．１２５ａ＋ｍないし０．５＋ｕ＋の
範囲である。スルー・ホール導体１６は、通常０．１な
いし０．２５ｍｎ＋の中心間距離で、直径が０．０５な
いし０．１２５ｍｍであるが、必要な入出力、電流密度
、及びリングラフィやレーザ付着手段等による金属付着
の限界に応じて変わることがある。最新技術のＶＬＳＩ
応用例では、スルー・ホール導体１６は０．２ないし０
．３ｍｍの中心間距離で、直径が約０．１ないし０．１
５ｍｍであり、その場合、表面導体タブ２０の寸法は、
各スルー・ホール導体１６の中央から始めて約０．１２
６ｍｍ角とすることが好ましい。当業者には自明のよう
に、スルー祷ホール導体直径及び中心間距離は様々の値
にすることができ、表面導体タブの寸法の上限は、隣接
するスルー・ホール導体が短絡しない寸法とする。チッ
プから基板またはチップ試験用相互接続の表面導体タブ
の厚みは、０．０５ないし０．１２５ｍｍの範囲が好ま
しい。タブが容易に曲がり、エラストマ上に付着させ易
いため、エラストマ・ベースの厚みが０．１２５ないし
０．２５ｍｍの場合、表面導体タブの厚みは、できるだ
け０．０５ｍｍに近付けることが好ましい。チップ９は
、恒久的接続のためにはんだリフロー工程等を必要とせ
ず、純粋に機械的なバイアス手段により基板８上の定位
置に支持する。この機械的手段は、チップ９の方向にバ
イアスされ、チップ９をエラストマ・コネクタの方向に
押しつけて各チップ入出力パッド１２を張り出した接点
領域２１に接触させる、平坦な伝熱板３０であることが
好ましい。好ましい実施例では、パイアスカは、下部金
属板３１と協働するクランプ手段３２によって加えられ
る。当業者には自明のように、チップ入出力パッドをコ
ネクタ方向にバイアスする別の手段を利用してもよい。

伝熱板３０は、０．５ｃｍ２当り、約２５ないし５０Ｗ
の電力を放散するＶＬＳＩチップ９の冷却を容易にする
ための冷却板として機能できるという追加的利点も有す
る。コネクタ１０は、はんだボール型のエリア・アレイ
接続でチップの傾きと高さの変動をもたらすはんだリフ
ロー操作が必要でなくなるため、また、エラストマ・ベ
ース１８が製造誤差によるわずかな平坦度の差を補償す
るのに十分な弾性を有するため、平坦なチップをもたら
す。主として、これまで平坦な接触を不可能にしていた
エリア・アレイ・チップのはんだボール型に伴うチップ
の傾きと高さの変動がなくなるため、チップ９の平坦性
により、平坦な冷却板を用いて最も効率よく冷却するこ
とが可能になる。

冷却板３０は、伝導によって冷却板３０を冷却する冷媒
（図示せず）を入れた本体に接続した金属（たとえばＡ
　ＱｌＣｕ等）としても、冷却液（図示せず）を循環さ
せるように機械加工した金属としてもよい。チップ９と
冷却板３０の熱界面が、ある状況下（たとえば、チップ
自体が平坦でない、基板表面が全体的に平坦でない、ま
たは冷却板が精密加工できない等の製品にこのコネクタ
を用いる場合）で平坦でない場合は、ドーラー（Ｄｏｒ
ｌｅｒ）等の論文「低コスト、高性能の冷却パッケージ
（Ｌｏｗ　Ｃｏ５ｔ、　ｌ（ｉｇｈ　Ｐｅｒｆｏｒｍａ
ｎｃｅ　ＣｏｏｌｉｎｇＰａｃｋａｇｅ）　Ｊ、ＩＢＭ
テクニカル・ディスクロージ＋”プルテン（ＩＢＭ　Ｔ
ｅｃｈｎｉｃａｌ　ＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔ
ｉｎ）　　、Ｖｏ　　１．２　Ｂ、Ｎｏ、　１０　Ｂ１
１９８４年３月、ｐｌ）、５４７３〜５４７４、または
米国特許第４６５４７５４号明細書に記載された熱界面
エレメント等の弾力性伝熱材を設けて、冷却を改善する
ことができる。

場合によっては、別の実施例を用いて、基板入出力パッ
ド１４とスルー・ホール導体１６の整合を改善すること
ができる。第６図に示す別の実施例は、一般に、密度及
び電気的要件が許せば使用できるものであるが、整合を
容易にするため、基板入出力パッド１４を大型の捕捉パ
ッド１５にすることができる。

エラストマ・コネクタ１０は、電気部品の対応する入出
力パッドの高密度のエリア・アレイを相互接続すること
ができる。エラストマ・ベースの上面から底面へと直接
に走る金属スルー・ホール導体１６と金属表面導体タブ
２０は、電導度が高くエラストマ・コネクタ中での長さ
が短い。したがって、電流及び信号が高導電性のシステ
ムを介してエラストマの片側から反対側に直接に移動す
る結果、対応する電気性能が向上し、信号移動時間が最
小となる。この電気的に効率の良いコネクタは、はんだ
ボールによる接着に伴うチップの傾き及び高さの変動と
いう問題がなくなるため、チップの冷却が容易になる。

ＶＬＳＩチップの相互接続のための、面単な整合、自己
ワイプ、及びはんだを用いないで再加工できる等の能力
も得られる。

この電気的性能及び短い経路により、集積回路チップを
試験する試験プローブとしても非常に有用な構造が得ら
れる。

本発明による代表的な試験プローブを第７図及び第８図
に示す。第８図を参照すると、試験プローブ３９に使用
するエラストマ・コネクタ１０は、スペース・トランス
フォーマ４４の一体部分トシて組立てることが好ましい
。スペース・トランスフォーマは、必要な回路が試験動
作を行なえるように、近接した配線グリッドを間隔の広
い配線グリッドに拡げる目的で用いられる。本発明によ
るコネクタ１０を試験プローブ３９に組み込むことは容
易であり、この試験プローブ３９を垂直（Ｚ方向）移動
手段４０に取り付ける。第７図を参照すると、組立ての
詳細は、コネクタ１０のスルー・ホール導体１６をスペ
ース・トランスフォーマ４４の金属線４６に接触させ、
それを必要な試験回路に通じる接続手段４２と接続する
というものでアル。エラストマ・ベース１８、スルー−
ホール導体１６及び張り出した接点領域２１は、上述の
ように、多層セラミック基板上に形成されるエラストマ
・コネクタの仕様に従って作成し、接続手段４２でチッ
プの試験に必要な電流及び信号を搬送する。機械的な垂
直移動手段４０を使って、試験プローブを上昇、下降及
び定位置に保持する。

旦務 第１図及び第３図を参照して、エラストマ・コネクタ１
０でチップと基板を恒久的に接続するための操作を説明
する。本発明のエラストマ・コネクタ１０が、第１図に
示す初期位置にあるとき、入出力パッド１２が表面導体
タブの比較的大きな張り出した導体領域２１に接触する
と、入出力パッド１２の高密度のエリア・アレイとコネ
クタの表面導体タブ２０の正確な整合が行なわれる。第
１図に示した好ましい形態では、コネクタ１０は基板８
の上面に一体となった上部届として形成されている。リ
ソグラフィまたは粒子線もしくはレーザ処理によってホ
ールを設けて金属導体を充填する最新技術の処理により
、スルー・ホール導体１６は、基板入出力バッド１４ま
たは捕捉パッド１５と容易に整合する。好ましい実施例
では、ＯｌＬｍｍのスルー・ホール１６を０．２ｍ＋ａ
の中心間距離で設け、張り出した接点領域２１の面積は
約０゜０１４ｍｍ２である。チップ入出力バッドの接触
面積は約０．００７５ｍｍ２（直径０．１ｍｍに相当）
である。したがって、この好ましい実施例では、チップ
９のそれぞれ０．００７５ｍｍ２の入出力バッド１２が
、０．０１４ｍｍ２の張り出した接点領域２１と整合し
接触する。このように、チップ入出力バッドと張り出し
た接点領域の面積比が１：２であるため、最新技術の位
置決め装置にとって比較的作業が容易になる。

正しい整合が行なわれると、電気部品は相互にバイアス
され、保持される。このとき、エラストマ・ベース１８
は、張り出した各接点領域２１に力を加えて、チップ９
の対応する入出力バッド１２に接触させてワイプさせる
。

チップは、張り出した導体領域に向かってバイアスされ
、好ましくは熱良導体（たとえば金属）製の平坦なプレ
ート３０によって保持されることが好ましい。プレート
３０からチップ９にかかるパイアスカ（たとえばクラン
プ手段３２によって加えられる力）が、チップ入出力バ
ッド１２と張り出した接点領域２１の境界の下の領域に
あるエラストマ・ベースを２５ないし５０％沈下させ、
しかもチップに損傷を与えない（たとえば約１３ｋｇ／
ａｍ２未満）ことが好ましい。パイアスカに関する他の
基準は、特定のエラストマ・固体金属系で、表面導体タ
ブ２０への圧縮が最小で、各表面導体タブの断面積が一
定のままであり、エラストマがどの点でも穴があかない
ような力であることである。０．１２５ｍｍの多孔質ポ
リウレタンのエラストマ、及び厚みが０−０５ｍｍの銅
の表面導体タブの場合、必要な力を与えるのに、約０．
８ないし３．５ｋｇ／ｃｍ２の範囲の圧力が好ましい。

第４図及び第５図に示すように、表面導体タブ２０の張
り出した接点領域２１と、チップ入出力バッド１２の間
の自動ワイプは、点Ａ（チップ入出力バッド１２の先端
）とＢ（張り出した接点領域２１の初期接触点）が最初
に一致する点で、チップ入出力バッド１２を張り出した
接点領域２１に接触させ、張り出した接点領域２１を下
方へ移動させることによって行なわれる。第４図に示す
ように、張り出した接点領域２１は、弾力性材料製では
なく、接触によって断面積が減少しないため、点Ｂ”（
チップ入出力バッド１２の点Ａが張り出した接点領域２
１と最終的に接触する点）は、チップ入出力１２の点Ａ
が張り出した接点領域２１と最初に接触する点Ｂとは異
なる。得られるワイプは、点Ｂと点Ｂ′との距離である
。

０．１ｍｍのスルー・ホールと、面積が０．０１４　ｍ
ｍ２で厚み約０．０５１１１ＤＩの銅の張り出した接点
領域２１と、約０．１２５ｍｍの多孔質ポリウレタンの
エラストマ・ベースを設けた実施例では、エラストマの
５０％変形により、チップ入出力接点１つ当り、約０．
０２５ｍｍのワイプが生じ、信頼度の非常に高い接続が
確実に行なわれる。２５ないし５０％の変形を達成する
のに必要な圧力は、上記の系では約０．８ないし３．５
ｋｇ／ｃｍ２である。

このコネクタの構造と、コネクタ中で使用する材料の組
合せにより、電気部品の入出力パッドの接触点で局所的
な圧力を得るために大きな係合力をかけることなく、電
気部品間の柔軟な接続が可能になる。このことは、こわ
れ易い集積回路半導体チップを基板に接続する際、非常
に重要である。

柔軟な接続によって、熱を放散させなければならないチ
ップその他の電気部品が互いに平坦になる。

このコネクタによって基板に接続したチップは、チップ
の傾きやチップの高さの変動がなく、これが、Ｃ−４や
はんだボール型の接続よりすぐれた主な利点である。最
新技術の高電カニリア・アレイＶＬＳＩチップから熱を
放散させるのに一般に使用される内部熱機能向上手段は
、チップの傾きとチップの高さの変動があると効率が非
常に低下する。熱特性の改善による熱応力の減少とチッ
プその他の電気部品に対する機械的応力の減少があいま
って、チップが受ける全応力が大幅に減少する。

入出力パッドや相互接続させる部品に大きな熱応力や機
械的応力を加えずに、高密度の入出力パッドのエリア・
アレイを高密度に相互接続できることは、ｖＬＳＩコネ
クタ技術における大きな進歩である。相互接続の高密度
のエリア・アレイの自動ワイプ能力は、このような高密
度の相互接続方式を実用的なものにする追加的利点であ
る。ワイプを行なわないと、接触抵抗を最小にして金属
間の接続を確実に行なうために表面被膜及び破片を貫入
させなければならないため、信頼性のあるはんだを使用
しない接続を実現することができない。

短い誘導経路と高い導電性によって得られる電気的利点
を本発明によって得られる他の利点と組み合わせること
により、最新技術のＶＬＳＩコンピュータ・システムに
必要な高い標準に適合する信頼性の高い相互接続が可能
になる。

本発明の他の利点は、再加工能力に関するものである。

チップを基板に相互接続する標準的手法は、現在はんだ
付けや溶接などの接着手段によっており、多チップ・モ
ジュールの再加工で多（の問題が生じる。本発明のエラ
ストマ・コネクタによって相互接続した電気部品を修理
または再加工するには、電気部品を互いにバイアスさせ
る手段を単に室温で外すだけでよい。このことが可能な
のは、このエラストマによる相互接続方式でははんだ等
の接着手段を用いないためである。それとは対照的に、
はんだボールによる接続で現在使用されている再加工法
では、一連の高温での熱処理が必要である。

本発明による試験プローブの一部として一時的接続を行
なう操作を、第７図及び第８図に示す。

第８図を参照すると、代表的な試験プローブ３９及びそ
れに関連するプロセスでは、複数の画定されたチップ・
サイト９ａを有するダイシングしていないウェーハ５２
を、高精度ＸＹ子テーブル０に取り付けたチャック（通
常、真空チャック）４８上の定位置に保持させる。ダイ
シングしないウェーハ中の特定のチップを試験するには
ＸＹテーブルで試験プローブ３９のエラストマ・コネク
タ１０の下のチップを移動させる。試験プローブ３９を
チップ方向に下げると、エラストマ・コネクタ１０によ
り試験プローブとチップの接触が容易になる。特に第７
図を参照すると、エラストマ・コネクタ１０がチップと
接触すると、チップのメタライズしたパッド１２ａが張
り出した接点領域２１と接触する。垂直位置決め手段４
０を使って、プローブ回路とエラストマ・コネクタ１ｏ
を所定の位置に下げて保持する。位置決め手段４０（こ
れは機械的バイアス手段として曇＜）により、張り出し
た接点領域２１の下のエラストマ１８が約２５ないし５
０％変形するのに十分な力が加えられる。この圧力（約
１３　ｋ　ｇ　／ａｍ２未ｍ）は、必要な変形を生じ、
しかもダイシングされないウェーハに全く損傷を与えな
いように選定する。エラストマが厚み約０．１２５ｍｍ
の多孔質ポリウレタンであり、表面導体タブが厚み約０
．０５ｍｍの銅であるこの実施例では、必要な圧力は、
約０．８ないし３．５ｋｇ／ｃｍ２である。接続手段４
２は電力と信号を供給し、試験プローブ１０を、スペー
ス・トランスフォーマ４４を介して、チップの試験を行
なう回路及び装置（たとえばテスタ５５）に接続する。

特定のチップ位置を試験した後、プローブを引き上げ、
ＸＹテーブルを他のチップ位置に移動して、試験操作を
反復する。

本発明のエラストマ・コネクタ１０を製作する好ましい
方法は、エラストマ・ベース１８を電気部品８またはス
ペース・トランスフォーマ４４の上面に設けるものであ
る。レーザ・ドリリング、電子線処理、反応性イオン・
エツチング、またはフォトリソグラフィ手段により、得
られるバイアのアレイが、接続される１つの電気部品（
複数チップ基板またはテスタ・スペース・トランスフォ
ーマ）上の入出力パッドのエリア・アレイに対応するよ
うに、エラストマ層を貫通させてスルー・ホールを形成
する。別法として、予備成形したエラストマ・シートを
用いる場合、エラストマを基板まタハスペース・トラン
スフォーマに接合する前に、予備成形したエラストマに
スルー・ホールを設けることができる。金属（たとえば
銅、Ｃｕ／Ａα）スルー・ホール導体１６は、Ｍ着また
はメツキにより、マスクを介してバイア中に付着させる
ことが好ましい。次に、表面導体タブ２０は、金属を第
２のマスクを介してエラストマの上面に蒸着させるか、
または無電解メツキによって形成することが好ましい。

表面導体タブ２０の形成は、スルー・ホール導体１６の
最上部の露出した表面をほぼ被覆し、この表面に接続さ
れ、同時に張り出した接点領域２１を形成するように形
成する。表面導体タブ上に薄い非酸化性金属（たとえば
金）を蒸着させることが好ましい。どのエラストマ及び
金属を選択するかは、上記のファクタのほかに、エラス
トマと金属導体の接着力などのファクタによっても左右
される。Ｃｒ　％　Ｎ　ｉＮ　Ｐ　ｄまたはそれらの組
合せ等、接着を促進する材料の薄い層をエラストマ、金
属またはその両方の上に付着させるなど、接着を強化す
るための工程を追加する必要があることもある。

Ｆ１発明の効果 本発明によれば、高密度の接点接続を安全確実に行なう
ことができ、しかも取外し可能であり、構成要素を装置
内に組み込むためのコネクタ手段として、または構成要
素の試験のためのコネクタ手段として大きな効果を期待
できるものである。

【図面の簡単な説明】

第１図は、２つの電子パッケージの入出力パッドのエリ
ア・アレイを相互接続する一般応用例における本発明の
エラストマ・コネクタの等角面、第２図は、表面導体タ
ブの別の実施例の部分平面図、第３図は、本発明のコネ
クタを使用して基板に接続した集積回路チップの一部断
両立面図、第４図は、チップ入出力パッドとコネクタと
の初期接触点を示す部分立面図、第５図は、ワイプを説
明するための、接続後のチップ入出力パッドとコネクタ
との接触点を示す部分立面図、第６図は捕捉パッドを含
む別の構造を説明する部分立面図、第７図は、ウェーハ
中のまだダイシングしていない集積回路を試験する一時
的ブローブとしてコネクタを使用した本発明のコネクタ
の一部断両立面図、第８図は、本発明のエラストマ・コ
ネクタを使用することができる最新技術のチップ試験装
置の概略図である。 ８・・・・基板、９・・・・ＶＬＳＩチップ、１０・・
・・エラストマ・コネクタ、１２・・・・チップ入出力
パッド、１４・・・・基板入出力パッド、１６・・・・
スルー・ホール導体、１８・・・・エラストマ・ベース
、２０・・・・表面導体タブ、２１・・・・張り出した
接点領域。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (1)

1. 【特許請求の範囲】 　導電パッドを有する電子的構成要素と導電パッドを有
   する基体とを接続するコネクタ装置にして、上記基体上
   に配置されるエラストマ・ベースと、機械的バイアス手
   段とよりなり、 上記エラストマ・ベースは、このエラストマ・ベースの
   上面から下面まで延び、下面において上記基体の導電パ
   ッドと接触するスルー・ホール導体と、上記上面におい
   て上記スルー・ホール導体に接続され、上記電子的構成
   要素の導電パッドと対応する位置に上記上面に沿って張
   り出した接点領域を有する表面導体タブとを有し、 上記機械的バイアス手段は、上記電子的構成要素の導電
   パッドが上記接点領域と接触した状態でこれらの導電パ
   ッド及び接点領域間に押圧を加えることを特徴とするエ
   ラストマ・コネクタ装置。