JPH06105175A - 高電圧安定化回路 - Google Patents
高電圧安定化回路Info
- Publication number
- JPH06105175A JPH06105175A JP24900292A JP24900292A JPH06105175A JP H06105175 A JPH06105175 A JP H06105175A JP 24900292 A JP24900292 A JP 24900292A JP 24900292 A JP24900292 A JP 24900292A JP H06105175 A JPH06105175 A JP H06105175A
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- pulse
- transistor
- diode
- flyback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 水平走査の帰線期間のフライバックパルスを
昇圧・整流し、高電圧を出力する回路において、高電圧
を安定化する。 【構成】 水平出力トランジスタQ1のフライバックパル
スをフライバックトランスＴで昇圧し、ダイオードD3で
整流し高電圧で出力する。この高電圧を抵抗R1、R2で分
圧し、バッファ増幅器Ｘを介しパルス幅変調器Ｐに入力
する。パルス幅変調器は水平同期信号に基づくトリガ信
号で立ち上がり、バッファ増幅器を介しての電圧に応じ
た幅のパルス信号を出力する。この信号をトランジスタ
Q2に印加し、パルス信号に応じてオンさせ、ダイオード
D2を介し電源電圧Vcc をトランジスタQ1のコレクタに供
給する。
昇圧・整流し、高電圧を出力する回路において、高電圧
を安定化する。 【構成】 水平出力トランジスタQ1のフライバックパル
スをフライバックトランスＴで昇圧し、ダイオードD3で
整流し高電圧で出力する。この高電圧を抵抗R1、R2で分
圧し、バッファ増幅器Ｘを介しパルス幅変調器Ｐに入力
する。パルス幅変調器は水平同期信号に基づくトリガ信
号で立ち上がり、バッファ増幅器を介しての電圧に応じ
た幅のパルス信号を出力する。この信号をトランジスタ
Q2に印加し、パルス信号に応じてオンさせ、ダイオード
D2を介し電源電圧Vcc をトランジスタQ1のコレクタに供
給する。
Description
【０００１】
【産業上の利用分野】本発明は水平帰線期間に発生する
水平出力トランジスタのコレクタに発生するフライバッ
クパルスを昇圧し、高電圧を出力する回路に係り、高電
圧を安定化するものに関する。
水平出力トランジスタのコレクタに発生するフライバッ
クパルスを昇圧し、高電圧を出力する回路に係り、高電
圧を安定化するものに関する。
【０００２】
【従来の技術】陰極線受像管を用いた受像機、例えば、
テレビジョン受像機等では、受像管の画像のサイズを安
定にするため、アノード電流の増減によるアノード電圧
（高電圧）の変動を小さくすることが要求される。この
高電圧の安定化のため、例えば、図３に示す、フライバ
ックトランスＴの１次コイルを介し水平出力トランジス
タQ1のコレクタに電源電圧Vcc を供給し、水平帰線期間
に水平出力トランジスタQ1のコレクタに発生するフライ
バックパルスをフライバックトランスＴで昇圧し、ダイ
オードD3で整流し、受像管のアノード容量等で平滑して
高電圧を出力する回路において、前記高電圧を抵抗R1お
よび抵抗R2で適宜の電圧に分圧し、電源制御回路11に帰
還し、高電圧の変動に応じて電源電圧Vcc を可変し、水
平出力トランジスタQ1のコレクタのフライバックパルス
の振幅を制御し、これにより、高電圧の変動を抑えるよ
うにしたものがある。この場合、水平出力回路と電源の
間に電源制御回路11が介在し、電源インピーダンスが高
いものとなって水平出力回路の動作に支障を生じるた
め、電源制御回路11の出力側に比較的大容量のコンデン
サC2を接続しなければならない。ところが、このコンデ
ンサC2があるために、負荷の過度的な変動に対する電源
制御回路11の出力電圧の変化（追随）に、コンデンサの
充放電の時定数に相応する時間の遅れが生じる。すなわ
ち、ダイナミックレギュレーションが悪化する（アノー
ド電流の急激な変化に対してアノード電圧の安定化動作
が追随できない）という問題がある。
テレビジョン受像機等では、受像管の画像のサイズを安
定にするため、アノード電流の増減によるアノード電圧
（高電圧）の変動を小さくすることが要求される。この
高電圧の安定化のため、例えば、図３に示す、フライバ
ックトランスＴの１次コイルを介し水平出力トランジス
タQ1のコレクタに電源電圧Vcc を供給し、水平帰線期間
に水平出力トランジスタQ1のコレクタに発生するフライ
バックパルスをフライバックトランスＴで昇圧し、ダイ
オードD3で整流し、受像管のアノード容量等で平滑して
高電圧を出力する回路において、前記高電圧を抵抗R1お
よび抵抗R2で適宜の電圧に分圧し、電源制御回路11に帰
還し、高電圧の変動に応じて電源電圧Vcc を可変し、水
平出力トランジスタQ1のコレクタのフライバックパルス
の振幅を制御し、これにより、高電圧の変動を抑えるよ
うにしたものがある。この場合、水平出力回路と電源の
間に電源制御回路11が介在し、電源インピーダンスが高
いものとなって水平出力回路の動作に支障を生じるた
め、電源制御回路11の出力側に比較的大容量のコンデン
サC2を接続しなければならない。ところが、このコンデ
ンサC2があるために、負荷の過度的な変動に対する電源
制御回路11の出力電圧の変化（追随）に、コンデンサの
充放電の時定数に相応する時間の遅れが生じる。すなわ
ち、ダイナミックレギュレーションが悪化する（アノー
ド電流の急激な変化に対してアノード電圧の安定化動作
が追随できない）という問題がある。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、水平出力回路の電源電圧を変化させるのではな
く、フライバックトランスの１次コイルに並列に、順方
向に直列接続されたトランジスタおよびダイオードをカ
ソード電極が水平出力トランジスタのコレクタ側になる
ように接続し、水平出力トランジスタのフライバックパ
ルスの終了後（立ち下がり後）、水平出力トランジスタ
のオフ期間内の所要の期間、前記ダイオードをオンさせ
ることにより前記フライバックパルスの振幅を制御し、
これにより、高電圧の変動を抑え、ダイナミックレギュ
レーションのよい高電圧安定化回路を提供することにあ
る。
に鑑み、水平出力回路の電源電圧を変化させるのではな
く、フライバックトランスの１次コイルに並列に、順方
向に直列接続されたトランジスタおよびダイオードをカ
ソード電極が水平出力トランジスタのコレクタ側になる
ように接続し、水平出力トランジスタのフライバックパ
ルスの終了後（立ち下がり後）、水平出力トランジスタ
のオフ期間内の所要の期間、前記ダイオードをオンさせ
ることにより前記フライバックパルスの振幅を制御し、
これにより、高電圧の変動を抑え、ダイナミックレギュ
レーションのよい高電圧安定化回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、水平走査の帰線期間に発生する水平出力ト
ランジスタのフライバックパルスをフライバックトラン
スで昇圧し整流して高電圧を出力する回路において、前
記高電圧を分圧する分圧回路と、分圧された電圧値に応
じたパルス幅の信号を出力するパルス発生回路と、フラ
イバックトランスの電源側にエミッタを接続し前記パル
ス発生回路よりの信号にてオンするトランジスタを設
け、前記トランジスタのコレクタおよび水平出力トラン
ジスタのコレクタの間に順方向に直列にダイオードを接
続してなり、高電圧出力の変化に応じて前記ダイオード
のオン期間を制御するようにして構成した高電圧安定化
回路を提供するものである。
決するため、水平走査の帰線期間に発生する水平出力ト
ランジスタのフライバックパルスをフライバックトラン
スで昇圧し整流して高電圧を出力する回路において、前
記高電圧を分圧する分圧回路と、分圧された電圧値に応
じたパルス幅の信号を出力するパルス発生回路と、フラ
イバックトランスの電源側にエミッタを接続し前記パル
ス発生回路よりの信号にてオンするトランジスタを設
け、前記トランジスタのコレクタおよび水平出力トラン
ジスタのコレクタの間に順方向に直列にダイオードを接
続してなり、高電圧出力の変化に応じて前記ダイオード
のオン期間を制御するようにして構成した高電圧安定化
回路を提供するものである。
【０００５】
【作用】以上のように構成したので、本発明による高電
圧安定化回路においては、フライバックトランスの１次
コイルに並列に、カソード電極を水平出力トランジスタ
のコレクタ側とするダイオードを、順方向に直列接続さ
れたトランジスタと共に接続し、このダイオードを、水
平出力トランジスタのフライバックパルスの終了後（立
ち下がり後）の水平出力トランジスタのオフ期間内で、
高電圧の分圧値に相応する期間でオンする。これによ
り、水平出力トランジスタのコレクタに発生するフライ
バックパルスの振幅は、高電圧の分圧値に基づいて制御
される。
圧安定化回路においては、フライバックトランスの１次
コイルに並列に、カソード電極を水平出力トランジスタ
のコレクタ側とするダイオードを、順方向に直列接続さ
れたトランジスタと共に接続し、このダイオードを、水
平出力トランジスタのフライバックパルスの終了後（立
ち下がり後）の水平出力トランジスタのオフ期間内で、
高電圧の分圧値に相応する期間でオンする。これによ
り、水平出力トランジスタのコレクタに発生するフライ
バックパルスの振幅は、高電圧の分圧値に基づいて制御
される。
【０００６】
【実施例】以下、図面に基づいて本発明による高電圧安
定化回路の実施例を詳細に説明する。図１は本発明によ
る高電圧安定化回路の一実施例の要部回路図である。図
において、Q1は水平出力トランジスタ、D1はダンパーダ
イオード、C1は共振コンデンサ、Ｔはフライバックトラ
ンス、D3は高電圧整流用のダイオードで、これらの各回
路素子で高電圧出力回路が構成される。R1およびR2はそ
れぞれ抵抗で、ダイオードD3で整流された高電圧を所要
の電圧に分圧する。Ｘはバッファ増幅器で、抵抗R1およ
びR2で分圧された電圧を入力し低インピーダンスで出力
する。Ｐはパルス幅変調器で、水平ドライブパルスの立
ち上がりをトリガとしてパルス信号を発生し、バッファ
増幅器Ｘよりの電圧に応じた幅のパルス信号に生成して
出力する。Q2はトランジスタで、パルス幅変調器Ｐより
のパルス信号にてオンする。D2はダイオードで、トラン
ジスタQ2に順方向に直列接続され、トランジスタQ2のオ
ン時、電源電圧Vcc を水平出力トランジスタQ1のコレク
タに供給する。
定化回路の実施例を詳細に説明する。図１は本発明によ
る高電圧安定化回路の一実施例の要部回路図である。図
において、Q1は水平出力トランジスタ、D1はダンパーダ
イオード、C1は共振コンデンサ、Ｔはフライバックトラ
ンス、D3は高電圧整流用のダイオードで、これらの各回
路素子で高電圧出力回路が構成される。R1およびR2はそ
れぞれ抵抗で、ダイオードD3で整流された高電圧を所要
の電圧に分圧する。Ｘはバッファ増幅器で、抵抗R1およ
びR2で分圧された電圧を入力し低インピーダンスで出力
する。Ｐはパルス幅変調器で、水平ドライブパルスの立
ち上がりをトリガとしてパルス信号を発生し、バッファ
増幅器Ｘよりの電圧に応じた幅のパルス信号に生成して
出力する。Q2はトランジスタで、パルス幅変調器Ｐより
のパルス信号にてオンする。D2はダイオードで、トラン
ジスタQ2に順方向に直列接続され、トランジスタQ2のオ
ン時、電源電圧Vcc を水平出力トランジスタQ1のコレク
タに供給する。
【０００７】次に、本発明による高電圧安定化回路の動
作を図２の波形図を用いて説明する。水平出力トランジ
スタQ1は、水平走査期間（電源より矢印Ｉの向きに電流
が流れる）の終了t1時、ベースドライブ電流のオフに応
じてオフする。このオフにより、水平出力トランジスタ
Q1のコレクタにフライバックパルス（振幅Vp）が発生す
る。このフライバックパルスの幅は、コンデンサC1の容
量およびフライバックトランスＴのインダクタンス等の
共振周波数で決まる。このフライバックパルスの立ち下
がり後、時間t2までの間、ダイオードD2がない場合であ
れば、ダンパーダイオードD1→フライバックトランスＴ
の向き（矢印Ｉの逆方向）のダンパー電流（点線で示す
Idの如く）が流れる筈である。
作を図２の波形図を用いて説明する。水平出力トランジ
スタQ1は、水平走査期間（電源より矢印Ｉの向きに電流
が流れる）の終了t1時、ベースドライブ電流のオフに応
じてオフする。このオフにより、水平出力トランジスタ
Q1のコレクタにフライバックパルス（振幅Vp）が発生す
る。このフライバックパルスの幅は、コンデンサC1の容
量およびフライバックトランスＴのインダクタンス等の
共振周波数で決まる。このフライバックパルスの立ち下
がり後、時間t2までの間、ダイオードD2がない場合であ
れば、ダンパーダイオードD1→フライバックトランスＴ
の向き（矢印Ｉの逆方向）のダンパー電流（点線で示す
Idの如く）が流れる筈である。
【０００８】しかし、実際には、水平出力トランジスタ
Q1（ＮＰＮ型）のコレクタにカソード電極を接続したダ
イオードD2に、ＰＮＰ型トランジスタQ2のコレクタを直
列接続し、このトランジスタQ2のエミッタをフライバッ
クトランスＴの電源側に接続し、前記t1より時間T1の間
（この時間T1は、フライバックパルスの期間より長く、
水平出力トランジスタQ1のオフ期間＝時間t2より短い時
間に設定する）、トランジスタQ2は、パルス幅変調器Ｐ
よりのパルス信号によりオンするので、フライバックト
ランスＴの１次コイルは、トランジスタQ2およびトラン
ジスタQ2のコレクタに順方向に直列に接続したダイオー
ドD2とで短絡され、電源（電圧Vcc ）よりトランジスタ
Q2のエミッタ→コレクタ→ダイオードD2→フライバック
トランスＴに電流（ダンパー電流）が流れ、この間、水
平出力トランジスタQ1のコレクタに電源電圧Vcc が加わ
る（斜線で示すＣの部分）。
Q1（ＮＰＮ型）のコレクタにカソード電極を接続したダ
イオードD2に、ＰＮＰ型トランジスタQ2のコレクタを直
列接続し、このトランジスタQ2のエミッタをフライバッ
クトランスＴの電源側に接続し、前記t1より時間T1の間
（この時間T1は、フライバックパルスの期間より長く、
水平出力トランジスタQ1のオフ期間＝時間t2より短い時
間に設定する）、トランジスタQ2は、パルス幅変調器Ｐ
よりのパルス信号によりオンするので、フライバックト
ランスＴの１次コイルは、トランジスタQ2およびトラン
ジスタQ2のコレクタに順方向に直列に接続したダイオー
ドD2とで短絡され、電源（電圧Vcc ）よりトランジスタ
Q2のエミッタ→コレクタ→ダイオードD2→フライバック
トランスＴに電流（ダンパー電流）が流れ、この間、水
平出力トランジスタQ1のコレクタに電源電圧Vcc が加わ
る（斜線で示すＣの部分）。
【０００９】そして、時間T1の終了時、すなわち、トラ
ンジスタQ2のオフ時より、水平出力トランジスタQ1がオ
ン（時間t2）するまでの間、ダンパーダイオードD1→フ
ライバックトランスＴにダンパー電流が流れ、これに続
く水平出力トランジスタQ1のオン（時間t2）よりオフ
（時間t3）までの期間は電源Vcc →フライバックトラン
スＴ→水平出力トランジスタQ1の電流が流れる。
ンジスタQ2のオフ時より、水平出力トランジスタQ1がオ
ン（時間t2）するまでの間、ダンパーダイオードD1→フ
ライバックトランスＴにダンパー電流が流れ、これに続
く水平出力トランジスタQ1のオン（時間t2）よりオフ
（時間t3）までの期間は電源Vcc →フライバックトラン
スＴ→水平出力トランジスタQ1の電流が流れる。
【００１０】上述のように、時間T1の期間、ダイオード
D2を介し電源電圧Vcc が水平出力トランジスタQ1のコレ
クタに供給されるが（前述の斜線Ｃの部分）、この電源
電圧Vcc の供給期間の面積（Ｃ）に応じてフライバック
パルスの振幅が変わる。これは、フライバックパルスの
面積（点々で示すＡの部分）は、コンデンサC1およびフ
ライバックトランスＴに蓄積されたエネルギーに基づく
逆起電力に相応するものであり、これは、フライバック
パルスの立ち下がり時より次のフライバックパルスの立
ち上がり時までの間にフライバックトランスＴに蓄積さ
れるエネルギーに等しい。すなわち、斜線で示すＣの部
分の面積および無地で示すＢの部分の面積の和に相応す
る。従って、ダイオードD2を設け、このダイオードD2を
期間T1の間オンすることにより前記Ｂの面積が減少し、
これに応じてフライバックパルスの面積Ａが減少する。
コンデンサC1およびフライバックトランスＴは不変であ
るからフライバックパルスの幅は不変であり、従って、
前記面積Ａが減少した場合はフライバックパルスの振幅
（Vp）が小さくなる。すなわち、例えば、前記時間T1
を、これより短い時間T2とした場合、フライバックパル
スの振幅が大きくなる（Vp1 → Vp2）ものであるから、
ダイオードD2のオン期間を所定の範囲内で可変すること
により、フライバックパルスの振幅を可変できる。
D2を介し電源電圧Vcc が水平出力トランジスタQ1のコレ
クタに供給されるが（前述の斜線Ｃの部分）、この電源
電圧Vcc の供給期間の面積（Ｃ）に応じてフライバック
パルスの振幅が変わる。これは、フライバックパルスの
面積（点々で示すＡの部分）は、コンデンサC1およびフ
ライバックトランスＴに蓄積されたエネルギーに基づく
逆起電力に相応するものであり、これは、フライバック
パルスの立ち下がり時より次のフライバックパルスの立
ち上がり時までの間にフライバックトランスＴに蓄積さ
れるエネルギーに等しい。すなわち、斜線で示すＣの部
分の面積および無地で示すＢの部分の面積の和に相応す
る。従って、ダイオードD2を設け、このダイオードD2を
期間T1の間オンすることにより前記Ｂの面積が減少し、
これに応じてフライバックパルスの面積Ａが減少する。
コンデンサC1およびフライバックトランスＴは不変であ
るからフライバックパルスの幅は不変であり、従って、
前記面積Ａが減少した場合はフライバックパルスの振幅
（Vp）が小さくなる。すなわち、例えば、前記時間T1
を、これより短い時間T2とした場合、フライバックパル
スの振幅が大きくなる（Vp1 → Vp2）ものであるから、
ダイオードD2のオン期間を所定の範囲内で可変すること
により、フライバックパルスの振幅を可変できる。
【００１１】前記ダイオードD2のオン・オフ制御は、パ
ルス幅変調器Ｐにより、抵抗R1および抵抗R2で高電圧よ
り分圧した電圧に基づいてオン期間の制御されるパルス
信号を生成し、トランジスタQ2に入力し、パルス信号の
オンの期間、トランジスタQ2をオンし、これにより、ト
ランジスタQ2およびダイオードD2を介して電源電圧Vcc
を水平出力トランジスタQ1のコレクタに印加することに
より、高電圧の変化に応じてフライバックパルスの振幅
を可変し、高電圧出力の変動を抑止するようにする。な
お、パルス幅変調器Ｐは、水平同期信号に基づく信号を
トリガ信号とし、パルスの立ち上がりを水平出力トラン
ジスタQ1のオンのタイミングに一致させるようにする。
ルス幅変調器Ｐにより、抵抗R1および抵抗R2で高電圧よ
り分圧した電圧に基づいてオン期間の制御されるパルス
信号を生成し、トランジスタQ2に入力し、パルス信号の
オンの期間、トランジスタQ2をオンし、これにより、ト
ランジスタQ2およびダイオードD2を介して電源電圧Vcc
を水平出力トランジスタQ1のコレクタに印加することに
より、高電圧の変化に応じてフライバックパルスの振幅
を可変し、高電圧出力の変動を抑止するようにする。な
お、パルス幅変調器Ｐは、水平同期信号に基づく信号を
トリガ信号とし、パルスの立ち上がりを水平出力トラン
ジスタQ1のオンのタイミングに一致させるようにする。
【００１２】
【発明の効果】以上に説明したように、本発明による高
電圧安定化回路によれば、高電圧の変化に応じて各走査
期間ごとにフライバックパルスの振幅を制御するもので
あるから、このフライバックパルスを昇圧し整流して得
られた高電圧は安定度が高く、かつ、高電圧の変動に対
して制御の応答が早いので、ダイナミックレギュレーシ
ョンのよい高電圧出力が得られる。
電圧安定化回路によれば、高電圧の変化に応じて各走査
期間ごとにフライバックパルスの振幅を制御するもので
あるから、このフライバックパルスを昇圧し整流して得
られた高電圧は安定度が高く、かつ、高電圧の変動に対
して制御の応答が早いので、ダイナミックレギュレーシ
ョンのよい高電圧出力が得られる。
【図１】本発明による高電圧安定化回路の一実施例の要
部回路図である。
部回路図である。
【図２】本発明による高電圧安定化回路の動作を説明す
るための波形図である。
るための波形図である。
【図３】従来の高電圧安定化回路の一例である。
Q1 水平出力トランジスタ Q2 トランジスタ D1 ダンパーダイオード D2 ダイオード Ｔ フライバックトランス R1 抵抗 R2 抵抗 Ｘ バッファ増幅器 Ｐ パルス幅変調器
Claims (1)
- 【請求項１】 水平走査の帰線期間に発生する水平出力
トランジスタのフライバックパルスをフライバックトラ
ンスで昇圧し整流して高電圧を出力する回路において、
前記高電圧を分圧する分圧回路と、分圧された電圧値に
応じたパルス幅の信号を出力するパルス発生回路と、フ
ライバックトランスの電源側にエミッタを接続し前記パ
ルス発生回路よりの信号にてオンするトランジスタを設
け、前記トランジスタのコレクタおよび水平出力トラン
ジスタのコレクタの間に順方向に直列にダイオードを接
続してなり、高電圧出力の変化に応じて前記ダイオード
のオン期間を制御するようにして構成した高電圧安定化
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24900292A JPH06105175A (ja) | 1992-09-18 | 1992-09-18 | 高電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24900292A JPH06105175A (ja) | 1992-09-18 | 1992-09-18 | 高電圧安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06105175A true JPH06105175A (ja) | 1994-04-15 |
Family
ID=17186555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24900292A Pending JPH06105175A (ja) | 1992-09-18 | 1992-09-18 | 高電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105175A (ja) |
-
1992
- 1992-09-18 JP JP24900292A patent/JPH06105175A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JPS6261186B2 (ja) | ||
| US4939429A (en) | High voltage regulator circuit for picture tube | |
| JPS5824067B2 (ja) | 偏向回路用電源電圧安定化回路 | |
| US3706023A (en) | High voltage regulation circuit for television receiver | |
| US4468593A (en) | Horizontal drive and nonlinearity correction circuit | |
| US5357175A (en) | Deflection and high voltage circuit | |
| JPH05252409A (ja) | 高電圧発生回路 | |
| US4728868A (en) | High voltage generating circuit | |
| US5016156A (en) | High voltage stabilizing circuit | |
| US4719394A (en) | Horizontal output circuit | |
| US6222328B1 (en) | Horizontal deflection circuit | |
| US5278746A (en) | High voltage generator | |
| JPH06105175A (ja) | 高電圧安定化回路 | |
| US6104174A (en) | High voltage power supply circuit | |
| US4169989A (en) | Circuit arrangements for providing saw-tooth currents in coils | |
| GB2141883A (en) | A high voltage generating circuit | |
| US5317495A (en) | Stabilized high voltage power supply circuit | |
| JPH05211618A (ja) | 偏向回路 | |
| JPH0799620A (ja) | 高圧安定化回路 | |
| JP2829943B2 (ja) | 水平偏向高圧発生回路 | |
| JP2773323B2 (ja) | ダイナミックフォーカス電圧発生回路 | |
| JPH06261221A (ja) | 高圧回路 | |
| JPS61134181A (ja) | 水平偏向回路 | |
| JPH0583580A (ja) | スイツチ駆動回路 |