JPH0610412Y2 - DC constant voltage circuit - Google Patents

DC constant voltage circuit

Info

Publication number
JPH0610412Y2
JPH0610412Y2 JP1237087U JP1237087U JPH0610412Y2 JP H0610412 Y2 JPH0610412 Y2 JP H0610412Y2 JP 1237087 U JP1237087 U JP 1237087U JP 1237087 U JP1237087 U JP 1237087U JP H0610412 Y2 JPH0610412 Y2 JP H0610412Y2
Authority
JP
Japan
Prior art keywords
collector
voltage
output
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1237087U
Other languages
Japanese (ja)
Other versions
JPS63122819U (en
Inventor
操 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP1237087U priority Critical patent/JPH0610412Y2/en
Publication of JPS63122819U publication Critical patent/JPS63122819U/ja
Application granted granted Critical
Publication of JPH0610412Y2 publication Critical patent/JPH0610412Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、直流定電圧回路に係り、特に定電圧化される
入力電圧が低下して直流定電圧回路が非安定領域に入っ
ても入力電流が増大しない様にした直流定電圧回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a DC constant voltage circuit, and in particular, even if the DC constant voltage circuit enters a non-stable region due to a decrease in input voltage The present invention relates to a DC constant voltage circuit that prevents current from increasing.

〈考案の概要〉 本考案は直流定電圧回路において、出力トランジスタが
3個のトランジスタでカレントミラー構成され、この出
力トランジスタは3個のコレクタを有する入力電圧が低
下して定電圧回路が非安定領域に入る際、出力端子に接
続された第1のコレクタより第3のコレクタ電圧が低下
した事を比較回路により検出し、この検出出力により出
力トランジスタを制御する事により、非安定領域に突入
した際の出力トランジスタのドライブ電流の増大を防止
する様にしたものである。
<Outline of the Invention> In the DC voltage regulator of the present invention, the output transistor has a current mirror configuration of three transistors, and the output transistor has three collectors, and the input voltage is lowered and the voltage regulator is unstable. When entering the unstable region by detecting the lowering of the third collector voltage from the first collector connected to the output terminal by the comparison circuit and controlling the output transistor by this detection output The drive current of the output transistor is prevented from increasing.

〈従来の技術〉 第5図は従来の直流定電圧回路を示す。入力端子Tiに
入力された非安定化電源電圧Viは出力トランジスタQ
1を介して出力端子T0に安定化されて出力電圧V0とし
て出力される。1、2は定電流源、3は差動アンプ、Q
2〜Q6はトランジスタ、ZD1はツェナータイオードで
ある。Q2、Q3はカレントミラーを構成し、Q5、Q6は
出力トランジスタQ1をドライブする。差動アンプ3は
ツェナーダイオードZD1で生成される基準電圧Vs
と、出力電圧V0をR1、R2で分圧した分圧電圧とを比
較し、これを差動アンプを通じて検出し、この出力によ
り、トランジスタQ4〜Q6を介して出力トランジスタQ
1を制御する。
<Prior Art> FIG. 5 shows a conventional DC constant voltage circuit. The unstabilized power supply voltage Vi input to the input terminal Ti is the output transistor Q.
It is stabilized at the output terminal T0 via 1 and output as the output voltage V0. 1, 2 are constant current sources, 3 are differential amplifiers, Q
2 to Q6 are transistors, and ZD1 is a Zener diode. Q2 and Q3 form a current mirror, and Q5 and Q6 drive the output transistor Q1. The differential amplifier 3 has a reference voltage Vs generated by the Zener diode ZD1.
Is compared with a divided voltage obtained by dividing the output voltage V0 by R1 and R2, this is detected through a differential amplifier, and this output causes the output transistor Q via the transistors Q4 to Q6.
Control 1

次に第6図の入力特性図と共に回路の動作について説明
する。電源入力端子Tiへ入力された入力電圧Viが上
昇していくにつれ出力電圧V0を上昇し、入力電圧Vi
が3.2Vに達すると出力電圧V0は3.0Vで定電圧
化される。一方電源Viから入力される入力電流Iiは
入力電圧Viの上昇に伴って、出力電圧V0が安定領域
に入る迄急上昇し最大14mA程度迄流れる。又逆に、直
流定電圧回路が定電圧状態において、電源電圧Viが低
下した様な場合は、上記とは逆になり、Viが3.2V
より下がると出力電圧V0は低下し始めるが、入力電流
Iiは急激に増大し、Viが3V以下になるとそれは又
減少する。
Next, the operation of the circuit will be described with reference to the input characteristic diagram of FIG. As the input voltage Vi input to the power input terminal Ti rises, the output voltage V0 rises and the input voltage Vi rises.
Reaches 3.2 V, the output voltage V0 is constant at 3.0 V. On the other hand, the input current Ii input from the power source Vi rapidly increases with the increase of the input voltage Vi until the output voltage V0 enters the stable region and flows up to about 14 mA at maximum. On the contrary, when the power supply voltage Vi is lowered in the constant voltage state of the DC constant voltage circuit, the above is reversed and Vi is 3.2V.
The output voltage V0 begins to drop below this, but the input current Ii increases sharply and again when Vi drops below 3V.

出力電圧の安定領域において、この様に入力電流が急上
昇するのは、差動アンプ3の反転入力端に供給されるV
0の分圧電圧が基準電圧Vsよりも低下する為、差動ア
ンプ3の出力が急上昇し、これによりドライブトランジ
スタQ5、Q6のベース電流が増大されQ1、Q5、Q6に
電流が流れる事による。
In the stable region of the output voltage, the input current sharply rises due to the V supplied to the inverting input terminal of the differential amplifier 3.
Since the divided voltage of 0 becomes lower than the reference voltage Vs, the output of the differential amplifier 3 suddenly rises, which increases the base currents of the drive transistors Q5 and Q6 and causes current to flow in Q1, Q5 and Q6.

〈考案が解決しようとする問題点〉 上述の従来例では、電源Viの投入時において、出力電
圧が安定領域に達する迄に大きなドライブ電流が流れ
る。電源に例えばリチューム電池等の内部インピーダン
スの大きな電池又は、平滑コンデンサを使用している様
な場合は、電源電圧が低下してその電池の定格電圧迄上
昇できず、出力電圧V0が安定領域に入れなく定電圧動
作ができないという問題がある。
<Problems to be Solved by the Invention> In the above-described conventional example, when the power source Vi is turned on, a large drive current flows until the output voltage reaches the stable region. If a battery with a large internal impedance such as a lithium battery or a smoothing capacitor is used as the power supply, the power supply voltage will drop and it will not be possible to increase to the rated voltage of that battery. Therefore, there is a problem that constant voltage operation cannot be performed.

又、入力電圧Viが小さく、出力電圧との差が小さい様
な場合で然も入力電圧の変動が比較的激しい電源では、
入力電流Iiが頻繁に増大し、電池寿命を低下させると
いう問題がある。
Further, in the case where the input voltage Vi is small and the difference with the output voltage is small, in the power supply in which the fluctuation of the input voltage is relatively large,
There is a problem that the input current Ii frequently increases and battery life is shortened.

本考案は上記種々の問題点を解決する直流定電圧回路を
提供する事を目的とする。
An object of the present invention is to provide a DC constant voltage circuit that solves the above-mentioned various problems.

〈実施例〉 第1〜第3図は本考案の一実施例になる直流定電圧回路
を説明する為の図を示す。第1図は直流定電圧回路の具
体的回路図を示し、第5図と同一部分には同一符号を付
す。
<Embodiment> FIGS. 1 to 3 are views for explaining a DC constant voltage circuit according to an embodiment of the present invention. FIG. 1 shows a specific circuit diagram of a DC constant voltage circuit, and the same parts as those in FIG. 5 are designated by the same reference numerals.

Q8はカレントミラー構成の出力トランジスタで、その
詳細な接続図を第2図に示す。トランジスタQ8A、Q8B
及びQ8Cで構成され、それらのエミッタ同志及びベース
同志は夫々共通に接続されている。そしてコレクタが夫
々個別にC1、C2及びC3の端子として導出されてい
る。4は差動アンプ、Q9、Q10はベースが共通に接続
されカレントミラー回路を構成している。Q7はQ4に並
列に接続されたトランジスタを示す。
Q8 is an output transistor having a current mirror configuration, and its detailed connection diagram is shown in FIG. Transistors Q8A, Q8B
, And Q8C, and their emitters and bases are connected in common. The collectors are individually led out as terminals of C1, C2 and C3. Reference numeral 4 is a differential amplifier, and bases of Q9 and Q10 are commonly connected to form a current mirror circuit. Q7 represents a transistor connected in parallel with Q4.

出力トランジスタQ8の第1のコレクタC1は出力端子T
0に、第2のコレクタC2はトランジスタQ10のコレクタ
に、そして第3のコレクタC3はトランジスタQ9のコレ
クタに夫々接続されている。差動アンプ4の出力はQ7
のベースへ接続されている。
The first collector C1 of the output transistor Q8 is the output terminal T
At 0, the second collector C2 is connected to the collector of the transistor Q10 and the third collector C3 is connected to the collector of the transistor Q9. The output of the differential amplifier 4 is Q7
Connected to the base of.

次に回路の動作を第1図及び第3図の特性図と共に説明
する。入力電圧Viが出力電圧V0より充分大きな場合
は、出力トランジスタQ8の第2、第3のコレクタ電流
I2、I3′及びカレントミラー構成のトランジスタQ9
のコレクタ電流I3は次の様に設定される。
Next, the operation of the circuit will be described with reference to the characteristic diagrams of FIGS. When the input voltage Vi is sufficiently higher than the output voltage V0, the second and third collector currents I2 and I3 'of the output transistor Q8 and the transistor Q9 of the current mirror configuration are used.
Collector current I3 is set as follows.

次式中、I1は第1のコレクタ電流、k1は第1及び第2
のコレクタ電流の分流比、k2はQ9、Q10で構成される
カレントミラーの分流比を夫々示す。
In the following equation, I1 is the first collector current and k1 is the first and second collector currents.
, K2 indicates the shunt ratio of the collector current of the current mirror, and k2 indicates the shunt ratio of the current mirror constituted by Q9 and Q10.

又、出力トランジスタQ8の第3のコレクタC3電流I
3′は となる様に設定されている。ここで、I3′、I3がI
3′>I3の関係であれば、出力トランジスタQ8のエミ
ッタと第3のコレクタC3間は飽和領域に入る。
Also, the third collector C3 current I of the output transistor Q8
3'is Is set so that Where I3 'and I3 are I
If 3 '> I3, the saturation region exists between the emitter of the output transistor Q8 and the third collector C3.

即ち、第3のコレクタ電流I3′とトランジスタQ9のコ
レクタ電流との関係は、 となる。よってk2はk2>1とすれば良い。
That is, the relationship between the third collector current I3 'and the collector current of the transistor Q9 is Becomes Therefore, k2 should be set to k2> 1.

ここで第3のコレクタC3とトランジスタQ9のコレクタ
との接続点Bの電圧は第1のコレクタC1が飽和領域に
入ったか否かを検出する為に用いるのでk2をあまり大
きくすると検出精度が低下する。従って通常は1.5〜
3程度に設定される(これは第4図のVCE−IC特性を
参考にして設定する)。
Here, the voltage at the connection point B between the third collector C3 and the collector of the transistor Q9 is used to detect whether the first collector C1 has entered the saturation region. Therefore, if k2 is made too large, the detection accuracy decreases. . Therefore, usually 1.5 ~
It is set to about 3 (this is set with reference to the VCE-IC characteristic of FIG. 4).

第1のコレクタC1と第2のコレクタC2のコレクタ電圧
が異なる為、通常はC2のVCEが大きいその分k2を大き
くする必要がある。
Since the collector voltages of the first collector C1 and the second collector C2 are different, it is usually necessary to increase k2 by the amount that VCE of C2 is large.

次に入力電圧Viが3.3V位迄低下し、第1のコレク
タC1が飽和領域に近くなると第1のコレクタC1の電流
I1は低下するが、第2のコレクタC2はまだ飽和領域に
入っていない為、第2のコレクタ電流I2の低下は少な
い。即ち、この時の第1及び第2のコレクタC1、C2の
電流I1及びI2の分流比であるk1をk1′とすると、k
1とk1′の関係は、 k1′<k1……(6) となる。
Next, when the input voltage Vi decreases to about 3.3V and the first collector C1 approaches the saturation region, the current I1 of the first collector C1 decreases, but the second collector C2 still enters the saturation region. Since it does not exist, the decrease in the second collector current I2 is small. That is, if k1 which is the shunt ratio of the currents I1 and I2 of the first and second collectors C1 and C2 at this time is k1 ', k1
The relationship between 1 and k1 'is k1'<k1 (6).

そして、更に入力電圧Viが低下して出力電圧V0の
3.0Vと略等しい入力電圧となって、第3のコレクタ
C3の電流I3′とトランジスタQ9のコレクタ電流I3と
の関係が、 I3′−I3≦0……(6) となると、B点の電圧がA点の電位より低くなる。する
とA及びB点の電圧を比較している差動アンプの出力が
低下し、これがトランジスタQ7を介してQ5のベース電
位を低くし、これにより出力トランジスタQ8をドライ
ブしているQ5、Q6のドライブ電流が制限される。
Then, the input voltage Vi further decreases and becomes an input voltage substantially equal to 3.0 V of the output voltage V0, and the relation between the current I3 'of the third collector C3 and the collector current I3 of the transistor Q9 is I3'- When I3 ≦ 0 (6), the voltage at the point B becomes lower than the potential at the point A. Then, the output of the differential amplifier comparing the voltages at points A and B is lowered, which lowers the base potential of Q5 via the transistor Q7, which drives Q5 and Q6 driving the output transistor Q8. The current is limited.

又、第3のコレクタC3のコレクタ、エミッタ間の電圧
は第1のコレクタC1のコレクタ、エミッタ間の電圧に
ほぼトラッキングしているので、I3′及びI3は となる。よって、 となる。即ちk1′が までk1′が低下すると入力電流Iiは制限され、余分
な電流が流れ込まなくなる。
The voltage between the collector and the emitter of the third collector C3 almost tracks the voltage between the collector and the emitter of the first collector C1, so that I3 'and I3 are Becomes Therefore, Becomes That is, k1 ' When k1 'is reduced up to, the input current Ii is limited and an extra current does not flow.

即ち、入力電圧Viが3.0V近辺迄低下すると、第6
図で説明した如く入力電流は急激に増大しようとする
が、上述した動作によりドライブ電流の増大が抑制され
る為、第3図の実線で示す入力電流の特性に示す様に推
移する。
That is, when the input voltage Vi drops to around 3.0V, the sixth
As explained in the figure, the input current tries to increase rapidly, but since the increase of the drive current is suppressed by the above-mentioned operation, the transition is made as shown by the characteristic of the input current shown by the solid line in FIG.

〈考案の効果〉 上述した本考案になる直流定電圧回路では電源投入時、
所定の安定化出力電圧に到達する迄に過大な入力電流
(ドライブ電流)が流れる事はない。
<Effect of device> In the DC constant voltage circuit according to the present invention described above, when the power is turned on,
An excessive input current (drive current) does not flow until the predetermined regulated output voltage is reached.

これにより、内部抵抗の大なる電源に使用した場合、そ
の起動を速やかに行なう事ができる。
As a result, when it is used as a power source with a large internal resistance, it can be started up promptly.

又、入力・出力電圧の差が小さい直流定電圧回路に適用
した場合、入力電圧が変動してその電圧が出力電圧近辺
迄低下しても入力電流の増大を抑制する事ができる。
又、この事は、電源に電池を使用している場合は、その
寿命の低下を減少させる事ができる。
Further, when applied to a DC constant voltage circuit having a small difference between input and output voltages, it is possible to suppress an increase in input current even if the input voltage fluctuates and the voltage drops to around the output voltage.
In addition, this can reduce the decrease in the life of the battery when the battery is used as the power source.

【図面の簡単な説明】 第1図は本考案の一実施例になる直流定電圧回路の具体
的回路図、第2図は第1図中の出力トランジスタQ8の
詳細回路図、第3図は第1図の動作を説明する為の特性
図、第4図はトランジスタQ8のVCE−IC特性図、第5
図は従来例の直流定電圧回路の回路図、第6図は第5図
の動作を説明する為の特性図を夫々示す。 1、2……定電流源、3、4……差動アンプ(比較
器)、Q1〜Q10……トランジスタ(Q8……出力トラン
ジスタ、Q9、Q10……カレントミラー構成)、C1……
第1のコレクタ、C2……第2のコレクタ、C3……第3
のコレクタ、Ti……入力端子、T0……出力端子。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a detailed circuit diagram of a DC constant voltage circuit according to an embodiment of the present invention, FIG. 2 is a detailed circuit diagram of an output transistor Q8 in FIG. 1, and FIG. FIG. 4 is a characteristic diagram for explaining the operation of FIG. 1, FIG. 4 is a VCE-IC characteristic diagram of the transistor Q8, and FIG.
FIG. 6 is a circuit diagram of a conventional DC constant voltage circuit, and FIG. 6 is a characteristic diagram for explaining the operation of FIG. 1, 2 ... Constant current source, 3, 4 ... Differential amplifier (comparator), Q1-Q10 ... Transistor (Q8 ... Output transistor, Q9, Q10 ... Current mirror configuration), C1 ...
First collector, C2 ... Second collector, C3 ... Third
Collector, Ti ... input terminal, T0 ... output terminal.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】分圧された出力電圧と基準電圧とを比較す
る差動アンプの出力により出力トランジスタを制御する
直流定電圧回路において、 3個のトランジスタのベース同志及びエミッタ同志が夫
々共通に接続され第1、第2及び第3のコレクタを有す
るカレントミラー構成の該出力トランジスタと、 該直流定電圧回路の入力電圧が出力電圧より大きい場
合、該第1、第2及び第3コレクタに流れる電流は (但し、I1は第1のコレクタ電流、I2は第2のコレクタ
電流、I3′は第3のコレクタ電流、k1は第1及び第2の
コレクタ電流の分流比、k1は数百程度の大きさ)に設定
され、 該第1のコレクタは出力端子に接続され、該第2のコレ
クタ端子は一対のトランジスタにより形成されたカレン
トミラーの一方のトランジスタに接続され、該第3のコ
レクタ端子は該カレントミラートランジスタの他方に接
続され、 第1の入力端が該第1のコレクタに接続され、第2の入
力端が該第3のコレクタ及び該他方のトランジスタの接
続点に接続され、出力端が該出力トランジスタをドライ
ブするドライブトランジスタの入力に接続され、該第1
及び第2の入力端に入力される電圧を比較する差動アン
プとからなり、 定電圧化される入力電圧が低下して直流定電圧回路が非
安定領域に突入する際該第3のコレクタ電圧が該第1の
コレクタ電圧より低下した事を該差動アンプより検出
し、この検出出力により該出力トランジスタを制御する
様にした構成の直流定電圧回路。
1. In a DC constant voltage circuit for controlling an output transistor by the output of a differential amplifier for comparing a divided output voltage with a reference voltage, three transistors have their bases and emitters connected in common. The output transistor of the current mirror configuration having the first, second and third collectors, and the current flowing through the first, second and third collectors when the input voltage of the DC constant voltage circuit is higher than the output voltage. Is (However, I 1 is the first collector current, I 2 is the second collector current, I 3 ′ is the third collector current, k 1 is the shunt ratio of the first and second collector currents, and k 1 is a number. The first collector is connected to the output terminal, the second collector terminal is connected to one transistor of the current mirror formed by a pair of transistors, and the third collector The collector terminal is connected to the other of the current mirror transistors, the first input end is connected to the first collector, and the second input end is connected to the connection point of the third collector and the other transistor. An output terminal connected to an input of a drive transistor for driving the output transistor,
And a differential amplifier for comparing the voltage input to the second input terminal, the third collector voltage when the DC constant voltage circuit plunges into the unstable region due to a decrease in the input voltage that is made constant. Is detected to be lower than the first collector voltage by the differential amplifier, and the detection output is used to control the output transistor.
JP1237087U 1987-01-30 1987-01-30 DC constant voltage circuit Expired - Lifetime JPH0610412Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1237087U JPH0610412Y2 (en) 1987-01-30 1987-01-30 DC constant voltage circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1237087U JPH0610412Y2 (en) 1987-01-30 1987-01-30 DC constant voltage circuit

Publications (2)

Publication Number Publication Date
JPS63122819U JPS63122819U (en) 1988-08-10
JPH0610412Y2 true JPH0610412Y2 (en) 1994-03-16

Family

ID=30800440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1237087U Expired - Lifetime JPH0610412Y2 (en) 1987-01-30 1987-01-30 DC constant voltage circuit

Country Status (1)

Country Link
JP (1) JPH0610412Y2 (en)

Also Published As

Publication number Publication date
JPS63122819U (en) 1988-08-10

Similar Documents

Publication Publication Date Title
JPH0610412Y2 (en) DC constant voltage circuit
JP2533201B2 (en) AM detection circuit
JPS5935580A (en) Speed controller for dc motor
JPS58215815A (en) Comparator circuit
JPH0413692Y2 (en)
JPH0331011B2 (en)
JPS6024020Y2 (en) DC 2-wire proximity switch
JPH0124645Y2 (en)
JP2890545B2 (en) DC constant voltage circuit
JPH0513064Y2 (en)
JP2574200Y2 (en) Voltage comparison circuit
JP2650390B2 (en) Comparison device
JPS644316Y2 (en)
JPH0749541Y2 (en) Transistor switch circuit
JPS6222125A (en) Constant voltage power supply circuit
JPH0534027Y2 (en)
JPH0338708Y2 (en)
JPS586012Y2 (en) Constant voltage power supply circuit
JP2534224Y2 (en) Reference voltage circuit
JPH0222724Y2 (en)
JPH0112547Y2 (en)
JPH0521125Y2 (en)
JPH0650014Y2 (en) Series control type voltage stabilizer
JPH0124646Y2 (en)
JPS61134123A (en) Bias oscillating circuit of tape recorder etc.