JPH06102971A - 周辺制御装置、電源制御装置および情報処理システム - Google Patents
周辺制御装置、電源制御装置および情報処理システムInfo
- Publication number
- JPH06102971A JPH06102971A JP4250868A JP25086892A JPH06102971A JP H06102971 A JPH06102971 A JP H06102971A JP 4250868 A JP4250868 A JP 4250868A JP 25086892 A JP25086892 A JP 25086892A JP H06102971 A JPH06102971 A JP H06102971A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- power supply
- data
- peripheral
- detection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 電源の切断による周辺制御装置内の転送デー
タおよび障害データの消失を防止する。 【構成】 周辺制御装置１では、中央処理装置１５と周
辺装置の間で転送されるデータのローカルメモリ７への
書き込み時にセットされ、データの読み出し時にリセッ
トされる複数のフラグレジスタ手段８ａ〜８ｃの出力よ
り、未処理データ検出手段９によって未処理データの存
在を検出し、エラー検出手段１０の出力より障害検出手
段１１によって障害の発生を検出し、障害検出手段１１
と未処理データ検出手段１２の出力により電源制御通知
手段１２によって、電源制御装置４に対して電源の切断
を禁止するための情報を通知する。電源制御装置４で
は、電源制御通知手段１０からの情報を情報受信手段１
３で受信し、電源切断制御手段１４によって周辺制御装
置１の電源の切断を禁止する。
タおよび障害データの消失を防止する。 【構成】 周辺制御装置１では、中央処理装置１５と周
辺装置の間で転送されるデータのローカルメモリ７への
書き込み時にセットされ、データの読み出し時にリセッ
トされる複数のフラグレジスタ手段８ａ〜８ｃの出力よ
り、未処理データ検出手段９によって未処理データの存
在を検出し、エラー検出手段１０の出力より障害検出手
段１１によって障害の発生を検出し、障害検出手段１１
と未処理データ検出手段１２の出力により電源制御通知
手段１２によって、電源制御装置４に対して電源の切断
を禁止するための情報を通知する。電源制御装置４で
は、電源制御通知手段１０からの情報を情報受信手段１
３で受信し、電源切断制御手段１４によって周辺制御装
置１の電源の切断を禁止する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、周辺制御装置と、この
周辺制御装置に対する電源を制御する電源制御装置と、
これらを含む情報処理システムに関する。
周辺制御装置に対する電源を制御する電源制御装置と、
これらを含む情報処理システムに関する。
【０００２】
【従来の技術】図２は従来の一般的な周辺制御装置の概
略の構成を示すブロック図である。この周辺制御装置３
１は、中央処理装置１５と周辺装置１７ａ、１７ｂ、１
７ｃの間にあって、中央処理装置１５と周辺装置１７
ａ、１７ｂ、１７ｃとのデータ転送を制御する装置であ
る。周辺制御装置３１は、中央処理装置１５と上位イン
タフェース２で接続され、周辺装置１７ａ、１７ｂ、１
７ｃとそれぞれデバイスインタフェース１６ａ、１６
ｂ、１６ｃで接続される。周辺制御装置３１は、プロセ
ッサ１９と、このプロセッサ１９で実行するマイクロプ
ログラムを格納するマイクロプログラム格納部１８と、
各周辺装置１７ａ、１７ｂ、１７ｃと接続されるインタ
フェースを制御する複数のインタフェース制御部２１
ａ、２１ｂ、２１ｃと、中央処理装置１５と周辺装置１
７ａ、１７ｂ、１７ｃの間で転送されるデータを一時的
に格納するローカルメモリ７と、このローカルメモリ７
とインタフェース制御部２１ａ、２１ｂ、２１ｃとの間
のダイレクトメモリアクセス（以下、ＤＭＡと記す。）
転送を制御するＤＭＡ転送制御部２０とを備えている。
プロセッサ１９、ＤＭＡ転送制御部２０、ローカルメモ
リ７およびインタフェース制御部２１ａ、２１ｂ、２１
ｃは、それぞれ内部バス２２によって相互に接続されて
いる。
略の構成を示すブロック図である。この周辺制御装置３
１は、中央処理装置１５と周辺装置１７ａ、１７ｂ、１
７ｃの間にあって、中央処理装置１５と周辺装置１７
ａ、１７ｂ、１７ｃとのデータ転送を制御する装置であ
る。周辺制御装置３１は、中央処理装置１５と上位イン
タフェース２で接続され、周辺装置１７ａ、１７ｂ、１
７ｃとそれぞれデバイスインタフェース１６ａ、１６
ｂ、１６ｃで接続される。周辺制御装置３１は、プロセ
ッサ１９と、このプロセッサ１９で実行するマイクロプ
ログラムを格納するマイクロプログラム格納部１８と、
各周辺装置１７ａ、１７ｂ、１７ｃと接続されるインタ
フェースを制御する複数のインタフェース制御部２１
ａ、２１ｂ、２１ｃと、中央処理装置１５と周辺装置１
７ａ、１７ｂ、１７ｃの間で転送されるデータを一時的
に格納するローカルメモリ７と、このローカルメモリ７
とインタフェース制御部２１ａ、２１ｂ、２１ｃとの間
のダイレクトメモリアクセス（以下、ＤＭＡと記す。）
転送を制御するＤＭＡ転送制御部２０とを備えている。
プロセッサ１９、ＤＭＡ転送制御部２０、ローカルメモ
リ７およびインタフェース制御部２１ａ、２１ｂ、２１
ｃは、それぞれ内部バス２２によって相互に接続されて
いる。
【０００３】次に、図２の周辺制御装置３１の動作につ
いて説明する。
いて説明する。
【０００４】中央処理装置１５から周辺装置１７ａ、１
７ｂ、１７ｃに対して送出すべきデータが発生すると、
上位インタフェース２を経由して周辺制御装置３１に対
してデータの送出指示がなされる。この指示によって周
辺制御装置３１は、中央処理装置１５から送出されたデ
ータを受け取り、ローカルメモリ７に一度格納する。次
にプロセッサ１９はＤＭＡ転送制御部２０に対して、ロ
ーカルメモリ７とインタフェース制御部２１ａ、２１
ｂ、２１ｃのいずれか一つとＤＭＡ転送を行うことを指
示する。それによってローカルメモリ７とインタフェー
ス制御部２１ａ、２１ｂ、２１ｃの間でＤＭＡ転送が行
われ、インタフェース制御部２１ａ、２１ｂ、２１ｃで
受け取られたデータは各々インタフェース制御部２１
ａ、２１ｂ、２１ｃがインタフェース信号を制御するこ
とにより周辺装置１７ａ、１７ｂ、１７ｃに対して転送
される。
７ｂ、１７ｃに対して送出すべきデータが発生すると、
上位インタフェース２を経由して周辺制御装置３１に対
してデータの送出指示がなされる。この指示によって周
辺制御装置３１は、中央処理装置１５から送出されたデ
ータを受け取り、ローカルメモリ７に一度格納する。次
にプロセッサ１９はＤＭＡ転送制御部２０に対して、ロ
ーカルメモリ７とインタフェース制御部２１ａ、２１
ｂ、２１ｃのいずれか一つとＤＭＡ転送を行うことを指
示する。それによってローカルメモリ７とインタフェー
ス制御部２１ａ、２１ｂ、２１ｃの間でＤＭＡ転送が行
われ、インタフェース制御部２１ａ、２１ｂ、２１ｃで
受け取られたデータは各々インタフェース制御部２１
ａ、２１ｂ、２１ｃがインタフェース信号を制御するこ
とにより周辺装置１７ａ、１７ｂ、１７ｃに対して転送
される。
【０００５】また、周辺装置１７ａ、１７ｂ、１７ｃか
ら中央処理装置１５に対して送出すべきデータが発生す
ると、周辺装置１７ａ、１７ｂ、１７ｃから周辺制御装
置３１に対してデータの受け取り指示がなされる。この
指示により周辺制御装置３１は、プロセッサ１９がＤＭ
Ａ転送制御部２０に対してローカルメモリ７とインタフ
ェース制御部２１ａ、２１ｂ、２１ｃのいずれか一つと
ＤＭＡ転送を行うことを指示する。それによってインタ
フェース制御部２１ａ、２１ｂ、２１ｃはインタフェー
ス信号を制御して、周辺装置１７ａ、１７ｂ、１７ｃか
らデータを受け取り、ローカルメモリ７に一度格納す
る。ＤＭＡ転送終了後に、ローカルメモリ７に格納され
たデータは中央処理装置１５に対して転送される。
ら中央処理装置１５に対して送出すべきデータが発生す
ると、周辺装置１７ａ、１７ｂ、１７ｃから周辺制御装
置３１に対してデータの受け取り指示がなされる。この
指示により周辺制御装置３１は、プロセッサ１９がＤＭ
Ａ転送制御部２０に対してローカルメモリ７とインタフ
ェース制御部２１ａ、２１ｂ、２１ｃのいずれか一つと
ＤＭＡ転送を行うことを指示する。それによってインタ
フェース制御部２１ａ、２１ｂ、２１ｃはインタフェー
ス信号を制御して、周辺装置１７ａ、１７ｂ、１７ｃか
らデータを受け取り、ローカルメモリ７に一度格納す
る。ＤＭＡ転送終了後に、ローカルメモリ７に格納され
たデータは中央処理装置１５に対して転送される。
【０００６】次に、周辺制御装置３１の電源を制御する
従来の電源制御装置について図３を参照して説明する。
図３は従来の一般的な電源制御装置の概略の構成を示す
ブロック図である。この電源制御装置３４は、第１の電
源制御情報インタフェース２３により他の電源制御装置
やサービスプロセッサ等と接続され、第２の電源制御情
報インタフェース２４により電源装置５と接続される。
周辺制御装置３１の電源の投入、切断の指示は、サービ
スプロセッサ等から第１の電源制御情報インタフェース
２３を通じて行われ、電源制御装置３４がその指示を受
けると電源装置５に対して電源の投入、切断の制御を行
う。これにより、電源電力線６を通じて周辺制御装置３
１の直流±５Ｖ等の電源の投入、切断が行われる。ま
た、電源制御装置３４は電源電力線６を通じて周辺制御
装置３１に供給される電源を、第２の電源制御情報イン
タフェース２４を経由して監視し、電源電圧等が規定値
を満たすと電源確定信号２５により周辺制御装置３１へ
電源電圧の確定を通知する。さらに、電源装置５で電圧
低下等の不具合が起きた場合には、第２の電源制御情報
インタフェース２４を通じて電源制御装置３４に通知さ
れ、その後、第１の電源制御情報インタフェース２３を
通じてサービスプロセッサ等にまで通知される。
従来の電源制御装置について図３を参照して説明する。
図３は従来の一般的な電源制御装置の概略の構成を示す
ブロック図である。この電源制御装置３４は、第１の電
源制御情報インタフェース２３により他の電源制御装置
やサービスプロセッサ等と接続され、第２の電源制御情
報インタフェース２４により電源装置５と接続される。
周辺制御装置３１の電源の投入、切断の指示は、サービ
スプロセッサ等から第１の電源制御情報インタフェース
２３を通じて行われ、電源制御装置３４がその指示を受
けると電源装置５に対して電源の投入、切断の制御を行
う。これにより、電源電力線６を通じて周辺制御装置３
１の直流±５Ｖ等の電源の投入、切断が行われる。ま
た、電源制御装置３４は電源電力線６を通じて周辺制御
装置３１に供給される電源を、第２の電源制御情報イン
タフェース２４を経由して監視し、電源電圧等が規定値
を満たすと電源確定信号２５により周辺制御装置３１へ
電源電圧の確定を通知する。さらに、電源装置５で電圧
低下等の不具合が起きた場合には、第２の電源制御情報
インタフェース２４を通じて電源制御装置３４に通知さ
れ、その後、第１の電源制御情報インタフェース２３を
通じてサービスプロセッサ等にまで通知される。
【０００７】
【発明が解決しようとする課題】上述した従来の周辺制
御装置３１と電源制御装置３４では、周辺制御装置３１
のローカルメモリ７に有効なデータがあるか否かにかか
わらず、電源切断を行う方式になっていた。そのため、
中央処理装置１５とのデータ転送および複数の周辺装置
１７ａ、１７ｂ、１７ｃとのデータ転送の途中や、致命
的な障害時のデータ収集以前に周辺制御装置３１の電源
の切断ができてしまい、転送データおよび障害データの
消失をまねくという問題点があった。
御装置３１と電源制御装置３４では、周辺制御装置３１
のローカルメモリ７に有効なデータがあるか否かにかか
わらず、電源切断を行う方式になっていた。そのため、
中央処理装置１５とのデータ転送および複数の周辺装置
１７ａ、１７ｂ、１７ｃとのデータ転送の途中や、致命
的な障害時のデータ収集以前に周辺制御装置３１の電源
の切断ができてしまい、転送データおよび障害データの
消失をまねくという問題点があった。
【０００８】そこで本発明の目的は、周辺制御装置内に
有効なデータが存在する場合に周辺制御装置に供給され
る電源を切断しないようにして、電源の切断による転送
データおよび障害データの消失を防止できるようにした
周辺制御装置、電源制御装置および情報処理システムを
提供することにある。
有効なデータが存在する場合に周辺制御装置に供給され
る電源を切断しないようにして、電源の切断による転送
データおよび障害データの消失を防止できるようにした
周辺制御装置、電源制御装置および情報処理システムを
提供することにある。
【０００９】請求項１記載の発明の周辺制御装置は、中
央処理装置と複数の周辺装置とのデータ転送を制御する
転送制御手段と、中央処理装置と周辺装置の間で転送さ
れるデータを一時的に格納するローカルメモリと、各周
辺装置に対応して設けられ、ローカルメモリへのデータ
の書き込み時にセットされ、データの読み出し時にリセ
ットされるフラグを格納する複数のフラグ格納手段と、
この各フラグ格納手段から出力される信号により未処理
データの存在を検出する未処理データ検出手段と、特定
のエラーを検出するエラー検出手段と、このエラー検出
手段から出力される信号により障害の発生を検出する障
害検出手段と、この障害検出手段および未処理データ検
出手段からそれぞれ出力される信号に基づいて、周辺制
御装置への電源の供給を制御する電源制御装置に対し
て、電源の切断を禁止するための情報を通知する電源制
御通知手段とを備えたものである。
央処理装置と複数の周辺装置とのデータ転送を制御する
転送制御手段と、中央処理装置と周辺装置の間で転送さ
れるデータを一時的に格納するローカルメモリと、各周
辺装置に対応して設けられ、ローカルメモリへのデータ
の書き込み時にセットされ、データの読み出し時にリセ
ットされるフラグを格納する複数のフラグ格納手段と、
この各フラグ格納手段から出力される信号により未処理
データの存在を検出する未処理データ検出手段と、特定
のエラーを検出するエラー検出手段と、このエラー検出
手段から出力される信号により障害の発生を検出する障
害検出手段と、この障害検出手段および未処理データ検
出手段からそれぞれ出力される信号に基づいて、周辺制
御装置への電源の供給を制御する電源制御装置に対し
て、電源の切断を禁止するための情報を通知する電源制
御通知手段とを備えたものである。
【００１０】請求項２記載の発明の電源制御装置は、請
求項１記載の発明の周辺制御装置に対して電源を供給す
るものであって、電源制御通知手段からの、電源の切断
を禁止するための情報を受信する情報受信手段と、この
情報受信手段から出力される信号に応じて周辺制御装置
の電源の切断を禁止する電源切断制御手段とを備えたも
のである。
求項１記載の発明の周辺制御装置に対して電源を供給す
るものであって、電源制御通知手段からの、電源の切断
を禁止するための情報を受信する情報受信手段と、この
情報受信手段から出力される信号に応じて周辺制御装置
の電源の切断を禁止する電源切断制御手段とを備えたも
のである。
【００１１】請求項３記載の発明の情報処理システム
は、請求項１記載の発明の周辺制御装置と請求項２記載
の発明の電源制御装置とを備えたものである。
は、請求項１記載の発明の周辺制御装置と請求項２記載
の発明の電源制御装置とを備えたものである。
【００１２】請求項１ないし３記載の発明では、周辺制
御装置において、ローカルメモリへのデータの書き込み
時にフラグ格納手段のフラグがセットされ、データの読
み出し時にフラグがリセットされる。そして、このフラ
グ格納手段から出力される信号に基づいて、未処理デー
タ検出手段によって未処理データの存在が検出される。
また、エラー検出手段によって特定のエラーが検出さ
れ、このエラー検出手段から出力される信号に基づい
て、障害検出手段によって障害の発生が検出される。そ
して、電源制御通知手段によって、障害検出手段および
未処理データ検出手段からそれぞれ出力される信号に基
づいて、電源制御装置に対して、電源の切断を禁止する
ための情報が通知される。電源制御装置では、情報受信
手段によって電源制御通知手段からの情報が受信され、
この情報受信手段から出力される信号に応じて、電源切
断制御手段によって、周辺制御装置の電源の切断が禁止
される。
御装置において、ローカルメモリへのデータの書き込み
時にフラグ格納手段のフラグがセットされ、データの読
み出し時にフラグがリセットされる。そして、このフラ
グ格納手段から出力される信号に基づいて、未処理デー
タ検出手段によって未処理データの存在が検出される。
また、エラー検出手段によって特定のエラーが検出さ
れ、このエラー検出手段から出力される信号に基づい
て、障害検出手段によって障害の発生が検出される。そ
して、電源制御通知手段によって、障害検出手段および
未処理データ検出手段からそれぞれ出力される信号に基
づいて、電源制御装置に対して、電源の切断を禁止する
ための情報が通知される。電源制御装置では、情報受信
手段によって電源制御通知手段からの情報が受信され、
この情報受信手段から出力される信号に応じて、電源切
断制御手段によって、周辺制御装置の電源の切断が禁止
される。
【００１３】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【００１４】図１は本発明の一実施例の周辺制御装置と
電源制御装置を含む情報処理システムの概略の構成を示
すブロック図である。本実施例の周辺制御装置１は、上
位インタフェース２により中央処理装置１５と接続され
る。また、本実施例の電源制御装置４は、電源制御イン
タフェース３により周辺制御装置１と接続される。周辺
制御装置１には電源装置５が接続されている。この電源
装置５は、電源電力線６により周辺制御装置１に電力を
供給し、電源制御装置４により電源の投入、切断等の制
御が行われる。
電源制御装置を含む情報処理システムの概略の構成を示
すブロック図である。本実施例の周辺制御装置１は、上
位インタフェース２により中央処理装置１５と接続され
る。また、本実施例の電源制御装置４は、電源制御イン
タフェース３により周辺制御装置１と接続される。周辺
制御装置１には電源装置５が接続されている。この電源
装置５は、電源電力線６により周辺制御装置１に電力を
供給し、電源制御装置４により電源の投入、切断等の制
御が行われる。
【００１５】周辺制御装置１は、中央処理装置１５と周
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリ７と、周辺制御装置１と接続される複数の周
辺装置毎に設けられ、ローカルメモリ７へのデータの書
き込み時にセットされ、データの読み出し時にリセット
されるフラグを格納する複数のフラグレジスタ手段８
ａ、８ｂ、８ｃと、このフラグレジスタ手段８ａ、８
ｂ、８ｃからそれぞれ出力される信号により未処理デー
タの存在を検出する未処理データ検出手段９と、特定の
エラーを検出するエラー検出手段１０と、このエラー検
出手段１０から出力される信号により障害の発生を検出
する障害検出手段１１と、この障害検出手段１１および
未処理データ検出手段９からそれぞれ出力される信号に
基づいて、電源制御装置４に対して、電源の切断を禁止
するための情報を通知する電源制御通知手段１２とを備
えている。
辺装置の間で転送されるデータを一時的に格納するロー
カルメモリ７と、周辺制御装置１と接続される複数の周
辺装置毎に設けられ、ローカルメモリ７へのデータの書
き込み時にセットされ、データの読み出し時にリセット
されるフラグを格納する複数のフラグレジスタ手段８
ａ、８ｂ、８ｃと、このフラグレジスタ手段８ａ、８
ｂ、８ｃからそれぞれ出力される信号により未処理デー
タの存在を検出する未処理データ検出手段９と、特定の
エラーを検出するエラー検出手段１０と、このエラー検
出手段１０から出力される信号により障害の発生を検出
する障害検出手段１１と、この障害検出手段１１および
未処理データ検出手段９からそれぞれ出力される信号に
基づいて、電源制御装置４に対して、電源の切断を禁止
するための情報を通知する電源制御通知手段１２とを備
えている。
【００１６】周辺制御装置１のその他の構成は、図２に
示す周辺制御装置３１と同様である。そして、図１にお
ける未処理データ検出手段９、エラー検出手段１０、障
害検出手段１１および電源制御通知手段１２は、プロセ
ッサ１９が、マイクロプログラム格納部１８に格納され
たマイクロプログラムを実行することによって実現され
る。
示す周辺制御装置３１と同様である。そして、図１にお
ける未処理データ検出手段９、エラー検出手段１０、障
害検出手段１１および電源制御通知手段１２は、プロセ
ッサ１９が、マイクロプログラム格納部１８に格納され
たマイクロプログラムを実行することによって実現され
る。
【００１７】また、電源制御装置４は、電源制御通知手
段１２からの、電源の切断を禁止するための情報を受信
する情報受信手段１３と、この情報受信手段１３から出
力される信号に応じて、周辺制御装置１の電源の切断を
禁止する電源切断制御手段１４とを備えている。
段１２からの、電源の切断を禁止するための情報を受信
する情報受信手段１３と、この情報受信手段１３から出
力される信号に応じて、周辺制御装置１の電源の切断を
禁止する電源切断制御手段１４とを備えている。
【００１８】次に本実施例の動作について説明する。
【００１９】中央処理装置１５と周辺装置１７ａ、１７
ｂ、１７ｃが相互にデータのやり取りを行う場合には、
周辺制御装置１を経由して行われる。
ｂ、１７ｃが相互にデータのやり取りを行う場合には、
周辺制御装置１を経由して行われる。
【００２０】今、例えば、中央処理装置１５から周辺装
置に対して送出すべきデータが発生したとすると、上位
インタフェース２を経由して周辺制御装置１に対してデ
ータの送出指示がなされる。この指示によって周辺制御
装置１は、中央処理装置１５から送出されたデータを受
け取り、一時的にローカルメモリ７にデータを書き込
む。このとき、データ転送を行う周辺装置、例えば周辺
装置１７ａに対応するフラグレジスタ手段８ａがセット
され、これにより未処理データ検出手段９はローカルメ
モリ７に未処理のデータが存在することを検出して、出
力信号をセットする。さらに、電源制御通知手段１２は
電源制御インタフェース３を通じて未処理データが存在
する旨の情報を電源制御装置４に通知する。次に、一度
ローカルメモリ７に格納されたデータを周辺装置１７ａ
に転送する。このとき、ローカルメモリ７からデータの
読み出しの終了時にフラグレジスタ手段８ａがリセット
され、未処理データ検出手段９も直ちに出力信号をリセ
ットする。これにより、電源制御通知手段１２は電源制
御装置４に対する未処理データが存在する旨の情報の通
知を停止する。
置に対して送出すべきデータが発生したとすると、上位
インタフェース２を経由して周辺制御装置１に対してデ
ータの送出指示がなされる。この指示によって周辺制御
装置１は、中央処理装置１５から送出されたデータを受
け取り、一時的にローカルメモリ７にデータを書き込
む。このとき、データ転送を行う周辺装置、例えば周辺
装置１７ａに対応するフラグレジスタ手段８ａがセット
され、これにより未処理データ検出手段９はローカルメ
モリ７に未処理のデータが存在することを検出して、出
力信号をセットする。さらに、電源制御通知手段１２は
電源制御インタフェース３を通じて未処理データが存在
する旨の情報を電源制御装置４に通知する。次に、一度
ローカルメモリ７に格納されたデータを周辺装置１７ａ
に転送する。このとき、ローカルメモリ７からデータの
読み出しの終了時にフラグレジスタ手段８ａがリセット
され、未処理データ検出手段９も直ちに出力信号をリセ
ットする。これにより、電源制御通知手段１２は電源制
御装置４に対する未処理データが存在する旨の情報の通
知を停止する。
【００２１】また、他の周辺装置１７ｂ、１７ｃとデー
タ転送が行われる場合にも、同様にフラグレジスタ手段
８ｂ、８ｃがセット、リセットされ、電源制御通知手段
１２により電源制御装置４に対して未処理データが存在
する旨の情報の通知が行われる。
タ転送が行われる場合にも、同様にフラグレジスタ手段
８ｂ、８ｃがセット、リセットされ、電源制御通知手段
１２により電源制御装置４に対して未処理データが存在
する旨の情報の通知が行われる。
【００２２】また、他のケースとして、周辺装置から中
央処理装置１５に対して送出すべきデータが発生した場
合には、まず周辺装置から送出されるデータを一時的に
ローカルメモリ７に書き込む。このとき、データ転送を
行う周辺装置、例えば周辺装置１７ｂに対応するフラグ
レジスタ手段８ｂがセットされ、ローカルメモリ７に未
処理データが存在するので、未処理データ検出手段９も
出力信号をセットする。さらに、電源制御通知手段１２
は電源制御インタフェース３を通じて未処理データが存
在する旨の情報を電源制御装置４に通知する。次に、一
度ローカルメモリ７に格納されたデータを中央処理装置
１５に転送する。このとき、ローカルメモリ７からデー
タの読み出しの終了時にフラグレジスタ手段８ｂがリセ
ットされ、未処理データ検出手段９も直ちに出力信号を
リセットする。これにより、電源制御通知手段１２は電
源制御装置４に対する未処理データが存在する旨の情報
の通知を停止する。
央処理装置１５に対して送出すべきデータが発生した場
合には、まず周辺装置から送出されるデータを一時的に
ローカルメモリ７に書き込む。このとき、データ転送を
行う周辺装置、例えば周辺装置１７ｂに対応するフラグ
レジスタ手段８ｂがセットされ、ローカルメモリ７に未
処理データが存在するので、未処理データ検出手段９も
出力信号をセットする。さらに、電源制御通知手段１２
は電源制御インタフェース３を通じて未処理データが存
在する旨の情報を電源制御装置４に通知する。次に、一
度ローカルメモリ７に格納されたデータを中央処理装置
１５に転送する。このとき、ローカルメモリ７からデー
タの読み出しの終了時にフラグレジスタ手段８ｂがリセ
ットされ、未処理データ検出手段９も直ちに出力信号を
リセットする。これにより、電源制御通知手段１２は電
源制御装置４に対する未処理データが存在する旨の情報
の通知を停止する。
【００２３】さらに他のケースとして、上位インタフェ
ース２およびデバイスインタフェース３が切離される場
合や転送データのパリティエラーを検出した等の致命的
な障害が発生した場合には、エラー検出手段１０により
特定のエラーが検出され、障害検出手段１１により障害
の発生が検出される。このとき、電源制御通知手段１２
は電源制御インタフェース３を通じて障害が発生した旨
の情報を電源制御装置４に通知する。また、障害発生後
に一度データの収集が行われると、障害検出手段１１の
障害発生の検出状態がリセットされ、電源制御通知手段
１２が電源制御手段４への情報の通知を停止する。
ース２およびデバイスインタフェース３が切離される場
合や転送データのパリティエラーを検出した等の致命的
な障害が発生した場合には、エラー検出手段１０により
特定のエラーが検出され、障害検出手段１１により障害
の発生が検出される。このとき、電源制御通知手段１２
は電源制御インタフェース３を通じて障害が発生した旨
の情報を電源制御装置４に通知する。また、障害発生後
に一度データの収集が行われると、障害検出手段１１の
障害発生の検出状態がリセットされ、電源制御通知手段
１２が電源制御手段４への情報の通知を停止する。
【００２４】電源制御装置４では、情報受信手段１３で
電源制御手段１２からの特定の情報が受信される間、電
源切断制御手段１４は周辺制御装置１へ供給される電源
が切断しないように電源装置５を制御する。
電源制御手段１２からの特定の情報が受信される間、電
源切断制御手段１４は周辺制御装置１へ供給される電源
が切断しないように電源装置５を制御する。
【００２５】このようにして、本実施例では、周辺制御
装置１内に未処理のデータが存在する場合および周辺制
御装置１で障害の発生が検出された場合には、周辺制御
装置１の電源の切断が行われないように動作する。
装置１内に未処理のデータが存在する場合および周辺制
御装置１で障害の発生が検出された場合には、周辺制御
装置１の電源の切断が行われないように動作する。
【００２６】
【発明の効果】以上説明したように請求項１ないし３記
載の発明によれば、周辺制御装置に、この周辺制御装置
内に未処理のデータが存在する場合と致命的な障害が発
生した場合に電源制御装置に対して電源の切断を禁止す
るための情報を通知する手段を設け、電源制御装置に
は、周辺制御装置から電源の切断を禁止するための情報
をを受信したときに電源の切断を禁止する手段を設けた
ので、周辺制御装置内に有効なデータが存在する場合に
周辺制御装置に供給される電源が切断されることがなく
なり、電源の切断による転送データおよび障害データの
消失を防止することができるという効果がある。
載の発明によれば、周辺制御装置に、この周辺制御装置
内に未処理のデータが存在する場合と致命的な障害が発
生した場合に電源制御装置に対して電源の切断を禁止す
るための情報を通知する手段を設け、電源制御装置に
は、周辺制御装置から電源の切断を禁止するための情報
をを受信したときに電源の切断を禁止する手段を設けた
ので、周辺制御装置内に有効なデータが存在する場合に
周辺制御装置に供給される電源が切断されることがなく
なり、電源の切断による転送データおよび障害データの
消失を防止することができるという効果がある。
【図１】本発明の一実施例の周辺制御装置と電源制御装
置を含む情報処理システムの概略の構成を示すブロック
図である。
置を含む情報処理システムの概略の構成を示すブロック
図である。
【図２】従来の一般的な周辺制御装置の概略の構成を示
すブロック図である。
すブロック図である。
【図３】従来の一般的な電源制御装置の概略の構成を示
すブロック図である。
すブロック図である。
１ 周辺制御装置 ４ 電源制御装置 ７ ローカルメモリ ８ａ、８ｂ、８ｃ フラグレジスタ手段 ９ 未処理データ検出手段 １０ エラー検出手段 １１ 障害検出手段 １２ 電源制御通知手段 １３ 情報受信手段 １４ 電源切断制御手段
Claims (3)
- 【請求項１】 中央処理装置と複数の周辺装置とのデー
タ転送を制御する転送制御手段と、 中央処理装置と周辺装置の間で転送されるデータを一時
的に格納するローカルメモリと、 各周辺装置に対応して設けられ、前記ローカルメモリへ
のデータの書き込み時にセットされ、データの読み出し
時にリセットされるフラグを格納する複数のフラグ格納
手段と、 この各フラグ格納手段から出力される信号により未処理
データの存在を検出する未処理データ検出手段と、 特定のエラーを検出するエラー検出手段と、 このエラー検出手段から出力される信号により障害の発
生を検出する障害検出手段と、 この障害検出手段および前記未処理データ検出手段から
それぞれ出力される信号に基づいて、周辺制御装置への
電源の供給を制御する電源制御装置に対して、電源の切
断を禁止するための情報を通知する電源制御通知手段と
を具備することを特徴とする周辺制御装置。 - 【請求項２】 請求項１記載の周辺制御装置に対して電
源を供給する電源制御装置であって、前記電源制御通知
手段からの、電源の切断を禁止するための情報を受信す
る情報受信手段と、この情報受信手段から出力される信
号に応じて前記周辺制御装置の電源の切断を禁止する電
源切断制御手段とを具備することを特徴とする電源制御
装置。 - 【請求項３】 中央処理装置と複数の周辺装置とのデー
タ転送を制御する転送制御手段と、中央処理装置と周辺
装置の間で転送されるデータを一時的に格納するローカ
ルメモリと、各周辺装置に対応して設けられ、前記ロー
カルメモリへのデータの書き込み時にセットされ、デー
タの読み出し時にリセットされるフラグを格納する複数
のフラグ格納手段と、この各フラグ格納手段から出力さ
れる信号により未処理データの存在を検出する未処理デ
ータ検出手段と、特定のエラーを検出するエラー検出手
段と、このエラー検出手段から出力される信号により障
害の発生を検出する障害検出手段と、この障害検出手段
および前記未処理データ検出手段からそれぞれ出力され
る信号に基づいて、周辺制御装置への電源の供給を制御
する電源制御装置に対して、電源の切断を禁止するため
の情報を通知する電源制御通知手段とを有する周辺制御
装置と、 この周辺制御装置に対して電源を供給する電源制御装置
であって、前記電源制御通知手段からの、電源の切断を
禁止するための情報を受信する情報受信手段と、この情
報受信手段から出力される信号に応じて前記周辺制御装
置の電源の切断を禁止する電源切断制御手段とを有する
電源制御装置とを具備することを特徴とする情報処理シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25086892A JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25086892A JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06102971A true JPH06102971A (ja) | 1994-04-15 |
| JP3226623B2 JP3226623B2 (ja) | 2001-11-05 |
Family
ID=17214209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25086892A Expired - Fee Related JP3226623B2 (ja) | 1992-09-21 | 1992-09-21 | 周辺制御装置、電源制御装置および情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3226623B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996010781A1 (en) * | 1994-09-30 | 1996-04-11 | Apple Computer, Inc. | Method and apparatus for anticipatory power management for low power pda |
| US5528749A (en) * | 1994-08-05 | 1996-06-18 | Thomson Consumer Electronics, Inc. | Automatic instrument turn off/on for error correction |
-
1992
- 1992-09-21 JP JP25086892A patent/JP3226623B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528749A (en) * | 1994-08-05 | 1996-06-18 | Thomson Consumer Electronics, Inc. | Automatic instrument turn off/on for error correction |
| WO1996010781A1 (en) * | 1994-09-30 | 1996-04-11 | Apple Computer, Inc. | Method and apparatus for anticipatory power management for low power pda |
| US5600841A (en) * | 1994-09-30 | 1997-02-04 | Apple Computer, Inc. | Method and apparatus for anticipatory power management for low power data |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3226623B2 (ja) | 2001-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4341571B2 (ja) | 記憶装置システムおよびその制御方法、制御プログラム | |
| JP2006268742A (ja) | コンピュータシステム及びその制御方法 | |
| JPH0612153A (ja) | プログラマブルコントローラ | |
| JPH06102971A (ja) | 周辺制御装置、電源制御装置および情報処理システム | |
| US5679985A (en) | Power supply with automatic recovery system | |
| JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JP2600614B2 (ja) | 障害情報収集可能な交換システム | |
| JP4474614B2 (ja) | 多重化システム | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JP2522518B2 (ja) | 端末装置の制御方式 | |
| JPH01102658A (ja) | ファイル書込みバックアップ方式 | |
| JPH0887431A (ja) | 中央処理装置の異常検出装置 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JPS6172496A (ja) | 二重化情報処理装置のシステム再開方式 | |
| JPS63143632A (ja) | 情報処理装置の緊急時制御方式 | |
| JPH07191786A (ja) | 電子計算機の電源障害対策システム | |
| JPH06266478A (ja) | 計算機システム | |
| JP2000353033A (ja) | 電源制御装置 | |
| JPH08314843A (ja) | 計算機システム | |
| JPS61114323A (ja) | 情報処理装置の電源異常処理方法 | |
| JPH01279355A (ja) | ダイレクトメモリアクセス制御装置のアクセス処理方式 | |
| JPH0793062A (ja) | 情報処理システム | |
| JPH06259338A (ja) | 記憶内容の退避および回復方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |