JPH06101047B2

JPH06101047B2 - データ伝送装置

Info

Publication number: JPH06101047B2
Application number: JP8255789A
Authority: JP
Inventors: 宗一宮田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPH02259974A

Description

【発明の詳細な説明】［産業上の利用分野］この発明はデータ伝送装置に関し、特に、任意の時間間
隔で前段部から与えられる複数ワードからなるデータを
自律的かつ選択的に複数の並列な後段部のいずれかに伝
送するようなデータ伝送装置に関する。

［従来の技術］電子計算機などの処理装置においては、複数の処理ユニ
ットがディジタル信号により通信を介して結合されてい
る。そして、複数のデータ処理が複数の処理ユニットに
分散されて行なわれる。このように、複数の処理ユニッ
トによってデータ処理を分散して行なう場合には、一般
に、それぞれの処理ユニットにおけるデータ処理の内容
が異なり、またそれぞれのデータ処理を行なうために必
要なデータや得られた結果も異なる。このような処理装
置において、データの受け渡しの必要な複数の処理をデ
ータの処理ごとに配線により結合しかつそれぞれの処理
ユニットに入出力ポートを設けると、ハードウェアが非
常に複雑になり、装置が大型化するとともに、コストが
高くなるという問題がある。

そこで、本願発明者らは、異なる種類のデータ群を同一
のデータ伝送路を用いて伝送することのできるデータ伝
送装置を特開昭62−174857号公報において提案した。

第13図は上述の提案されたデータ伝送装置の概略ブロッ
ク図である。

まず、第13図を参照して、データを２つの伝送路に分岐
して伝送するデータ伝送装置について簡単に説明する。

第13図において、データ伝送路1,7,8の各々は、データ
を保持するデータレジスタと転送制御部とからなる。デ
ータ伝送路１と並列に識別子伝送路２が設けられる。識
別子伝送路２は、タグと称される識別子を伝送する。こ
の識別子は、データ伝送路１に伝送されたデータの２つ
のデータ伝送路7,8のいずれに伝送すべきかを示す。

データ伝送路7,8が共に空であってデータの伝送が可能
であるとき、そのデータ伝送路7,8からUK信号5a,6aがそ
れぞれ制御部5,6に与えられる。また、データ伝送路7,8
の後段の伝送路（図示せず）からのUL信号5d,6dも、同
様にして、それぞれ制御部5,6に与えられる。UL信号5d,
6dは、データ伝送路7,8の任意の後段の伝送路から与え
られ、そのデータ伝送路が空であってデータの伝送が可
能であることを示す。UK信号5a,UL信号5d,UK信号6a,UL
信号6dがそれぞれ与えられると、制御部5,6は、データ
伝送路７およびその後段のデータ伝送路と、データ伝送
路８およびその後段のデータ伝送路とがそれぞれ空であ
ることを判別する。制御部5,6は、それまでにデータを
保持していれば、そのデータを後段のデータ伝送路に転
送し、後続するデータを分岐させる制御を可能にする能
動状態になるる。

NORゲート４は、制御部5,6からそれぞれの制御部が空状
態でありかつ能動化されていることを示す判別信号5b,6
bを受けると、AK信号をデータ伝送路１および識別子伝
送路２に与える。

このように、データ伝送路7,8およびそれらの後段のデ
ータ伝送路からのUK信号およびUL信号によって、後段が
空状態であるか否かに基づいて、制御部5,6からデータ
伝送路7,8へのデータ伝送が許可または禁止されるとと
もに、データ伝送路１から制御部５または６への分岐お
よび伝送が許可または禁止される。

たとえば、データ伝送路１に伝送されたデータをデータ
伝送路７に伝送すべきであることを表わす識別子が、識
別子伝送路２から識別子復号部３に与えられる。識別子
復号部３は識別子伝送路２から受けた識別子を復号し、
制御信号5cを制御部５に与えてこれを能動化する。その
結果、データ伝送路１から伝送されたデータが、制御部
５を介してデータ伝送路７へ伝送可能になる。

逆に、データ伝送路８にデータを伝送すべきことを表わ
す識別子が、識別子伝送路２から識別子復号部３に与え
られると、識別子復号部３は制御信号6cを制御部６に与
えてこれを能動化する。その結果、データ伝送路１に伝
送されたデータを、制御部６を介してデータ伝送路８へ
伝送することが可能になる。

もし、データ伝送路7,8およびこれらの後段のデータ伝
送路のうち、たとえばデータ伝送路７がデータを保持し
ているかまたは伝送中であるときには、制御部５に対し
てUK信号5aが与えられない。同様に、データ伝送路７の
後段のデータ伝送路がデータを保持しているかまたは伝
送中であるときにも、制御部５に対してUL信号5dが与え
られない。このため、制御部５は、データ伝送路７また
はその後段のデータ伝送路が伝送中または詰まり状態で
あると判別する。その結果、制御部５は、それに含まれ
るレジスタ（図示せず）に入力されているデータを記憶
するとともに、NORゲート４の一方の入力端子に「Ｈ」
レベルの信号を与える。このため、NORゲート４が閉じ
られ、AK信号がデータ伝送路１および識別子伝送路２に
与えられない。

すなわち、データ伝送路7,8およびそれらの後段のデー
タ伝送路のうちいずれかのデータ伝送路がデータを保持
しているかまたは伝送中であり、さらに制御部5,6がデ
ータを保持している場合には、データ伝送路１に伝送さ
れたデータは制御部５および６に入力されずに、データ
伝送路１で保持される。

しかし、データ伝送路７およびその後段のデータ伝送路
またはデータ伝送路８およびその後段のデータ伝送路お
よび制御部５または６がデータ伝送を完了して詰まり状
態から空状態に遷移すれば、制御部５または６が能動化
される。それにより、データ伝送路１で保持されたデー
タを、識別子に従って再び自律的に分岐させることがで
きる。

［発明が解決しようとす課題］上記のデータ伝送路においては、前段部から与えられた
データを複数の並列な後段部のいずれか１つに送り出す
ことはできる。しかし、伝送されるべきデータが複数ワ
ードからなりかつ複数ワードのうち任意のワードに分岐
先を指定する識別子が含まれる場合に、その複数ワード
からなるデータを複数の並列な後段部のいずれかに自律
的かつ選択的に送り出すことはできなかった。

この発明の目的は、異なる種類の複数のデータ群を同一
のデータ伝送路を用いて伝送することができ、しかも前
段部から与えられる複数ワードからなるデータの任意の
ワードに分岐先を指定する識別子が含まれている場合に
も、その複数ワードからなるデータを複数の並列な後段
部のいずれかに自律的かつ選択的に伝送することができ
るデータ伝送装置を提供することである。

［課題を解決するための手段］この発明にかかるデータ伝送装置は、前段部から与えら
れる複数ワードからなるデータを、並列に設けられた複
数の後段部のいずれかに伝送するデータ伝送装置であっ
て、複数の判別手段および制御手段を備える。

このデータ伝送装置により伝送されるデータの複数ワー
ドのいずれかは、複数の後段部のいずれかを指定する識
別子を含む。複数の判別手段は、複数ワードに対応して
設けられている。複数の判別手段の各々は、対応するワ
ードに含まれる識別子が複数の後段部のうちいずれかを
指定するかを判別し、その判別結果を示す信号を出力す
る。制御手段は、判別手段からの信号に応答して、前段
部から与えられるデータに含まれる複数ワードを複数の
後段部のうちいずれかに順に伝送する。

［作用］この発明にかかるデータ伝送装置においては、前段部か
ら与えられたデータの複数ワードのいずれかに含まれる
識別子が複数の後段部のうちいずれかを指定するかが対
応する判別手段により判別される。その対応する判別手
段による判別結果に基づいて、前段部から与えられた複
数ワードからなるデータが、複数の後段部のうちいずれ
かに伝送される。

したがって、複数ワードのうちどのワードに識別子が含
まれていても、その複数ワードからなるデータを所望の
後段部に自律的かつ選択的に伝送することができる。ま
た、各々が複数ワードからなる異なる種類のデータが任
意の時間間隔で入力されても、それぞれのデータを所望
の後段部に自律的かつ選択的に伝送することができる。
そのため、データの種類ごとに入出力ポートを設けた
り、特別な配線を設ける必要がなくなる。

［実施例］以下、図面を参照しながらこの発明の実施例を詳細に説
明する。

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。

第１図において、データ伝送路10,20,30,40が入力側の
伝送路を構成する。データ伝送路50は第１の出力側の伝
送路に含まれる。データ伝送路60は第２の出力側の伝送
路に含まれる。この発明のデータ伝送装置においては、
複数ワードからなるパケットデータが伝送される。

第１図の実施例においては、２ワードからなるパケット
データが伝送される。このパケットデータは、たとえ第
2A図または第2B図に示されるように、ｎビットかたなる
第１ワードD1およびｎビットからなる第２ワードD2から
なる。第１ワードD1および第２ワードD2のいずれか一方
には、ｍビットの識別子IDが含まれる。識別子IDは、そ
のパケットデータの分岐先を示している。また、第１ワ
ードD1および第２ワードD2の各々には、そのワードが第
１ワードD1であるか第２ワードD2であるかを示す識別子
H/が含まれる。第１ワードD1に含まれる識別子H/は
“1"に設定され、第２ワードD2に含まれる識別子H/は
“0"に設定される。

第１図において、データ伝送路10に与えられたパケット
データの第１ワードD1は、データ伝送路20およびデータ
伝送路30を介してデータ伝送路40に伝送される。パケッ
トデータの第２ワードD2は、第１ワードD1に続いてデー
タ伝送路10およびデータ伝送路20を介してデータ伝送路
30に伝送される。データ伝送路40に到着したパケットデ
ータの第１ワードD1は、データ伝送路50およびデータ伝
送路60のいずれか一方に伝送される。データ伝送路30に
到着したパケットデータの第２ワードD2は、第１ワード
D1に続いてデータ伝送路40を介してデータ伝送路50およ
びデータ伝送路60のいずれか一方に伝送される。

この実施例のデータ伝送装置は、分岐先指定ビット発生
部70、第１の比較判定部80、第２の比較判定部90および
分岐制御部100をさらに備えている。分岐先指定ビット
発生部70は、所定の分岐先指定ビットBRを発生するよう
に予め設定されている。この分岐先指定ビットBRは、第
１の比較判定部80および第２の比較判定部90に与えられ
る。

第2A図に示すようにパケットデータの第１ワードD1に識
別子IDが含まれる場合には、データ伝送路30からデータ
伝送路40に伝送される第１ワードD1に含まれるその識別
子IDが、第２の比較判定部90において分岐先指定ビット
BRと比較される。第2B図に示すようにパケットデータの
第２ワードD2に識別子IDが含まれる場合には、データ伝
送路20からデータ伝送路30に伝送される第２ワードD2に
含まれるその識別子IDが、第１の比較判定部80において
分岐先指定ビットBRと比較される。第１の比較判定部80
または第２の比較判定部90による判定結果は、分岐制御
部100に与えられる。分岐制御部100は、その比較結果に
基づいて第１の活性化信号EAおよび第２の活性化信号EB
のうち一方を「Ｈ」レベル（活性状態）にする。この第
１の活性化信号EAまたは第２の活性化信号EBによってデ
ータ伝送路50および60のいずれか一方が活性化される。
その結果、データ伝送路40に到着したパケットデータの
第１ワードD1が活性化されたデータ伝送路に伝送され、
その第１ワードD1に続いて第２ワードD2がデータ伝送路
40を介してその活性化されたデータ伝送路に伝送され
る。

第３図は第１図のデータ伝送装置の主要部の詳細な構成
を示す回路図である。

第１図において、データ伝送路10は転送制御部11および
データ保持回路12からなる。同様に、データ伝送路20は
転送制御部21およびデータ保持回路22からなり、データ
伝送路30は転送制御部31およびデータ保持回路32からな
り、データ伝送路40は転送制御部41およびデータ保持回
路42からなる。一方、第１の比較判定部80は、比較器81
およびＤタイプフリップフロップ82からなる。第２の比
較判定部90は、比較器91、インバータ92およびNANDゲー
ト93からなる。分岐制御部100はＤタイプフリップフロ
ップ101および102からなる。

転送制御部11には、前段部（図示せず）から送信信号C1
0が与えられる。送信信号C10の立下がりに応答して、デ
ータ保持回路12に前段部からパケットデータの第１ワー
ドD1が与えられる。転送制御部11は、前段部に「Ｌ」レ
ベルの送信許可信号AK10を与える。この「Ｌ」レベルの
送信許可信号AK10は、送信禁止状態を示している。転送
制御部21から「Ｈ」レベルの送信許可信号AK20が与えら
れると、転送制御部11は「Ｌ」レベルの送信信号C20を
データ保持回路12および転送制御部21に与える。この
「Ｈ」レベルの送信許可信号AK20は、送信許可状態を示
している。データ保持回路12は、送信信号C20の立下が
りに応答して、前段部から与えられるパケットデータの
第１ワードD1をラッチして出力する。

次に、転送制御部21は、転送制御部31から「Ｈ」レベル
の送信許可信号AK30が与えられているときには、送信信
号C20の立下がりに応答して、「Ｌ」レベルの送信信号C
30をデータ保持回路22および転送制御部31に与える。デ
ータ保持回路22は、送信信号C30の立下がりに応答し
て、データ保持回路12から与えられる第１ワードD1をラ
ッチして出力する。

このとき、送信信号C30の反転信号である送信信号C31が
Ｄタイプフリップフロップ82のクロック端子CPに与えら
れる。Ｄタイプフリップフロップ82の反転出力端子か
ら出力される禁止信号▲▼は、送信信号C31の立
上がりに応答して「Ｌ」レベルに立下がる。Ｄタイプフ
リップフロップ82は、送信信号C31を２分周する分周器
として働く。したがって、第４図に示すように、禁止信
号▲▼は、送信信号C31の立上がりに応答して反
転する。この禁止信号▲▼は転送制御部41の入力
端子▲▼に与えられる。転送制御部41は、禁止信
号▲▼が「Ｌ」レベルであるときには活性化され
ない。

一方、データ保持回路22から出力される第１ワードD1に
含まれる識別子H/は、比較器81のイネーブル端子に
与えられるとともに、インバータ92を介して比較器91の
イネーブル端子に与えられる。第１ワードD1に含まれ
る識別子H/は“1"となっているので、比較器81は活性
化されず、比較器91が活性化される。

まず、第2A図に示すように、パケットデータの第１ワー
ドD1に識別子IDが含まれていると仮定する。この場合、
データ保持回路22から出力される第１ワードD1に含まれ
る識別子IDは比較器81の入力端子Ｂに与えられる。しか
し、比較器81は、活性化されていないので、比較器81に
よる分岐先指定ビットBRと識別子IDとの比較は行なわれ
ない。この場合、比較器81の出力は「Ｈ」レベルとなっ
ている。

次に、同様にして、データ保持回路22から出力された第
１ワードD1がデータ保持回路32にラッチされて出力され
る。データ保持回路32から出力された第ワードD1に含ま
れる識別子IDは比較器91の入力端子Ｂに与えられる。

比較器91は、データ保持回路32から出力される第１ワー
ドD1に含まれる識別子IDを分岐先指定ビットBRと比較す
る。識別子IDと分岐先指定ビットBRとが一致すると、比
較器91の出力は「Ｌ」レベルとなる。それにより、NAND
ゲート93の出力は「Ｈ」レベルとなる。逆に、識別子ID
と分岐先指定ビットBRとが一致しないときには、比較器
91の出力は「Ｈ」レベルとなる。比較器81の出力は
「Ｈ」レベルとなっているので、NANDゲート93の出力は
「Ｌ」レベルとなる。

パケットデータデータの第１ワードD1に続いて第２ワー
ドD2がデータ保持回路12を介してデータ保持回路22に与
えられる。データ保持回路22は、送信信号C30の立下が
りに応答して、その第２ワードD2をラッチして出力す
る。このとき、送信信号C31は「Ｈ」レベルに立上が
る。Ｄタイプフリップフロップ82は、送信信号C31の立
上がりに応答して、禁止信号▲▼を「Ｈ」レベル
（許可状態）にする。

転送制御部41は、データ伝送路50（第１図）から「Ｈ」
レベルの送信許可信号AK50が与えられかつデータ伝送路
60（第１図）から「Ｈ」レベルの送信許可信号AK60が与
えられているときには、禁止信号▲▼の立上がり
に応答して、「Ｌ」レベルの送信信号C100をデータ伝送
路50およびデータ伝送路60に与える。データ保持回路42
は、送信信号C100の立下がりに応答して、データ保持回
路32から与えられる第１ワードD1をラッチして出力す
る。

また、Ｄタイプフリップフロップ101は、送信信号C100
の立下がりに応答して、出力端子Ｑから「Ｈ」レベウの
信号を出力する。Ｄタイプフリップフロップ102は、Ｄ
タイプフリップフロップ101から与えられる信号の立上
がりに応答して、NANDゲート93の出力を、出力端子Ｑか
ら出力し、その反転出力を反転出力端子から出力す
る。これにより、第１の活性化信号EAおよび第２の活性
信号EBの一方が「Ｈ」レベルとなり、他方が「Ｌ」レベ
ルとなる。その結果、データ伝送路50および60（第１
図）のいずれか一方が活性化される。

すなわち、識別子IDと分岐先指定ビットBRとが一致した
ときには、第２の活性化信号EAが「Ｈ」レベルとなって
データ伝送路50が活性化される。逆に、識別子IDと分岐
先指定ビットBRとが一致しないときには、第２の活性化
信号EBが「Ｈ」レベルとなってデータ伝送路60が活性化
される。その結果、データ保持回路42から出力される第
１ワードD1がデータ伝送路50および60のいずれか一方の
み伝送される。

同様にして、パケットデータの第２ワードD2が、第１ワ
ードD1に続いてデータ保持回路32およびデータ保持回路
42を介してデータ伝送路50および60の一方に伝送され
る。

次に、第2B図に示すように、パケットデータの第２ワー
ドD2に識別子IDが含まれていると仮定する。この場合
も、データ保持回路22から出力される第１ワードD1のｍ
ビットが比較器81に与えられる。しかし、比較器81は活
性化されていないので、比較器81の出力は「Ｈ」レベル
に保持される。このとき、Ｄタイプフリップフロップ82
から出力される禁止信号▲▼は「Ｌ」レベル（禁
止状態）となっている。したがって、転送制御部41は活
性化されない。その後、データ保持回路22から出力され
る第１ワードD1が、データ保持回路32にラッチされて出
力される。

パケットデータの第１ワードD1に続いて、第２ワードD2
がデータ保持回路12を介してデータ保持回路22に与えら
れる。データ保持回路22は、送信信号C30の立下がりに
応答して、データ保持回路12から与えられるデータをラ
ッチして出力する。データ保持回路22から出力される第
２ワードD2に含まれる識別子H/は、比較器81のイネー
ブル端子に与えられるとともに、インバータ92を介し
て比較器91のイネーブル端子に与えらえる。第２ワー
ドD2に含まれる識別子H/は“0"となっているので、比
較器81が活性化され、比較器91は活性化されない。

データ保持回路22から出力される第２ワードD2に含まれ
る識別子IDは比較器81の入力端子Ｂに与えられる。比較
器81は、識別子IDを分岐先指定ビットBRと比較する。識
別子IDと分岐先指定ビットBRとが一致するときには、比
較器81の出力が「Ｌ」レベルとなる。逆に、識別子IDと
分岐先指定ビットBRとが一致しないときには、比較器81
の出力が「Ｈ」レベルとなる。このとき、比較器91は活
性化されていないので、比較器91の出力は「Ｈ」レベル
に保持されている。したがって、識別子IDと分岐先指定
ビットBRとが一致するときには、NANDゲート93の出力が
「Ｌ」レベルとなり、識別子IDと分岐先指定ビットBRと
が一致しないときには、NANDゲート93の出力が「Ｈ」レ
ベルとなる。

また、送信信号C31の立上がりに応答して、禁止信号▲
▼が「Ｈ」レベル（許可状態）となる。これによ
り、転送制御部41が活性化される。転送制御部41は、デ
ータ伝送路50（第１図）から「Ｈ」レベルの送信許可信
号AK50が与えられかつデータ伝送路60（第１図）から
「Ｈ」レベルの送信許可信号AK60が与えられているとき
には、禁止信号▲▼の立上がりに応答して、
「Ｌ」レベルの送信信号C100をデータ保持回路42および
データ伝送路50および60に与える。データ保持回路42
は、送信信号C100の立下がりに応答して、データ保持回
路32から与えられる第１ワードD1をラッチして出力す
る。

また、Ｄタイプフリップフロップ101は、送信信号C100
の立下がりに応答して、出力端子Ｑから「Ｈ」レベルの
信号を出力する。Ｄタイプフリップフロップ102は、Ｄ
タイプフリップフロップ101から与えられる信号の立上
がりに応答して、NANDゲート93の出力を出力端子Ｑから
出力し、その反転出力を反転出力端子から出力する。
これにより、第１の活性化信号EAおよび第２の活性化信
号EBの一方が「Ｈ」レベルとなり、他方が「Ｌ」レベル
となる。その結果、データ伝送路50および60（第１図）
のいずれか一方が活性化される。したがって、データ保
持回路42からデータ伝送路50およびデータ伝送路60の一
方にラッチワードD1が伝送される。

同様にして、第２ワードD2が、パケットデータの第１ワ
ードD1に続いてデータ保持回路30およびデータ保持回路
40を介して、データ伝送路50およびデータ伝送路60の一
方に伝送される。

上記のように、識別子IDが第１ワードD1に含まれている
場合には、その識別子IDと分岐先指定ビットBRとが、比
較器91により比較される。また、識別子IDが第２ワード
D2に含まれている場合には、その識別子ID分岐先指定ビ
ットBRとが比較器81により比較される。また、Ｄタイプ
フリップフロップ102から出力される第１の活性化信号E
Aおよび第２の活性化信号EBは、パケットデータの第１
ワードD1および第２ワードD2がデータ伝送路50およびデ
ータ伝送路60の一方に伝送されるまで変化しない。その
ため、データ伝送路40からデータ伝送路50およびデータ
伝送路60の一方にパケットデータの単位で伝送が行なわ
れる。

第５図に転送制御部11の詳細な回転構成を示す。第５図
に示すように、転送制御部11は、NANDゲートG1,G2、イ
ンバータG3,G4、NANDゲートG5、およびインバータG6,G7
を含む。送信信号入力端子▲▼には前段部（図示せ
ず）から送信信号10が与えられ、送信許可信号出力端子
▲▼からは送信許可信号AK10が出力される。送信
信号出力端子▲▼からは送信信号C20が出力され、
送信許可信号入力端子▲▼には次段の転送制御部
21（第３図）から送信許可信号AK20が与えられる。

次に、第５図の転送制御部11の動作を第６図および第７
図のタイミングチャートを参照しながら説明する。

第６図は次段のデータ伝送路が空状態の場合の動作を説
明するためのタイミングチャートである。

次段のデータ伝送路が空状態のときには、次段の転送制
御部から「Ｈ」レベルの送信許可信号AK20が与えられ
る。そのため、送信許可信号入力端子▲▼の電位
は「Ｈ」レベルとなっている。前段部から与えられる送
信信号C10が「Ｌ」レベルに立下がると、送信信号入力
端子▲▼の電位が「Ｌ」レベルに変化する。これに
より、NANDゲートG2の出力が「Ｈ」レベルとなる。その
結果、インバータG4の出力が「Ｌ」レベルとなり、送信
許可信号出力端子▲▼から出力される送信許可信
号AK10が「Ｌ」レベルに立下がる。一方、NANDゲートG5
の出力が「Ｌ」レベル、インバータG3の出力が「Ｈ」レ
ベルとなる。このとき、送信許可信号入力端子▲
▼の電位は「Ｈ」レベルとなっているので、NANDゲート
G1の出力が「Ｌ」レベルに立下がる。これにより、送信
信号出力端子▲▼から出力される送信信号C20が
「Ｌ」レベルに立下がる。

送信信号C20を受ける次段の伝送制御部21（第３図）
は、送信信号C20の立下がりに応答して、転送制御部11
に与える送信許可信号AK20を「Ｌ」レベルに立下げる。
したがって、転送制御部11の送信許可入力端子▲
▼の電位が「Ｌ」レベルに立下がる。一方、NANDゲート
G1の出力の「Ｌ」レベルへの立下がりに応答して、NAND
ゲートG5の出力が「Ｈ」レベル、インバータG3の出力が
「Ｌ」レベルとなる。そのため、NANDゲートG1の出力が
再び「Ｈ」レベルに立上がる。これにより、送信信号C2
0が再び「Ｈ」レベルに立上がる。このように、送信信
号C20は「Ｌ」レベルに立下がった後一定時間経過後
「Ｈ」レベルに立上がる。

一方、前段部から与えられる送信信号C10は、一定時間
の経過後「Ｈ」レベルに立上がる。そのため、NANDゲー
トG2の出力が「Ｌ」レベルに立下がり、インバータG4の
出力が「Ｈ」レベルに立上がる。それにより、送信許可
信号AK10が再び「Ｈ」レベルに立上がる。

上記のように、次段と転送制御部から与えられる送信許
可信号AK20が許可状態（「Ｈ」レベル）である場合には
前段部から与えられる送信信号C10の立下がりに応答し
て、前段部に与える送信許可信号AK10が禁止状態
（「Ｌ」レベル）になり、さらに一定時間経過後次段の
転送制御部に与える送信信号C20が「Ｌ」レベルに立下
がる。

送信信号C20の立下がりに応答して、データ保持回路12
（第３図）の入力端子に与えらえるデータが、ラッチさ
れて出力端子から出力される。すなわち、データ伝送路
10からデータ伝送路20へデータが伝送される。

次に、第７図は次段のデータ伝送路が詰まり状態である
場合の動作を説明するためのタイミングチャートであ
る。

この場合、次段の転送制御部から与えられる送信許可信
号AK20は、「Ｌ」レベルとなっている。前段部から与え
られる送信信号C10が「Ｌ」レベルに立下がると、NAND
ゲートG2の出力が「Ｈ」レベルとなり、インバータG4の
出力が「Ｌ」レベルに立下がる。これにより、送信許可
信号出力端子▲▼から出力される送信許可信号AK
10が「Ｌ」レベルに立下がる。次段の転送制御部から与
えられる送信許可信号AK20が「Ｌ」レベル（禁止状態）
のときには、NANDゲートG1の出力は「Ｈ」レベルとなっ
ている。したがって、送信許可信号AK20が「Ｌ」レベル
である限り次段の転送制御部21に与えられる送信信号C2
0は「Ｈ」レベルを保持する。そのため、データ伝送路1
0からデータ伝送路20（第３図参照）へのデータが伝送
されない。

次段の転送制御部から与えられる送信許可信号AK20が
「Ｈ」レベルに立上がると、NANDゲートG1の出力が
「Ｌ」レベルに立下がる。これにより、次段の転送制御
部に与えられる送信信号C20が「Ｌ」レベルに立下が
る。送信信号C20の立下がりに応答して、データ保持回
路12に与えらえるデータがラッチされて出力される（第
３図参照）。

一方、次段の転送制御部は、転送制御部11から与えられ
る送信信号C20の立下がりに応答して、一定時間経過
後、転送制御部11に与える送信許可AK20を「Ｌ」レベル
に立下げる。なお、次段の転送制御部から与えられる送
信許可信号AK20の立上がりに応答して、一定時間経過
後、前段部に与える送信許可AK10が「Ｈ」レベルに立上
がる。

上記のように、次段の転送制御部から与えられる送信許
可信号AK20が禁止状態（「Ｌ」レベル）であるときに
は、次段の転送制御部に与える送信信号C20は「Ｌ」レ
ベルに立下がらない。すなわち、次段の転送制御部20が
詰まり状態であるときには、データ伝送路10からデータ
伝送路20へデータは伝送されない。

なお、転送制御部21,31の構成も、第５図に示される構
成と同様である。

第８図は、第３図に示される転送制御部41の構成を示す
回路図である。

第８図の転送制御部41においては、ANDゲートG8がさら
に設けられている。また、第５図のNANDゲートG1の代わ
りに３入力ANANDゲートG9が設けられている。ANDゲート
G8の一方の入力端子は送信許可信号入力端子▲▼
に接続され、他方の入力端子は送信許可信号入力端子▲
▼に接続されている。送信許可信号入力端子▲
▼にはデータ伝送路50（第１図）から送信許可信号
AK50が与えられる。また、送信許可信号入力端子▲
▼にはデータ伝送路60（第１図）から送信許可信号AK
60が与えられる。ANDゲートG8の出力端子はNANDゲートG
9の１つの入力端子に接続されている。NANゲートG9の他
の１つの入力端子は、禁止信号▲▼を受ける入力
端子▲▼に接続されている。

送信信号入力端子▲▼には前段の転送制御部31（第
３図）から送信信号C40が与えられ、送信許可信号出力
端子▲▼からは送信許可信号AK40が出力される。
また、送信信号出力端子▲▼からは送信信号C100が
出力される。その他の部分の構成は、第５図の転送制御
部11の構成と同様である。

第９図は第８図の転送制御部41の動作を説明するための
タイミングチャートである。

禁止信号▲▼が「Ｈ」レベルであるときの転送制
御部41の動作に関しては、第６図および第７図における
送信許可信号▲▼20の波形が、ANDゲートG8の出力A
Kに相当する。したがって、送信許可信号AK50および送
信許可信号AK60の両方が「Ｈ」レベルであるときにの
み、送信信号C100が「Ｌ」レベルに立下がる。禁止信号
▲▼が「Ｌ」レベルであるときには、送信信号C1
00は「Ｌ」レベルに立下がらない。したがって、禁止信
号▲▼が「Ｈ」レベルに立下がるまで、データ保
持回路42（第３図）からデータ伝送路50または60（第１
図）へパケットデータの伝送は行なわれない。

このように、上記の実施例においては、入力側の伝送路
を介して与えられたパケットデータが、そのパケットデ
ータの任意のワードに含まれる識別子に基づいて、自律
的かつ選択的に２つの出力側の伝送路のうち一方に伝送
される。

なお、上記実施例では、２ワードからなるパケットデー
タの２つの出力側の伝送路のいずれかに伝送するデータ
伝送装置について説明されている。しかし、伝送される
データの構成は２ワードに限らず、３ワード以上のデー
タであってもよい。データが３ワード以上からなる場合
には、そのデータのワード数に対応して複数の比較判定
部を設ければよい。この場合、送信信号C31を分周する
ためのＤタイプフリップフロップ82および送信信号C100
を分周するためのＤタイプフリップフロップ101の代わ
りに、データのワード数に対応した分周を行なうための
分周器を設ける必要がある。このようにして、任意の数
のワードからなるパケットデータの伝送が容易に可能と
なる。

また、出力側の伝送路の数は２つに限らず、３以上の数
であってもよい。

さらに、上記実施例では、第１の比較判定部80および第
２の比較判定部90において、パケットデータに含まれる
識別子IDと予め定められた分岐先指定ビットBRとの比較
結果に基づいて、パケットデータの分岐を行なっている
が、パケットデータに含まれる識別子を検出したか否か
に基づいて、パケットデータの分岐を行なってもよい。

上記実施例のデータ伝送装置は、たとえばデータフロー
型情報処理装置に適用される。第10図はデータフロー型
情報処理装置の構成の一例を示すブロック図である。ま
た、第11図はその情報処理装置により処理されるデータ
パケットのフィールド構成の一例を示す図である。

第10図および第11図を参照してデータフロー型情報処理
装置の構成と概略の動作についてて説明する。第11図の
データパケットの行先フィールドには行先情報が格納さ
れ、命令フィールドには命令情報が格納され、データ１
フィールドまたはデータ２フィールドにはオペランドデ
ータが格納される。行先フィールドおよび命令フィール
ドが第2A図および第2B図に示される第１ワードD1に相当
し、データ１フィールドおよびデータ２フィールドが第
2A図および第2B図に示される第２ワードD2に相当する。
第2A図およひ第2B図に示されるｍビットの識別子IDは行
先情報に含まれる。

第10図において、プログラム記憶部110は、プログラム
メモリ（図示せず）を含み、そのプログラムメモリに
は、第12図に示すように、複数の行先情報および複数の
命令情報からなるデータフロープログラムが記憶されて
いる。プログラム記憶部110は、データパケットの行先
情報に基づくアドレス指定によって行先情報および命令
情報を読出し、それらの情報をデータパケットの行先フ
ィールドおよび命令フィールドにそれぞれ格納し、その
データパケットを出力する。

対データ検出部200は、プログラム記憶部110から出力さ
れるデータパケットの待合わせを行なう。すなわち、対
データ検出部200は、同じ行先情報を有する２つのデー
タパケットを検出し、一方のデータパケットのオペラン
ドデータを他方のデータパケットの所定のデータフィー
ルドに格納し、その他方のデータパケットを出力する。
なお、このとき、上記一方のデータパケットは消滅す
る。

演算処理部300は、対データ検出部200から出力されるデ
ータパケットの命令情報を解読し、それらの２つのオペ
ランドデータに対して所定の演算処理を施し、その結果
をデータパケットのデータフィールドに格納し、そのデ
ータパケットを分岐部400に出力する。

分岐部40は、データパケットの行先情報に基づいてその
データパケットを内部データバッファ500または外部デ
ータメモリ600に出力する。内部データバッファ500およ
び外部データメモリ600から出力されるデータパケット
は合流部700に与えられ、合流部700はそれらのデータパ
ケットを先着順にプログラム記憶部110に与える。

第10図に示されたデータフロー型情報処理装置において
は、データパケットが、プログラム記憶部110、対デー
タ検出部200、演算処理部300、分岐部400、内部データ
バッファ500または外部データメモリ600、合流部700…
のように順に回り続けることにより、プログラム記憶部
110に記憶されたプログラムに基づく演算処理が進行す
る。

上記実施例のデータ伝送装置は、第10図のデータフロー
型情報処理装置の分岐部400として用いることができ
る。

なお、この発明のデータ伝送装置は、データフロー型情
報処理装置に限らず、各種情報処理装置、データ伝送が
必要なその他の装置にも広く用いることができる。

［発明の効果］以上のようにこの発明によれば、前段部から複数ワード
からなるデータが任意の時間間隔で与えられかつ複数ワ
ードのうち任意のワードに識別子が含まれている場合に
もその複数ワードからなるデータを複数の後段部のうち
所望の後段部に自律的かつ選択的に伝送することができ
る。そのため、任意のワードに識別子を含む種々のデー
タを１つのデータ伝送装置により伝送することができ、
コストの低減化が図られる。したがって、高速で信頼性
の高いデータ伝送装置を経済的に実現することができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ伝送装置の構
成を示すブロック図である。第2A図は第１図のデータ伝
送装置において伝送されるパケットデータの構成を示す
図である。第2B図は第１図のデータ伝送装置において伝
送されるパケットデータの他の構成を示す図である。第
３図は第１図のデータ伝送装置の主要部の詳細な構成を
示す回路図である。第４図は第１図および第３図のデー
タ伝送装置の動作を説明するためのタイミングチャート
である。第５図は第３図のデータ伝送装置に含まれる転
送制御部の構成を示す回路図である。第６図は次段のデ
ータ伝送路が空状態である場合の転送制御部の動作を説
明するためのタイミングチャートである。第７図は次段
のデータ伝送路が詰まり状態である場合の転送制御部の
動作を説明するためのタイミングチャートである。第８
図は第３図のデータ伝送装置に含まれる他の転送制御部
の構成を示す回路図である。第９図は第８図の転送制御
部の動作を説明するためのタイミングチャートである。
第10図はこの発明のデータ伝送装置が適用されるデータ
フロー型情報処理装置の構成を示すブロック図である。
第11図は第10図のデータフロー型情報処理装置の各部分
を巡回するデータパケットの構成を示す図である。第12
図は、第10図のデータフロー型情報処理装置のプログラ
ム記憶部に記憶されるデータフロープログラムを示す図
である。第13図は従来のデータ伝送装置の一例の構成を
示す図である。図において、10,20,30,40,50,60はデータ伝送路、70は
分岐先指定ビット発生部、80は第１の比較判定部、90は
第２の比較判定部、100は分岐制御部、11,21,31,41は転
送制御部、12,22,32,42はデータ保持回路、81,91は比較
器、82,101,102はＤタイプフリップフロップを示す。なお、各図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】前段部から与えられる複数ワードからなる
データを、並列に設けられた複数の後段部のいずれかに
伝送するデータ伝送装置であって、前記データの前記複数ワードのいずれかは前記複数の後
段部のいずれかを指定する識別子を含み、前記複数ワードに対応して設けられ、対応するワードに
含まれる識別子が前記複数の後段部のうちいずれを指定
するかを判別し、その判別結果を示す信号を出力する複
数の判別手段、および前記判別手段からの前記信号に応答して、前記前段部か
ら与えられるデータに含まれる前記複数ワードを、前記
複数の後段部のうちいずれかに順に伝送する制御手段を
備えた、データ伝送装置。