JPH059988B2 - - Google Patents
Info
- Publication number
- JPH059988B2 JPH059988B2 JP58039259A JP3925983A JPH059988B2 JP H059988 B2 JPH059988 B2 JP H059988B2 JP 58039259 A JP58039259 A JP 58039259A JP 3925983 A JP3925983 A JP 3925983A JP H059988 B2 JPH059988 B2 JP H059988B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- solid
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims 1
- 238000003384 imaging method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 4
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は固体撮像装置の信号読出し回路に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a signal readout circuit for a solid-state imaging device.
第1図は従来のCCD型固体撮像装置の原理図
である。マトリツクス状に配列された光ダイオー
ド2からなる感光部9と、光ダイオードに蓄積さ
れた光信号を読出すための縦方向のCCD11〜
1Nおよび水平方向のCCD3と、転送された信
号を増幅して出力する出力AMP4から成つてい
る。
FIG. 1 is a diagram showing the principle of a conventional CCD type solid-state imaging device. A photosensitive section 9 consisting of photodiodes 2 arranged in a matrix, and a vertical CCD 11 for reading out optical signals accumulated in the photodiodes.
It consists of a 1N and horizontal CCD 3 and an output AMP 4 that amplifies and outputs the transferred signal.
第2図は出力AMP4の回路例である。30は
水平方向のCCD3で転送した信号電荷量Qsを電
圧量に変換する小さい静電容量Co、31は容量
Co間に信号電荷量Qsに比例して生じる信号電圧
Vo=Qs/Coを低インピーダンスで出力するソー
ス・フオロア用MOS型FET、、32は容量Co内
の信号電荷量QSを外部に取り除くためのリセツ
ト用MOS型FETである。 FIG. 2 is a circuit example of the output AMP4. 30 is a small capacitor Co that converts the signal charge amount Q s transferred by the horizontal CCD 3 into a voltage amount, and 31 is a capacitor
Signal voltage generated between Co in proportion to signal charge Q s
32 is a reset MOS FET for removing the signal charge Q S in the capacitor Co to the outside.
この第1図,第2図の構造の素子において、信
号は次の様にして読出される。すなわちまず1フ
レーム期期間で光ダイオード2に蓄積した信号電
荷を、垂直帰線期間の間に縦方向のCCD11〜
1N内に移す。縦方向のCCDは水平帰線期間ご
とに1ラインづつ転送し、信号電荷を水平方向の
CCD3に順次移す。水平帰線期間に水平方向の
CCDに移した信号電荷は、それに続く1水平期
間の間に水平方向のCCDにクロツクパルスを加
えることによつて順次容量Co内に転送する。l
番目のクロツクパルスで容量Coに移した信号電
荷Q(l) sは、容量Co間に電圧V(l) 0を生じ、ソースフ
オロア出力端33から電圧振幅V(l) 0の信号パルス
第3図4lを出力する。この後信号電荷Q(l) sをリセ
ツト用MOS型FETを通して外部に取り除く。ま
た次のl+1番目のクロツクパルスで再び次の信
号電荷Q(l+1) sを容量Coに移し、電圧振幅V(l+1) 0の信
号パルス第3図4(l+1)を出力する。以下同
様の操作を繰り返すことによつて、順次信号を信
号電荷Q(l) sに比例した電圧振幅V(l) 0を持つ信号パル
ス列第3図cとして出力する。 In the device having the structure shown in FIGS. 1 and 2, signals are read out in the following manner. That is, first, the signal charge accumulated in the photodiode 2 during one frame period is transferred to the CCD 11 in the vertical direction during the vertical retrace period.
Move within 1N. The vertical CCD transfers one line per horizontal retrace period, and the signal charge is transferred to the horizontal direction.
Transfer to CCD3 sequentially. horizontal retrace period
The signal charge transferred to the CCD is sequentially transferred into the capacitor Co by applying a clock pulse to the horizontal CCD during one subsequent horizontal period. l
The signal charge Q (l) s transferred to the capacitor Co by the second clock pulse generates a voltage V (l) 0 across the capacitor Co, and a signal pulse with a voltage amplitude V ( l) 0 is generated from the source follower output terminal 33 (Fig. 3, 4l). Output. After that, the signal charge Q (l) s is removed to the outside through the reset MOS type FET. Further, at the next l+1th clock pulse, the next signal charge Q (l+1) s is transferred to the capacitor Co again, and a signal pulse (l+1) of FIG. 3 with voltage amplitude V (l+1) 0 is output. By repeating the same operation, the signal is sequentially output as a signal pulse train (c) in FIG. 3 having a voltage amplitude V (l) 0 proportional to the signal charge Q (l) s .
第4図は第3図c出力信号パルス列の周波数分
布の説明図である。すなわち出力信号パルス列の
振幅を変調する信号電荷の列…Q(l+1) s(tl-1),Q(l+1
) s
(tl),Q(l+1) s(tl+1),…の周波数分布が第4図a
に
示す分布を持つとき、第3図cの出力信号パルス
列の周波数分布は第4図bの様になる。図におい
て50はベースバンド成分で、パルス振幅変調す
ることによる周波数特性sinπτ/π(ただしτ=
パルス幅)を第4図aの変調信号に掛けた周波数
分布を示している。また51は基本波成分で、リ
セツトパルスと同じ周波数rの搬送波とその側波
帯から成つている。以下5mは第3図cの第m次
高調波成分で、周波数rのm倍の搬送波とその側
波帯から成つている。 FIG. 4 is an explanatory diagram of the frequency distribution of the output signal pulse train of FIG. 3c. In other words, a train of signal charges that modulates the amplitude of the output signal pulse train...Q (l+1) s (t l-1 ), Q (l+1
) s
The frequency distribution of (t l ), Q (l+1) s (t l+1 ), ... is shown in Figure 4a.
When the frequency distribution of the output signal pulse train of FIG. 3c is as shown in FIG. 4b, the frequency distribution of the output signal pulse train of FIG. 3c becomes as shown in FIG. In the figure, 50 is the baseband component, which has a frequency characteristic sinπτ/π (where τ=
Fig. 4a shows the frequency distribution obtained by multiplying the modulation signal of Fig. 4a by the pulse width). Further, 51 is a fundamental wave component, which consists of a carrier wave having the same frequency r as that of the reset pulse and its sidebands. Below, 5m is the m-th harmonic component of Fig. 3c, which consists of a carrier wave with frequency r times m and its sidebands.
第3図cの出力信号パルス列から信号成分を読
出すには、第4図bの周波数分布のベースバンド
成分50をLPFで取り出す方法、基本波成分ある
いは高調波成分をBPFで取り出して検波する方
法などがある。 To read the signal components from the output signal pulse train in Figure 3c, there are two methods: extracting the baseband component 50 of the frequency distribution in Figure 4b using an LPF, or extracting and detecting the fundamental wave component or harmonic component using a BPF. and so on.
ところで固体撮像装置では、出力AMPの初段
のトランジスタ第2図31は一般にMOS型FET
で構成する。またIC化されたMOS型FETの電圧
電流変換パラメータgmは、約1mvと小さい。そ
のためgmの逆数で決まるソース・フオロアの出
力インピーダンスrは大きくなり、約1KΩにも
達する。従つてソース・フオロアであつても、出
力インピーダンスrと外部抵抗R(第2図35)
による分圧効果で生じる出力信号レベルの減衰
R/R+r (1)
を無視できない。実際例えば固体撮像装置出力を
抵抗R=2KΩで受けても約2/3の信号レベル
の減衰が生じる。そのため外部回路の雑音に対す
る信号レベルが減少し、読出した信号のSN比が
劣化する。 By the way, in solid-state imaging devices, the first stage transistor of the output AMP (Fig. 2, 31) is generally a MOS type FET.
Consists of. Furthermore, the voltage-current conversion parameter gm of an IC-based MOS FET is as small as approximately 1 mV. Therefore, the output impedance r of the source and follower, which is determined by the reciprocal of gm, becomes large, reaching approximately 1KΩ. Therefore, even if it is a source follower, the output impedance r and external resistance R (Fig. 2, 35)
The attenuation of the output signal level caused by the voltage division effect R/R+r (1) cannot be ignored. In fact, for example, even if the solid-state imaging device output is received by a resistor R=2KΩ, the signal level is attenuated by about 2/3. Therefore, the signal level relative to external circuit noise is reduced, and the SN ratio of the read signal is degraded.
計算式(1)によると、この信号レベルの減衰は外
部抵抗Rを大きく、例えば十数KΩに設定するこ
とによつて減衰量を10%以下におさえることがで
きる。しかし実際の回路においては第2図34に
示す様に配線等による数pFの寄生容量Cがある
ため、抵抗Rを大きくすると出力信号の周波数特
性が著しく劣化する。またMOS型FET31のgm
((従つて出力インピーダンスr)は、そのバイア
ス電流が低下すると減小(rは増大)するため、
一定バイアス電流を確保するための大きな電源電
圧が必要になる。前者の周波数特性劣化の影響
は、出力信号パルス列の基本波成分あるいは高調
波成分から信号成分を取り出す時、特に著しい。 According to calculation formula (1), the amount of attenuation of the signal level can be suppressed to 10% or less by setting the external resistance R to a large value, for example, 10-odd KΩ. However, in an actual circuit, as shown in FIG. 2, there is a parasitic capacitance C of several pF due to wiring, etc., so if the resistance R is increased, the frequency characteristics of the output signal will be significantly degraded. Also, the gm of MOS type FET31
((Therefore, output impedance r) decreases (r increases) as its bias current decreases, so
A large power supply voltage is required to ensure a constant bias current. The former effect of frequency characteristic deterioration is particularly significant when a signal component is extracted from the fundamental wave component or harmonic component of the output signal pulse train.
本発明の目的は、上述第1図の固体撮像装置に
おいて、出力信号レベルを減衰させることなく、
また大きな電源電圧を使用することなく、信号を
読出すことのできる、信号読出し回路に関する。
An object of the present invention is to provide the solid-state imaging device shown in FIG. 1 without attenuating the output signal level.
The present invention also relates to a signal reading circuit that can read signals without using a large power supply voltage.
上記の目的を達成するため、本発明は外部抵抗
Rの代りに寄生容量Cに並列にインダクタンスL
を挿入し、これら容量CとインダクタンスLの共
振点oを信号取り出しに使用する出力AMPの出
力信号パルス列の基本波成分帯域あるいは高調波
成分帯域内に設定することに特徴がある。
In order to achieve the above object, the present invention provides an inductance L in parallel to the parasitic capacitance C instead of the external resistance R.
is inserted, and the resonance point o of these capacitance C and inductance L is set within the fundamental wave component band or harmonic component band of the output signal pulse train of the output AMP used for signal extraction.
第5図は本発明の実施例で、出力信号パルス列
の基本波成分あるいは高調波成分から信号を取り
出す時の信号読出し回路である。第5図におい
て、36は第2図外部抵抗35の代りに挿入した
インダクタンスLであり、寄生容量C(第5図3
4)とインダクタンスLとによる共振点
o=1 2〓×1/√ (2)
が、使用する基本波成分帯域あるいは高調波成分
帯域内にあるように調節する。例えば、リセツト
パルスと同じ周波数rを持つクロツク周波数c=
7.16MHzで固体撮像装置を駆動し、基本波成分か
ら信号を取り出す時、インダクタンスLは共振周
数oが約7MHzになるように設定する。
FIG. 5 shows an embodiment of the present invention, which is a signal readout circuit for extracting a signal from the fundamental wave component or harmonic component of the output signal pulse train. In FIG. 5, 36 is an inductance L inserted in place of the external resistor 35 in FIG.
4) and the inductance L so that the resonance point o= 1 2 〓×1/√ (2) is within the fundamental wave component band or harmonic component band to be used. For example, a clock frequency c =
When driving the solid-state imaging device at 7.16MHz and extracting a signal from the fundamental wave component, the inductance L is set so that the resonance frequency o is approximately 7MHz.
上記の様にインダクタンスLを設定すると、ソ
ース・フオロワー用MOS型FET31の負荷イン
ピーダンスZは
Z(f)=j×2π×L/1−(2π)2 2×LC (3)
となり、共振周波数0近傍での値|Z|はMOS
型FET31の出力インピーダンスrに比べ十分
大きな値になるため、抵抗rと|Z|による出力
電圧の分圧効果は非常に小さなものにできる。ま
たMOS型FET31のバイアス電流を決める直流
(OHz)に対するインピーダンスは式(3)から
Z(o)0 (4)
となり、インピーダンスZ間にはバイアス電流に
よる電圧は発生しない。従つて大きな電源電圧が
なくても所要のバイアス電流を確保することがで
きる。 When the inductance L is set as above, the load impedance Z of the source follower MOS FET31 becomes Z(f)=j×2π×L/1−(2π) 2 2 ×LC (3), and the resonant frequency is 0. The value |Z| in the neighborhood is MOS
Since the value is sufficiently larger than the output impedance r of the type FET 31, the voltage dividing effect on the output voltage due to the resistor r and |Z| can be made very small. Further, the impedance to direct current (OHHz) that determines the bias current of the MOS FET 31 is Z(o)0 (4) from equation (3), and no voltage is generated between the impedances Z due to the bias current. Therefore, the required bias current can be secured even without a large power supply voltage.
第6図は本発明の他の実施例で、式(3)で求めら
れる共振のQ値を調節した信号読み出し回路であ
る。すなわち第6図は第5図の寄生容量34とイ
ンダクタンス36に並列にさらに大きな抵抗
R′(第6図37)を挿入したものである。第5図
の外部インピーダンスZは式(3)から明らかなよう
に共振周波数oの点でZ(fo)→∞に発散する非
常にするどい周波数特性を示す。第6図の抵抗3
7はこのするどさを示すQ値を小さくし、周数特
性を滑らかにするために挿入したものである。第
6図の外部インピーダンスZ′は次式で表わせる。 FIG. 6 shows another embodiment of the present invention, which is a signal readout circuit in which the resonance Q value determined by equation (3) is adjusted. In other words, FIG. 6 shows an even larger resistance in parallel with the parasitic capacitance 34 and inductance 36 in FIG.
R' (Fig. 6, 37) is inserted. As is clear from equation (3), the external impedance Z in FIG. 5 exhibits a very sharp frequency characteristic that diverges from Z(fo) to ∞ at the point of resonance frequency o. Resistor 3 in Figure 6
7 was inserted to reduce the Q value indicating sharpness and smooth the frequency characteristics. The external impedance Z' in FIG. 6 can be expressed by the following equation.
Z′(f)=j×2πL/1−(2π)2
2CL+j×2πL/R′(5)
第7図は本発明の他の実施例で、第6図の実施
例同様Q値を調節するため、インダクタンス36
に直列に抵抗R″(第7図38)を挿入したもので
ある。第7図の回路では第6図の回路より低周波
領域の周波数特性をさらに滑らかにすることがで
きる。この回路の外部インピーダンスZ″は次式
で表わせる。 Z′(f)=j×2πL/1−(2π) 2
2 CL + j × 2πL/R' (5) Figure 7 shows another embodiment of the present invention, in which an inductance of 36
In this circuit, a resistor R'' (Fig. 7, 38) is inserted in series with the circuit. Impedance Z″ can be expressed by the following formula.
Z″(f)=R″+j×2πL/1−(2π
)2 2LC+j×2πCR″(6)
ただし第7図の回路では抵抗R″の大きさに応
じ、MOS型FET31のバイアス電流を確保する
ための大きな電源電圧を必要とする。 Z″(f)=R″+j×2πL/1−(2π
) 2 2 LC+j×2πCR''(6) However, the circuit shown in FIG. 7 requires a large power supply voltage to ensure the bias current of the MOS FET 31, depending on the size of the resistor R''.
第5図,第6図の実施例では低周波領域のイン
ピーダンスが低く、出力信号パルス列のベースバ
ンド成分から信号を取り出す信号読み出し方法に
は適用できない。しかし第7図の実施例では、低
周波領域、例えば=OHzにおいてもインピーダ
ンスZ(o)=R″が得られるため、式(6)の共振周数
″o=1/2π1/√をベースバンドあるいは基本
波成
分帯域内に設定することにより、ベースバンド成
分から信号を取り出す信号読み出し方法にも適用
することができる。 The embodiments shown in FIGS. 5 and 6 have low impedance in the low frequency region, and cannot be applied to a signal readout method that extracts a signal from the baseband component of an output signal pulse train. However, in the embodiment shown in FIG. 7, the impedance Z(o)=R'' is obtained even in the low frequency region, for example =OHZ, so the resonance frequency o=1/2π1/√ in equation (6) is set to the baseband. Alternatively, by setting it within the fundamental wave component band, it can also be applied to a signal readout method that extracts a signal from the baseband component.
また第5図〜第7図の実施例において、外部に
挿入したインダクタンス36、抵抗37,38
は、共振周波数およびQ値調節のため可変にする
ことが望ましい。 In addition, in the embodiments shown in FIGS. 5 to 7, an inductance 36 and resistors 37, 38 inserted outside
It is desirable to make it variable in order to adjust the resonance frequency and Q value.
本発明によれば、CCD型等出力AMP入力端容
量Co間に現われる信号電圧を電力あるいは電圧
増巾するタイプの出力AMPを有する固体撮像装
置において、大きな電源電圧を用いることなく、
出力線の寄生容量Cと外部抵抗Rによる周波数特
性の劣化あるいはAMPの出力抵抗rと外部抵抗
Rによる電圧の分圧による出力信号レベルの減衰
のない、従つてSN比の高い信号を得ることがで
きる。
According to the present invention, in a solid-state imaging device having an output AMP of the type that amplifies the power or voltage of the signal voltage appearing between the input end capacitance Co of the CCD type equal output AMP, without using a large power supply voltage,
It is possible to obtain a signal with a high signal-to-noise ratio without deterioration of frequency characteristics due to the parasitic capacitance C of the output line and external resistance R, or attenuation of the output signal level due to voltage division due to the output resistance r of the AMP and external resistance R. can.
またソース・フオロワ用MOS型FET31は、
そのgm(バイアス電流とともに増大)の逆数に比
例する熱雑音を発生するが、第5図,第6図の実
施例においては電源電圧を上げることなく、バイ
アス電流を任意に選ぶことができるため、上記熱
雑音自身を低減でき、信号のS/Nをさらに上げ
ることができる。 In addition, the source follower MOS type FET31 is
This generates thermal noise proportional to the reciprocal of the gm (which increases with the bias current), but in the embodiments shown in Figures 5 and 6, the bias current can be arbitrarily selected without increasing the power supply voltage. The thermal noise itself can be reduced, and the signal-to-noise ratio can be further increased.
以上第5図の出力AMP回路例によつて説明し
たが、第8図の出力AMP回路等、一般にAMP入
力端容量Co間に現われる信号電圧を電力あるい
は電圧増巾するタイプの出力AMP回路を有する
CCD型固体撮像装置あるいは第9図の様なMOS
型とCCD型を結合したタイプの固体撮像装置や
CCD型ラインセンサ、CCD型遅延線等の信号読
み出しにも使用することができる。 The above has been explained using the example of the output AMP circuit shown in FIG. 5, but the output AMP circuit, such as the output AMP circuit shown in FIG.
CCD type solid-state imaging device or MOS as shown in Figure 9
Solid-state imaging devices that combine type and CCD type
It can also be used to read signals from CCD line sensors, CCD delay lines, etc.
第1図は従来のCCD型固体撮像装置の原理図、
第2図は出力AMPの回路例、第3図,第4図は
出力信号波形とその周波数分布、第5〜7図は本
発明による信号読み出し回路の実施例、第8図は
第2図以外の出力AMP回路例、第9図は本発明
を適用できるCCD型以外の固体撮像装置例の原
理図である。
Figure 1 shows the principle of a conventional CCD solid-state imaging device.
Figure 2 is an example of the output AMP circuit, Figures 3 and 4 are the output signal waveform and its frequency distribution, Figures 5 to 7 are examples of the signal readout circuit according to the present invention, and Figure 8 is other than Figure 2. FIG. 9 is a principle diagram of an example of a solid-state imaging device other than a CCD type to which the present invention can be applied.
Claims (1)
MOS型FETで構成されたAMP入力端静電容量
C0内に蓄積し、該容量Co間に現われる信号電圧
を電力増巾あるいは電圧増巾して出力するAMP
回路と、該AMP回路の出力を更に増幅するため
の出力用AMP回路とを有する固体装置において、
上記出力用AMP回路の負荷インピーダンスを、
インダクタンスLと、該インダクタンスLと直列
に接続された電源であつて上記MOS型FETで構
成されたAMP回路のベースにかかる電圧との整
合をとるための電源とから構成することを特徴と
する固体装置の信号読出し回路。 2 特許請求の範囲第1項記載の固体装置の信号
読出し回路において、前記インダクタンスLと固
体装置の出力線の寄生容量Cによつて決まる共振
周波数oを、前記出力用AMP回路から出力され
る出力信号から信号を取り出すために用いる搬送
周波数rのm倍の高調波領域内に設定することを
特徴とする固体装置の信号読出し回路。[Claims] 1. The signal charge Q s sent in a pulse is
AMP input capacitance composed of MOS type FET
AMP that amplifies the power or voltage of the signal voltage that is accumulated in C 0 and appears between the capacitor Co and outputs the signal voltage.
A solid-state device having a circuit and an output AMP circuit for further amplifying the output of the AMP circuit,
The load impedance of the above output AMP circuit is
A solid state comprising an inductance L and a power supply connected in series with the inductance L for matching the voltage applied to the base of the AMP circuit composed of the MOS FET. Device signal readout circuit. 2. In the signal readout circuit for a solid-state device according to claim 1, the resonant frequency o determined by the inductance L and the parasitic capacitance C of the output line of the solid-state device is set to the output output from the output AMP circuit. A signal readout circuit for a solid-state device, characterized in that it is set within a harmonic region of m times a carrier frequency r used for extracting a signal from a signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58039259A JPS59167185A (en) | 1983-03-11 | 1983-03-11 | Signal read circuit of solid-state device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58039259A JPS59167185A (en) | 1983-03-11 | 1983-03-11 | Signal read circuit of solid-state device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59167185A JPS59167185A (en) | 1984-09-20 |
JPH059988B2 true JPH059988B2 (en) | 1993-02-08 |
Family
ID=12548141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58039259A Granted JPS59167185A (en) | 1983-03-11 | 1983-03-11 | Signal read circuit of solid-state device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59167185A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62214664A (en) * | 1986-03-14 | 1987-09-21 | Mitsubishi Electric Corp | Driving circuit for charge coupled device |
JP2798932B2 (en) * | 1988-06-15 | 1998-09-17 | 株式会社東芝 | Drive device for charge-coupled device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548955A (en) * | 1977-06-23 | 1979-01-23 | Fujitsu Ltd | Grounding system for transistor amplifier |
JPS5579509A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Amplifier |
JPS5836082A (en) * | 1981-08-27 | 1983-03-02 | Fujitsu Ltd | Charge detecting circuit |
-
1983
- 1983-03-11 JP JP58039259A patent/JPS59167185A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS548955A (en) * | 1977-06-23 | 1979-01-23 | Fujitsu Ltd | Grounding system for transistor amplifier |
JPS5579509A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Amplifier |
JPS5836082A (en) * | 1981-08-27 | 1983-03-02 | Fujitsu Ltd | Charge detecting circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS59167185A (en) | 1984-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6336595B2 (en) | ||
JP2564272B2 (en) | Signal readout device for solid-state imaging device | |
JPH04168876A (en) | Integrator and picture reader | |
JPH059988B2 (en) | ||
US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
JP3111585B2 (en) | Optical sensor device | |
JPS6337996B2 (en) | ||
EP0827275A1 (en) | Frequency-dependent resistor | |
JPS605110B2 (en) | solid-state imaging device | |
JPH08237557A (en) | Correlator circuit | |
JPS61129964A (en) | Output circuit of charge transfer device | |
JP2003163343A (en) | Imaging device and imaging system | |
US4412190A (en) | Apparatus for processing CCD output signals | |
JPH0746844B2 (en) | Signal readout device for solid-state imaging device | |
JP2731529B2 (en) | Focus detection device | |
JPS6262671A (en) | Signal processing circuit for solid-state image pickup device | |
JPS61227414A (en) | Band variable filter | |
JPS6119189B2 (en) | ||
JP3138772B2 (en) | High frequency amplifier circuit | |
JPS6384274A (en) | Signal reader for solid-state image pickup device | |
JP2857460B2 (en) | Output detection circuit of charge-coupled device | |
EP0633577A1 (en) | Retroactively controlled charge-voltage convertor | |
JPS61274474A (en) | Output circuit of solid-state image pickup device | |
JPS60139060A (en) | Image sensor | |
JPH0797843B2 (en) | Solid-state imaging device |