JPH0595341A - Automatic junction line transmission speed setting system for connector - Google Patents

Automatic junction line transmission speed setting system for connector

Info

Publication number
JPH0595341A
JPH0595341A JP3255280A JP25528091A JPH0595341A JP H0595341 A JPH0595341 A JP H0595341A JP 3255280 A JP3255280 A JP 3255280A JP 25528091 A JP25528091 A JP 25528091A JP H0595341 A JPH0595341 A JP H0595341A
Authority
JP
Japan
Prior art keywords
relay line
circuit
clock
signal
time division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3255280A
Other languages
Japanese (ja)
Inventor
Katsumi Yabuuchi
勝美 藪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3255280A priority Critical patent/JPH0595341A/en
Publication of JPH0595341A publication Critical patent/JPH0595341A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need for the setting of the transmission speed. CONSTITUTION:A time division junction line whose transmission speeds are two kinds (a or b bps) is connected to a connector 12 as a line 1. Then a synchronization frame scanning circuit 6 discriminates which transmission speed of the time division junction line to be connected is in use. That is, the synchronization frame scanning circuit 6 collects plural bits of a junction line control signal extracted by a control signal extract circuit 5 from a junction line signal and collates the signal with a synchronization frame pattern for each of the transmission speeds a, b of the time division junction line to discriminate the transmission speed of the time division junction line accommodated to the connector 12. A synchronization signal generating circuit 3, a synchronization circuit 4 and a junction line signal generating circuit 10 selects a synchronizing clock whose transmission speed is (a) or (b) from a clock generating circuit 2 based on the result of discrimination and implements synchronization of the time division junction line signal and the generation of the time division junction line signal based on the clock.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、時分割中継線とパケッ
ト交換機とを接続する接続装置の中継線伝送速度を設定
する方式に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system for setting a trunk line transmission speed of a connecting device for connecting a time division trunk line and a packet switch.

【0002】[0002]

【従来の技術】従来、時分割交換機に接続された時分割
中継線と、パケット交換機とを接続する接続装置では、
伝送速度の異なる中継線ごとにインターフェースを設
け、それらのインターフェースを、収容する中継線の伝
送速度に応じてスイッチにより切り替えていた。
2. Description of the Related Art Conventionally, in a connection device for connecting a time division relay line connected to a time division exchange and a packet exchange,
An interface is provided for each relay line having a different transmission speed, and these interfaces are switched by a switch according to the transmission speed of the relay line to be accommodated.

【0003】このような従来の接続装置の一例を図2に
示す。この接続装置116には伝送速度の異なる2種類
の時分割中継線、すなわち回線(1)あるいは回線
(2)を接続でき、回線(1)の伝送速度はa(bp
s)であり、回線(2)の伝送速度はb(bps)であ
る。まず、回線(1)側のインターフェースについて説
明する。クロック抽出回路100は回線(1)を伝送さ
れる時分割中継線信号から伝送速度がaの中継線クロッ
クを抽出する。一方、クロック発生回路102は接続装
置内の基準クロックに同期した伝送速度がaおよびbの
2つの同期クロックを発生する。そして、同期化信号発
生回路103はクロック抽出回路100からの中継線ク
ロックと、クロック発生回路102からの伝送速度aの
同期クロックとにより、時分割中継線信号を接続装置の
基準クロックに同期化するための同期化信号を発生し、
同期化回路105はこの同期化信号により、回線(1)
の時分割中継線信号を接続装置の基準クロックに同期化
する。
An example of such a conventional connecting device is shown in FIG. Two kinds of time division relay lines having different transmission rates, that is, the line (1) or the line (2) can be connected to the connecting device 116, and the transmission rate of the line (1) is a (bp).
s), and the transmission rate of the line (2) is b (bps). First, the interface on the line (1) side will be described. The clock extraction circuit 100 extracts a relay line clock having a transmission rate of a from the time divisional relay line signal transmitted through the line (1). On the other hand, the clock generation circuit 102 generates two synchronous clocks having transmission rates a and b in synchronization with the reference clock in the connection device. Then, the synchronization signal generation circuit 103 synchronizes the time division relay line signal with the reference clock of the connection device by the relay line clock from the clock extraction circuit 100 and the synchronization clock of the transmission rate a from the clock generation circuit 102. Generate a synchronization signal for
The synchronization circuit 105 receives the synchronization signal, and the line (1)
The time-division relay line signal is synchronized with the reference clock of the connection device.

【0004】次に回線(2)側のインターフェースにつ
いて説明する。クロック抽出回路101は回線(2)を
伝送される時分割中継線信号から伝送速度がbの中継線
クロックを抽出する。そして、同期化信号発生回路10
4はクロック抽出回路101からの中継線クロックと、
クロック発生回路102からの伝送速度bの同期クロッ
クとにより、時分割中継線信号を接続装置の基準クロッ
クに同期化するための同期化信号を発生し、同期化回路
106はこの同期化信号により、回線(2)の時分割中
継線信号を接続装置の基準クロックに同期化する。
Next, the interface on the line (2) side will be described. The clock extraction circuit 101 extracts a relay line clock having a transmission speed b from the time divisional relay line signal transmitted on the line (2). Then, the synchronization signal generation circuit 10
4 is a relay line clock from the clock extraction circuit 101,
A synchronization signal for synchronizing the time division relay line signal with the reference clock of the connection device is generated by the synchronization clock of the transmission rate b from the clock generation circuit 102, and the synchronization circuit 106 receives the synchronization signal by the synchronization signal. Synchronize the time division repeater signal of line (2) with the reference clock of the connection device.

【0005】中継線切換回路109は、同期化回路10
5,106から受信した時分割中継線信号の内の一つ
を、中継線伝送速度設定スイッチ115の設定状態に応
じて選択し、出力する。設定スイッチ115は伝送速度
aあるいはbを設定するためのスイッチであって保守者
によって操作設定され、ここでは伝送速度aが設定され
ているものとする。切換回路109は同期化回路105
からの時分割中継線信号を選択する。
The relay line switching circuit 109 includes a synchronizing circuit 10
One of the time-division relay line signals received from 5, 106 is selected and output according to the setting state of the relay line transmission speed setting switch 115. The setting switch 115 is a switch for setting the transmission speed a or b, and is operated and set by a maintenance person. Here, the transmission speed a is set. The switching circuit 109 is the synchronization circuit 105.
Select the time-division trunk line signal from.

【0006】中継線制御信号抽出回路110は、切換回
路109から受信した時分割中継線信号より、中継線制
御信号および時分割中継線データを抽出する。そして、
Bチャネルパケット変換回路112は信号抽出回路11
0から時分割中継線データを受信し、Bチャネルパケッ
トデータに変換してパケット交換機インターフェース回
路114に出力する。変換回路112はまた、インター
フェース回路114からBチャネルパケットデータを受
信し、それを時分割中継線データに変換して後述する中
継線信号発生回路107,108に送信する。
The trunk line control signal extraction circuit 110 extracts the trunk line control signal and the time-division trunk line data from the time-division trunk line signal received from the switching circuit 109. And
The B channel packet conversion circuit 112 is a signal extraction circuit 11
Time-division trunk line data is received from 0, converted into B channel packet data, and output to the packet switch interface circuit 114. The conversion circuit 112 also receives the B channel packet data from the interface circuit 114, converts the B channel packet data into time division relay line data, and transmits the time division relay line data to the relay line signal generation circuits 107 and 108 described later.

【0007】制御回路111は信号抽出回路110から
中継線制御信号を受信して同期フレームパターンの照合
を行い、同期フレームパターン以外の中継線制御信号を
制御データに変換してDチャネルパケット変換回路11
3に送信し、また、後述するDチャネルパケット変換回
路113から受信した制御データを中継線制御信号に変
換して中継線信号発生回路107,108に送出する。
The control circuit 111 receives the trunk line control signal from the signal extraction circuit 110, collates the sync frame pattern, converts the trunk line control signal other than the sync frame pattern into control data, and then the D channel packet conversion circuit 11
3 and also converts the control data received from the D channel packet conversion circuit 113, which will be described later, into trunk line control signals and sends them to the trunk line signal generation circuits 107 and 108.

【0008】パケット交換機インターフェース回路11
4はBチャネルパケット変換回路から受信したBチャネ
ルパケットデータおよびDチャネルパケット変換回路か
ら受信したDチャネルパケットデータをパケット多重デ
ータに変換してパケット交換機に送信し、一方、パケッ
ト交換機から受信したパケット多重データをBチャネル
パケットデータおよびDチャネルパケットデータに変換
してそれぞれBチャネルパケット変換回路112および
Dチャネルパケット変換回路113に送信する。そし
て、Dチャネルパケット変換回路113は、インターフ
ェース回路114から受信したDチャネルパケットデー
タを制御データに変換して制御回路111に出力し、一
方、制御回路111から受信した制御データをDチャネ
ルパケットデータに変換してインターフェース回路11
4に送信する。
Packet switch interface circuit 11
4 is the B-channel packet data received from the B-channel packet conversion circuit and the D-channel packet data received from the D-channel packet conversion circuit converted into packet multiplex data and transmitted to the packet switch, while the packet multiplex received from the packet switch The data is converted into B channel packet data and D channel packet data and transmitted to the B channel packet conversion circuit 112 and the D channel packet conversion circuit 113, respectively. Then, the D channel packet conversion circuit 113 converts the D channel packet data received from the interface circuit 114 into control data and outputs the control data to the control circuit 111, while the control data received from the control circuit 111 is converted into D channel packet data. Convert to interface circuit 11
Send to 4.

【0009】中継線信号発生回路107は、Bチャネル
パケット変換回路112から受信した時分割中継線デー
タに制御回路111から受信した中継線制御信号を挿入
し、中継線制御信号が挿入された時分割中継線データ
を、クロック発生回路102からの伝送速度aの同期ク
ロックにより時分割中継線信号に変換して回線(1)に
送出する。中継線信号発生回路108も同様に、Bチャ
ネルパケット変換回路112から受信した時分割中継線
データに制御回路111から受信した中継線制御信号を
挿入し、中継線制御信号が挿入された時分割中継線デー
タを、クロック発生回路102からの伝送速度bの同期
クロックにより時分割中継線信号に変換して回線(2)
に送出する。
The trunk line signal generation circuit 107 inserts the trunk line control signal received from the control circuit 111 into the time division trunk line data received from the B channel packet conversion circuit 112, and the time division into which the trunk line control signal is inserted. The relay line data is converted into a time-division relay line signal by the synchronous clock of the transmission rate a from the clock generation circuit 102 and sent to the line (1). Similarly, the trunk line signal generation circuit 108 also inserts the trunk line control signal received from the control circuit 111 into the time division relay line data received from the B channel packet conversion circuit 112, and the time division relay in which the trunk line control signal is inserted. The line data is converted into a time division relay line signal by the synchronous clock of the transmission speed b from the clock generation circuit 102, and the line (2)
To send to.

【0010】[0010]

【発明が解決しようとする課題】このように従来の接続
装置では、伝送速度の異なる中継線ごとにインターフェ
ースを設け、それらのインターフェースを、収容する中
継線の伝送速度に応じて保守者がスイッチ115により
切り替えていた。従って、人為的なミスにより伝送速度
の設定を誤り、接続装置が正常に動作しない場合がしば
しばあった。
As described above, in the conventional connection device, an interface is provided for each relay line having a different transmission rate, and a maintenance person switches the switch 115 in accordance with the transmission rate of the accommodated relay line. It was switched by. Therefore, there are many cases in which the connection device does not operate normally due to an error in setting the transmission rate due to a human error.

【0011】本発明の目的は、このような問題を解決
し、伝送速度が異なる時分割中継線を、伝送速度の設定
作業を一切行うことなく収容できるようにする接続装置
の中継線伝送速度自動設定方式を提供することにある。
An object of the present invention is to solve such a problem and to make it possible to accommodate time-division relay lines having different transmission speeds without performing any setting work of the transmission speed. To provide a setting method.

【0012】[0012]

【課題を解決するための手段】本発明は、伝送速度が異
なる時分割中継線を収容し、収容した前記時分割中継線
とパケット交換機とを接続する接続装置にて中継線伝送
速度を設定する方式において、前記時分割中継線を伝送
される時分割中継線信号から抽出した中継線制御信号に
より前記時分割中継線の伝送速度を識別し、識別した伝
送速度を表す所定の情報を出力する同期フレーム走査回
路と、前記接続装置の基準クロックに同期し、伝送速度
が異なる前記時分割中継線の各伝送速度にそれぞれ一致
する伝送速度の複数のクロックを発生するクロック発生
回路と、前記時分割中継線から中継線クロックを抽出す
るクロック抽出回路と、前記クロック発生回路が発生す
る前記複数のクロックの内、前記同期フレーム走査回路
が出力する前記所定の情報が表す伝送速度のクロックを
選択し、そのクロックと前記クロック抽出回路が抽出し
た前記中継線クロックとにより、前記時分割中継線信号
を前記接続装置の前記基準クロックに同期化するための
同期化信号を発生する同期化信号発生回路と、この同期
化信号発生回路が発生する前記同期化信号により、前記
時分割中継線信号を同期化する同期化回路と、前記パケ
ット交換機からのBチャネルパケットデータを時分割中
継線データに交換して出力し、前記パケット交換機から
のDチャネルパケットデータを中継線制御信号に交換し
て出力するパケット変換回路と、このパケット変換回路
が出力する前記時分割中継線データに前記中継線制御信
号を挿入し、前記クロック発生回路が発生する前記複数
のクロックの内、前記同期フレーム走査回路が出力する
前記所定の情報が表す伝送速度のクロックを選択し、そ
のクロックにより、前記中継線制御信号が挿入された前
記時分割中継線データを時分割中継線信号に変換して前
記時分割中継線に送出する中継線信号発生回路とを設け
ることを特徴とする。
SUMMARY OF THE INVENTION According to the present invention, a trunk line transmission rate is set by a connection device which accommodates time division trunk lines having different transmission rates and which connects the accommodated time division trunk line and a packet switch. In the method, the synchronization for identifying the transmission rate of the time division relay line by a relay line control signal extracted from the time division relay line signal transmitted through the time division relay line, and outputting predetermined information representing the identified transmission rate. A frame scanning circuit, a clock generation circuit that generates a plurality of clocks that are synchronized with the reference clock of the connection device and that have different transmission speeds and that match the respective transmission speeds of the time division relay lines, and the time division relay. A clock extracting circuit for extracting a relay line clock from a line, and a part for outputting the synchronous frame scanning circuit among the plurality of clocks generated by the clock generating circuit Of the transmission speed represented by the information of (1) and synchronization for synchronizing the time division relay line signal with the reference clock of the connection device by the clock and the relay line clock extracted by the clock extraction circuit. A synchronization signal generating circuit for generating a synchronization signal, a synchronization circuit for synchronizing the time division relay line signal with the synchronization signal generated by the synchronization signal generating circuit, and a B channel packet from the packet switch. A packet conversion circuit that exchanges data for time-division relay line data and outputs the data, and exchanges D-channel packet data from the packet switch for a relay line control signal and outputs the packet, and the time-division relay that the packet conversion circuit outputs. The synchronous frame among the plurality of clocks generated by the clock generation circuit by inserting the relay line control signal into line data The clock of the transmission speed represented by the predetermined information output by the check circuit is selected, and the time-division relay line data in which the relay line control signal is inserted is converted into a time-division relay line signal by the clock, and And a relay line signal generation circuit for transmitting to the split relay line.

【0013】[0013]

【実施例】次に本発明の実施例について図面を参照して
説明する。図1に本発明の中継線伝送速度自動設定方式
にもとづく接続装置の一例を示す。この接続装置12に
は伝送速度がa(bps)あるいはb(bps)の2種
類の時分割中継線が回線(1)として接続される。そし
て、接続された時分割中継線の伝送速度がいずれである
かは、同期フレーム走査回路6によって識別され、その
識別結果にもとづいて、同期化信号発生回路3と同期化
回路4、および中継線信号発生回路10は、クロック発
生回路2からのいずれかの伝送速度の同期クロックによ
り、それぞれ時分割中継線信号の同期化および時分割中
継線信号の生成を行う。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 shows an example of a connection device based on the trunk line transmission rate automatic setting system of the present invention. Two types of time division relay lines having a transmission rate of a (bps) or b (bps) are connected to the connection device 12 as a line (1). Then, the synchronous frame scanning circuit 6 discriminates which is the transmission speed of the connected time division relay line, and based on the discrimination result, the synchronizing signal generating circuit 3, the synchronizing circuit 4, and the relay line. The signal generation circuit 10 synchronizes the time-division relay line signal and generates the time-division relay line signal, respectively, with the synchronous clock of any transmission rate from the clock generation circuit 2.

【0014】以下、詳細に説明する。クロック抽出回路
1は回線(1)を伝送される時分割中継線信号から、回
線(1)の伝送速度に応じて伝送速度がaまたはbの中
継線クロックを抽出する。一方、クロック発生回路2は
接続装置内の基準クロックに同期した伝送速度がaおよ
びbの2つの同期クロックを発生する。
The details will be described below. The clock extraction circuit 1 extracts a relay line clock having a transmission rate of a or b from the time-division relay line signal transmitted on the line (1) according to the transmission rate of the line (1). On the other hand, the clock generation circuit 2 generates two synchronous clocks having transmission rates a and b in synchronization with the reference clock in the connection device.

【0015】中継線制御信号抽出回路5は、後述する同
期化回路4から受信した時分割中継線信号より、中継線
制御信号を抽出し、同期フレーム走査回路6に出力す
る。同期フレーム走査回路6はこの中継線制御信号を複
数ビット分収集し、それを時分割中継線の伝送速度a,
bごとの同期フレームパターンと照合することにより、
接続装置に収容された時分割中継線の伝送速度を識別す
る。そして、識別した伝送速度を表す情報を制御回路7
に出力する。なお、同期フレーム走査回路6は、上記同
期フレームパターンとして、時分割中継線の伝送速度が
aのとき同期化回路4において伝送速度がaの同期クロ
ックにより同期化した中継線制御信号の同期フレームパ
ターンおよび伝送速度がbの同期クロックにより同期化
した中継線制御信号の同期フレームパターンと、時分割
中継線の伝送速度がbのとき同期化回路4において伝送
速度がaの同期クロックにより同期化した中継線制御信
号の同期フレームパターンおよび伝送速度がbの同期ク
ロックにより同期化した中継線制御信号の同期フレーム
パターンとを記憶している。
The relay line control signal extraction circuit 5 extracts the relay line control signal from the time divisional relay line signal received from the synchronization circuit 4 described later and outputs it to the synchronous frame scanning circuit 6. The synchronous frame scanning circuit 6 collects a plurality of bits of the relay line control signal and collects them for the transmission speed a,
By matching with the sync frame pattern for each b,
The transmission speed of the time division relay line accommodated in the connection device is identified. Then, information indicating the identified transmission rate is sent to the control circuit 7
Output to. The synchronous frame scanning circuit 6 uses, as the synchronous frame pattern, the synchronous frame pattern of the trunk line control signal synchronized by the synchronous clock whose transmission speed is a in the synchronizing circuit 4 when the transmission speed of the time divisional trunk line is a. And a synchronous frame pattern of a relay line control signal synchronized with a synchronous clock having a transmission speed of b, and a relay synchronized with a synchronous clock having a transmission speed of a in the synchronizing circuit 4 when the transmission speed of the time division relay line is b. The synchronization frame pattern of the line control signal and the synchronization frame pattern of the trunk line control signal synchronized by the synchronization clock having the transmission speed b are stored.

【0016】制御回路7は、同期フレーム走査回路6か
ら上記情報を受け取ると、その情報にもとづき、クロッ
ク発生回路2が発生した伝送速度がaおよびbの同期ク
ロックのいずれを選択するかを示す伝送速度制御信号を
同期化信号発生回路3および中継線信号発生回路10に
送信する。
When the control circuit 7 receives the above information from the synchronous frame scanning circuit 6, the control circuit 7 transmits, based on the information, which one of the synchronous clocks a and b the transmission rate generated by the clock generating circuit 2 is to be selected. The speed control signal is transmitted to the synchronization signal generation circuit 3 and the relay line signal generation circuit 10.

【0017】そして、同期化信号発生回路3は制御回路
7からの上記制御信号にもとづき、クロック発生回路2
が発生する2つの伝送速度a,bの同期クロックの内の
一つを選択し、その同期クロックと、クロック抽出回路
1からの中継線クロックとにより、時分割中継線信号を
接続装置の基準クロックに同期化するための同期化信号
を発生する。同期化回路4はこの同期化信号により、回
線(1)の時分割中継線信号を接続装置の基準クロック
に同期化する。
Then, the synchronization signal generating circuit 3 is based on the control signal from the control circuit 7, and the clock generating circuit 2
Of the two transmission speeds a and b, which are generated by the clock signal, select one of the synchronous clocks and the relay line clock from the clock extraction circuit 1 to output the time divisional relay line signal to the reference clock of the connection device. Generate a synchronization signal for synchronizing to. The synchronization circuit 4 synchronizes the time-division relay line signal of the line (1) with the reference clock of the connection device by this synchronization signal.

【0018】同期化回路4によって同期化された時分割
中継線信号は、中継線制御信号抽出回路5に送信され、
そこで上述のように中継線制御信号が抽出され、同期フ
レーム走査回路6に送信される。中継線制御信号抽出回
路5は、時分割中継線信号から中継線制御信号を除いた
時分割中継線データはBチャネルパケット変換回路9に
送出する。
The time division relay line signal synchronized by the synchronizing circuit 4 is transmitted to the relay line control signal extracting circuit 5,
Therefore, the trunk line control signal is extracted and transmitted to the synchronous frame scanning circuit 6 as described above. The trunk line control signal extraction circuit 5 sends the time division trunk line data obtained by removing the trunk line control signal from the time division trunk line signal to the B channel packet conversion circuit 9.

【0019】Bチャネルパケット変換回路9は、この時
分割中継線データを受信し、Bチャネルパケットデータ
に変換してパケット交換機インターフェース回路11に
送信する。また、制御回路7は、上記制御信号を送信
し、時分割中継線の伝送速度が設定された後は、中継線
制御信号を同期フレーム走査回路6を通じて受け取り、
それを制御データに変換してDチャネルパケット変換回
路8に送出する。そして、Dチャネルパケット変換回路
8はその制御データをDチャネルパケットデータに変換
してインターフェース回路11に送信する。
The B-channel packet conversion circuit 9 receives the time-division relay line data, converts it into B-channel packet data, and transmits it to the packet switch interface circuit 11. Further, the control circuit 7 transmits the control signal, and after the transmission speed of the time division relay line is set, receives the relay line control signal through the synchronous frame scanning circuit 6,
It is converted into control data and sent to the D channel packet conversion circuit 8. Then, the D channel packet conversion circuit 8 converts the control data into D channel packet data and transmits it to the interface circuit 11.

【0020】パケット交換機インターフェース回路11
は、変換回路9,8よりそれぞれBチャネルパケットデ
ータおよびDチャネルパケットデータを受け取ると、そ
れらをパケット多重データに変換してパケット交換機に
送信する。
Packet switch interface circuit 11
When receiving the B channel packet data and the D channel packet data from the conversion circuits 9 and 8, respectively, converts them into packet multiplexed data and sends them to the packet switch.

【0021】一方、インターフェース回路11は、パケ
ット交換機からパケット多重データを受信すると、それ
をBチャネルパケットデータおよびDチャネルパケット
データに変換してそれぞれBチャネルパケット変換回路
9およびDチャネルパケット変換回路8に送信する。そ
して、Dチャネルパケット変換回路8は、インターフェ
ース回路11から受信したDチャネルパケットデータを
制御データに変換して制御回路7に出力し、また、Bチ
ャネルパケット変換回路9は、インターフェース回路1
1から受信したBチャネルパケットデータを時分割中継
線データに変換して後述する中継線信号発生回路10に
送信する。制御回路7は変換回路8から受信した制御デ
ータを中継線制御信号に変換して上記伝送速度制御信号
と共に中継線信号発生回路10に送信する。
On the other hand, when the interface circuit 11 receives the packet multiplexed data from the packet switch, it converts it into B channel packet data and D channel packet data, and the B channel packet conversion circuit 9 and the D channel packet conversion circuit 8 respectively. Send. Then, the D-channel packet conversion circuit 8 converts the D-channel packet data received from the interface circuit 11 into control data and outputs the control data to the control circuit 7, and the B-channel packet conversion circuit 9 includes the interface circuit 1
The B channel packet data received from 1 is converted into time division relay line data and transmitted to the relay line signal generation circuit 10 described later. The control circuit 7 converts the control data received from the conversion circuit 8 into a trunk line control signal and sends the trunk line control signal to the trunk line signal generation circuit 10 together with the transmission speed control signal.

【0022】中継線信号発生回路10は、制御回路7か
らの伝送速度制御信号にもとづき、クロック発生回路2
が発生する伝送速度a,bの2つの同期クロックの内の
一つを選択し、そして、Bチャネルパケット変換回路9
から受信した時分割中継線データに制御回路7から受信
した中継線制御信号を挿入し、中継線制御信号が挿入さ
れた時分割中継線データを、上記選択した同期クロック
により時分割中継線信号に変換して回線(1)に送出す
る。
The relay line signal generation circuit 10 is responsive to the transmission rate control signal from the control circuit 7 to generate the clock generation circuit 2.
, One of two synchronous clocks of transmission rates a and b generated by the B channel packet conversion circuit 9 is selected.
The relay line control signal received from the control circuit 7 is inserted into the time division relay line data received from the time division relay line data, and the time division relay line data in which the relay line control signal is inserted is converted into the time division relay line signal by the selected synchronization clock. It is converted and sent to the line (1).

【0023】[0023]

【発明の効果】以上説明したように本発明の中継線伝送
速度自動設定方式にもとづく接続装置では、同期フレー
ム走査回路によって時分割中継線の伝送速度が識別さ
れ、その伝送速度の同期クロックが自動的に選択され、
時分割中継線信号の同期化および時分割中継線信号の生
成が行われる。従って、従来のように伝送速度の設定の
ために保守者がスイッチ設定を行う必要がなく、人為的
ミスによって装置が正しく動作しないといったことがな
くなる。また、伝送速度の設定作業が不要となるので、
保守性も向上する。
As described above, in the connection device based on the automatic trunk line transmission rate setting method of the present invention, the synchronous frame scanning circuit identifies the transmission rate of the time division relay line, and the synchronous clock of the transmission rate is automatically determined. Selected,
Synchronization of the time division relay line signal and generation of the time division relay line signal are performed. Therefore, unlike the conventional case, the maintenance person does not need to set the switch for setting the transmission speed, and the device does not operate properly due to human error. Also, since the work of setting the transmission speed is unnecessary,
Maintainability is also improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の中継線伝送速度自動設定方式にもとづ
く接続装置の一例を示すブロック図である。
FIG. 1 is a block diagram showing an example of a connection device based on a trunk line transmission rate automatic setting system of the present invention.

【図2】従来の中継線伝送速度の設定方式にもとづく接
続装置の一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a connection device based on a conventional trunk line transmission speed setting method.

【符号の説明】[Explanation of symbols]

1 クロック抽出回路 2 クロック発生回路 3 同期化信号発生回路 4 同期化回路 5 中継線制御信号抽出回路 6 同期フレーム走査回路 7 制御回路 8 Dチャネルパケット変換回路 9 Bチャネルパケット変換回路 10 中継線信号発生回路 11 パケット交換機インターフェース回路 12 接続装置 1 clock extraction circuit 2 clock generation circuit 3 synchronization signal generation circuit 4 synchronization circuit 5 relay line control signal extraction circuit 6 synchronization frame scanning circuit 7 control circuit 8 D channel packet conversion circuit 9 B channel packet conversion circuit 10 relay line signal generation Circuit 11 Packet switch interface circuit 12 Connection device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 12/56 H04Q 11/04 9076−5K H04Q 11/04 T ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical display location H04L 12/56 H04Q 11/04 9076-5K H04Q 11/04 T

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】伝送速度が異なる時分割中継線を収容し、
収容した前記時分割中継線とパケット交換機とを接続す
る接続装置にて中継線伝送速度を設定する方式におい
て、 前記時分割中継線を伝送される時分割中継線信号から抽
出した中継線制御信号により前記時分割中継線の伝送速
度を識別し、識別した伝送速度を表す所定の情報を出力
する同期フレーム走査回路と、 前記接続装置の基準クロックに同期し、伝送速度が異な
る前記時分割中継線の各伝送速度にそれぞれ一致する伝
送速度の複数のクロックを発生するクロック発生回路
と、 前記時分割中継線から中継線クロックを抽出するクロッ
ク抽出回路と、 前記クロック発生回路が発生する前記複数のクロックの
内、前記同期フレーム走査回路が出力する前記所定の情
報が表す伝送速度のクロックを選択し、そのクロックと
前記クロック抽出回路が抽出した前記中継線クロックと
により、前記時分割中継線信号を前記接続装置の前記基
準クロックに同期化するための同期化信号を発生する同
期化信号発生回路と、 この同期化信号発生回路が発生する前記同期化信号によ
り、前記時分割中継線信号を同期化する同期化回路と、 前記パケット交換機からのBチャネルパケットデータを
時分割中継線データに交換して出力し、前記パケット交
換機からのDチャネルパケットデータを中継線制御信号
に交換して出力するパケット変換回路と、 このパケット変換回路が出力する前記時分割中継線デー
タに前記中継線制御信号を挿入し、前記クロック発生回
路が発生する前記複数のクロックの内、前記同期フレー
ム走査回路が出力する前記所定の情報が表す伝送速度の
クロックを選択し、そのクロックにより、前記中継線制
御信号が挿入された前記時分割中継線データを時分割中
継線信号に変換して前記時分割中継線に送出する中継線
信号発生回路とを設けることを特徴とする接続装置の中
継線伝送速度自動設定方式。
1. A time-division trunk line having different transmission speeds is accommodated,
In a method of setting a relay line transmission speed at a connection device that connects the accommodated time division relay line and a packet switch, a relay line control signal extracted from a time division relay line signal transmitted through the time division relay line is used. A synchronous frame scanning circuit that identifies the transmission rate of the time division relay line and outputs predetermined information indicating the identified transmission rate; and a synchronization frame scanning circuit that synchronizes with the reference clock of the connection device and has different transmission rates. A clock generation circuit that generates a plurality of clocks having transmission speeds that match each transmission speed, a clock extraction circuit that extracts a relay line clock from the time division relay line, and a clock generation circuit that generates a plurality of clocks generated by the clock generation circuit. Among them, the clock of the transmission speed represented by the predetermined information output by the synchronous frame scanning circuit is selected, and the clock and the clock extraction time are selected. A synchronization signal generating circuit for generating a synchronization signal for synchronizing the time divisional relay line signal with the reference clock of the connection device by the relay line clock extracted by a path; And a synchronization circuit that synchronizes the time-division relay line signal with the synchronization signal generated by the B-channel packet data from the packet switch, exchanges the B-channel packet data with the time-division relay line data, and outputs the data. A packet conversion circuit for exchanging D channel packet data for a relay line control signal and outputting the same, and inserting the relay line control signal in the time division relay line data output by the packet conversion circuit to generate the clock generation circuit. Of the plurality of clocks to be selected, the clock of the transmission speed represented by the predetermined information output by the synchronous frame scanning circuit is selected, and the clock is selected. A relay line signal generating circuit for converting the time-division relay line data into which the relay line control signal is inserted into a time-division relay line signal and transmitting the time-division relay line signal to the time-division relay line. Automatic connection line transmission speed setting method for connected devices.
【請求項2】前記同期フレーム走査回路は、前記中継線
制御信号を時分割中継線の伝送速度ごとの同期フレーム
パターンと照合することにより前記時分割中継線の伝送
速度を識別し、識別した伝送速度を表す所定の情報を出
力することを特徴とする請求項1記載の接続装置の中継
線伝送速度自動設定方式。
2. The synchronization frame scanning circuit identifies the transmission rate of the time division relay line by comparing the relay line control signal with a synchronization frame pattern for each transmission rate of the time division relay line, and the identified transmission is performed. 2. The automatic trunk line transmission speed setting method for a connection device according to claim 1, wherein predetermined information indicating a speed is output.
【請求項3】前記同期フレーム走査回路は、所定ビット
数分の前記中継線制御信号を時分割中継線の伝送速度ご
との同期フレームパターンと照合することにより前記時
分割中継線の伝送速度を識別し、識別した伝送速度を表
す所定の情報を出力することを特徴とする請求項2記載
の接続装置の中継線伝送速度自動設定方式。
3. The synchronous frame scanning circuit identifies the transmission speed of the time division relay line by comparing the predetermined number of bits of the relay line control signal with a synchronization frame pattern for each transmission speed of the time division relay line. Then, the predetermined information indicating the identified transmission rate is output, and the automatic trunk line transmission rate setting method of the connection device according to claim 2.
JP3255280A 1991-10-02 1991-10-02 Automatic junction line transmission speed setting system for connector Pending JPH0595341A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3255280A JPH0595341A (en) 1991-10-02 1991-10-02 Automatic junction line transmission speed setting system for connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3255280A JPH0595341A (en) 1991-10-02 1991-10-02 Automatic junction line transmission speed setting system for connector

Publications (1)

Publication Number Publication Date
JPH0595341A true JPH0595341A (en) 1993-04-16

Family

ID=17276563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3255280A Pending JPH0595341A (en) 1991-10-02 1991-10-02 Automatic junction line transmission speed setting system for connector

Country Status (1)

Country Link
JP (1) JPH0595341A (en)

Similar Documents

Publication Publication Date Title
US6137778A (en) Clock information transfer system for AAL type 1 transmission
EP0137225A1 (en) Bidirectional communication system of a two-wire bus comprising an active terminator
JP3004130B2 (en) Message information termination method
JPH0595341A (en) Automatic junction line transmission speed setting system for connector
JPH1188332A (en) Device and method for multiplexing cell to synchronous digital interface
US5539726A (en) Back-up system for partially backing up information signals
CA2056710C (en) Telecommunications data accessing device
JP3246423B2 (en) Network synchronization device
JP3102976B2 (en) Time slot signal phase aligner
JPH0286391A (en) Isdn local communication system
AU649747B2 (en) A telecommunications data accessing device
KR940007986B1 (en) Isdn subscriber matching circuit
KR910005499B1 (en) Apparatus for interfacing channels between isdn exchanger and subscribers
JP3036766B2 (en) Line switching method
JP3772465B2 (en) Digital line connection system
JP3492006B2 (en) Communication device and communication method thereof
JP3728595B2 (en) Multiplex transmission apparatus and channel board communication method
KR20000046390A (en) Operation, administration and maintenance data communication apparatus of pulse code modulation channel apparatus in fiber loop carrier system
JP3017506B2 (en) Home communication method for I interface
KR100304727B1 (en) A unit to handle Maintenance channel bits for Basic Rate Interface of Integrated Services Digital Network
JPH07240947A (en) Subscriber system digital transmitter
KR940007989B1 (en) Isdn subscriber matching device
JP3420178B2 (en) Network-dependent synchronization of electronic exchanges
JP2833938B2 (en) Digital line termination equipment
KR930004097B1 (en) 64 kbps data mutilateral device