JPH0593898A - アクテイブ・マトリクス型液晶表示装置の駆動方法 - Google Patents
アクテイブ・マトリクス型液晶表示装置の駆動方法Info
- Publication number
- JPH0593898A JPH0593898A JP6384292A JP6384292A JPH0593898A JP H0593898 A JPH0593898 A JP H0593898A JP 6384292 A JP6384292 A JP 6384292A JP 6384292 A JP6384292 A JP 6384292A JP H0593898 A JPH0593898 A JP H0593898A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- signal
- period
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶層を駆動するための二端子アクティブ素
子の特性に起因する表示品質の低下を解消することを目
的とする。 【構成】 列電極群と行電極群の間に液晶層と二端子ア
クティブ素子群が直列接続する構造の液晶パネルを有
し、これらの列電極群と行電極群に差信号を印加するこ
とによって、該液晶パネルに表示を行わせるアクティブ
・マトリクス型液晶表示装置の駆動方法において、上記
差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の
関係となる電圧に設定してこれらの列電極群と行電極群
に印加するようにした。又、液晶パネルに対して実質的
な表示動作を行わせる期間、即ち、選択期間を除く期間
内に、表示のために設定される最大振幅電圧又はそれ以
上の振幅電圧の差信号を列電極群と行電極群に一定期間
印加するようにした。
子の特性に起因する表示品質の低下を解消することを目
的とする。 【構成】 列電極群と行電極群の間に液晶層と二端子ア
クティブ素子群が直列接続する構造の液晶パネルを有
し、これらの列電極群と行電極群に差信号を印加するこ
とによって、該液晶パネルに表示を行わせるアクティブ
・マトリクス型液晶表示装置の駆動方法において、上記
差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の
関係となる電圧に設定してこれらの列電極群と行電極群
に印加するようにした。又、液晶パネルに対して実質的
な表示動作を行わせる期間、即ち、選択期間を除く期間
内に、表示のために設定される最大振幅電圧又はそれ以
上の振幅電圧の差信号を列電極群と行電極群に一定期間
印加するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＭ (Metal-Insula
tar-Metal)素子、ＭＩＳ (Metal-Insulatar-Semiconduc
tor)素子、リング・ダイオード、バリスタ等の二端子型
アクティブ素子で液晶を駆動することによって表示を行
うアクティブ・マトリクス型液晶表示装置に関し、特
に、二端子型アクティブ素子の特性に起因して生じる表
示品質の低下を補償するための液晶表示装置の駆動法に
関するものである。
tar-Metal)素子、ＭＩＳ (Metal-Insulatar-Semiconduc
tor)素子、リング・ダイオード、バリスタ等の二端子型
アクティブ素子で液晶を駆動することによって表示を行
うアクティブ・マトリクス型液晶表示装置に関し、特
に、二端子型アクティブ素子の特性に起因して生じる表
示品質の低下を補償するための液晶表示装置の駆動法に
関するものである。
【０００２】
【従来の技術】アクティブ・マトリクス型液晶表示装置
は、従来のパッシブ型と比較して、高コントラストが得
られるため、液晶テレビジョンやコンピュータの表示端
末装置などの各種のディスプレイ分野で広く採用されて
いる。
は、従来のパッシブ型と比較して、高コントラストが得
られるため、液晶テレビジョンやコンピュータの表示端
末装置などの各種のディスプレイ分野で広く採用されて
いる。
【０００３】このアクティブ・マトリクス型液晶表示装
置は、液晶の各画素部分をスイッチ駆動するために、Ｍ
ＩＭ素子やＭＩＳ素子、リングダイオード、バリスタ等
の二端子型アクティブ素子を適用するものと、薄膜トラ
ンジスタ（ＴＦＴ）等の三端子アクティブ素子を適用す
るものが知られている。しかし、前者の二端子型アクテ
ィブ素子を適用する場合の方が、製造工程が少なくて済
むことから生産性に優れており、今後の発展が望まれて
いる。
置は、液晶の各画素部分をスイッチ駆動するために、Ｍ
ＩＭ素子やＭＩＳ素子、リングダイオード、バリスタ等
の二端子型アクティブ素子を適用するものと、薄膜トラ
ンジスタ（ＴＦＴ）等の三端子アクティブ素子を適用す
るものが知られている。しかし、前者の二端子型アクテ
ィブ素子を適用する場合の方が、製造工程が少なくて済
むことから生産性に優れており、今後の発展が望まれて
いる。
【０００４】二端子型アクティブ素子を適用したアクテ
ィブ・マトリクス型液晶表示装置は、例えば、図１８に
示す様に、液晶パネル１００と、Ｘドライブ回路２００
と、Ｙドライブ回路３００を備え、Ｘドライブ回路２０
０とＹドライブ回路３００が液晶パネル１００の各画素
部分を線順次走査することによって、表示を実現する構
成となっている。
ィブ・マトリクス型液晶表示装置は、例えば、図１８に
示す様に、液晶パネル１００と、Ｘドライブ回路２００
と、Ｙドライブ回路３００を備え、Ｘドライブ回路２０
０とＹドライブ回路３００が液晶パネル１００の各画素
部分を線順次走査することによって、表示を実現する構
成となっている。
【０００５】まず、液晶パネル１００は、Ｘドライブ回
路２００に接続する複数の列電極Ｘ1 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路３００に接続する複数の行電極Ｙ1 〜ＹN （図
中には、第ｎ番目の行電極Ｙn を代表して示す）が、夫
々対向する基板上に互に交差するように設けられ、更
に、これら列電極Ｘ1 〜ＸM と行電極Ｙ1 〜ＹN の間
に、液晶が充填されると共に、夫々の交差部分（画素と
なる部分）の夫々に二端子アクティブ素子が形成されて
いる。即ち、図示の列電極Ｘmと行電極Ｙn を代表すれ
ば、画素となる液晶層１０２と二端子型アクティブ素子
１０３が列電極Ｘm と行電極Ｙn の間に直列接続する構
造になっており、列電極Ｘm に掛かる列電極信号ＶＸm
と行電極Ｙn に掛かる行電極信号ＨＹn との差の電圧に
よって、液晶層１０２に電圧ＶL 、二端子アクティブ素
子１０３に電圧ＶD が加わるようになっている。
路２００に接続する複数の列電極Ｘ1 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路３００に接続する複数の行電極Ｙ1 〜ＹN （図
中には、第ｎ番目の行電極Ｙn を代表して示す）が、夫
々対向する基板上に互に交差するように設けられ、更
に、これら列電極Ｘ1 〜ＸM と行電極Ｙ1 〜ＹN の間
に、液晶が充填されると共に、夫々の交差部分（画素と
なる部分）の夫々に二端子アクティブ素子が形成されて
いる。即ち、図示の列電極Ｘmと行電極Ｙn を代表すれ
ば、画素となる液晶層１０２と二端子型アクティブ素子
１０３が列電極Ｘm と行電極Ｙn の間に直列接続する構
造になっており、列電極Ｘm に掛かる列電極信号ＶＸm
と行電極Ｙn に掛かる行電極信号ＨＹn との差の電圧に
よって、液晶層１０２に電圧ＶL 、二端子アクティブ素
子１０３に電圧ＶD が加わるようになっている。
【０００６】次に、Ｘドライブ回路２００は、交流ビデ
オ発生回路２０１と、Ｘシフトレジスタ２０２を備えて
いる。交流ビデオ発生回路２０１は、外部から入力され
るビデオ信号Ｐを、交流反転信号ＦＲに同期した交流ビ
デオ信号ＰSにして出力する。
オ発生回路２０１と、Ｘシフトレジスタ２０２を備えて
いる。交流ビデオ発生回路２０１は、外部から入力され
るビデオ信号Ｐを、交流反転信号ＦＲに同期した交流ビ
デオ信号ＰSにして出力する。
【０００７】Ｘシフトレジスタ２０２は、シフト・スタ
ート信号ＤＸを所定周波数ｆX のシフト・クロック信号
ＸSCL に同期してシフトすることにより、列電極Ｘ1 〜
ＸM に対応する各出力接点から、順次にサンプリング信
号Ｓ1 〜ＳM を発生する。更に、Ｘシフトレジスタ２０
２の各出力接点と各列電極Ｘ1 〜ＸMの間には、所謂ラ
ッチ回路群と列電極駆動回路群が設けられている。
ート信号ＤＸを所定周波数ｆX のシフト・クロック信号
ＸSCL に同期してシフトすることにより、列電極Ｘ1 〜
ＸM に対応する各出力接点から、順次にサンプリング信
号Ｓ1 〜ＳM を発生する。更に、Ｘシフトレジスタ２０
２の各出力接点と各列電極Ｘ1 〜ＸMの間には、所謂ラ
ッチ回路群と列電極駆動回路群が設けられている。
【０００８】尚、図中の第ｍ番目の列電極Ｘm に対応す
るラッチ回路と列電極駆動回路を代表して述べれば、交
流ビデオ信号ＰS を伝送する伝送線２０３に、サンプリ
ング信号Ｓm に同期して導通・非導通となる第１のアナ
ログスイッチ２０４の入力接点が接続し、その出力接点
が第１のサンプル・ホールド・コンデンサ２０５及び第
２のアナログ・スイッチ２０６の入力接点に接続してい
る。更に、第２のアナログ・スイッチ２０６の出力接点
が第２のサンプル・ホールド・コンデンサ２０７とバッ
ファ・アンプ２０８の入力接点に接続し、バッファ・ア
ンプ２０８の出力接点が列電極Ｘm に接続している。
るラッチ回路と列電極駆動回路を代表して述べれば、交
流ビデオ信号ＰS を伝送する伝送線２０３に、サンプリ
ング信号Ｓm に同期して導通・非導通となる第１のアナ
ログスイッチ２０４の入力接点が接続し、その出力接点
が第１のサンプル・ホールド・コンデンサ２０５及び第
２のアナログ・スイッチ２０６の入力接点に接続してい
る。更に、第２のアナログ・スイッチ２０６の出力接点
が第２のサンプル・ホールド・コンデンサ２０７とバッ
ファ・アンプ２０８の入力接点に接続し、バッファ・ア
ンプ２０８の出力接点が列電極Ｘm に接続している。
【０００９】そして、サンプリング信号Ｓm が論理値
“Ｈ”となるのに同期して第１のアナログ・スイッチ２
０４が導通すると、その時点での交流ビデオ信号ＰS が
第１のサンプル・ホールド・コンデンサ２０５に保持さ
れ、次に、ラッチ・パルス信号ＬＰが論理値“Ｈ”とな
って第２のアナログ・スイッチ２０６が導通となると、
第１のサンプル・ホールド・コンデンサ２０５の保持電
荷が第２のサンプル・ホールド・コンデンサ２０７へ転
送されて保持され、バッファ・アンプ２０８が第２のサ
ンプル・ホールド・コンデンサ２０７の保持電荷に相当
する電圧の列電極信号ＶＸm が列電極Ｘm に供給され
る。
“Ｈ”となるのに同期して第１のアナログ・スイッチ２
０４が導通すると、その時点での交流ビデオ信号ＰS が
第１のサンプル・ホールド・コンデンサ２０５に保持さ
れ、次に、ラッチ・パルス信号ＬＰが論理値“Ｈ”とな
って第２のアナログ・スイッチ２０６が導通となると、
第１のサンプル・ホールド・コンデンサ２０５の保持電
荷が第２のサンプル・ホールド・コンデンサ２０７へ転
送されて保持され、バッファ・アンプ２０８が第２のサ
ンプル・ホールド・コンデンサ２０７の保持電荷に相当
する電圧の列電極信号ＶＸm が列電極Ｘm に供給され
る。
【００１０】Ｙドライブ回路３００は、液晶電源発生回
路３０１とＹシフトレジスタ３０２を備えている。液晶
電源発生回路３０１は、絶対値が｜Ｖp ｜＞｜Ｖa ｜の
関係にある４種類の電圧Ｖp 、−Ｖp 、Ｖa 、−Ｖa が
入力され、交流反転信号ＦＲに同期してマルチプレック
ス動作することにより、２種類の液晶電圧ＶS 、ＶN を
伝送線３０３，３０５へ出力する。即ち、交流反転信号
ＦＲが論理値“Ｈ”となるときは、液晶電圧ＶS が電圧
Ｖp 、交流反転信号ＦＲが論理値“Ｌ”となるときは、
液晶電圧ＶS が電圧−Ｖp 、液晶電圧ＶN は後述するよ
うに電圧Ｖa 又は電圧−Ｖa となる。尚、交流反転信号
ＦＲは、後述する１水平走査期間毎に論理値が反転する
矩形信号であり、換言すれば、２水平走査期間を１周期
とする信号である。
路３０１とＹシフトレジスタ３０２を備えている。液晶
電源発生回路３０１は、絶対値が｜Ｖp ｜＞｜Ｖa ｜の
関係にある４種類の電圧Ｖp 、−Ｖp 、Ｖa 、−Ｖa が
入力され、交流反転信号ＦＲに同期してマルチプレック
ス動作することにより、２種類の液晶電圧ＶS 、ＶN を
伝送線３０３，３０５へ出力する。即ち、交流反転信号
ＦＲが論理値“Ｈ”となるときは、液晶電圧ＶS が電圧
Ｖp 、交流反転信号ＦＲが論理値“Ｌ”となるときは、
液晶電圧ＶS が電圧−Ｖp 、液晶電圧ＶN は後述するよ
うに電圧Ｖa 又は電圧−Ｖa となる。尚、交流反転信号
ＦＲは、後述する１水平走査期間毎に論理値が反転する
矩形信号であり、換言すれば、２水平走査期間を１周期
とする信号である。
【００１１】Ｙシフトレジスタ３０２は、シフト・スタ
ート信号ＤＹを所定周波数ｆY のシフト・クロック信号
ＹSCL に同期してシフトすることにより、行電極Ｙ1 〜
ＹＮ に対応する各出力接点から、順次に選択信号Ｃ
１ 〜ＣN を発生する。更に、Ｙシフトレジスタ３０２
の各出力接点と各行電極Ｙ1 〜ＹN の間には、切換回路
群が設けられている。
ート信号ＤＹを所定周波数ｆY のシフト・クロック信号
ＹSCL に同期してシフトすることにより、行電極Ｙ1 〜
ＹＮ に対応する各出力接点から、順次に選択信号Ｃ
１ 〜ＣN を発生する。更に、Ｙシフトレジスタ３０２
の各出力接点と各行電極Ｙ1 〜ＹN の間には、切換回路
群が設けられている。
【００１２】第ｎ番目の行電極Ｙn に対応する切換回路
を代表して述べれば、選択信号Ｃn に同期して導通・非
導通となる第１のアナログ・スイッチ３０４の入力接点
が、伝送線３０３に接続すると共に、その出力接点が行
電極Ｙn に接続し、選択信号Ｃn に同期して第１のアナ
ログ・スイッチ３０４とは逆に導通・非導通となる第２
のアナログ・スイッチ３０６の入力接点が伝送線３０５
に接続すると共に、その出力接点が行電極Ｙn に接続し
ている。
を代表して述べれば、選択信号Ｃn に同期して導通・非
導通となる第１のアナログ・スイッチ３０４の入力接点
が、伝送線３０３に接続すると共に、その出力接点が行
電極Ｙn に接続し、選択信号Ｃn に同期して第１のアナ
ログ・スイッチ３０４とは逆に導通・非導通となる第２
のアナログ・スイッチ３０６の入力接点が伝送線３０５
に接続すると共に、その出力接点が行電極Ｙn に接続し
ている。
【００１３】そして、選択信号Ｃn が論理値“Ｈ”とな
ると、第１のアナログ・スイッチ３０４が導通、第２の
アナログ・スイッチ３０６が非導通となることにより、
液晶電圧ＶS が行電圧Ｙn に供給され、逆に、選択番号
Ｃn が論理値”Ｌ”となると、第１のアナログ・スイッ
チ３０４が非導通、第２のアナログ・スイッチ３０６が
導通となることになり、液晶電圧ＶN が行電極Ｙn に供
給される。尚、図中には、各行電極Ｙ1 〜ＹM の夫々に
供給される信号を行電極信号ＨＹ1 〜ＨＹN で示してい
る。
ると、第１のアナログ・スイッチ３０４が導通、第２の
アナログ・スイッチ３０６が非導通となることにより、
液晶電圧ＶS が行電圧Ｙn に供給され、逆に、選択番号
Ｃn が論理値”Ｌ”となると、第１のアナログ・スイッ
チ３０４が非導通、第２のアナログ・スイッチ３０６が
導通となることになり、液晶電圧ＶN が行電極Ｙn に供
給される。尚、図中には、各行電極Ｙ1 〜ＹM の夫々に
供給される信号を行電極信号ＨＹ1 〜ＨＹN で示してい
る。
【００１４】次に、各列電極Ｘ1 〜ＸM と行電極Ｙ1〜
ＹN に供給される信号ＶＸ1 〜ＶＸM とＨＹ1 〜ＨＹN
の電圧変化に応じて、夫々の二端子アクティブ素子は、
図１９に示すような電圧対電流特性（Ｉ−Ｖ特性）を有
する。即ち、二端子型アクティブ素子は、両端に印加さ
れる電圧Ｖが小さいときは電流Ｉが微小であり、電圧Ｖ
が大きくなると電流Ｉが急増するという非線形特性を有
する。そして、この非線形特性を利用することにより、
表示作用を行わせるとき（選択時という）には高い電圧
を、表示作用を行わないとき（非選択時という）には低
い電圧を二端子アクティブ素子に印加することで液晶を
駆動する。
ＹN に供給される信号ＶＸ1 〜ＶＸM とＨＹ1 〜ＨＹN
の電圧変化に応じて、夫々の二端子アクティブ素子は、
図１９に示すような電圧対電流特性（Ｉ−Ｖ特性）を有
する。即ち、二端子型アクティブ素子は、両端に印加さ
れる電圧Ｖが小さいときは電流Ｉが微小であり、電圧Ｖ
が大きくなると電流Ｉが急増するという非線形特性を有
する。そして、この非線形特性を利用することにより、
表示作用を行わせるとき（選択時という）には高い電圧
を、表示作用を行わないとき（非選択時という）には低
い電圧を二端子アクティブ素子に印加することで液晶を
駆動する。
【００１５】次に、かかる構成のアクティブ・マトリク
ス型液晶表示装置の動作を図２０及び図２１に示すタイ
ミングチャートに基いて説明する。
ス型液晶表示装置の動作を図２０及び図２１に示すタイ
ミングチャートに基いて説明する。
【００１６】例えば図２０に示すようなビデオ信号Ｐが
交流ビデオ発生回路２０１に入力されるものとすると、
ビデオ信号Ｐは、交流反転信号ＦＲが論理値“Ｈ”の時
には正相のまま、交流反転信号ＦＲが論理値“Ｌ”には
逆相に反転されて伝送線２０３へ出力される。したがっ
て、伝送線２０３上の交流ビデオ信号ＰS は図示のよう
になる。
交流ビデオ発生回路２０１に入力されるものとすると、
ビデオ信号Ｐは、交流反転信号ＦＲが論理値“Ｈ”の時
には正相のまま、交流反転信号ＦＲが論理値“Ｌ”には
逆相に反転されて伝送線２０３へ出力される。したがっ
て、伝送線２０３上の交流ビデオ信号ＰS は図示のよう
になる。
【００１７】ここで、交流ビデオ信号ＰS の電圧Ｖ
a は、正相時における白１００％のレベル、且つ逆相時
における白０％のレベル（ペデスタル・レベルに相当）
であり、又、電圧−Ｖa は、正相時における白０％のレ
ベル（ペデスタル・レベルに相当）、且つ逆相時におけ
る白１００％のレベルである。
a は、正相時における白１００％のレベル、且つ逆相時
における白０％のレベル（ペデスタル・レベルに相当）
であり、又、電圧−Ｖa は、正相時における白０％のレ
ベル（ペデスタル・レベルに相当）、且つ逆相時におけ
る白１００％のレベルである。
【００１８】Ｙシフト・レジスタ３０２は、シフト・ス
タート信号ＤＹを、１水平走査期間の周期に設定されて
いるシフト・クロツク信号ＹSCL に同期してシフトする
ことにより、順次に選択信号Ｃ1 〜ＣN を発生する。
タート信号ＤＹを、１水平走査期間の周期に設定されて
いるシフト・クロツク信号ＹSCL に同期してシフトする
ことにより、順次に選択信号Ｃ1 〜ＣN を発生する。
【００１９】Ｘドライブ回路２００に適用されるラッチ
・パルス信号ＬＰとシフト・スタート信号ＤＸは、１水
平走査期間の周期に合わせて論理値“Ｈ”となる矩形信
号である。更に、図２０の下部に示した部分拡大図に基
いて各１水平期間毎の動作を詳述する。
・パルス信号ＬＰとシフト・スタート信号ＤＸは、１水
平走査期間の周期に合わせて論理値“Ｈ”となる矩形信
号である。更に、図２０の下部に示した部分拡大図に基
いて各１水平期間毎の動作を詳述する。
【００２０】ラッチ・パルス信号ＬＰは、交流ビデオ信
号ＰS が前記の位相反転する時点にほぼ同期して論理値
“Ｈ”となり、シフト・スタート信号ＤＸは、各１水平
走査期間内において交流ビデオ信号ＰS が存在する先頭
時点で論理値“Ｈ”となる。更に、シフト・クロック信
号ＸSCL は、シフト・スタート信号ＤＸが“Ｈ”となっ
てからラッチ・パルス信号ＬＰが“Ｈ”となるまでの期
間中に、Ｘシフト・レジスタ２０２にＭ段のシフト動作
を行わせるために十分高い周波数に設定されている。
号ＰS が前記の位相反転する時点にほぼ同期して論理値
“Ｈ”となり、シフト・スタート信号ＤＸは、各１水平
走査期間内において交流ビデオ信号ＰS が存在する先頭
時点で論理値“Ｈ”となる。更に、シフト・クロック信
号ＸSCL は、シフト・スタート信号ＤＸが“Ｈ”となっ
てからラッチ・パルス信号ＬＰが“Ｈ”となるまでの期
間中に、Ｘシフト・レジスタ２０２にＭ段のシフト動作
を行わせるために十分高い周波数に設定されている。
【００２１】したがって、Ｘシフト・レジスタ２０２が
シフト・スタート信号ＤＸをシフトクロック信号ＸSCL
に同期してシフトすることにより、シフトクロック信号
ＸSCL に同期して、サンプリング信号Ｓ1〜Ｓm 〜ＳM
が発生する。
シフト・スタート信号ＤＸをシフトクロック信号ＸSCL
に同期してシフトすることにより、シフトクロック信号
ＸSCL に同期して、サンプリング信号Ｓ1〜Ｓm 〜ＳM
が発生する。
【００２２】そして、行電極Ｙ1 〜ＹN がＹドライブ回
路３００によって順次に走査される各１水平走査期間毎
に、サンプリング信号Ｓ1 〜ＳM が発生し、更に、ラッ
チ・パルス信号ＬＰが発生するので、液晶パネル１００
の各画素部分に相当する液晶層が信号ＶＸ1 〜ＶＸM と
ＨＹ1 〜ＨＹN によって線順次走査される。
路３００によって順次に走査される各１水平走査期間毎
に、サンプリング信号Ｓ1 〜ＳM が発生し、更に、ラッ
チ・パルス信号ＬＰが発生するので、液晶パネル１００
の各画素部分に相当する液晶層が信号ＶＸ1 〜ＶＸM と
ＨＹ1 〜ＨＹN によって線順次走査される。
【００２３】尚、Ｘドライブ回路２００中の第１のサン
プル・ホールド・コンデンサ群に交流ビデオ信号ＰS を
保持するタイミングと、ラッチ・パルス信号ＬＰに同期
して第１のサンプル・ホールド・コンデンサ群の保持電
荷を第２のサンプル・ホールド・コンデンサ群へ転送す
ることによって列伝極信号ＶＸ1 〜ＶＸM を同時に列電
極Ｘ1 〜ＸM へ供給するタイミングは、１水平期間だけ
ずれている。
プル・ホールド・コンデンサ群に交流ビデオ信号ＰS を
保持するタイミングと、ラッチ・パルス信号ＬＰに同期
して第１のサンプル・ホールド・コンデンサ群の保持電
荷を第２のサンプル・ホールド・コンデンサ群へ転送す
ることによって列伝極信号ＶＸ1 〜ＶＸM を同時に列電
極Ｘ1 〜ＸM へ供給するタイミングは、１水平期間だけ
ずれている。
【００２４】例えば、図中のサンプリング信号Ｓm でサ
ンプリングされた第ｎ番目の交流ビデオ信号ＰS （図
中、サンプリング位置は○印で示す）は、１水平走査期
間後の第ｎ＋１番目の交流ビデオ信号ＰS のタイミング
に同期して、列電極Ｘm に供給される。
ンプリングされた第ｎ番目の交流ビデオ信号ＰS （図
中、サンプリング位置は○印で示す）は、１水平走査期
間後の第ｎ＋１番目の交流ビデオ信号ＰS のタイミング
に同期して、列電極Ｘm に供給される。
【００２５】図２１は、この様な線順次走査によって列
電極Ｘ1 〜ＸM と行電極Ｙ1 〜ＹN の交差部分に掛かか
る信号（ＶＸ1 −ＨＹ1 ）〜（ＶＸm −ＨＹn）の内、
列電極Ｘm と行電極Ｙn に掛かる差信号（ＶＸm −ＨＹ
n ）を代表して示すタイミングチャートである。
電極Ｘ1 〜ＸM と行電極Ｙ1 〜ＹN の交差部分に掛かか
る信号（ＶＸ1 −ＨＹ1 ）〜（ＶＸm −ＨＹn）の内、
列電極Ｘm と行電極Ｙn に掛かる差信号（ＶＸm −ＨＹ
n ）を代表して示すタイミングチャートである。
【００２６】まず、交流ビデオ信号ＰS は、図２０に示
す交流ビデオ信号ＰS に相当し、電圧レベルＶa と−Ｖ
a は上述したように正相と逆相の場合に応じて白１００
％と白０％のレベルに相当している行電極信号ＨＹ
n は、行電極Ｙn の選択期間（選択信号Ｃn が論理値
“Ｈ”となる期間）ＴS において液晶電圧ＶS と等しく
なり、非選択期間（選択信号Ｃn が論理値“Ｌ”となる
期間）ＴN において液晶電圧ＶN と等しくなる。そし
て、前記正相時には、選択期間ＴS で正電位Ｖp となっ
た後の非選択期間ＴN での電位はＶa となり、選択期間
ＴS で負電位−Ｖp となった後の非選択期間ＴSでの電
位は−Ｖa となる。又、列電極信号ＶＸm は、図２０に
おいて説明したように、交流ビデオ信号ＰS をサンプル
・ホールドすることによって形成される。
す交流ビデオ信号ＰS に相当し、電圧レベルＶa と−Ｖ
a は上述したように正相と逆相の場合に応じて白１００
％と白０％のレベルに相当している行電極信号ＨＹ
n は、行電極Ｙn の選択期間（選択信号Ｃn が論理値
“Ｈ”となる期間）ＴS において液晶電圧ＶS と等しく
なり、非選択期間（選択信号Ｃn が論理値“Ｌ”となる
期間）ＴN において液晶電圧ＶN と等しくなる。そし
て、前記正相時には、選択期間ＴS で正電位Ｖp となっ
た後の非選択期間ＴN での電位はＶa となり、選択期間
ＴS で負電位−Ｖp となった後の非選択期間ＴSでの電
位は−Ｖa となる。又、列電極信号ＶＸm は、図２０に
おいて説明したように、交流ビデオ信号ＰS をサンプル
・ホールドすることによって形成される。
【００２７】この様な関係から、差信号（ＶＸm −ＨＹ
n ）は、図２１の下部に実線で示す様な波形になる。更
に、点線の軌跡は液晶層１０２と非線形素子１０３との
接続部の電位の軌跡である。選択期間ＴS では二端子ア
クティブ素子１０３には大きな電圧が印加されるため、
図１９のＩ−Ｖ特性から知れるように、流れる電流も大
となり、液晶層１０２への充電がされる。充電される電
荷量は、選択期間ＴS 時の差信号（ＶＸm −ＨＹn ）の
振幅となり、換言すれば、電極信号ＶＸm のレベル、ひ
いては交流ビデオ信号ＰS のサンプリング・レベルによ
って制御される。前述のように、非選択電位は、先行す
る選択電位の極性に基づいて変えられるので、差信号
（ＶＸm −ＨＹn ）において、正極性の選択期間ＴS 後
の非選択期間ＴN では信号レベルは正、負極性の選択期
間ＴS 後の非選択期間ＴN では信号レベルは負となるた
め、それぞれの非選択期間ＴN にて二端子アクティブ素
子１０３に印加される電圧は小となり、選択期間ＴS に
て液晶層１０２に充電された電荷は二端子アクティブ素
子１０３を通して放電しにくくなる。液晶層１０２に印
加される実効電圧は図中の斜線部の面積に比例し、結果
的にサンプリングされた交流ビデオ信号ＰS のレベルに
依存することになる。液晶層１０２は印加された実効電
圧に対応して、光の透過量を制御し、所定の映像が液晶
パネル１００上に表示される。
n ）は、図２１の下部に実線で示す様な波形になる。更
に、点線の軌跡は液晶層１０２と非線形素子１０３との
接続部の電位の軌跡である。選択期間ＴS では二端子ア
クティブ素子１０３には大きな電圧が印加されるため、
図１９のＩ−Ｖ特性から知れるように、流れる電流も大
となり、液晶層１０２への充電がされる。充電される電
荷量は、選択期間ＴS 時の差信号（ＶＸm −ＨＹn ）の
振幅となり、換言すれば、電極信号ＶＸm のレベル、ひ
いては交流ビデオ信号ＰS のサンプリング・レベルによ
って制御される。前述のように、非選択電位は、先行す
る選択電位の極性に基づいて変えられるので、差信号
（ＶＸm −ＨＹn ）において、正極性の選択期間ＴS 後
の非選択期間ＴN では信号レベルは正、負極性の選択期
間ＴS 後の非選択期間ＴN では信号レベルは負となるた
め、それぞれの非選択期間ＴN にて二端子アクティブ素
子１０３に印加される電圧は小となり、選択期間ＴS に
て液晶層１０２に充電された電荷は二端子アクティブ素
子１０３を通して放電しにくくなる。液晶層１０２に印
加される実効電圧は図中の斜線部の面積に比例し、結果
的にサンプリングされた交流ビデオ信号ＰS のレベルに
依存することになる。液晶層１０２は印加された実効電
圧に対応して、光の透過量を制御し、所定の映像が液晶
パネル１００上に表示される。
【００２８】
【発明が解決しようとする課題】しかしながら、このよ
うな二端子アクティブ素子を適用したアクティブ・マト
リクス型液晶表示装置にあっては、二端子アクティブ素
子の特性に起因して、次に述べるような表示品質の低下
を招来する問題があった。
うな二端子アクティブ素子を適用したアクティブ・マト
リクス型液晶表示装置にあっては、二端子アクティブ素
子の特性に起因して、次に述べるような表示品質の低下
を招来する問題があった。
【００２９】（第１の問題点）ＭＩＭ素子、ＭＩＳ素
子、その他の二端子アクティブ素子は、上述したように
図１９に示すような非線形のＩ−Ｖ特性を有し、非選択
時には低い印加電圧Ｖで駆動され、選択時には高い印加
電圧Ｖで駆動されることにより、液晶層の電荷の充放電
を制御して画像表示等を実現する。
子、その他の二端子アクティブ素子は、上述したように
図１９に示すような非線形のＩ−Ｖ特性を有し、非選択
時には低い印加電圧Ｖで駆動され、選択時には高い印加
電圧Ｖで駆動されることにより、液晶層の電荷の充放電
を制御して画像表示等を実現する。
【００３０】ところが、実際の二端子アクティブ素子の
Ｉ−Ｖ特性は、図１９に示したように正極性の印加電圧
Ｖに対する電流Ｉと、負極性の印加電圧−Ｖに対する電
流−Ｉの特性が座標原点０を中心として対称ではなく、
例えば、図２２に示す（絶対値で示す）ように、非対称
の特性を有しており、この非対称性が原因で表示品質の
低下を招来する。
Ｉ−Ｖ特性は、図１９に示したように正極性の印加電圧
Ｖに対する電流Ｉと、負極性の印加電圧−Ｖに対する電
流−Ｉの特性が座標原点０を中心として対称ではなく、
例えば、図２２に示す（絶対値で示す）ように、非対称
の特性を有しており、この非対称性が原因で表示品質の
低下を招来する。
【００３１】即ち、図２２において、印加電圧Ｖが正極
性の場合のＩ−Ｖ特性が実線ａ、印加電圧Ｖが負極性の
場合のＩ−Ｖ特性が点線ｂである場合に発生する問題点
を、図２１中のタイミング・チャートに基いて説明する
と、差信号（ＶＸm −ＨＹn ）が負極性のときに液晶層
１０２に掛かる電圧ＶL が図２１中の点線Ａで示すよう
になるのに対し、差信号（ＶＸm −ＨＹn ）が正極性の
ときに液晶層１０２に掛かる電圧ＶL が図２１中の点線
Ｃで示すようになり、印加電圧の絶対値に差が発生す
る。このことから、液晶層に印加される実効電圧の０Ｖ
電位（図中の一点鎖線ＯＢで示す）が、理想状態での０
Ｖ電位よりもΔＶだけシフトする等の現象を生じること
となり、液晶層に直流のオフセット電圧が印加される。
そして、このオフセット電圧に起因して液晶パネルには
フリッカが発生することにより表示品質の低下を招くと
共に、液晶層に経時劣化を招く等の信頼性に悪影響をも
たらすこととなる。
性の場合のＩ−Ｖ特性が実線ａ、印加電圧Ｖが負極性の
場合のＩ−Ｖ特性が点線ｂである場合に発生する問題点
を、図２１中のタイミング・チャートに基いて説明する
と、差信号（ＶＸm −ＨＹn ）が負極性のときに液晶層
１０２に掛かる電圧ＶL が図２１中の点線Ａで示すよう
になるのに対し、差信号（ＶＸm −ＨＹn ）が正極性の
ときに液晶層１０２に掛かる電圧ＶL が図２１中の点線
Ｃで示すようになり、印加電圧の絶対値に差が発生す
る。このことから、液晶層に印加される実効電圧の０Ｖ
電位（図中の一点鎖線ＯＢで示す）が、理想状態での０
Ｖ電位よりもΔＶだけシフトする等の現象を生じること
となり、液晶層に直流のオフセット電圧が印加される。
そして、このオフセット電圧に起因して液晶パネルには
フリッカが発生することにより表示品質の低下を招くと
共に、液晶層に経時劣化を招く等の信頼性に悪影響をも
たらすこととなる。
【００３２】（第２の問題点）更に、ＭＩＭ素子、ＭＩ
Ｓ素子、その他の二端子型アクティブ素子は、常に図１
９に示すような単一のＩ−Ｖ特性を有するのではなく、
継続的に印加される印加電圧Ｖに応じて、その特性が図
２３及び図２４に示すように変化する。
Ｓ素子、その他の二端子型アクティブ素子は、常に図１
９に示すような単一のＩ−Ｖ特性を有するのではなく、
継続的に印加される印加電圧Ｖに応じて、その特性が図
２３及び図２４に示すように変化する。
【００３３】尚、図２３は、最初に実線ｃで示すような
Ｉ−Ｖ特性であったのに対し、継続的にある印加電圧Ｖ
が与えられることで点線ｄで示すＩ−Ｖ特性に変化する
ことを示し、図２４は印加電圧の印加時間に対する変化
量（以下、シフト量という）を印加電圧毎に比較して示
している。
Ｉ−Ｖ特性であったのに対し、継続的にある印加電圧Ｖ
が与えられることで点線ｄで示すＩ−Ｖ特性に変化する
ことを示し、図２４は印加電圧の印加時間に対する変化
量（以下、シフト量という）を印加電圧毎に比較して示
している。
【００３４】即ち、二端子型アクティブ素子は、電圧Ｖ
が印加された初期の時点では図２３の実線ｃで示すよう
なＩ−Ｖ特性を有したとしても、ある時間経過後では、
図２３の点線ｄで示すようなＩ−Ｖ特性に変化し、この
変化後のＩ−Ｖ特性の状態に安定化するという特徴を有
している。
が印加された初期の時点では図２３の実線ｃで示すよう
なＩ−Ｖ特性を有したとしても、ある時間経過後では、
図２３の点線ｄで示すようなＩ−Ｖ特性に変化し、この
変化後のＩ−Ｖ特性の状態に安定化するという特徴を有
している。
【００３５】そして、印加電圧を０ボルトに設定して数
時間放置すると、この変化後のＩ−Ｖ特性の状態が解消
され、再び同じ条件で電圧Ｖが印加されると、実線ｃに
示すＩ−Ｖ特性から点線ｄに示すＩ−Ｖ特性に変化す
る。更に、このような変化特性（以下、シフト特性とい
う）を図２４に基いて述べれば、印加電圧Ｖの大小（同
図中の電圧は、ｐ＞ｒ＞ｎ＞ｆである）に応じても異な
り、継続的に電圧が印加されて変化した状態からの元の
Ｉ−Ｖ特性に戻るまでに要する時間は、シフト量（図２
３中の矢印で示す変化量をいう）が大きくなるにしたが
って長くなる。又、図７に示すように、このシフト特性
は飽和する。
時間放置すると、この変化後のＩ−Ｖ特性の状態が解消
され、再び同じ条件で電圧Ｖが印加されると、実線ｃに
示すＩ−Ｖ特性から点線ｄに示すＩ−Ｖ特性に変化す
る。更に、このような変化特性（以下、シフト特性とい
う）を図２４に基いて述べれば、印加電圧Ｖの大小（同
図中の電圧は、ｐ＞ｒ＞ｎ＞ｆである）に応じても異な
り、継続的に電圧が印加されて変化した状態からの元の
Ｉ−Ｖ特性に戻るまでに要する時間は、シフト量（図２
３中の矢印で示す変化量をいう）が大きくなるにしたが
って長くなる。又、図７に示すように、このシフト特性
は飽和する。
【００３６】尚、このシフト特性についての詳細は、
「Ｅ．Ｍｉｚｏｂａｔｔａ，ｅｔ ａｌ．，ＳＩＤ９１
ＤＩＧＥＳＴ，ｐ．２２６（１９９１）」等の文献に
も示されている。
「Ｅ．Ｍｉｚｏｂａｔｔａ，ｅｔ ａｌ．，ＳＩＤ９１
ＤＩＧＥＳＴ，ｐ．２２６（１９９１）」等の文献に
も示されている。
【００３７】そして、二端子型アクティブ素子がこのよ
うなシフト特性を有することが原因で、液晶パネルに残
像現象が発生するという問題があった。
うなシフト特性を有することが原因で、液晶パネルに残
像現象が発生するという問題があった。
【００３８】例えば、最初に、図２５（ａ）に示すよう
に、液晶パネルの中央部分に白、その周辺に黒のウィン
ドパターンを表示させておき、この表示状態から全面を
白（白ラスター）の表示に切換えさせたとすると、図２
５（ｂ）に示すように、先に表示したウィンドパターン
が切換えた後の表示画面中に薄い残像として残ってしま
い、全面が白の表示とならない。この残像現象は長時間
の経過と共に消滅するが、表示品質が著しく損なわれる
こととなる。
に、液晶パネルの中央部分に白、その周辺に黒のウィン
ドパターンを表示させておき、この表示状態から全面を
白（白ラスター）の表示に切換えさせたとすると、図２
５（ｂ）に示すように、先に表示したウィンドパターン
が切換えた後の表示画面中に薄い残像として残ってしま
い、全面が白の表示とならない。この残像現象は長時間
の経過と共に消滅するが、表示品質が著しく損なわれる
こととなる。
【００３９】更に、この残像現象の発生原理を述べれ
ば、図２５（ａ）に示すようなウィンドパターンをノー
マリー黒モード（液晶層に十分な電圧が印加されないと
きは黒、十分に印加されるときは白）で表示される場合
には、白表示の部分には、図２５（ｃ）に示すような印
加電圧ｎの差信号が選択時間ＴS において印加され、黒
表示の部分には、図２５（ｄ）に示すような印加電圧ｆ
（ｆ＜ｎ）の差信号が選択時間ＴS において印加され
る。したがって、白表示の部分に位置する二端子型アク
ティブ素子に掛かる電圧の方が、黒表示に位置する二端
子型アクティブ素子に掛かる電圧よりも高くなり、この
結果、図２３及び図２４から明らかなように、白表示の
部分に位置する二端子型アクティブ素子のＩ−Ｖ特性の
シフト量の方が、黒表示の部分に位置する二端子型アク
ティブ素子のＩ−Ｖ特性のシフト量よりも大きくなる。
そして、この状態で液晶パネルの全面を白表示に切換え
ると、シフト量の差に起因して、図２５（ｂ）に示すよ
うな残像が発生することとなる。
ば、図２５（ａ）に示すようなウィンドパターンをノー
マリー黒モード（液晶層に十分な電圧が印加されないと
きは黒、十分に印加されるときは白）で表示される場合
には、白表示の部分には、図２５（ｃ）に示すような印
加電圧ｎの差信号が選択時間ＴS において印加され、黒
表示の部分には、図２５（ｄ）に示すような印加電圧ｆ
（ｆ＜ｎ）の差信号が選択時間ＴS において印加され
る。したがって、白表示の部分に位置する二端子型アク
ティブ素子に掛かる電圧の方が、黒表示に位置する二端
子型アクティブ素子に掛かる電圧よりも高くなり、この
結果、図２３及び図２４から明らかなように、白表示の
部分に位置する二端子型アクティブ素子のＩ−Ｖ特性の
シフト量の方が、黒表示の部分に位置する二端子型アク
ティブ素子のＩ−Ｖ特性のシフト量よりも大きくなる。
そして、この状態で液晶パネルの全面を白表示に切換え
ると、シフト量の差に起因して、図２５（ｂ）に示すよ
うな残像が発生することとなる。
【００４０】又、この残像現象は、最初に液晶パネルの
中央部分に白、その周辺に黒のウィンドパターンを表示
させておき、この表示状態から全面をある中間調の表示
に切換えさせた場合や、最初にある中間調を表示してお
き、次にそれより低い電圧で設定される中間調の表示に
切換えた場合等においても発生する。
中央部分に白、その周辺に黒のウィンドパターンを表示
させておき、この表示状態から全面をある中間調の表示
に切換えさせた場合や、最初にある中間調を表示してお
き、次にそれより低い電圧で設定される中間調の表示に
切換えた場合等においても発生する。
【００４１】このような中間調に切換える場合の残像現
象を更に詳述する。例えば、最初は図２６に示すよう
に、液晶パネルの中央部分が白、その周辺部分が黒で表
示され、黒の部分Ｐ1 は列電極Ｘm1と行電極ＨＹn によ
って印加される差信号（ＶＸm1−ＨＹn ）によって実現
され、白の部分Ｐ2 は列電極Ｘm2と行電極Ｙn によって
印加される差信号（ＶＸm2−ＨＹn ）によって実現さ
れ、その後、等しい電圧の差信号（ＶＸm1−ＨＹn ）と
（ＶＸm2−ＨＹn ）を印加することによって、ある中間
調の表示に切換えた結果、図２７に示すように周辺部分
Ｐ1 に対して中央部分Ｐ2 の方が暗くなるような残像が
発生したと仮定する。
象を更に詳述する。例えば、最初は図２６に示すよう
に、液晶パネルの中央部分が白、その周辺部分が黒で表
示され、黒の部分Ｐ1 は列電極Ｘm1と行電極ＨＹn によ
って印加される差信号（ＶＸm1−ＨＹn ）によって実現
され、白の部分Ｐ2 は列電極Ｘm2と行電極Ｙn によって
印加される差信号（ＶＸm2−ＨＹn ）によって実現さ
れ、その後、等しい電圧の差信号（ＶＸm1−ＨＹn ）と
（ＶＸm2−ＨＹn ）を印加することによって、ある中間
調の表示に切換えた結果、図２７に示すように周辺部分
Ｐ1 に対して中央部分Ｐ2 の方が暗くなるような残像が
発生したと仮定する。
【００４２】このような場合には、図２８に示すような
タイミング・チャートに基いて夫々の差信号（ＶＸm1−
ＨＹn ）と（ＶＸm2−ＨＹn ）が印加されることとな
る。即ち、黒と白を表示する期間内の各選択期間Ｔ
S （ノーマリー黒表示のとき）では、黒の部分Ｐ1 に対
応する二端子アクティブ素子に印加される差信号（ＶＸ
m1−ＨＹn ）の電圧ＶmsB は、白の部分Ｐ2 に対応する
二端子アクティブ素子に印加される差信号（ＶＸm2−Ｈ
Ｙn ）の電圧ＶmsW よりも低い電圧となる。したがっ
て、図２３及び図２４から明らかなように、部分Ｐ2 に
係わる二端子アクティブ素子のシフト量の方が部分Ｐ1
に係わる二端子アクティブ素子よりも大きくなり、換言
すれば、部分Ｐ2 に係わる二端子アクティブ素子の内部
インピーダンスが大きく、部分Ｐ1 に係わる二端子アク
ティブ素子の内部インピーダンスがそれより小さくなる
ように変化してそれらの特性が維持されることとなる。
タイミング・チャートに基いて夫々の差信号（ＶＸm1−
ＨＹn ）と（ＶＸm2−ＨＹn ）が印加されることとな
る。即ち、黒と白を表示する期間内の各選択期間Ｔ
S （ノーマリー黒表示のとき）では、黒の部分Ｐ1 に対
応する二端子アクティブ素子に印加される差信号（ＶＸ
m1−ＨＹn ）の電圧ＶmsB は、白の部分Ｐ2 に対応する
二端子アクティブ素子に印加される差信号（ＶＸm2−Ｈ
Ｙn ）の電圧ＶmsW よりも低い電圧となる。したがっ
て、図２３及び図２４から明らかなように、部分Ｐ2 に
係わる二端子アクティブ素子のシフト量の方が部分Ｐ1
に係わる二端子アクティブ素子よりも大きくなり、換言
すれば、部分Ｐ2 に係わる二端子アクティブ素子の内部
インピーダンスが大きく、部分Ｐ1 に係わる二端子アク
ティブ素子の内部インピーダンスがそれより小さくなる
ように変化してそれらの特性が維持されることとなる。
【００４３】そして、この状態で、中間調の表示に切換
えられると、その中間調表示期間内の選択期間ＴS にお
いて、印加される差信号（ＶＸm1−ＨＹn ）の電圧Ｖ
ms1 と差信号（ＶＸm2−ＨＹn ）の電圧Ｖms2 が共に等
しい中間調に対応する電圧であっても、部分Ｐ2 に係わ
る二端子アクティブ素子を介して液晶層に流入する電荷
量Ｑ2 が、部分Ｐ1 に係わる二端子アクティブ素子を介
して液晶層に流入する電荷量Ｑ1 よりも少なくなり、こ
の結果、中間調表示期間内の非選択期間ＴN での部分Ｐ
2 の液晶層に掛かる実効電圧（電荷量Ｑ2 に比例する）
は図中の斜線部分Ｓ2 となり、部分Ｐ1 の液晶層に掛か
る実効電圧（電荷量Ｑ1 に比例する）は図中の斜線部分
Ｓ1 となり、明らかに、Ｓ1 ＞Ｓ2 となる。よって、部
分Ｐ2 は暗い残像となり、部分Ｐ1 は所定の中間調とな
る。
えられると、その中間調表示期間内の選択期間ＴS にお
いて、印加される差信号（ＶＸm1−ＨＹn ）の電圧Ｖ
ms1 と差信号（ＶＸm2−ＨＹn ）の電圧Ｖms2 が共に等
しい中間調に対応する電圧であっても、部分Ｐ2 に係わ
る二端子アクティブ素子を介して液晶層に流入する電荷
量Ｑ2 が、部分Ｐ1 に係わる二端子アクティブ素子を介
して液晶層に流入する電荷量Ｑ1 よりも少なくなり、こ
の結果、中間調表示期間内の非選択期間ＴN での部分Ｐ
2 の液晶層に掛かる実効電圧（電荷量Ｑ2 に比例する）
は図中の斜線部分Ｓ2 となり、部分Ｐ1 の液晶層に掛か
る実効電圧（電荷量Ｑ1 に比例する）は図中の斜線部分
Ｓ1 となり、明らかに、Ｓ1 ＞Ｓ2 となる。よって、部
分Ｐ2 は暗い残像となり、部分Ｐ1 は所定の中間調とな
る。
【００４４】尚、このような残像現象は、焼き付き（St
icking) 現象とも呼ばれている。
icking) 現象とも呼ばれている。
【００４５】本発明は、このようなフリッカの発生と残
像現象の発生に起因する表示品質の低下の問題に鑑みて
なされたものであり、液晶パネルの新規な駆動方法によ
って二端子アクティブ素子の特性を補償することによっ
てこれらの問題点を解決し、表示品質の優れたアクティ
ブ・マトリクス型液晶表示装置を提供することを目的と
する。
像現象の発生に起因する表示品質の低下の問題に鑑みて
なされたものであり、液晶パネルの新規な駆動方法によ
って二端子アクティブ素子の特性を補償することによっ
てこれらの問題点を解決し、表示品質の優れたアクティ
ブ・マトリクス型液晶表示装置を提供することを目的と
する。
【００４６】
【課題を解決するための手段】このような目的を達成す
るために本発明は、列電極群と行電極群の間に液晶層と
二端子アクティブ素子群が直列接続する構造の液晶パネ
ルを有し、これらの列電極群と行電極群に差信号を印加
することによって、該液晶パネルに表示を行わせるアク
ティブ・マトリクス型液晶表示装置の駆動方法を対象と
し、上記差信号を、二端子アクティブ素子のＩ−Ｖ特性
とは逆の関係となる電圧に設定してこれらの列電極群と
行電極群に印加するようにした。
るために本発明は、列電極群と行電極群の間に液晶層と
二端子アクティブ素子群が直列接続する構造の液晶パネ
ルを有し、これらの列電極群と行電極群に差信号を印加
することによって、該液晶パネルに表示を行わせるアク
ティブ・マトリクス型液晶表示装置の駆動方法を対象と
し、上記差信号を、二端子アクティブ素子のＩ−Ｖ特性
とは逆の関係となる電圧に設定してこれらの列電極群と
行電極群に印加するようにした。
【００４７】又、液晶パネルに対して実質的な表示動作
を行わせる期間、即ち、選択期間を除く期間内に、表示
のために設定される最大振幅電圧又はそれ以上の振幅電
圧の差信号を列電極群と行電極群に一定期間印加するよ
うにした。
を行わせる期間、即ち、選択期間を除く期間内に、表示
のために設定される最大振幅電圧又はそれ以上の振幅電
圧の差信号を列電極群と行電極群に一定期間印加するよ
うにした。
【００４８】
【作用】前者の駆動方法、即ち、二端子アクティブ素子
のＩ−Ｖ特性とは逆の関係となる電圧に設定した差信号
を、列電極群と行電極群に印加するようにすると、二端
子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対
称であっても、差信号の電圧によってこの非対称性が相
殺されることとなり、この非対称に起因する液晶層への
直流オフセット成分の発生が低減され、その結果、フリ
ッカ等の発生が低減されると同時に液晶パネルの経時劣
化が防止される。
のＩ−Ｖ特性とは逆の関係となる電圧に設定した差信号
を、列電極群と行電極群に印加するようにすると、二端
子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対
称であっても、差信号の電圧によってこの非対称性が相
殺されることとなり、この非対称に起因する液晶層への
直流オフセット成分の発生が低減され、その結果、フリ
ッカ等の発生が低減されると同時に液晶パネルの経時劣
化が防止される。
【００４９】後者の駆動方法、即ち、液晶パネルに対し
て実質的な表示動作を行わせる期間内（選択期間を除く
期間内）に、表示のために設定される最大振幅電圧又は
それ以上の振幅電圧の差信号を列電極群と行電極群に一
定期間印加するようにすると、二端子アクティブ素子の
Ｉ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特
性に固定化されることとなり、実質的な表示動作中にお
ける、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑
止することができ、表示品質の向上を図ることができ
る。
て実質的な表示動作を行わせる期間内（選択期間を除く
期間内）に、表示のために設定される最大振幅電圧又は
それ以上の振幅電圧の差信号を列電極群と行電極群に一
定期間印加するようにすると、二端子アクティブ素子の
Ｉ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特
性に固定化されることとなり、実質的な表示動作中にお
ける、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑
止することができ、表示品質の向上を図ることができ
る。
【００５０】
【実施例】以下、本発明の第１の実施例を図面と共に説
明する。この実施例は、二端子アクティブ素子のＩ−Ｖ
特性が正極性と負極性で異なることにより表示品質が低
下すること（前記第１の問題点）に鑑みてなされた、ア
クティブ・マトリクス型液晶表示装置の駆動方法に関す
る。尚、この実施例は、図１８に示したアクティブ・マ
トリクス型液晶表示装置に適用したものである。
明する。この実施例は、二端子アクティブ素子のＩ−Ｖ
特性が正極性と負極性で異なることにより表示品質が低
下すること（前記第１の問題点）に鑑みてなされた、ア
クティブ・マトリクス型液晶表示装置の駆動方法に関す
る。尚、この実施例は、図１８に示したアクティブ・マ
トリクス型液晶表示装置に適用したものである。
【００５１】この実施例では、図１（図２０に対応す
る）と図２（図２１に対応する）に示されるタイミング
・チャートに基いて液晶パネル内の列電極群と行電極群
を駆動することによって、二端子アクティブ素子のＩ−
Ｖ特性を補償する。
る）と図２（図２１に対応する）に示されるタイミング
・チャートに基いて液晶パネル内の列電極群と行電極群
を駆動することによって、二端子アクティブ素子のＩ−
Ｖ特性を補償する。
【００５２】まず、図１において、図２０で説明したの
と同様に、交流反転信号ＦＲに同期して交流ビデオ信号
ＰS が生成される。但し、図２０に示したタイミングと
の相違点は、交流反転信号ＦＲの各周期における論理値
“Ｈ”となる期間（液晶層を正極性の差信号で駆動する
期間）と論理値“Ｌ”となる期間（液晶層を負極性の差
信号で駆動する期間）が等しくは無く、異なっている。
と同様に、交流反転信号ＦＲに同期して交流ビデオ信号
ＰS が生成される。但し、図２０に示したタイミングと
の相違点は、交流反転信号ＦＲの各周期における論理値
“Ｈ”となる期間（液晶層を正極性の差信号で駆動する
期間）と論理値“Ｌ”となる期間（液晶層を負極性の差
信号で駆動する期間）が等しくは無く、異なっている。
【００５３】ここで、交流反転信号ＦＲが論理値“Ｈ”
となる期間τH と論理値“Ｌ”となる期間τL は次の条
件に従って設定される。即ち、図２２に示す二端子アク
ティブ素子のＩ−Ｖ特性が、例えば、正極性では印加電
圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に
負極性では印加電圧Ｖに対して小電流Ｉが流れる非線形
特性を有する場合には、交流反転信号ＦＲの正極性に対
応する期間τH は、Ｉ−Ｖ特性と逆の関係で小さく設定
され、交流反転信号ＦＲの負極性に対応する期間τ
L は、Ｉ−Ｖ特性と逆の関係で大きく設定される。
となる期間τH と論理値“Ｌ”となる期間τL は次の条
件に従って設定される。即ち、図２２に示す二端子アク
ティブ素子のＩ−Ｖ特性が、例えば、正極性では印加電
圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に
負極性では印加電圧Ｖに対して小電流Ｉが流れる非線形
特性を有する場合には、交流反転信号ＦＲの正極性に対
応する期間τH は、Ｉ−Ｖ特性と逆の関係で小さく設定
され、交流反転信号ＦＲの負極性に対応する期間τ
L は、Ｉ−Ｖ特性と逆の関係で大きく設定される。
【００５４】他方、二端子アクティブ素子のＩ−Ｖ特性
が、例えば、負極性では印加電圧Ｖに対して大電流Ｉが
流れる非線形特性を有し、逆に正極性では印加電圧Ｖに
対して小電流Ｉが流れる非線形特性を有する場合には、
交流反転信号ＦＲの正極性に対応する期間τH は、Ｉ−
Ｖ特性と逆の関係で大きく設定され、交流反転信号ＦＲ
の負極性に対応する期間τL は、Ｉ−Ｖ特性と逆の関係
で小さく設定される。
が、例えば、負極性では印加電圧Ｖに対して大電流Ｉが
流れる非線形特性を有し、逆に正極性では印加電圧Ｖに
対して小電流Ｉが流れる非線形特性を有する場合には、
交流反転信号ＦＲの正極性に対応する期間τH は、Ｉ−
Ｖ特性と逆の関係で大きく設定され、交流反転信号ＦＲ
の負極性に対応する期間τL は、Ｉ−Ｖ特性と逆の関係
で小さく設定される。
【００５５】即ち、交流反転信号ＦＲの期間τH とτL
は、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係に
設定され、この設定は、例えば、液晶パネルを製造する
際に得られる電気特性の測定結果に基いて行われる。
は、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係に
設定され、この設定は、例えば、液晶パネルを製造する
際に得られる電気特性の測定結果に基いて行われる。
【００５６】シフト・スタート信号ＤＹは、図１８中の
Ｙシフトレジスタ３０２に入力されて水平走査期間の周
期を設定するシフト・クロック信号ＹSCLに同期してシ
フトされ、Ｙシフトレジスタ３０２はこのシフト・クロ
ック信号ＹSCL に同期して選択信号Ｃ1 〜Ｃn 〜ＣN を
順次に出力する。
Ｙシフトレジスタ３０２に入力されて水平走査期間の周
期を設定するシフト・クロック信号ＹSCLに同期してシ
フトされ、Ｙシフトレジスタ３０２はこのシフト・クロ
ック信号ＹSCL に同期して選択信号Ｃ1 〜Ｃn 〜ＣN を
順次に出力する。
【００５７】但し、この実施例のシフト・クロック信号
ＹSCL は、各周期における論理値“Ｈ”となる期間と論
理値“Ｌ”となる期間が異なっており、この結果、選択
信号Ｃ1 〜Ｃn 〜ＣN の夫々が論理値“Ｈ”となる時間
幅もシフト・クロック信号ＹSCL に同期して変化してい
る。
ＹSCL は、各周期における論理値“Ｈ”となる期間と論
理値“Ｌ”となる期間が異なっており、この結果、選択
信号Ｃ1 〜Ｃn 〜ＣN の夫々が論理値“Ｈ”となる時間
幅もシフト・クロック信号ＹSCL に同期して変化してい
る。
【００５８】図１８のＸドライブ回路２００に適応され
るラッチ・パルス信号ＬＰは、シフト・クロック信号Ｙ
SCL の立下がり時点に同期して論理値“Ｈ”となるパル
ス信号である。したがって、ラッチ・パルス信号ＬＰの
発生タイミングもシフト・クロック信号ＹSCL に同期し
て変化するようになっている。
るラッチ・パルス信号ＬＰは、シフト・クロック信号Ｙ
SCL の立下がり時点に同期して論理値“Ｈ”となるパル
ス信号である。したがって、ラッチ・パルス信号ＬＰの
発生タイミングもシフト・クロック信号ＹSCL に同期し
て変化するようになっている。
【００５９】更に、図１８のＸシフトレジスタ２０２に
適応されるシフト・スタート信号ＤＸは、各水平走査期
間のビデオ信号の開始位置で論理値“Ｈ”となるパルス
状の信号である。
適応されるシフト・スタート信号ＤＸは、各水平走査期
間のビデオ信号の開始位置で論理値“Ｈ”となるパルス
状の信号である。
【００６０】更に、図１の下部に示す図は、ある１水平
走査期間ｎ＋１におけるタイミングを拡大して示してい
る。図１において、シフト・スタート信号ＤＸは、シフ
ト・クロック信号ＸSCL に同期して動作する図１８中の
Ｘシフトレジスタ２０２によってシフトされ、そのシフ
ト・クロック信号ＸSCL に同期してサンプリング信号Ｓ
1 〜Ｓm 〜ＳM が発生される。したがって、図１８中の
第ｍ番目の列電極Ｘm に対応するラッチ回路と駆動回路
の動作を代表して述べれば、例えば、第ｎ番目の水平走
査期間において、サンプリング信号Ｓm に同期して、交
流ビデオ信号ＰS がラッチ回路中のサンプル・ホールド
・コンデンサ２０５に保持されると、次に、第ｎ＋１番
目の水平走査期間において、ラッチ・パルス信号ＬＰに
同期して、サンプル・ホールド・コンデンサ２０５の保
持電荷がサンプル・ホールド・コンデンサ２０７に転送
されると共に、その電荷に対応する電圧の列電極信号Ｖ
Ｘm が列電極Ｘm に出力される。同様に、第ｎ−１番目
の交流ビデオ信号ＰS は第ｎ番目の列電極信号ＶＸm と
して出力され、第ｎ＋１番目の交流ビデオ信号ＰS は第
ｎ＋２番目の列電極信号ＶＸm として出力される。即
ち、交流ビデオ信号ＰS がサンプリングされるタイミン
グと、列電極信号ＶＸm として列電極Ｘm に出力される
タイミングとは、１水平走査期間だけずれている。
走査期間ｎ＋１におけるタイミングを拡大して示してい
る。図１において、シフト・スタート信号ＤＸは、シフ
ト・クロック信号ＸSCL に同期して動作する図１８中の
Ｘシフトレジスタ２０２によってシフトされ、そのシフ
ト・クロック信号ＸSCL に同期してサンプリング信号Ｓ
1 〜Ｓm 〜ＳM が発生される。したがって、図１８中の
第ｍ番目の列電極Ｘm に対応するラッチ回路と駆動回路
の動作を代表して述べれば、例えば、第ｎ番目の水平走
査期間において、サンプリング信号Ｓm に同期して、交
流ビデオ信号ＰS がラッチ回路中のサンプル・ホールド
・コンデンサ２０５に保持されると、次に、第ｎ＋１番
目の水平走査期間において、ラッチ・パルス信号ＬＰに
同期して、サンプル・ホールド・コンデンサ２０５の保
持電荷がサンプル・ホールド・コンデンサ２０７に転送
されると共に、その電荷に対応する電圧の列電極信号Ｖ
Ｘm が列電極Ｘm に出力される。同様に、第ｎ−１番目
の交流ビデオ信号ＰS は第ｎ番目の列電極信号ＶＸm と
して出力され、第ｎ＋１番目の交流ビデオ信号ＰS は第
ｎ＋２番目の列電極信号ＶＸm として出力される。即
ち、交流ビデオ信号ＰS がサンプリングされるタイミン
グと、列電極信号ＶＸm として列電極Ｘm に出力される
タイミングとは、１水平走査期間だけずれている。
【００６１】更に、各ラッチ・パルス信号ＬＰの発生間
隔が異なるので、それに応じて、列電極信号ＶＸm の時
間幅も変化する。
隔が異なるので、それに応じて、列電極信号ＶＸm の時
間幅も変化する。
【００６２】図２は、図１８に示す液晶表示パネル１０
０中の画素（ｍ，ｎ）が選択される場合の、列電極信号
ＶＸm と行電極信号ＨＹn 、及びそれらの差信号（ＶＸ
m −ＨＹn ）のタイミングを代表して示している。
０中の画素（ｍ，ｎ）が選択される場合の、列電極信号
ＶＸm と行電極信号ＨＹn 、及びそれらの差信号（ＶＸ
m −ＨＹn ）のタイミングを代表して示している。
【００６３】ここで、行電極信号ＨＹn のパルス幅は、
交流反転信号ＦＲの時間幅が図１２に示すように正極性
と負極性で異なるのに対応して、正極性の選択期間ＴS
では狭く、負極性の選択期間ＴS では広くなっている。
この結果、差信号（ＶＸm −ＨＹn ）は、負極性の選択
期間ＴS では狭く、正極性の選択期間ＴS では広くな
る。したがって、画素（ｍ，ｎ）に対応する二端子アク
ティブ素子が、図５に示したように、Ｉ−Ｖ特性が正極
性と負極性とで非対象であっても、各選択期間ＴS にお
ける差信号（ＶＸm −ＨＹn ）の時間幅が、そのＩ−Ｖ
特性とは逆の関係に設定されていることによって、二端
子アクティブ素子に印加される実効電圧（各極性での実
効電圧を点線ＤとＥで示す）が正極性と負極性で等しく
なり、更に、画素（ｍ，ｎ）に対応する液晶層に掛かる
電圧も正極性と負極性で等しくなることから、フリッカ
の発生が大幅に低減されることとなる。
交流反転信号ＦＲの時間幅が図１２に示すように正極性
と負極性で異なるのに対応して、正極性の選択期間ＴS
では狭く、負極性の選択期間ＴS では広くなっている。
この結果、差信号（ＶＸm −ＨＹn ）は、負極性の選択
期間ＴS では狭く、正極性の選択期間ＴS では広くな
る。したがって、画素（ｍ，ｎ）に対応する二端子アク
ティブ素子が、図５に示したように、Ｉ−Ｖ特性が正極
性と負極性とで非対象であっても、各選択期間ＴS にお
ける差信号（ＶＸm −ＨＹn ）の時間幅が、そのＩ−Ｖ
特性とは逆の関係に設定されていることによって、二端
子アクティブ素子に印加される実効電圧（各極性での実
効電圧を点線ＤとＥで示す）が正極性と負極性で等しく
なり、更に、画素（ｍ，ｎ）に対応する液晶層に掛かる
電圧も正極性と負極性で等しくなることから、フリッカ
の発生が大幅に低減されることとなる。
【００６４】この実施例によれば、交流反転信号ＦＲの
正極性と負極性に対応する期間τH とτL を、二端子ア
クティブ素子のＩ−Ｖ特性と逆の関係に設定することに
よって、各画素に対応する二端子アクティブ素子及び液
晶層に、二端子アクティブ素子のＩ−Ｖ特性と逆の関係
となる電圧の差信号が印加されるようにしたので、二端
子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対
象であっても、この非対称性が相殺されることとなり、
その結果、液晶層に対するオフセット直流電圧の発生が
抑制されることから、フリッカの発生を低減し且つ液晶
パネルの経時劣化が防止される。
正極性と負極性に対応する期間τH とτL を、二端子ア
クティブ素子のＩ−Ｖ特性と逆の関係に設定することに
よって、各画素に対応する二端子アクティブ素子及び液
晶層に、二端子アクティブ素子のＩ−Ｖ特性と逆の関係
となる電圧の差信号が印加されるようにしたので、二端
子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対
象であっても、この非対称性が相殺されることとなり、
その結果、液晶層に対するオフセット直流電圧の発生が
抑制されることから、フリッカの発生を低減し且つ液晶
パネルの経時劣化が防止される。
【００６５】次に、第２の実施例を図３〜図８と共に説
明する。この第２の実施例は、二端子アクティブ素子に
印加される電圧に応じてＩ−Ｖ特性がシフトするシフト
特性に起因して表示品質が低下する問題点（前記第２の
問題点）に鑑みてなされたものであり、液晶表示装置の
液晶パネルで表示動作中に、二端子アクティブ素子のシ
フト特性を補償することで、残像現象の発生を防止する
ようにしたものである。
明する。この第２の実施例は、二端子アクティブ素子に
印加される電圧に応じてＩ−Ｖ特性がシフトするシフト
特性に起因して表示品質が低下する問題点（前記第２の
問題点）に鑑みてなされたものであり、液晶表示装置の
液晶パネルで表示動作中に、二端子アクティブ素子のシ
フト特性を補償することで、残像現象の発生を防止する
ようにしたものである。
【００６６】まず、この第２の実施例に適用されるアク
ティブ・マトリクス型液晶表示装置の構成を図３に基い
て説明する。
ティブ・マトリクス型液晶表示装置の構成を図３に基い
て説明する。
【００６７】この液晶表示装置は、液晶パネル４００と
Ｘドライブ回路５００及びＹドライブ回路６００を備
え、Ｘドライブ回路５００とＹドライブ回路６００が液
晶パネル４００の各画素部分を線順次走査することによ
って、表示を実現する構成となっている。
Ｘドライブ回路５００及びＹドライブ回路６００を備
え、Ｘドライブ回路５００とＹドライブ回路６００が液
晶パネル４００の各画素部分を線順次走査することによ
って、表示を実現する構成となっている。
【００６８】液晶パネル４００は、Ｘドライブ回路５０
０に接続する複数の列電極Ｘ1 〜Ｘm 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路６００に接続する複数の行電極Ｙ1 〜Ｙn 〜Ｙ
N （図中には、第ｎ番目の列電極Ｙn を代表して示す）
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極Ｘ1 〜Ｘm 〜ＸM と行電極Ｙ
1 〜Ｙn 〜ＹN の間に、液晶が充填されると共に、夫々
の交差部分（画素となる部分）の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Ｘm と行
電極Ｙn を代表すれば、画素となる液晶層４０１と二端
子アクティブ素子４０２が、列電極Ｘm と行電極Ｙn の
間に直列接続する構造となっており、これらの電極Ｘm
とＹn の間に掛かる差信号（ＶＸm −ＨＹn ）によっ
て、液晶層４０１の印加電圧Ｖl と二端子アクティブ素
子４０２の印加電圧Ｖm が設定される。
０に接続する複数の列電極Ｘ1 〜Ｘm 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路６００に接続する複数の行電極Ｙ1 〜Ｙn 〜Ｙ
N （図中には、第ｎ番目の列電極Ｙn を代表して示す）
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極Ｘ1 〜Ｘm 〜ＸM と行電極Ｙ
1 〜Ｙn 〜ＹN の間に、液晶が充填されると共に、夫々
の交差部分（画素となる部分）の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Ｘm と行
電極Ｙn を代表すれば、画素となる液晶層４０１と二端
子アクティブ素子４０２が、列電極Ｘm と行電極Ｙn の
間に直列接続する構造となっており、これらの電極Ｘm
とＹn の間に掛かる差信号（ＶＸm −ＨＹn ）によっ
て、液晶層４０１の印加電圧Ｖl と二端子アクティブ素
子４０２の印加電圧Ｖm が設定される。
【００６９】次に、Ｘドライブ回路５００は、列電極Ｘ
1 〜Ｘm〜ＸM に対応するＭ個の出力接点を有するＸシ
フトレジスタ５０１と、これらの出力接点と列電極Ｘ1
〜Ｘm 〜ＸM との間に夫々設けられたラッチ回路群（図
中には、第ｍ番目の列電極Ｘm に対応するラッチ回路５
０２を代表して示す）と列電極駆動回路群（図中には、
第ｍ番目の列電極Ｘm に対応する列電極駆動回路５０３
を代表して示す）を有している。
1 〜Ｘm〜ＸM に対応するＭ個の出力接点を有するＸシ
フトレジスタ５０１と、これらの出力接点と列電極Ｘ1
〜Ｘm 〜ＸM との間に夫々設けられたラッチ回路群（図
中には、第ｍ番目の列電極Ｘm に対応するラッチ回路５
０２を代表して示す）と列電極駆動回路群（図中には、
第ｍ番目の列電極Ｘm に対応する列電極駆動回路５０３
を代表して示す）を有している。
【００７０】Ａ／Ｄコンバータ７００は、ビデオ信号Ｐ
を入力して、最大階調を２N −１で表すＮビットのデジ
タル・ビデオ・データに変換して、Ｘシフトレジスタ５
０１に供給する。Ｘシフトレジスタ５０１は、所定周波
数ｆX のシフト・クロック信号ＸSCL に同期して、デジ
タル・ビデオ・データを入力すると共にＮビット毎に並
列にシフトするＭ段のシフトレジスタが適用されてお
り、シフト・クロック信号ＸSCL に同期して順次に出力
接点からデジタル・ビデオ・データＤ1 〜Ｄm 〜ＤM を
出力する。
を入力して、最大階調を２N −１で表すＮビットのデジ
タル・ビデオ・データに変換して、Ｘシフトレジスタ５
０１に供給する。Ｘシフトレジスタ５０１は、所定周波
数ｆX のシフト・クロック信号ＸSCL に同期して、デジ
タル・ビデオ・データを入力すると共にＮビット毎に並
列にシフトするＭ段のシフトレジスタが適用されてお
り、シフト・クロック信号ＸSCL に同期して順次に出力
接点からデジタル・ビデオ・データＤ1 〜Ｄm 〜ＤM を
出力する。
【００７１】液晶パネル４００の列電極Ｘ1 〜Ｘm 〜Ｘ
M とＸシフトレジスタ５０１の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
M とＸシフトレジスタ５０１の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
【００７２】ここで、図中の第ｍ番目の列電極Ｘm に対
応するラッチ回路５０２と駆動回路５０３を代表して述
べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ
５０１から出力されるデジタル・ビデオ・データＤm を
出力タイミングに同期してラッチする。次に、駆動回路
５０３がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データＤm で設定される階調に比例した時
間幅の列電極信号ＶＸm を列電極Ｘm へ出力する。
応するラッチ回路５０２と駆動回路５０３を代表して述
べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ
５０１から出力されるデジタル・ビデオ・データＤm を
出力タイミングに同期してラッチする。次に、駆動回路
５０３がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データＤm で設定される階調に比例した時
間幅の列電極信号ＶＸm を列電極Ｘm へ出力する。
【００７３】ここで、デジタル・ビデオ・データＤm に
対する列電極信号ＶＸm の電圧振幅と時間幅の関係を図
４に基いて更に詳述すると、交流反転信号ＦＲはデュー
ティーが５０％の矩形波であり、各半周期が１水平走査
期間に対応することにより、線順次走査するタイミング
で行電極Ｙ1 〜ＹN を順に選択する選択期間ＴS を設定
している。そして、交流反転信号ＦＲが論理値“Ｈ”の
ときは、負極性の選択期間ＴS 、論理値“Ｌ”のとき
は、正極性の選択期間ＴS を設定する。更に、デジタル
・ビデオ・データＤm の最大階調２N −１が交流反転信
号ＦＲの半周期（即ち、ＴS ）の時間幅と等しい関係に
設定されており、この時間幅の範囲内でパルス幅変調が
行われる。そして、交流反転信号ＦＲが論理値“Ｈ”の
ときは、列電極信号ＶＸm は、デジタル・ビデオ・デー
タＤm に比例する時間幅Ｖonで電圧Ｖa となり、残余の
期間幅Ｖoff で電圧−Ｖa となる。交流反転信号ＦＲが
論理値“Ｌ”のときは、列電極信号ＶＸm は、デジタル
・ビデオ・データＤm に比例する時間幅Ｖonで電圧−Ｖ
a となり、残余の期間幅Ｖoff で電圧Ｖa となる。この
ように、パルス幅変調された列電極信号ＶＸm が列電極
Ｘm に印加されると、その列電極Ｘm とある行電極との
交差位置にある液晶層に掛かる実効電圧が、時間幅と一
定振幅｜Ｖa ｜との積に相当することとなるので、実質
的にデジタル・ビデオ・データＤm に応じた選択時間幅
の電圧の列電極信号を列電極Ｘm に供給したの等価とな
る。
対する列電極信号ＶＸm の電圧振幅と時間幅の関係を図
４に基いて更に詳述すると、交流反転信号ＦＲはデュー
ティーが５０％の矩形波であり、各半周期が１水平走査
期間に対応することにより、線順次走査するタイミング
で行電極Ｙ1 〜ＹN を順に選択する選択期間ＴS を設定
している。そして、交流反転信号ＦＲが論理値“Ｈ”の
ときは、負極性の選択期間ＴS 、論理値“Ｌ”のとき
は、正極性の選択期間ＴS を設定する。更に、デジタル
・ビデオ・データＤm の最大階調２N −１が交流反転信
号ＦＲの半周期（即ち、ＴS ）の時間幅と等しい関係に
設定されており、この時間幅の範囲内でパルス幅変調が
行われる。そして、交流反転信号ＦＲが論理値“Ｈ”の
ときは、列電極信号ＶＸm は、デジタル・ビデオ・デー
タＤm に比例する時間幅Ｖonで電圧Ｖa となり、残余の
期間幅Ｖoff で電圧−Ｖa となる。交流反転信号ＦＲが
論理値“Ｌ”のときは、列電極信号ＶＸm は、デジタル
・ビデオ・データＤm に比例する時間幅Ｖonで電圧−Ｖ
a となり、残余の期間幅Ｖoff で電圧Ｖa となる。この
ように、パルス幅変調された列電極信号ＶＸm が列電極
Ｘm に印加されると、その列電極Ｘm とある行電極との
交差位置にある液晶層に掛かる実効電圧が、時間幅と一
定振幅｜Ｖa ｜との積に相当することとなるので、実質
的にデジタル・ビデオ・データＤm に応じた選択時間幅
の電圧の列電極信号を列電極Ｘm に供給したの等価とな
る。
【００７４】次に、Ｙドライブ回路６００内の液晶電源
発生回路６０１は、絶対値が｜Ｖr ｜≧｜Ｖp ｜≧｜Ｖ
a ｜の関係にある６種類の電圧Ｖr ，Ｖp ，Ｖa ，−Ｖ
r，−Ｖp ，−Ｖa が入力され、交流反転信号ＦＲに同
期してマルチプレックス動作することにより、３種類の
液晶電圧ＶR ，ＶS ，ＶN を伝送線６０２，６０３，６
０４へ出力する。
発生回路６０１は、絶対値が｜Ｖr ｜≧｜Ｖp ｜≧｜Ｖ
a ｜の関係にある６種類の電圧Ｖr ，Ｖp ，Ｖa ，−Ｖ
r，−Ｖp ，−Ｖa が入力され、交流反転信号ＦＲに同
期してマルチプレックス動作することにより、３種類の
液晶電圧ＶR ，ＶS ，ＶN を伝送線６０２，６０３，６
０４へ出力する。
【００７５】Ｙシフトレジスタ６０５は、水平走査期間
の周期を設定する所定周波数ｆY のシフト・クロック信
号ＹSCL に同期してＹシフト・スタート信号ＤＹをシフ
トし、Ｎ個の出力接点から順次に選択信号Ｃ1 〜Ｃn 〜
ＣN を出力する。
の周期を設定する所定周波数ｆY のシフト・クロック信
号ＹSCL に同期してＹシフト・スタート信号ＤＹをシフ
トし、Ｎ個の出力接点から順次に選択信号Ｃ1 〜Ｃn 〜
ＣN を出力する。
【００７６】Ｙシフトレジスタ６０５の各出力接点と行
電極Ｙ1 〜Ｙn 〜ＹN の間には、切換回路群が設けられ
ている。図中に示す第ｎ番目の行電極Ｙn に対応する切
換回路を代表して述べれば、Ｙシフトレジスタ６０５の
第ｎ番目の出力接点から出力される選択信号Ｃnとその
１つ前の第ｎ−１番目の出力接点から出力される選択信
号Ｃn-1 との論理積を求めるＡＮＤゲート６０６と、第
ｎ番目の出力接点から出力される選択信号Ｃn とその１
つ前の第ｎ−１番目の出力接点から出力される選択信号
Ｃn-1 の論理反転信号との論理積を求めるＡＮＤゲート
６０７を有し、更に、伝送線６０２と行電極Ｙn の間に
はＡＮＤゲート６０６の論理出力に従って導通・非導通
となるアナログ・スイッチ６０８、伝送線６０３と行電
極Ｙn の間にはＡＮＤゲート６０７の論理出力に従って
導通・非導通となるアナログ・スイッチ６０９、伝送線
６０４と行電極Ｙn の間には選択信号Ｃn の反転論理信
号に従って導通・非導通となるアナログ・スイッチ６１
０が設けられている。
電極Ｙ1 〜Ｙn 〜ＹN の間には、切換回路群が設けられ
ている。図中に示す第ｎ番目の行電極Ｙn に対応する切
換回路を代表して述べれば、Ｙシフトレジスタ６０５の
第ｎ番目の出力接点から出力される選択信号Ｃnとその
１つ前の第ｎ−１番目の出力接点から出力される選択信
号Ｃn-1 との論理積を求めるＡＮＤゲート６０６と、第
ｎ番目の出力接点から出力される選択信号Ｃn とその１
つ前の第ｎ−１番目の出力接点から出力される選択信号
Ｃn-1 の論理反転信号との論理積を求めるＡＮＤゲート
６０７を有し、更に、伝送線６０２と行電極Ｙn の間に
はＡＮＤゲート６０６の論理出力に従って導通・非導通
となるアナログ・スイッチ６０８、伝送線６０３と行電
極Ｙn の間にはＡＮＤゲート６０７の論理出力に従って
導通・非導通となるアナログ・スイッチ６０９、伝送線
６０４と行電極Ｙn の間には選択信号Ｃn の反転論理信
号に従って導通・非導通となるアナログ・スイッチ６１
０が設けられている。
【００７７】したがって、選択信号Ｃn-1 とＣn が共に
論理値“Ｈ”のときは、行電極Ｙn に液晶電圧ＶR が供
給され、選択信号Ｃn-1 の論理値“Ｌ”且つ選択信号Ｃ
n が論理値“Ｈ”のときは、行電極Ｙn に液晶電圧ＶS
が供給され、選択信号Ｃn が論理値“Ｌ”のときは、選
択信号Ｃn-1 の論理値に関わりなく、行電極Ｙn に液晶
電圧ＶN が供給される。
論理値“Ｈ”のときは、行電極Ｙn に液晶電圧ＶR が供
給され、選択信号Ｃn-1 の論理値“Ｌ”且つ選択信号Ｃ
n が論理値“Ｈ”のときは、行電極Ｙn に液晶電圧ＶS
が供給され、選択信号Ｃn が論理値“Ｌ”のときは、選
択信号Ｃn-1 の論理値に関わりなく、行電極Ｙn に液晶
電圧ＶN が供給される。
【００７８】更に、交流反転信号ＦＲの論理値との関係
を含めて述べると、図５に示すように、交流反転信号Ｆ
Ｒと選択信号Ｃn-1 とＣn の全ての論理値が“Ｈ”のと
きは、行電極Ｙn に選択電圧＋Ｖr が供給され、交流反
転信号ＦＲが“Ｌ”且つ選択信号Ｃn-1 とＣn が共に
“Ｈ”のときは、行電極Ｙn に選択電圧−Ｖr が供給さ
れ、交流反転信号ＦＲが“Ｈ”且つ選択信号Ｃn-1 が
“Ｌ”で選択信号Ｃn が“Ｈ”のときは、行電極Ｙnに
選択電圧＋Ｖp が供給され、交流反転信号ＦＲが“Ｌ”
且つ選択信号Ｃn-1 が“Ｌ”で選択信号Ｃn が“Ｈ”の
ときは、行電極Ｙn に選択電圧−Ｖp が供給される。
を含めて述べると、図５に示すように、交流反転信号Ｆ
Ｒと選択信号Ｃn-1 とＣn の全ての論理値が“Ｈ”のと
きは、行電極Ｙn に選択電圧＋Ｖr が供給され、交流反
転信号ＦＲが“Ｌ”且つ選択信号Ｃn-1 とＣn が共に
“Ｈ”のときは、行電極Ｙn に選択電圧−Ｖr が供給さ
れ、交流反転信号ＦＲが“Ｈ”且つ選択信号Ｃn-1 が
“Ｌ”で選択信号Ｃn が“Ｈ”のときは、行電極Ｙnに
選択電圧＋Ｖp が供給され、交流反転信号ＦＲが“Ｌ”
且つ選択信号Ｃn-1 が“Ｌ”で選択信号Ｃn が“Ｈ”の
ときは、行電極Ｙn に選択電圧−Ｖp が供給される。
【００７９】次に、かかる構成をアクティブ・マトリク
ス型液晶表示装置の動作を図６〜図８に基いて説明す
る。まず、この実施例では、図６に示すように、シフト
・スタート信号ＤＹの時間幅がシフト・クロック信号Ｙ
SCL の４周期分に設定されている。そして、シフト・ス
タート信号ＤＹは、Ｙシフトレジスタ６０５において、
シフト・クロック信号ＹSCL の立下がり時点に同期して
順次にシフトされるので、シフト・スタート信号ＤＹと
同じ時間幅で夫々シフト・クロック信号ＹSCL の１周期
ずつずれた選択信号Ｃ1 〜ＣN が発生する。
ス型液晶表示装置の動作を図６〜図８に基いて説明す
る。まず、この実施例では、図６に示すように、シフト
・スタート信号ＤＹの時間幅がシフト・クロック信号Ｙ
SCL の４周期分に設定されている。そして、シフト・ス
タート信号ＤＹは、Ｙシフトレジスタ６０５において、
シフト・クロック信号ＹSCL の立下がり時点に同期して
順次にシフトされるので、シフト・スタート信号ＤＹと
同じ時間幅で夫々シフト・クロック信号ＹSCL の１周期
ずつずれた選択信号Ｃ1 〜ＣN が発生する。
【００８０】このような選択信号Ｃ1 〜ＣN が発生する
と、例えば、第ｎ番目の行電極Ｙn における第ｍ１番目
と第ｍ２番目の列電極Ｘm1とＸm2の間に掛かる差信号
（ＶＸm1−ＨＹn ）と（ＶＸm2−ＨＹn ）は、図７に示
すような波形となる。
と、例えば、第ｎ番目の行電極Ｙn における第ｍ１番目
と第ｍ２番目の列電極Ｘm1とＸm2の間に掛かる差信号
（ＶＸm1−ＨＹn ）と（ＶＸm2−ＨＹn ）は、図７に示
すような波形となる。
【００８１】図７のタイミングを更に詳述すれば、選択
信号Ｃn-1 とＣn の発生タイミングは、上述したよう
に、１水平走査期間だけずれているので、両方の選択信
号Ｃn-1 とＣn の論理値が共に“Ｈ”となる期間Ｔ
r は、３倍の水平走査期間（３Ｈ）となっている。そし
て、この期間Ｔr （以下、リセット期間という）では、
図示するように、通常の表示に適用される最大振幅電圧
（正極性のときの最大振幅は、黒に対応するＶp ＋
Ｖa 、負極性のときの最大振幅は、黒に対応する−（Ｖ
p ＋Ｖa ）である）よりも大電圧が印加される。そし
て、このリセット期間Ｔr が終了した次の１水平期間が
通常の選択期間ＴS となり、Ｘドライブ回路５００から
出力される列電極信号ＶＸm が列電極Ｘm に供給され
る。更に、選択期間ＴS が終了すると、次の行電極の走
査が開始されるので、行電極Ｙn にとっては非選択期間
ＴN となる。そして、１フィールド走査期間又は１フレ
ーム走査期間が経過するまでは、この非選択期間ＴN が
続き、その後に再びリセット期間Ｔr と選択期間ＴS と
なり、これらの処理が繰り返されるようになっている。
尚、他の列電極Ｃ1 〜Ｃn-1 ，Ｃn+1 〜ＣN の走査にお
いても同様の処理が繰返される。
信号Ｃn-1 とＣn の発生タイミングは、上述したよう
に、１水平走査期間だけずれているので、両方の選択信
号Ｃn-1 とＣn の論理値が共に“Ｈ”となる期間Ｔ
r は、３倍の水平走査期間（３Ｈ）となっている。そし
て、この期間Ｔr （以下、リセット期間という）では、
図示するように、通常の表示に適用される最大振幅電圧
（正極性のときの最大振幅は、黒に対応するＶp ＋
Ｖa 、負極性のときの最大振幅は、黒に対応する−（Ｖ
p ＋Ｖa ）である）よりも大電圧が印加される。そし
て、このリセット期間Ｔr が終了した次の１水平期間が
通常の選択期間ＴS となり、Ｘドライブ回路５００から
出力される列電極信号ＶＸm が列電極Ｘm に供給され
る。更に、選択期間ＴS が終了すると、次の行電極の走
査が開始されるので、行電極Ｙn にとっては非選択期間
ＴN となる。そして、１フィールド走査期間又は１フレ
ーム走査期間が経過するまでは、この非選択期間ＴN が
続き、その後に再びリセット期間Ｔr と選択期間ＴS と
なり、これらの処理が繰り返されるようになっている。
尚、他の列電極Ｃ1 〜Ｃn-1 ，Ｃn+1 〜ＣN の走査にお
いても同様の処理が繰返される。
【００８２】更に、各列電極Ｃ1 〜ＣN に印加される電
圧の極性は、１フィールド走査期間又は１フレーム走査
期間毎に反転する。
圧の極性は、１フィールド走査期間又は１フレーム走査
期間毎に反転する。
【００８３】更に、図７は、第ｍ１番目の列電極Ｘm1と
第ｎ番目の行電極Ｙn の交差部分（ｍ１，ｎ）の画素
は、黒表示期間内の各選択期間ＴS で｜Ｖp −Ｖa ｜の
差信号（ＶＸm1−ＨＹn ）が印加されることによって黒
表示となっており、第ｍ２番目の列電極Ｘm2と第ｎ番目
の行電極Ｙn の交差部分（ｍ２，ｎ）の画素は、白表示
期間（黒表示期間と同じ期間）内の各選択期間ＴS で｜
Ｖp ＋Ｖa ｜の電圧の差信号（ＶＸm2−ＨＹn ）が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。
第ｎ番目の行電極Ｙn の交差部分（ｍ１，ｎ）の画素
は、黒表示期間内の各選択期間ＴS で｜Ｖp −Ｖa ｜の
差信号（ＶＸm1−ＨＹn ）が印加されることによって黒
表示となっており、第ｍ２番目の列電極Ｘm2と第ｎ番目
の行電極Ｙn の交差部分（ｍ２，ｎ）の画素は、白表示
期間（黒表示期間と同じ期間）内の各選択期間ＴS で｜
Ｖp ＋Ｖa ｜の電圧の差信号（ＶＸm2−ＨＹn ）が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。
【００８４】もし仮に、この実施例の駆動方法を適用し
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Ｘm1と行電極Ｙn の交差部分の画素
に加わる差信号（ＶＸm1−ＨＹn ）と、列電極Ｘm2と行
電極Ｙn の交差部分の画素に加わる差信号（ＶＸm2−Ｈ
Ｙn ）は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Ｖms1 とＶms2 、
実効値Ｓ1 とＳ2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間ＴS の直前のリセ
ット期間Ｔr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Ｘm1と行電極Ｙn の交差部分の画素
に加わる差信号（ＶＸm1−ＨＹn ）と、列電極Ｘm2と行
電極Ｙn の交差部分の画素に加わる差信号（ＶＸm2−Ｈ
Ｙn ）は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Ｖms1 とＶms2 、
実効値Ｓ1 とＳ2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間ＴS の直前のリセ
ット期間Ｔr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
【００８５】これに対し、この実施例では、リセット期
間Ｔr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のＩ−Ｖシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
Ｉ−Ｖシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。こ
の結果、従来シフト量が異なるような（例えば、前記の
白黒でのウィンドウ）表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたＩ
−Ｖ特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
間Ｔr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のＩ−Ｖシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
Ｉ−Ｖシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。こ
の結果、従来シフト量が異なるような（例えば、前記の
白黒でのウィンドウ）表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたＩ
−Ｖ特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
【００８６】更に、残像現象が低減化される原理を、図
７の中間調表示期間のタイミングを拡大して示す図８に
基いて説明する。尚、図８は、第ｍ番目の列電極Ｘm と
第ｎ番目の行電極Ｙn に印加される列電極信号ＶＸm と
行電極信号ＨＹn 及び差信号（ＶＸm −ＨＹn ）を代表
して示し、実線で示す波形が実際に印加される電圧、点
線で示す波形が実効電圧を示す。更に、差信号（ＶＸm
−ＨＹn）の電圧Ｖms1 と実効電圧Ｖmn1 が１フィール
ド期間前又は１フレーム期間前の各電圧、差信号（ＶＸ
m −ＨＹn ）の電圧Ｖms2 と実効電圧Ｖmn2 がそれに対
して１フィールド期間後又は１フレーム期間後の各電圧
を示す。
７の中間調表示期間のタイミングを拡大して示す図８に
基いて説明する。尚、図８は、第ｍ番目の列電極Ｘm と
第ｎ番目の行電極Ｙn に印加される列電極信号ＶＸm と
行電極信号ＨＹn 及び差信号（ＶＸm −ＨＹn ）を代表
して示し、実線で示す波形が実際に印加される電圧、点
線で示す波形が実効電圧を示す。更に、差信号（ＶＸm
−ＨＹn）の電圧Ｖms1 と実効電圧Ｖmn1 が１フィール
ド期間前又は１フレーム期間前の各電圧、差信号（ＶＸ
m −ＨＹn ）の電圧Ｖms2 と実効電圧Ｖmn2 がそれに対
して１フィールド期間後又は１フレーム期間後の各電圧
を示す。
【００８７】図８から明らかなように、最初は黒表示又
は白表示されていて、次に同一の中間調レベルに切換え
られる場合は、選択期間ＴS において印加される差信号
の電圧は共に等しいので、Ｖms1 ＝Ｖms2となり、それ
による実効電圧も、Ｖls1 ＝Ｖls2 、更に、非選択期間
ＴN において印加される実効電圧も、Ｖmn1 ＝Ｖmn2 、
Ｓ1 ＝Ｓ2 となる。したがって、上述したように、二端
子アクティブ素子のシフト特性に起因する残像現象の発
生が低減される。
は白表示されていて、次に同一の中間調レベルに切換え
られる場合は、選択期間ＴS において印加される差信号
の電圧は共に等しいので、Ｖms1 ＝Ｖms2となり、それ
による実効電圧も、Ｖls1 ＝Ｖls2 、更に、非選択期間
ＴN において印加される実効電圧も、Ｖmn1 ＝Ｖmn2 、
Ｓ1 ＝Ｓ2 となる。したがって、上述したように、二端
子アクティブ素子のシフト特性に起因する残像現象の発
生が低減される。
【００８８】更に、リセット期間Ｔr は、各行電極Ｙ1
〜ＹN に対して、１フィールド期間又は１フレーム期間
毎に１回ずつ巡ってくるものであるので、３水平査期間
（３Ｈ）ずつのリセット期間Ｔr は、１フィールド期間
又は１フレーム期間に対して数％の期間にすぎない。し
たがって、この実施例にように、リセット期間Ｔr にお
いて高電圧を印加しても液晶層に掛かる電圧変動は極め
て少なく、表示品質を低下させる要因とはならない。
尚、この実施例では、リセット期間Ｔr を３水平走査期
間に設定したが、これに限定されるものではなく、電圧
変動による表示品質の低下を招かない範囲でこの期間以
上に設定してもよい。又、リセット期間Ｔr における印
加電圧をより高くしてリセット期間Ｔr をこの実施例よ
りも短くしてもよい。但し、液晶層及び二端子アクティ
ブ素子が破壊に至らない範囲内で最大印加電圧を設定す
ることは言うまでもない。
〜ＹN に対して、１フィールド期間又は１フレーム期間
毎に１回ずつ巡ってくるものであるので、３水平査期間
（３Ｈ）ずつのリセット期間Ｔr は、１フィールド期間
又は１フレーム期間に対して数％の期間にすぎない。し
たがって、この実施例にように、リセット期間Ｔr にお
いて高電圧を印加しても液晶層に掛かる電圧変動は極め
て少なく、表示品質を低下させる要因とはならない。
尚、この実施例では、リセット期間Ｔr を３水平走査期
間に設定したが、これに限定されるものではなく、電圧
変動による表示品質の低下を招かない範囲でこの期間以
上に設定してもよい。又、リセット期間Ｔr における印
加電圧をより高くしてリセット期間Ｔr をこの実施例よ
りも短くしてもよい。但し、液晶層及び二端子アクティ
ブ素子が破壊に至らない範囲内で最大印加電圧を設定す
ることは言うまでもない。
【００８９】次に、第３の実施例を図９〜図１２と共に
説明する。尚、この実施例は、第２の実施例と同様に、
二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ
特性がシフトするシフト特性に起因して表示品質が低下
する問題点（前記第２の問題点）に鑑みてなされたもの
であり、液晶表示装置の液晶パネルで表示動作中に、二
端子アクティブ素子のシフト特性を補償することで、残
像現象の発生を防止するようにしたものである。
説明する。尚、この実施例は、第２の実施例と同様に、
二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ
特性がシフトするシフト特性に起因して表示品質が低下
する問題点（前記第２の問題点）に鑑みてなされたもの
であり、液晶表示装置の液晶パネルで表示動作中に、二
端子アクティブ素子のシフト特性を補償することで、残
像現象の発生を防止するようにしたものである。
【００９０】まず、この実施例に係わるアクティブ・マ
トリクス型液晶表示装置の構成を図９に基いて説明す
る。但し、図９において、図３と同一又は同等の部分
は、同一符号で示す。
トリクス型液晶表示装置の構成を図９に基いて説明す
る。但し、図９において、図３と同一又は同等の部分
は、同一符号で示す。
【００９１】即ち、この液晶表示装置は、液晶パネル４
００とＸドライブ回路５００及びＹドライブ回路６００
を備え、Ｘドライブ回路５００とＹドライブ回路６００
が液晶パネル４００の各画素部分を線順次走査すること
によって、表示を実現する構成となっている。
００とＸドライブ回路５００及びＹドライブ回路６００
を備え、Ｘドライブ回路５００とＹドライブ回路６００
が液晶パネル４００の各画素部分を線順次走査すること
によって、表示を実現する構成となっている。
【００９２】液晶パネル４００は、Ｘドライブ回路５０
０に接続する複数の列電極Ｘ1 〜Ｘm 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路６００に接続する複数の行電極Ｙ1 〜Ｙn 〜Ｙ
N （図中には、第ｎ番目の列電極Ｙn を代表して示す）
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極Ｘ1 〜Ｘm 〜ＸM と行電極Ｙ
1 〜Ｙn 〜ＹN の間に、液晶が充填されると共に、夫々
の交差部分（画素となる部分）の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Ｘm と行
電極Ｙn を代表すれば、画素となる液晶層４０１と二端
子アクティブ素子４０２が、列電極Ｘm と行電極Ｙn の
間に直列接続する構造となっている。
０に接続する複数の列電極Ｘ1 〜Ｘm 〜ＸM （図中に
は、第ｍ番目の列電極Ｘm を代表して示す）と、Ｙドラ
イブ回路６００に接続する複数の行電極Ｙ1 〜Ｙn 〜Ｙ
N （図中には、第ｎ番目の列電極Ｙn を代表して示す）
が、夫々対向する基板上に交差するようにして設けら
れ、更に、これらの列電極Ｘ1 〜Ｘm 〜ＸM と行電極Ｙ
1 〜Ｙn 〜ＹN の間に、液晶が充填されると共に、夫々
の交差部分（画素となる部分）の夫々に二端子アクティ
ブ素子が形成されている。即ち、図示の列電極Ｘm と行
電極Ｙn を代表すれば、画素となる液晶層４０１と二端
子アクティブ素子４０２が、列電極Ｘm と行電極Ｙn の
間に直列接続する構造となっている。
【００９３】次に、Ｘドライブ回路５００は、列電極Ｘ
1 〜Ｘm〜ＸM に対応するＭ個の出力接点を有するＸシ
フトレジスタ５０１と、これらの出力接点と列電極Ｘ1
〜Ｘm 〜ＸM との間に夫々設けられたラッチ回路群（図
中には、第ｍ番目の列電極Ｘm に対応するラッチ回路５
０２を代表して示す）と列電極駆動回路群（図中には、
第ｍ番目の列電極Ｘm に対応する列電極駆動回路５０３
を代表して示す）を有している。
1 〜Ｘm〜ＸM に対応するＭ個の出力接点を有するＸシ
フトレジスタ５０１と、これらの出力接点と列電極Ｘ1
〜Ｘm 〜ＸM との間に夫々設けられたラッチ回路群（図
中には、第ｍ番目の列電極Ｘm に対応するラッチ回路５
０２を代表して示す）と列電極駆動回路群（図中には、
第ｍ番目の列電極Ｘm に対応する列電極駆動回路５０３
を代表して示す）を有している。
【００９４】Ａ／Ｄコンバータ７００は、ビデオ信号Ｐ
を入力して、最大階調を２N −１で表すＮビットのデジ
タル・ビデオ・データに変換して、Ｘシフトレジスタ５
０１に供給する。Ｘシフトレジスタ５０１は、所定周波
数ｆX のシフト・クロック信号ＸSCL に同期して、デジ
タル・ビデオ・データを入力すると共にＮビット毎に並
列にシフトするＭ段のシフトレジスタが適用されてお
り、シフト・クロック信号ＸSCL に同期して順次に出力
接点からデジタル・ビデオ・データＤ1 〜Ｄm 〜ＤM を
出力する。
を入力して、最大階調を２N −１で表すＮビットのデジ
タル・ビデオ・データに変換して、Ｘシフトレジスタ５
０１に供給する。Ｘシフトレジスタ５０１は、所定周波
数ｆX のシフト・クロック信号ＸSCL に同期して、デジ
タル・ビデオ・データを入力すると共にＮビット毎に並
列にシフトするＭ段のシフトレジスタが適用されてお
り、シフト・クロック信号ＸSCL に同期して順次に出力
接点からデジタル・ビデオ・データＤ1 〜Ｄm 〜ＤM を
出力する。
【００９５】液晶パネル４００の列電極Ｘ1 〜Ｘm 〜Ｘ
M とＸシフトレジスタ５０１の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
M とＸシフトレジスタ５０１の各出力接点との間には、
所謂ラッチ回路群と駆動回路群が設けられている。
【００９６】ここで、図中の第ｍ番目の列電極Ｘm に対
応するラッチ回路５０２と駆動回路５０３を代表して述
べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ
５０１から出力されるデジタル・ビデオ・データＤm を
出力タイミングに同期してラッチする。次に、駆動回路
５０３がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データＤm で設定される階調に比例した時
間幅の列電極信号ＶＸm を列電極Ｘm へ出力する。尚、
このパルス幅変調処理は、第２の実施例と同様の原理に
したがって行われる。
応するラッチ回路５０２と駆動回路５０３を代表して述
べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ
５０１から出力されるデジタル・ビデオ・データＤm を
出力タイミングに同期してラッチする。次に、駆動回路
５０３がパルス幅変調処理を行うことによって、デジタ
ル・ビデオ・データＤm で設定される階調に比例した時
間幅の列電極信号ＶＸm を列電極Ｘm へ出力する。尚、
このパルス幅変調処理は、第２の実施例と同様の原理に
したがって行われる。
【００９７】次に、Ｙドライブ回路６００内の液晶電源
発生回路６０１は、絶対値が｜Ｖp ｜≧｜Ｖa ｜の関係
にある４種類の電圧Ｖp ，Ｖa ，−Ｖp ，−Ｖa が入力
され、交流反転信号ＦＲに同期してマルチプレックス動
作することにより、２種類の液晶電圧ＶS ，ＶN を伝送
線６１２，６１４へ出力する。即ち、交流反転信号ＦＲ
の論理値が“Ｈ”のときは、液晶電圧ＶS が電圧Ｖp 且
つ液晶電圧ＶN が電圧Ｖa となり、交流反転信号ＦＲの
論理値が“Ｌ”のときは、液晶電圧ＶS が電圧−Ｖp 且
つ液晶電圧ＶN が電圧−Ｖa となる。
発生回路６０１は、絶対値が｜Ｖp ｜≧｜Ｖa ｜の関係
にある４種類の電圧Ｖp ，Ｖa ，−Ｖp ，−Ｖa が入力
され、交流反転信号ＦＲに同期してマルチプレックス動
作することにより、２種類の液晶電圧ＶS ，ＶN を伝送
線６１２，６１４へ出力する。即ち、交流反転信号ＦＲ
の論理値が“Ｈ”のときは、液晶電圧ＶS が電圧Ｖp 且
つ液晶電圧ＶN が電圧Ｖa となり、交流反転信号ＦＲの
論理値が“Ｌ”のときは、液晶電圧ＶS が電圧−Ｖp 且
つ液晶電圧ＶN が電圧−Ｖa となる。
【００９８】Ｙシフトレジスタ６０５は、水平走査期間
の周期を設定する所定周波数ｆY のシフト・クロック信
号ＹSCL に同期してＹシフト・スタート信号ＤＹをシフ
トし、Ｎ個の出力接点から順次に選択信号Ｃ1 〜Ｃn 〜
ＣN を出力する。
の周期を設定する所定周波数ｆY のシフト・クロック信
号ＹSCL に同期してＹシフト・スタート信号ＤＹをシフ
トし、Ｎ個の出力接点から順次に選択信号Ｃ1 〜Ｃn 〜
ＣN を出力する。
【００９９】Ｙシフトレジスタ６０５の各出力接点と行
電極Ｙ1 〜Ｙn 〜ＹN の間には、切換回路群が設けられ
ている。図中に示す第ｎ番目の行電極Ｙn に対応する切
換回路を代表して述べれば、Ｙシフトレジスタ６０５の
第ｎ番目の出力接点から出力される選択信号Ｃnによっ
て導通・非導通となる第１のアナログスイッチ６１３が
伝送線６１１と行電極Ｙn の間に接続されると共に、選
択信号Ｃn の反転信号によって導通・非導通となる第２
のアナログスイッチ６１４が伝送線６１２と行電極Ｙn
の間に接続されている。そして、選択信号Ｃn が論理値
“Ｈ”のときは、行電極Ｙn に液晶電圧ＶS が供給さ
れ、選択信号Ｃn が論理値“Ｌ”のときは、行電極Ｙn
に液晶電圧ＶN が供給される。
電極Ｙ1 〜Ｙn 〜ＹN の間には、切換回路群が設けられ
ている。図中に示す第ｎ番目の行電極Ｙn に対応する切
換回路を代表して述べれば、Ｙシフトレジスタ６０５の
第ｎ番目の出力接点から出力される選択信号Ｃnによっ
て導通・非導通となる第１のアナログスイッチ６１３が
伝送線６１１と行電極Ｙn の間に接続されると共に、選
択信号Ｃn の反転信号によって導通・非導通となる第２
のアナログスイッチ６１４が伝送線６１２と行電極Ｙn
の間に接続されている。そして、選択信号Ｃn が論理値
“Ｈ”のときは、行電極Ｙn に液晶電圧ＶS が供給さ
れ、選択信号Ｃn が論理値“Ｌ”のときは、行電極Ｙn
に液晶電圧ＶN が供給される。
【０１００】次に、かかる構成のアクティブ・マトリク
ス型液晶表示装置の動作を図２１〜図２３に基いて説明
する。まず、この実施例では、図１０に示すように、シ
フト・スタート信号ＤＹの時間幅がシフト・クロック信
号ＹSCL の４周期分に設定されている。そして、シフト
・スタート信号ＤＹは、Ｙシフトレジスタ６０５におい
て、シフト・クロック信号ＹSCL の立下がり時点に同期
して順次にシフトされるので、シフト・スタート信号Ｄ
Ｙと同じ時間幅で夫々シフト・クロック信号ＹSCL の１
周期ずつずれた選択信号Ｃ1 〜ＣN が発生する。
ス型液晶表示装置の動作を図２１〜図２３に基いて説明
する。まず、この実施例では、図１０に示すように、シ
フト・スタート信号ＤＹの時間幅がシフト・クロック信
号ＹSCL の４周期分に設定されている。そして、シフト
・スタート信号ＤＹは、Ｙシフトレジスタ６０５におい
て、シフト・クロック信号ＹSCL の立下がり時点に同期
して順次にシフトされるので、シフト・スタート信号Ｄ
Ｙと同じ時間幅で夫々シフト・クロック信号ＹSCL の１
周期ずつずれた選択信号Ｃ1 〜ＣN が発生する。
【０１０１】このような選択信号Ｃ1 〜ＣN が発生する
と、例えば、第ｎ番目の行電極Ｙn における第ｍ１番目
と第ｍ２番目の列電極Ｘm1とＸm2の間に掛かる差信号
（ＶＸm1−ＨＹn ）と（ＶＸm2−ＨＹn ）は、図１１に
示すような波形となる。
と、例えば、第ｎ番目の行電極Ｙn における第ｍ１番目
と第ｍ２番目の列電極Ｘm1とＸm2の間に掛かる差信号
（ＶＸm1−ＨＹn ）と（ＶＸm2−ＨＹn ）は、図１１に
示すような波形となる。
【０１０２】図１１のタイミングを更に詳述すれば、選
択信号Ｃn の発生タイミングは、上述したように、１水
平走査期間だけずれているので、選択信号Ｃn の論理値
が“Ｈ”となる期間ＴS ' は、３倍の水平走査期間（３
Ｈ）となっている。そして、このリセット期間ＴS 'が
終了した次の１水平期間が通常の選択期間ＴS となり、
Ｘドライブ回路５００から出力される列電極信号ＶＸm
が列電極Ｘm に供給される。更に、選択期間ＴS が終了
すると、次の行電極の走査が開始されるので、行電極Ｙ
n にとっては非選択期間ＴN となる。そして、１フィー
ルド走査期間又は１フレーム走査期間が経過するまで
は、この非選択期間ＴN が続き、その後に再びリセット
期間ＴS ' と選択期間ＴS となり、これらの処理が繰り
返されるようになっている。尚、他の列電極Ｃ1 〜Ｃ
n-1 ，Ｃn+1 〜ＣN の走査においても同様の処理が繰返
される。
択信号Ｃn の発生タイミングは、上述したように、１水
平走査期間だけずれているので、選択信号Ｃn の論理値
が“Ｈ”となる期間ＴS ' は、３倍の水平走査期間（３
Ｈ）となっている。そして、このリセット期間ＴS 'が
終了した次の１水平期間が通常の選択期間ＴS となり、
Ｘドライブ回路５００から出力される列電極信号ＶＸm
が列電極Ｘm に供給される。更に、選択期間ＴS が終了
すると、次の行電極の走査が開始されるので、行電極Ｙ
n にとっては非選択期間ＴN となる。そして、１フィー
ルド走査期間又は１フレーム走査期間が経過するまで
は、この非選択期間ＴN が続き、その後に再びリセット
期間ＴS ' と選択期間ＴS となり、これらの処理が繰り
返されるようになっている。尚、他の列電極Ｃ1 〜Ｃ
n-1 ，Ｃn+1 〜ＣN の走査においても同様の処理が繰返
される。
【０１０３】更に、各列電極Ｃ1 〜ＣN に印加される電
圧の極性は、１フィールド走査期間又は１フレーム走査
期間毎に反転する。
圧の極性は、１フィールド走査期間又は１フレーム走査
期間毎に反転する。
【０１０４】更に、図１１は、第ｍ１番目の列電極Ｘm1
と第ｎ番目の行電極Ｙn の交差部分（ｍ１，ｎ）の画素
は、黒表示期間内の各選択期間ＴS で｜Ｖp −Ｖa ｜の
差信号（ＶＸm1−ＨＹn ）が印加されることによって黒
表示となっており、第ｍ２番目の列電極Ｘm2と第ｎ番目
の行電極Ｙn の交差部分（ｍ２，ｎ）の画素は、白表示
期間（黒表示期間と同じ期間）内の各選択期間ＴS で｜
Ｖp ＋Ｖa ｜の電圧の差信号（ＶＸm2−ＨＹn ）が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。尚、中間調表示期間における選択期間
ＴS では、夫々の差信号（ＶＸm1−ＨＹn ）と（ＶＸm2
−ＨＹn ）による実効電圧は、図示するように、Ｖms1
とＶms2であり、非選択期間ＴN での実効電圧が、Ｓ1
とＳ2 であることを示す。
と第ｎ番目の行電極Ｙn の交差部分（ｍ１，ｎ）の画素
は、黒表示期間内の各選択期間ＴS で｜Ｖp −Ｖa ｜の
差信号（ＶＸm1−ＨＹn ）が印加されることによって黒
表示となっており、第ｍ２番目の列電極Ｘm2と第ｎ番目
の行電極Ｙn の交差部分（ｍ２，ｎ）の画素は、白表示
期間（黒表示期間と同じ期間）内の各選択期間ＴS で｜
Ｖp ＋Ｖa ｜の電圧の差信号（ＶＸm2−ＨＹn ）が印加
されることによって白表示となっており、この状態か
ら、中間調表示期間において中間調の表示に切換えた場
合を示している。尚、中間調表示期間における選択期間
ＴS では、夫々の差信号（ＶＸm1−ＨＹn ）と（ＶＸm2
−ＨＹn ）による実効電圧は、図示するように、Ｖms1
とＶms2であり、非選択期間ＴN での実効電圧が、Ｓ1
とＳ2 であることを示す。
【０１０５】もし仮に、この実施例の駆動方法を適用し
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Ｘm1と行電極Ｙn の交差部分の画素
に加わる差信号（ＶＸm1−ＨＹn ）と、列電極Ｘm2と行
電極Ｙn の交差部分の画素に加わる差信号（ＶＸm2−Ｈ
Ｙn ）は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Ｖms1 とＶms2 、
実効値Ｓ1 とＳ2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間ＴS の直前のリセ
ット期間Ｔr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
ない場合には、前述したように、中間調表示に切換える
ことにより、列電極Ｘm1と行電極Ｙn の交差部分の画素
に加わる差信号（ＶＸm1−ＨＹn ）と、列電極Ｘm2と行
電極Ｙn の交差部分の画素に加わる差信号（ＶＸm2−Ｈ
Ｙn ）は等しくなるが、白、黒表示を行ってきたことに
よる二端子アクティブ素子の特性シフト差により、図示
するように、液晶層に加わる実効電圧Ｖms1 とＶms2 、
実効値Ｓ1 とＳ2 が異なるようになり、この差が残像の
原因となる。そして、通常の選択期間ＴS の直前のリセ
ット期間Ｔr において、大電圧の差信号が印加されるこ
とによって、残像現象が大幅に低減される原理を説明す
る。残像現象の原因は、白表示を行っている画素の二端
子アクティブ素子と黒表示を行っている画素の二端子ア
クティブ素子の特性シフト量が異なることにより、次に
同一の階調を表示させた場合も、夫々の二端子アクティ
ブ素子の特性が異なるために、液晶層に加わる実効電圧
が異なることに起因している。
【０１０６】これに対し、この実施例では、リセット期
間Ｔr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のＩ−Ｖシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
Ｉ−Ｖシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。こ
の結果、従来シフト量が異なるような（例えば、前記の
白黒でのウィンドウ）表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたＩ
−Ｖ特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
間Ｔr の高電圧の差信号を二端子アクティブ素子に印加
させることにより、二端子アクティブ素子のＩ−Ｖシフ
ト特性をその高い電圧に基いて飽和させてしまい、その
Ｉ−Ｖシフト特性を保持させてしまうので、その後の二
端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。こ
の結果、従来シフト量が異なるような（例えば、前記の
白黒でのウィンドウ）表示を行なった後に中間調に表示
を切換えても、二端子アクティブ素子は固定化されたＩ
−Ｖ特性に基いて表示動作を行なうようになるため、従
来のような特性シフトに起因する残像現象の発生を大幅
に低減することができる。
【０１０７】更に、残像現象が低減化される原理を、図
１１の中間調表示期間のタイミングを拡大して示す図１
２に基いて説明する。尚、図１２は、第ｍ番目の列電極
Ｘm と第ｎ番目の行電極Ｙn に印加される列電極信号Ｖ
Ｘm と行電極信号ＨＹn 及び差信号（ＶＸm −ＨＹn ）
を代表して示し、実線で示す波形が実際に印加される電
圧、点線で示す波形が実効電圧を示す。更に、差信号
（ＶＸm −ＨＹn ）の電圧Ｖms1 と実効電圧Ｖmn1 が１
フィールド期間前又は１フレーム期間前の各電圧、差信
号（ＶＸm −ＨＹn ）の電圧Ｖms2 と実効電圧Ｖmn2 が
それに対して１フィールド期間後又は１フレーム期間後
の各電圧を示す。又、電圧Ｖms1 ，Ｖls1 ，Ｖmn1 ，Ｓ
1 は、図１１の黒表示期間後に中間調表示に切換えられ
た液晶層及び二端子アクティブ素子に印加される電圧を
示し、電圧Ｖms2 ，Ｖls2 ，Ｖmn2 ，Ｓ2 は、図１１の
白表示期間後に中間調表示に切換えられた液晶層及び二
端子アクティブ素子に印加される電圧を示し、同一の時
間軸において重ねて示されている。
１１の中間調表示期間のタイミングを拡大して示す図１
２に基いて説明する。尚、図１２は、第ｍ番目の列電極
Ｘm と第ｎ番目の行電極Ｙn に印加される列電極信号Ｖ
Ｘm と行電極信号ＨＹn 及び差信号（ＶＸm −ＨＹn ）
を代表して示し、実線で示す波形が実際に印加される電
圧、点線で示す波形が実効電圧を示す。更に、差信号
（ＶＸm −ＨＹn ）の電圧Ｖms1 と実効電圧Ｖmn1 が１
フィールド期間前又は１フレーム期間前の各電圧、差信
号（ＶＸm −ＨＹn ）の電圧Ｖms2 と実効電圧Ｖmn2 が
それに対して１フィールド期間後又は１フレーム期間後
の各電圧を示す。又、電圧Ｖms1 ，Ｖls1 ，Ｖmn1 ，Ｓ
1 は、図１１の黒表示期間後に中間調表示に切換えられ
た液晶層及び二端子アクティブ素子に印加される電圧を
示し、電圧Ｖms2 ，Ｖls2 ，Ｖmn2 ，Ｓ2 は、図１１の
白表示期間後に中間調表示に切換えられた液晶層及び二
端子アクティブ素子に印加される電圧を示し、同一の時
間軸において重ねて示されている。
【０１０８】図１２から明らかなように、最初に黒表示
又は白表示されていて、次に同一の中間調レベルに切換
えられる場合には選択期間ＴS において印加される差信
号の電圧は共に等しいので、Ｖms1 ＝Ｖms2 となり、そ
れによる実効電圧も、Ｖls1 ＝Ｖls2 、更に、非選択期
間ＴN において印加される実効電圧も、Ｖmn1 ＝
Ｖmn2 、Ｓ1 ＝Ｓ2 となる。したがって、上述したよう
に、二端子アクティブ素子の特性に起因する直流オフセ
ット成分が蓄積されなくなり、残像現象の発生が低減さ
れる。
又は白表示されていて、次に同一の中間調レベルに切換
えられる場合には選択期間ＴS において印加される差信
号の電圧は共に等しいので、Ｖms1 ＝Ｖms2 となり、そ
れによる実効電圧も、Ｖls1 ＝Ｖls2 、更に、非選択期
間ＴN において印加される実効電圧も、Ｖmn1 ＝
Ｖmn2 、Ｓ1 ＝Ｓ2 となる。したがって、上述したよう
に、二端子アクティブ素子の特性に起因する直流オフセ
ット成分が蓄積されなくなり、残像現象の発生が低減さ
れる。
【０１０９】尚、リセット期間ＴS ' は、各行電極Ｙ1
〜ＹN に対して、１フィールド期間又は１フレーム期間
毎に１回ずつ巡ってくるものであるので、３水平査期間
（３Ｈ）ずつのリセット期間ＴS' は、１フィールド期
間又は１フレーム期間に対して数％の期間にすぎない。
したがって、この実施例にように、リセット期間ＴS '
において高電圧を印加しても液晶層に掛かる電圧変動は
極めて少なく、表示品質を低下させる要因とはならな
い。尚、この実施例では、リセット期間ＴS ' を３水平
走査期間に設定したが、これに限定されるものではな
く、電圧変動による表示品質の低下を招かない範囲でこ
れ以上の期間又は任意の期間に設定してもよい。
〜ＹN に対して、１フィールド期間又は１フレーム期間
毎に１回ずつ巡ってくるものであるので、３水平査期間
（３Ｈ）ずつのリセット期間ＴS' は、１フィールド期
間又は１フレーム期間に対して数％の期間にすぎない。
したがって、この実施例にように、リセット期間ＴS '
において高電圧を印加しても液晶層に掛かる電圧変動は
極めて少なく、表示品質を低下させる要因とはならな
い。尚、この実施例では、リセット期間ＴS ' を３水平
走査期間に設定したが、これに限定されるものではな
く、電圧変動による表示品質の低下を招かない範囲でこ
れ以上の期間又は任意の期間に設定してもよい。
【０１１０】又、この第３の実施例では、第２の実施例
のような高い電圧をリセット期間において印加しないの
で、液晶層及び二端子アクティブ素子に過度な電圧を印
加しなくて済み、液晶パネルの経年劣化の防止を図るこ
とができる。更に、リセットのための高電圧を別個に発
生させるための電源装置が不要となり、又、Ｙシフトレ
ジスタ６０５と行電極Ｙ1 〜ＹN の間に設けられる切換
回路が簡素となる等の効果が得られる。
のような高い電圧をリセット期間において印加しないの
で、液晶層及び二端子アクティブ素子に過度な電圧を印
加しなくて済み、液晶パネルの経年劣化の防止を図るこ
とができる。更に、リセットのための高電圧を別個に発
生させるための電源装置が不要となり、又、Ｙシフトレ
ジスタ６０５と行電極Ｙ1 〜ＹN の間に設けられる切換
回路が簡素となる等の効果が得られる。
【０１１１】次に、第４の実施例を図１３〜図１５と共
に説明する。この実施例は、第２の実施例及び第３実施
例と同様に、二端子アクティブ素子に印加される電圧に
応じてＩ−Ｖ特性がシフトするシフト特性に起因して表
示品質が低下する問題点（前記第２の問題点）に鑑みて
なされたものである。但し、実際の表示動作期間以外の
期間に二端子アクティブ素子のシフト特性を補償するこ
とで、残像現象の発生を防止するようにしたものであ
る。
に説明する。この実施例は、第２の実施例及び第３実施
例と同様に、二端子アクティブ素子に印加される電圧に
応じてＩ−Ｖ特性がシフトするシフト特性に起因して表
示品質が低下する問題点（前記第２の問題点）に鑑みて
なされたものである。但し、実際の表示動作期間以外の
期間に二端子アクティブ素子のシフト特性を補償するこ
とで、残像現象の発生を防止するようにしたものであ
る。
【０１１２】尚、この実施例に適用されるアクティブ・
マトリクス型液晶表示装置の構成は、図３と同様の構成
を有する。但し、図３中のＸドライブ回路５００に設け
られている駆動回路群（同図には駆動回路５０３が代表
して示されている）には、電圧Ｖa ，−Ｖa の代わり
に、６種類の電圧Ｖr ／２，Ｖp ／２，Ｖa ／２，−Ｖ
r ／２，−Ｖp ／２，−Ｖa ／２が印加されている。更
に、液晶電源発生回路６０１に供給される電圧は、
Ｖr ，Ｖp ，Ｖa ，−Ｖr ，−Ｖp ，−Ｖa の代わり
に、Ｖr ／２，Ｖp ／２，Ｖa ／２，−Ｖr ／２，−Ｖ
p ／２，−Ｖa ／２が供給されている。但し、これらの
電圧は、｜Ｖr ｜＞｜Ｖp ｜＞｜Ｖa ｜の関係に設定さ
れている。
マトリクス型液晶表示装置の構成は、図３と同様の構成
を有する。但し、図３中のＸドライブ回路５００に設け
られている駆動回路群（同図には駆動回路５０３が代表
して示されている）には、電圧Ｖa ，−Ｖa の代わり
に、６種類の電圧Ｖr ／２，Ｖp ／２，Ｖa ／２，−Ｖ
r ／２，−Ｖp ／２，−Ｖa ／２が印加されている。更
に、液晶電源発生回路６０１に供給される電圧は、
Ｖr ，Ｖp ，Ｖa ，−Ｖr ，−Ｖp ，−Ｖa の代わり
に、Ｖr ／２，Ｖp ／２，Ｖa ／２，−Ｖr ／２，−Ｖ
p ／２，−Ｖa ／２が供給されている。但し、これらの
電圧は、｜Ｖr ｜＞｜Ｖp ｜＞｜Ｖa ｜の関係に設定さ
れている。
【０１１３】次に、この実施例の動作を図１３〜図１５
のタイミングチャートに基いて説明する。まず、図１３
に示すように、この実施例では、ユーザーなどが液晶表
示装置に電源を投入してから、実際の表示動作を開始す
るまでの期間をリフレッシュ期間ＴR とし、このリフレ
ッシュ期間ＴR の終了後に実際の表示動作を行う表示期
間ＴD としている。
のタイミングチャートに基いて説明する。まず、図１３
に示すように、この実施例では、ユーザーなどが液晶表
示装置に電源を投入してから、実際の表示動作を開始す
るまでの期間をリフレッシュ期間ＴR とし、このリフレ
ッシュ期間ＴR の終了後に実際の表示動作を行う表示期
間ＴD としている。
【０１１４】まず、表示期間ＴD では、図１４（ａ）に
示すように、ビデオ信号がパルス幅変調されることによ
り、矩形状の列電極信号ＶＸ1 〜ＶＸM となり、線順次
走査のタイミングに同期して列電極Ｘ1 〜ＸM に供給さ
れる。同時に、図１４（ｂ）に示すような矩形状の行電
極信号ＨＹ1 〜ＨＹN が線順次走査のタイミングに同期
して行電極Ｙ1 〜ＹN に供給され、これらの電位差によ
って、図１３に示すような表示期間ＴD の差信号が形成
されるようになっている。尚、図１３中、１フレーム期
間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈ
で示している。
示すように、ビデオ信号がパルス幅変調されることによ
り、矩形状の列電極信号ＶＸ1 〜ＶＸM となり、線順次
走査のタイミングに同期して列電極Ｘ1 〜ＸM に供給さ
れる。同時に、図１４（ｂ）に示すような矩形状の行電
極信号ＨＹ1 〜ＨＹN が線順次走査のタイミングに同期
して行電極Ｙ1 〜ＹN に供給され、これらの電位差によ
って、図１３に示すような表示期間ＴD の差信号が形成
されるようになっている。尚、図１３中、１フレーム期
間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈ
で示している。
【０１１５】次に、この表示期間ＴD 前に設定されてい
るリフレッシュ期間ＴR では、行電極Ｙ1 〜ＹN に供給
される行電極信号ＨＹ1 〜ＨＹN は、図１５（ａ）に示
すように、図１４（ｂ）の行電極信号に対して１８０°
位相がずらされており、電圧（Ｖp ＋Ｖa ）／２と−
（Ｖp ＋Ｖa ）／２の代わりに、電圧（Ｖr ＋Ｖa ）／
２と−（Ｖr ＋Ｖa ）／２が出力される。そして、この
図１５（ａ）の行電極信号ＨＹ1 〜ＨＹN を行電極Ｙ1
〜ＹN に印加すると同時に、図１４５（ａ）に示すよう
な矩形状で、且つ出力電圧が、（Ｖp ＋Ｖa ）／２と
（Ｖp −Ｖa ）／２と−（Ｖp ＋Ｖa ）／２と−（Ｖp
−Ｖa ）／２の代わりに、（Ｖr ＋Ｖa ）／２と（Ｖr
−Ｖa ）／２と−（Ｖr ＋Ｖa ）／２と−（Ｖr −
Ｖa ）／２の列電極信号ＶＸ1 〜ＶＸM に印加すると、
差信号は図１５（ｂ）のような波形となり、この図１５
（ｂ）の差信号は図１３のリフレッシュ期間ＴR の信号
に相当する。
るリフレッシュ期間ＴR では、行電極Ｙ1 〜ＹN に供給
される行電極信号ＨＹ1 〜ＨＹN は、図１５（ａ）に示
すように、図１４（ｂ）の行電極信号に対して１８０°
位相がずらされており、電圧（Ｖp ＋Ｖa ）／２と−
（Ｖp ＋Ｖa ）／２の代わりに、電圧（Ｖr ＋Ｖa ）／
２と−（Ｖr ＋Ｖa ）／２が出力される。そして、この
図１５（ａ）の行電極信号ＨＹ1 〜ＨＹN を行電極Ｙ1
〜ＹN に印加すると同時に、図１４５（ａ）に示すよう
な矩形状で、且つ出力電圧が、（Ｖp ＋Ｖa ）／２と
（Ｖp −Ｖa ）／２と−（Ｖp ＋Ｖa ）／２と−（Ｖp
−Ｖa ）／２の代わりに、（Ｖr ＋Ｖa ）／２と（Ｖr
−Ｖa ）／２と−（Ｖr ＋Ｖa ）／２と−（Ｖr −
Ｖa ）／２の列電極信号ＶＸ1 〜ＶＸM に印加すると、
差信号は図１５（ｂ）のような波形となり、この図１５
（ｂ）の差信号は図１３のリフレッシュ期間ＴR の信号
に相当する。
【０１１６】この実施例においても、予め、フレッシュ
期間ＴR において、液晶パネルの列電極群と行電極群の
間に高電圧を印加することによって、二端子アクティブ
素子のＩ−Ｖ特性をその高電圧に相当するＩ−Ｖ特性へ
シフトさせるので、次の正規の表示期間ＴD において、
Ｉ−Ｖ特性は固定化される。したがって、従来技術のよ
うな直流オフセット成分の蓄積がなくなり、残像現象の
発生が低減される。
期間ＴR において、液晶パネルの列電極群と行電極群の
間に高電圧を印加することによって、二端子アクティブ
素子のＩ−Ｖ特性をその高電圧に相当するＩ−Ｖ特性へ
シフトさせるので、次の正規の表示期間ＴD において、
Ｉ−Ｖ特性は固定化される。したがって、従来技術のよ
うな直流オフセット成分の蓄積がなくなり、残像現象の
発生が低減される。
【０１１７】次に、第５の実施例を図１６に基いて説明
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第４の実施例と同様である（図３参照）。こ
の実施例の特徴は、リフレッシュ期間ＴR において印加
される高い振幅電圧の差信号の波形が、図１６（ｃ）に
示すような、完全な矩形波となるように設定した点にあ
る。そして、この差信号の波形を形成するために、列電
極信号ＶＸ1 〜ＶＸM を図１６（ａ）に示す波形にし、
行電極信号ＨＹ1 〜ＨＹN を図１６（ｂ）に示す波形に
している。尚、これらの図において、１フレーム期間を
１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示
している。
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第４の実施例と同様である（図３参照）。こ
の実施例の特徴は、リフレッシュ期間ＴR において印加
される高い振幅電圧の差信号の波形が、図１６（ｃ）に
示すような、完全な矩形波となるように設定した点にあ
る。そして、この差信号の波形を形成するために、列電
極信号ＶＸ1 〜ＶＸM を図１６（ａ）に示す波形にし、
行電極信号ＨＹ1 〜ＨＹN を図１６（ｂ）に示す波形に
している。尚、これらの図において、１フレーム期間を
１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示
している。
【０１１８】この実施例によれば、容易に高い電圧を得
ることができ、二端子アクティブ素子の特性を補償する
ことが容易となる。
ることができ、二端子アクティブ素子の特性を補償する
ことが容易となる。
【０１１９】次に、第６の実施例を図１７に基いて説明
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第４の実施例と同様である（図３参照）。但
し、この実施例は、リフレッシュ期間ＴR を表示期間Ｔ
D内に適宜の周期で挿入して、定期的に二端子アクティ
ブ素子のシフト特性を補償するようにしている。これに
よれば、補償動作を定期的に行うので、二端子アクティ
ブ素子のシフト特性を確実に補償することができる。但
し、リフレッシュ期間ＴR を余り長時間に設定すると、
正規の表示期間ＴD が損なわれるので、数秒間ごとに、
１水平走査期間あるいは１垂直走査期間行うことが望ま
しい。
する。尚、適用されるアクティブ・マトリクス型液晶表
示装置は、第４の実施例と同様である（図３参照）。但
し、この実施例は、リフレッシュ期間ＴR を表示期間Ｔ
D内に適宜の周期で挿入して、定期的に二端子アクティ
ブ素子のシフト特性を補償するようにしている。これに
よれば、補償動作を定期的に行うので、二端子アクティ
ブ素子のシフト特性を確実に補償することができる。但
し、リフレッシュ期間ＴR を余り長時間に設定すると、
正規の表示期間ＴD が損なわれるので、数秒間ごとに、
１水平走査期間あるいは１垂直走査期間行うことが望ま
しい。
【０１２０】
【発明の効果】以上説明したように本発明によれば、列
電極群と行電極群の間に液晶層と二端子アクティブ素子
群が直列接続する構造を有する液晶パネルに対して、列
電極群と行電極群に印加する差信号を、二端子アクティ
ブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定して
これらの列電極群と行電極群に印加するようにしたの
で、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極
性で非対称であっても、差信号の電圧によってこの非対
称性が相殺されることとなり、この非対称に起因する液
晶層への直流オフセット成分の発生が低減され、その結
果、フリッカ等の発生が低減されると同時に液晶パネル
の経時劣化が防止される。
電極群と行電極群の間に液晶層と二端子アクティブ素子
群が直列接続する構造を有する液晶パネルに対して、列
電極群と行電極群に印加する差信号を、二端子アクティ
ブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定して
これらの列電極群と行電極群に印加するようにしたの
で、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極
性で非対称であっても、差信号の電圧によってこの非対
称性が相殺されることとなり、この非対称に起因する液
晶層への直流オフセット成分の発生が低減され、その結
果、フリッカ等の発生が低減されると同時に液晶パネル
の経時劣化が防止される。
【０１２１】更に、液晶パネルに対して実質的な表示動
作を行わせる期間、即ち、選択期間を除く期間内に、表
示のために設定される最大振幅電圧又はそれ以上の振幅
電圧の差信号を列電極群と行電極群に一定期間印加する
ようにしたので、二端子アクティブ素子のＩ−Ｖ特性が
これらの差信号の電圧に対応するＩ−Ｖ特性に固定化さ
れることとなり、実質的な表示動作中における、Ｉ−Ｖ
特性の変動に起因する残像現象の発生を抑止することが
でき、表示品質の向上を図ることができる。
作を行わせる期間、即ち、選択期間を除く期間内に、表
示のために設定される最大振幅電圧又はそれ以上の振幅
電圧の差信号を列電極群と行電極群に一定期間印加する
ようにしたので、二端子アクティブ素子のＩ−Ｖ特性が
これらの差信号の電圧に対応するＩ−Ｖ特性に固定化さ
れることとなり、実質的な表示動作中における、Ｉ−Ｖ
特性の変動に起因する残像現象の発生を抑止することが
でき、表示品質の向上を図ることができる。
【図１】第１の実施例による駆動方法を説明するための
タイミングチャートである。
タイミングチャートである。
【図２】第１の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図３】第２の実施例に適用したアクティブ・マトリク
ス型液晶表示装置の構成を示すブロック図である。
ス型液晶表示装置の構成を示すブロック図である。
【図４】第２の実施例のアクティブ・マトリクス型液晶
表示装置におけるパルス幅変調の原理を説明するための
波形図である。
表示装置におけるパルス幅変調の原理を説明するための
波形図である。
【図５】第２の実施例のアクティブ・マトリクス型液晶
表示装置中の行電極信号の形成原理を説明するための説
明図である。
表示装置中の行電極信号の形成原理を説明するための説
明図である。
【図６】第２の実施例による駆動方法を説明するための
タイミングチャートである。
タイミングチャートである。
【図７】第２の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図８】第２の実施例による駆動方法を更に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
【図９】第３の実施例に適用したアクティブ・マトリク
ス型液晶表示装置の構成を示すブロック図である。
ス型液晶表示装置の構成を示すブロック図である。
【図１０】第３の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図１１】第３の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１２】第３の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１３】第４の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図１４】第４の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１５】第４の実施例による駆動方法を更に説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１６】第５の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図１７】第６の実施例による駆動方法を説明するため
のタイミングチャートである。
のタイミングチャートである。
【図１８】従来のアクティブ・マトリクス型液晶表示装
置及び本発明の第１の実施例に適用したアクティブ・マ
トリクス型液晶表示装置の構成を示すブロック図であ
る。
置及び本発明の第１の実施例に適用したアクティブ・マ
トリクス型液晶表示装置の構成を示すブロック図であ
る。
【図１９】液晶層を駆動するための二端子アクティブ素
子のＩ−Ｖ特性を示す説明図である。
子のＩ−Ｖ特性を示す説明図である。
【図２０】従来技術による駆動方法の問題点を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図２１】従来技術による駆動方法の問題点を更に説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図２２】液晶層を駆動する二端子アクティブ素子のＩ
−Ｖ特性に起因する問題点を説明するための説明図であ
る。
−Ｖ特性に起因する問題点を説明するための説明図であ
る。
【図２３】液晶層を駆動する二端子アクティブ素子のＩ
−Ｖ特性に起因する他の問題点を説明するための説明図
である。
−Ｖ特性に起因する他の問題点を説明するための説明図
である。
【図２４】液晶層を駆動する二端子アクティブ素子のＩ
−Ｖ特性に起因する他の問題点を更に説明するための説
明図である。
−Ｖ特性に起因する他の問題点を更に説明するための説
明図である。
【図２５】液晶層を駆動する二端子アクティブ素子のＩ
−Ｖ特性に起因して発生する残像現象の発生原理を説明
するための説明図である。
−Ｖ特性に起因して発生する残像現象の発生原理を説明
するための説明図である。
【図２６】残像現象の発生原理を更に説明するための説
明図である。
明図である。
【図２７】残像現象の発生原理を更に説明するための説
明図である。
明図である。
【図２８】残像現象の発生原理を更に説明するためのタ
イミングチャートである。
イミングチャートである。
１００，４００…液晶パネル、２００，５００…Ｘドラ
イブ回路、３００，６００…Ｙドライブ回路、１０２，
４０１…液晶層、１０３，４０２…二端子アクティブ素
子、２０１…交流ビデオ発生回路、２０３，５０１…Ｘ
シフト・レジスタ、３０２，６０５…Ｙシフト・レジス
タ、２０４，２０７，３０４，３０６，６０８，６０
９，６１０，６１３，６１４…アナログ・スイッチ、６
０６，６０７…ＡＮＤゲート、２０５，２０７…コンデ
ンサ、３０１，６０１…液晶電源発生回路、Ｘ1 〜ＸN
…列電極、Ｙ1 〜ＹM …行電極、７００…Ａ／Ｄコンバ
ータ。
イブ回路、３００，６００…Ｙドライブ回路、１０２，
４０１…液晶層、１０３，４０２…二端子アクティブ素
子、２０１…交流ビデオ発生回路、２０３，５０１…Ｘ
シフト・レジスタ、３０２，６０５…Ｙシフト・レジス
タ、２０４，２０７，３０４，３０６，６０８，６０
９，６１０，６１３，６１４…アナログ・スイッチ、６
０６，６０７…ＡＮＤゲート、２０５，２０７…コンデ
ンサ、３０１，６０１…液晶電源発生回路、Ｘ1 〜ＸN
…列電極、Ｙ1 〜ＹM …行電極、７００…Ａ／Ｄコンバ
ータ。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平3−196754 (32)優先日 平３(1991)８月６日 (33)優先権主張国 日本（ＪＰ）
Claims (12)
- 【請求項１】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されることによって上記液晶層に表示を行うアクティ
ブ・マトリクス型液晶表示装置の駆動方法において、 前記差信号を、二端子アクティブ素子の電圧対電流特性
とは逆の関係となる電圧に設定して、前記列電極群と行
電極群に供給することを特徴とするアクティブ・マトリ
クス型液晶表示装置の駆動方法。 - 【請求項２】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されると共に、該差信号が、正極性の選択期間と負極
性の選択期間で互いに逆極性で印加されることによって
上記液晶層に表示を行うアクティブ・マトリクス型液晶
表示装置の駆動方法において、 前記二端子アクティブ素子の電圧対電流特性が、正極性
の電圧に対して流れる電流値よりも負極性の電圧に対し
て流れる電流値の方が大きい場合には、 該二端子アクティブ素子の電圧対電流特性とは逆の関係
で、前記差信号を印加する正極性の選択期間を負極性の
選択期間よりも長く設定することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項３】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が印
加されると共に、該差信号が、正極性の選択期間と負極
性の選択期間で互いに逆極性で印加されることによって
上記液晶層に表示を行うアクティブ・マトリクス型液晶
表示装置の駆動方法において、 前記二端子アクティブ素子の電圧対電流特性が、負極性
の電圧に対して流れる電流値よりも正極性の電圧に対し
て流れる電流値の方が大きい場合には、 該二端子アクティブ素子の電圧対電流特性とは逆の関係
で、前記差信号を印加する負極性の選択期間を正極性の
選択期間よりも長く設定することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項４】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間を除く走査期間内に、表示のために設定さ
れる最大振幅電圧と等しい振幅電圧の差信号を列電極群
と行電極群に一定期間印加することを特徴とするアクテ
ィブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項５】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間を除く走査期間内に、表示のために設定さ
れる最大振幅電圧より大振幅電圧の差信号を列電極群と
行電極群に一定期間印加することを特徴とするアクティ
ブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項６】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間の開始前の一定期間に、表示のために設定
される最大振幅電圧と等しい振幅電圧の差信号を列電極
群と行電極群に印加することを特徴とするアクティブ・
マトリクス型液晶表示装置の駆動方法。 - 【請求項７】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 前記選択期間の開始前の一定期間に、表示のために設定
される最大振幅電圧より大振幅電圧の差信号を列電極群
と行電極群に一定期間印加することを特徴とするアクテ
ィブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項８】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 電源が投入されてから正規の表示動作を開始する前の期
間中に、表示のために設定される最大振幅電圧と等しい
振幅電圧の差信号を列電極群と行電極群に一定期間印加
することを特徴とするアクティブ・マトリクス型液晶表
示装置の駆動方法。 - 【請求項９】 列電極群と行電極群の交差する部分の間
に液晶層と二端子アクティブ素子群が直列接続する構造
を有し、各列電極に印加する列電極信号と各行電極群に
印加する行電極信号との差の電圧に相当する差信号が、
走査期間内の選択期間に印加されることによって上記液
晶層に表示を行うアクティブ・マトリクス型液晶表示装
置の駆動方法において、 電源が投入されてから正規の表示動作を開始する前の期
間中に、表示のために設定される最大振幅電圧より大き
な振幅電圧の差信号を列電極群と行電極群に一定期間印
加することを特徴とするアクティブ・マトリクス型液晶
表示装置の駆動方法。 - 【請求項１０】 前記差信号は交播信号であることを特
徴とする請求項４ないし請求項９のいづれか１項記載の
アクティブ・マトリクス型液晶表示装置の駆動方法。 - 【請求項１１】 前記二端子アクティブ素子は、ＭＩＭ
素子であることを特徴とする請求項１ないし請求項９の
いづれか１項記載のアクティブ・マトリクス型液晶表示
装置の駆動方法。 - 【請求項１２】 前記二端子アクティブ素子は、ＭＩＳ
素子であることを特徴とする請求項１ないし請求項９の
いづれか１項記載のアクティブ・マトリクス型液晶表示
装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5715291 | 1991-03-20 | ||
| JP3-57152 | 1991-03-20 | ||
| JP3-150315 | 1991-06-21 | ||
| JP15031591 | 1991-06-21 | ||
| JP3-196753 | 1991-08-06 | ||
| JP19675391 | 1991-08-06 | ||
| JP3-196754 | 1991-08-06 | ||
| JP19675491 | 1991-08-06 | ||
| JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0593898A true JPH0593898A (ja) | 1993-04-16 |
| JP3610074B2 JP3610074B2 (ja) | 2005-01-12 |
Family
ID=27523339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06384292A Expired - Fee Related JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610074B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008133A1 (fr) * | 1996-08-16 | 1998-02-26 | Seiko Epson Corporation | Dispositif d'affichage, equipement electronique et procede de commande |
| US5760758A (en) * | 1994-07-15 | 1998-06-02 | Sharp Kabushiki Kaisha | Method of driving display device |
| JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
-
1992
- 1992-03-19 JP JP06384292A patent/JP3610074B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760758A (en) * | 1994-07-15 | 1998-06-02 | Sharp Kabushiki Kaisha | Method of driving display device |
| WO1998008133A1 (fr) * | 1996-08-16 | 1998-02-26 | Seiko Epson Corporation | Dispositif d'affichage, equipement electronique et procede de commande |
| US6342881B1 (en) | 1996-08-16 | 2002-01-29 | Seiko Epson Corporation | Display device, electronic equipment, and driving method |
| KR100517395B1 (ko) * | 1996-08-16 | 2005-12-16 | 세이코 엡슨 가부시키가이샤 | 표시장치와 전자 기기 및 구동 방법 |
| JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610074B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2997356B2 (ja) | 液晶表示装置の駆動方法 | |
| US6567062B1 (en) | Liquid crystal display apparatus and liquid crystal display driving method | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5598180A (en) | Active matrix type display apparatus | |
| US5526013A (en) | Method of driving an active matrix type liquid crystal display | |
| NL1002584C2 (nl) | Aandrijf schakeling. | |
| KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
| US7321352B2 (en) | Liquid crystal display and method for driving the same | |
| US7375707B1 (en) | Apparatus and method for compensating gamma voltage of liquid crystal display | |
| JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US5790089A (en) | Method of driving an active matrix type liquid crystal display | |
| KR20040009817A (ko) | 액정 표시 장치 | |
| JP5299352B2 (ja) | 液晶表示装置 | |
| JP2004354742A (ja) | 液晶表示装置、液晶表示装置の駆動方法および製造方法 | |
| JP3390175B2 (ja) | 液晶表示装置 | |
| CN116453480A (zh) | 显示装置及数据驱动器 | |
| JP3610074B2 (ja) | アクティブ・マトリクス型液晶表示装置の駆動方法 | |
| JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
| JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
| US7091945B2 (en) | Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance | |
| JPH0458036B2 (ja) | ||
| JPH1054998A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| US5666131A (en) | Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same | |
| JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
| JP2918279B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20081022 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |