JP3610074B2 - アクティブ・マトリクス型液晶表示装置の駆動方法 - Google Patents
アクティブ・マトリクス型液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP3610074B2 JP3610074B2 JP06384292A JP6384292A JP3610074B2 JP 3610074 B2 JP3610074 B2 JP 3610074B2 JP 06384292 A JP06384292 A JP 06384292A JP 6384292 A JP6384292 A JP 6384292A JP 3610074 B2 JP3610074 B2 JP 3610074B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- column electrode
- row electrode
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＭＩＭ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔａｒ−Ｍｅｔａｌ）素子、ＭＩＳ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔａｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子、リング・ダイオード、バリスタ等の二端子型アクティブ素子で液晶を駆動することによって表示を行うアクティブ・マトリクス型液晶表示装置に関し、特に、二端子型アクティブ素子の特性に起因して生じる表示品質の低下を補償するための液晶表示装置の駆動法に関するものである。
【０００２】
【従来の技術】
アクティブ・マトリクス型液晶表示装置は、従来のパッシブ型と比較して、高コントラストが得られるため、液晶テレビジョンやコンピュータの表示端末装置などの各種のディスプレイ分野で広く採用されている。
【０００３】
このアクティブ・マトリクス型液晶表示装置は、液晶の各画素部分をスイッチ駆動するために、ＭＩＭ素子やＭＩＳ素子、リング・ダイオード、バリスタ等の二端子型アクティブ素子を適用するものと、薄膜トランジスタ（ＴＦＴ）等の三端子アクティブ素子を適用するものが知られている。しかし、前者の二端子型アクティブ素子を適用する場合の方が、製造工程が少なくて済むことから生産性に優れており、今後の発展が望まれている。
【０００４】
二端子型アクティブ素子を適用したアクティブ・マトリクス型液晶表示装置は、例えば、図１８に示す様に、液晶パネル１００と、Ｘドライブ回路２００と、Ｙドライブ回路３００を備え、Ｘドライブ回路２００とＹドライブ回路３００が液晶パネル１００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【０００５】
まず、液晶パネル１００は、Ｘドライブ回路２００に接続する複数の列電極Ｘ１ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路３００に接続する複数の行電極Ｙ１ 〜ＹＮ （図中には、第ｎ番目の行電極Ｙｎ を代表して示す）が、夫々対向する基板上に互に交差するように設けられ、更に、これら列電極Ｘ１ 〜ＸＭ と行電極Ｙ１ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍと行電極Ｙｎ を代表すれば、画素となる液晶層１０２と二端子型アクティブ素子１０３が列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造になっており、列電極Ｘｍ に掛かる列電極信号ＶＸｍ と行電極Ｙｎ に掛かる行電極信号ＨＹｎ との差の電圧によって、液晶層１０２に電圧ＶＬ 、二端子アクティブ素子１０３に電圧ＶＤ が加わるようになっている。
【０００６】
次に、Ｘドライブ回路２００は、交流ビデオ発生回路２０１と、Ｘシフトレジスタ２０２を備えている。交流ビデオ発生回路２０１は、外部から入力されるビデオ信号Ｐを、交流反転信号ＦＲに同期した交流ビデオ信号ＰＳにして出力する。
【０００７】
Ｘシフトレジスタ２０２は、シフト・スタート信号ＤＸを所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期してシフトすることにより、列電極Ｘ１ 〜ＸＭ に対応する各出力接点から、順次にサンプリング信号Ｓ１ 〜ＳＭ を発生する。更に、Ｘシフトレジスタ２０２の各出力接点と各列電極Ｘ１ 〜ＸＭの間には、所謂ラッチ回路群と列電極駆動回路群が設けられている。
【０００８】
尚、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路と列電極駆動回路を代表して述べれば、交流ビデオ信号ＰＳ を伝送する伝送線２０３に、サンプリング信号Ｓｍ に同期して導通・非導通となる第１のアナログ・スイッチ２０４の入力接点が接続し、その出力接点が第１のサンプル・ホールド・コンデンサ２０５及び第２のアナログ・スイッチ２０６の入力接点に接続している。更に、第２のアナログ・スイッチ２０６の出力接点が第２のサンプル・ホールド・コンデンサ２０７とバッファ・アンプ２０８の入力接点に接続し、バッファ・アンプ２０８の出力接点が列電極Ｘｍ に接続している。
【０００９】
そして、サンプリング信号Ｓｍ が論理値“Ｈ”となるのに同期して第１のアナログ・スイッチ２０４が導通すると、その時点での交流ビデオ信号ＰＳ が第１のサンプル・ホールド・コンデンサ２０５に保持され、次に、ラッチ・パルス信号ＬＰが論理値“Ｈ”となって第２のアナログ・スイッチ２０６が導通となると、第１のサンプル・ホールド・コンデンサ２０５の保持電荷が第２のサンプル・ホールド・コンデンサ２０７へ転送されて保持され、バッファ・アンプ２０８が第２のサンプル・ホールド・コンデンサ２０７の保持電荷に相当する電圧の列電極信号ＶＸｍ が列電極Ｘｍ に供給される。
【００１０】
Ｙドライブ回路３００は、液晶電源発生回路３０１とＹシフトレジスタ３０２を備えている。液晶電源発生回路３０１は、絶対値が｜Ｖｐ ｜＞｜Ｖａ ｜の関係にある４種類の電圧Ｖｐ 、−Ｖｐ 、Ｖａ 、−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、２種類の液晶電圧ＶＳ 、ＶＮ を伝送線３０３，３０５へ出力する。即ち、交流反転信号ＦＲが論理値“Ｈ”となるときは、液晶電圧ＶＳ が電圧Ｖｐ 、交流反転信号ＦＲが論理値“Ｌ”となるときは、液晶電圧ＶＳ が電圧−Ｖｐ 、液晶電圧ＶＮ は後述するように電圧Ｖａ 又は電圧−Ｖａ となる。尚、交流反転信号ＦＲは、後述する１水平走査期間毎に論理値が反転する矩形信号であり、換言すれば、２水平走査期間を１周期とする信号である。
【００１１】
Ｙシフトレジスタ３０２は、シフト・スタート信号ＤＹを所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してシフトすることにより、行電極Ｙ１ 〜ＹＮ に対応する各出力接点から、順次に選択信号Ｃ１ 〜ＣＮ を発生する。更に、Ｙシフトレジスタ３０２の各出力接点と各行電極Ｙ１ 〜ＹＮ の間には、切換回路群が設けられている。
【００１２】
第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、選択信号Ｃｎ に同期して導通・非導通となる第１のアナログ・スイッチ３０４の入力接点が、伝送線３０３に接続すると共に、その出力接点が行電極Ｙｎ に接続し、選択信号Ｃｎ に同期して第１のアナログ・スイッチ３０４とは逆に導通・非導通となる第２のアナログ・スイッチ３０６の入力接点が伝送線３０５に接続すると共に、その出力接点が行電極Ｙｎ に接続している。
【００１３】
そして、選択信号Ｃｎ が論理値“Ｈ”となると、第１のアナログ・スイッチ３０４が導通、第２のアナログ・スイッチ３０６が非導通となることにより、液晶電圧ＶＳ が行電圧Ｙｎ に供給され、逆に、選択番号Ｃｎ が論理値“Ｌ”となると、第１のアナログ・スイッチ３０４が非導通、第２のアナログ・スイッチ３０６が導通となることになり、液晶電圧ＶＮ が行電極Ｙｎ に供給される。尚、図中には、各行電極Ｙ１ 〜ＹＭ の夫々に供給される信号を行電極信号ＨＹ１ 〜ＨＹＮ で示している。
【００１４】
次に、各列電極Ｘ１ 〜ＸＭ と行電極Ｙ１〜ＹＮ に供給される信号ＶＸ１ 〜ＶＸＭ とＨＹ１ 〜ＨＹＮ の電圧変化に応じて、夫々の二端子アクティブ素子は、図１９に示すような電圧対電流特性（Ｉ−Ｖ特性）を有する。即ち、二端子型アクティブ素子は、両端に印加される電圧Ｖが小さいときは電流Ｉが微小であり、電圧Ｖが大きくなると電流Ｉが急増するという非線形特性を有する。そして、この非線形特性を利用することにより、表示作用を行わせるとき（選択時という）には高い電圧を、表示作用を行わないとき（非選択時という）には低い電圧を二端子アクティブ素子に印加することで液晶を駆動する。
【００１５】
次に、かかる構成のアクティブ・マトリクス型液晶表示装置の動作を図２０及び図２１に示すタイミングチャートに基いて説明する。
【００１６】
例えば図２０に示すようなビデオ信号Ｐが交流ビデオ発生回路２０１に入力されるものとすると、ビデオ信号Ｐは、交流反転信号ＦＲが論理値“Ｈ”の時には正相のまま、交流反転信号ＦＲが論理値“Ｌ”には逆相に反転されて伝送線２０３へ出力される。したがって、伝送線２０３上の交流ビデオ信号ＰＳ は図示のようになる。
【００１７】
ここで、交流ビデオ信号ＰＳ の電圧Ｖａ は、正相時における白１００％のレベル、且つ逆相時における白０％のレベル（ペデスタル・レベルに相当）であり、又、電圧−Ｖａ は、正相時における白０％のレベル（ペデスタル・レベルに相当）、且つ逆相時における白１００％のレベルである。
【００１８】
Ｙシフト・レジスタ３０２は、シフト・スタート信号ＤＹを、１水平走査期間の周期に設定されているシフト・クロック信号ＹＳＣＬ に同期してシフトすることにより、順次に選択信号Ｃ１ 〜ＣＮ を発生する。
【００１９】
Ｘドライブ回路２００に適用されるラッチ・パルス信号ＬＰとシフト・スタート信号ＤＸは、１水平走査期間の周期に合わせて論理値“Ｈ”となる矩形信号である。更に、図２０の下部に示した部分拡大図に基いて各１水平期間毎の動作を詳述する。
【００２０】
ラッチ・パルス信号ＬＰは、交流ビデオ信号ＰＳ が前記の位相反転する時点にほぼ同期して論理値“Ｈ”となり、シフト・スタート信号ＤＸは、各１水平走査期間内において交流ビデオ信号ＰＳ が存在する先頭時点で論理値“Ｈ”となる。更に、シフト・クロック信号ＸＳＣＬ は、シフト・スタート信号ＤＸが“Ｈ”となってからラッチ・パルス信号ＬＰが“Ｈ”となるまでの期間中に、Ｘシフト・レジスタ２０２にＭ段のシフト動作を行わせるために十分高い周波数に設定されている。
【００２１】
したがって、Ｘシフト・レジスタ２０２がシフト・スタート信号ＤＸをシフト・クロック信号ＸＳＣＬ に同期してシフトすることにより、シフト・クロック信号ＸＳＣＬ に同期して、サンプリング信号Ｓ１〜Ｓｍ 〜ＳＭ が発生する。
【００２２】
そして、行電極Ｙ１ 〜ＹＮ がＹドライブ回路３００によって順次に走査される各１水平走査期間毎に、サンプリング信号Ｓ１ 〜ＳＭ が発生し、更に、ラッチ・パルス信号ＬＰが発生するので、液晶パネル１００の各画素部分に相当する液晶層が信号ＶＸ１ 〜ＶＸＭ とＨＹ１ 〜ＨＹＮ によって線順次走査される。
【００２３】
尚、Ｘドライブ回路２００中の第１のサンプル・ホールド・コンデンサ群に交流ビデオ信号ＰＳ を保持するタイミングと、ラッチ・パルス信号ＬＰに同期して第１のサンプル・ホールド・コンデンサ群の保持電荷を第２のサンプル・ホールド・コンデンサ群へ転送することによって列伝極信号ＶＸ１ 〜ＶＸＭ を同時に列電極Ｘ１ 〜ＸＭ へ供給するタイミングは、１水平期間だけずれている。
【００２４】
例えば、図中のサンプリング信号Ｓｍ でサンプリングされた第ｎ番目の交流ビデオ信号ＰＳ （図中、サンプリング位置は○印で示す）は、１水平走査期間後の第ｎ＋１番目の交流ビデオ信号ＰＳ のタイミングに同期して、列電極Ｘｍ に供給される。
【００２５】
図２１は、この様な線順次走査によって列電極Ｘ１ 〜ＸＭ と行電極Ｙ１ 〜ＹＮ の交差部分に掛かかる信号（ＶＸ１ −ＨＹ１ ）〜（ＶＸｍ −ＨＹｎ ）の内、列電極Ｘｍ と行電極Ｙｎ に掛かる差信号（ＶＸｍ −ＨＹｎ ）を代表して示すタイミングチャートである。
【００２６】
まず、交流ビデオ信号ＰＳ は、図２０に示す交流ビデオ信号ＰＳ に相当し、電圧レベルＶａ と−Ｖａ は上述したように正相と逆相の場合に応じて白１００％と白０％のレベルに相当している。行電極信号ＨＹｎ は、行電極Ｙｎ の選択期間（選択信号Ｃｎ が論理値“Ｈ”となる期間）ＴＳ において液晶電圧ＶＳ と等しくなり、非選択期間（選択信号Ｃｎ が論理値“Ｌ”となる期間）ＴＮ において液晶電圧ＶＮ と等しくなる。そして、前記正相時には、選択期間ＴＳ で正電位Ｖｐ となった後の非選択期間ＴＮ での電位はＶａ となり、選択期間ＴＳ で負電位−Ｖｐ となった後の非選択期間ＴＳでの電位は−Ｖａ となる。又、列電極信号ＶＸｍ は、図２０において説明したように、交流ビデオ信号ＰＳ をサンプル・ホールドすることによって形成される。
【００２７】
この様な関係から、差信号（ＶＸｍ −ＨＹｎ ）は、図２１の下部に実線で示す様な波形になる。更に、点線の軌跡は液晶層１０２と非線形素子１０３との接続部の電位の軌跡である。選択期間ＴＳ では二端子アクティブ素子１０３には大きな電圧が印加されるため、図１９のＩ−Ｖ特性から知れるように、流れる電流も大となり、液晶層１０２への充電がされる。充電される電荷量は、選択期間ＴＳ 時の差信号（ＶＸｍ −ＨＹｎ ）の振幅となり、換言すれば、電極信号ＶＸｍ のレベル、ひいては交流ビデオ信号ＰＳ のサンプリング・レベルによって制御される。前述のように、非選択電位は、先行する選択電位の極性に基づいて変えられるので、差信号（ＶＸｍ −ＨＹｎ ）において、正極性の選択期間ＴＳ 後の非選択期間ＴＮ では信号レベルは正、負極性の選択期間ＴＳ 後の非選択期間ＴＮ では信号レベルは負となるため、それぞれの非選択期間ＴＮ にて二端子アクティブ素子１０３に印加される電圧は小となり、選択期間ＴＳ にて液晶層１０２に充電された電荷は二端子アクティブ素子１０３を通して放電しにくくなる。液晶層１０２に印加される実効電圧は図中の斜線部の面積に比例し、結果的にサンプリングされた交流ビデオ信号ＰＳ のレベルに依存することになる。液晶層１０２は印加された実効電圧に対応して、光の透過量を制御し、所定の映像が液晶パネル１００上に表示される。
【００２８】
【発明が解決しようとする課題】
しかしながら、このような二端子アクティブ素子を適用したアクティブ・マトリクス型液晶表示装置にあっては、二端子アクティブ素子の特性に起因して、次に述べるような表示品質の低下を招来する問題があった。
【００２９】
（第１の問題点）
ＭＩＭ素子、ＭＩＳ素子、その他の二端子アクティブ素子は、上述したように図１９に示すような非線形のＩ−Ｖ特性を有し、非選択時には低い印加電圧Ｖで駆動され、選択時には高い印加電圧Ｖで駆動されることにより、液晶層の電荷の充放電を制御して画像表示等を実現する。
【００３０】
ところが、実際の二端子アクティブ素子のＩ−Ｖ特性は、図１９に示したように正極性の印加電圧Ｖに対する電流Ｉと、負極性の印加電圧−Ｖに対する電流−Ｉの特性が座標原点０を中心として対称ではなく、例えば、図２２に示す（絶対値で示す）ように、非対称の特性を有しており、この非対称性が原因で表示品質の低下を招来する。
【００３１】
即ち、図２２において、印加電圧Ｖが正極性の場合のＩ−Ｖ特性が実線ａ、印加電圧Ｖが負極性の場合のＩ−Ｖ特性が点線ｂである場合に発生する問題点を、図２１中のタイミングチャートに基いて説明すると、差信号（ＶＸｍ −ＨＹｎ ）が負極性のときに液晶層１０２に掛かる電圧ＶＬ が図２１中の点線Ａで示すようになるのに対し、差信号（ＶＸｍ −ＨＹｎ ）が正極性のときに液晶層１０２に掛かる電圧ＶＬ が図２１中の点線Ｃで示すようになり、印加電圧の絶対値に差が発生する。このことから、液晶層に印加される実効電圧の０Ｖ電位（図中の一点鎖線ＯＢで示す）が、理想状態での０Ｖ電位よりもΔＶだけシフトする等の現象を生じることとなり、液晶層に直流のオフセット電圧が印加される。そして、このオフセット電圧に起因して液晶パネルにはフリッカが発生することにより表示品質の低下を招くと共に、液晶層に経時劣化を招く等の信頼性に悪影響をもたらすこととなる。
【００３２】
（第２の問題点）
更に、ＭＩＭ素子、ＭＩＳ素子、その他の二端子型アクティブ素子は、常に図１９に示すような単一のＩ−Ｖ特性を有するのではなく、継続的に印加される印加電圧Ｖに応じて、その特性が図２３及び図２４に示すように変化する。
【００３３】
尚、図２３は、最初に実線ｃで示すようなＩ−Ｖ特性であったのに対し、継続的にある印加電圧Ｖが与えられることで点線ｄで示すＩ−Ｖ特性に変化することを示し、図２４は印加電圧の印加時間に対する変化量（以下、シフト量という）を印加電圧毎に比較して示している。
【００３４】
即ち、二端子型アクティブ素子は、電圧Ｖが印加された初期の時点では図２３の実線ｃで示すようなＩ−Ｖ特性を有したとしても、ある時間経過後では、図２３の点線ｄで示すようなＩ−Ｖ特性に変化し、この変化後のＩ−Ｖ特性の状態に安定化するという特徴を有している。
【００３５】
そして、印加電圧を０ボルトに設定して数時間放置すると、この変化後のＩ−Ｖ特性の状態が解消され、再び同じ条件で電圧Ｖが印加されると、実線ｃに示すＩ−Ｖ特性から点線ｄに示すＩ−Ｖ特性に変化する。更に、このような変化特性（以下、シフト特性という）を図２４に基いて述べれば、印加電圧Ｖの大小（同図中の電圧は、ｐ＞ｒ＞ｎ＞ｆである）に応じても異なり、継続的に電圧が印加されて変化した状態からの元のＩ−Ｖ特性に戻るまでに要する時間は、シフト量（図２３中の矢印で示す変化量をいう）が大きくなるにしたがって長くなる。又、図７に示すように、このシフト特性は飽和する。
【００３６】
尚、このシフト特性についての詳細は、「Ｅ．Ｍｉｚｏｂａｔｔａ，ｅｔ ａｌ．，ＳＩＤ９１ ＤＩＧＥＳＴ，ｐ．２２６（１９９１）」等の文献にも示されている。
【００３７】
そして、二端子型アクティブ素子がこのようなシフト特性を有することが原因で、液晶パネルに残像現象が発生するという問題があった。
【００３８】
例えば、最初に、図２５（ａ）に示すように、液晶パネルの中央部分に白、その周辺に黒のウィンドパターンを表示させておき、この表示状態から全面を白（白ラスター）の表示に切換えさせたとすると、図２５（ｂ）に示すように、先に表示したウィンドパターンが切換えた後の表示画面中に薄い残像として残ってしまい、全面が白の表示とならない。この残像現象は長時間の経過と共に消滅するが、表示品質が著しく損なわれることとなる。
【００３９】
更に、この残像現象の発生原理を述べれば、図２５（ａ）に示すようなウィンドパターンをノーマリー黒モード（液晶層に十分な電圧が印加されないときは黒、十分に印加されるときは白）で表示される場合には、白表示の部分には、図２５（ｃ）に示すような印加電圧ｎの差信号が選択時間ＴＳ において印加され、黒表示の部分には、図２５（ｄ）に示すような印加電圧ｆ（ｆ＜ｎ）の差信号が選択時間ＴＳ において印加される。したがって、白表示の部分に位置する二端子型アクティブ素子に掛かる電圧の方が、黒表示に位置する二端子型アクティブ素子に掛かる電圧よりも高くなり、この結果、図２３及び図２４から明らかなように、白表示の部分に位置する二端子型アクティブ素子のＩ−Ｖ特性のシフト量の方が、黒表示の部分に位置する二端子型アクティブ素子のＩ−Ｖ特性のシフト量よりも大きくなる。そして、この状態で液晶パネルの全面を白表示に切換えると、シフト量の差に起因して、図２５（ｂ）に示すような残像が発生することとなる。
【００４０】
又、この残像現象は、最初に液晶パネルの中央部分に白、その周辺に黒のウィンドパターンを表示させておき、この表示状態から全面をある中間調の表示に切換えさせた場合や、最初にある中間調を表示しておき、次にそれより低い電圧で設定される中間調の表示に切換えた場合等においても発生する。
【００４１】
このような中間調に切換える場合の残像現象を更に詳述する。例えば、最初は図２６に示すように、液晶パネルの中央部分が白、その周辺部分が黒で表示され、黒の部分Ｐ１ は列電極Ｘｍ１と行電極ＨＹｎ によって印加される差信号（ＶＸｍ１−ＨＹｎ ）によって実現され、白の部分Ｐ２ は列電極Ｘｍ２と行電極Ｙｎ によって印加される差信号（ＶＸｍ２−ＨＹｎ ）によって実現され、その後、等しい電圧の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）を印加することによって、ある中間調の表示に切換えた結果、図２７に示すように周辺部分Ｐ１ に対して中央部分Ｐ２ の方が暗くなるような残像が発生したと仮定する。
【００４２】
このような場合には、図２８に示すようなタイミングチャートに基いて夫々の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）が印加されることとなる。即ち、黒と白を表示する期間内の各選択期間ＴＳ （ノーマリー黒表示のとき）では、黒の部分Ｐ１ に対応する二端子アクティブ素子に印加される差信号（ＶＸｍ１−ＨＹｎ ）の電圧ＶｍｓＢ は、白の部分Ｐ２ に対応する二端子アクティブ素子に印加される差信号（ＶＸｍ２−ＨＹｎ ）の電圧ＶｍｓＷ よりも低い電圧となる。したがって、図２３及び図２４から明らかなように、部分Ｐ２ に係わる二端子アクティブ素子のシフト量の方が部分Ｐ１ に係わる二端子アクティブ素子よりも大きくなり、換言すれば、部分Ｐ２ に係わる二端子アクティブ素子の内部インピーダンスが大きく、部分Ｐ１ に係わる二端子アクティブ素子の内部インピーダンスがそれより小さくなるように変化してそれらの特性が維持されることとなる。
【００４３】
そして、この状態で、中間調の表示に切換えられると、その中間調表示期間内の選択期間ＴＳ において、印加される差信号（ＶＸｍ１−ＨＹｎ ）の電圧Ｖｍｓ１ と差信号（ＶＸｍ２−ＨＹｎ ）の電圧Ｖｍｓ２ が共に等しい中間調に対応する電圧であっても、部分Ｐ２ に係わる二端子アクティブ素子を介して液晶層に流入する電荷量Ｑ２ が、部分Ｐ１ に係わる二端子アクティブ素子を介して液晶層に流入する電荷量Ｑ１ よりも少なくなり、この結果、中間調表示期間内の非選択期間ＴＮ での部分Ｐ２ の液晶層に掛かる実効電圧（電荷量Ｑ２ に比例する）は図中の斜線部分Ｓ２ となり、部分Ｐ１ の液晶層に掛かる実効電圧（電荷量Ｑ１ に比例する）は図中の斜線部分Ｓ１ となり、明らかに、Ｓ１ ＞Ｓ２ となる。よって、部分Ｐ２ は暗い残像となり、部分Ｐ１ は所定の中間調となる。
【００４４】
尚、このような残像現象は、焼き付き（Ｓｔｉｃｋｉｎｇ） 現象とも呼ばれている。
【００４５】
本発明は、このようなフリッカの発生と残像現象の発生に起因する表示品質の低下の問題に鑑みてなされたものであり、液晶パネルの新規な駆動方法によって二端子アクティブ素子の特性を補償することによってこれらの問題点を解決し、表示品質の優れたアクティブ・マトリクス型液晶表示装置を提供することを目的とする。
【００４６】
【課題を解決するための手段】
このような目的を達成するために本発明は、列電極群と行電極群の間に液晶層と二端子アクティブ素子群が直列接続する構造の液晶パネルを有し、これらの列電極群と行電極群に差信号を印加することによって、該液晶パネルに表示を行わせるアクティブ・マトリクス型液晶表示装置の駆動方法を対象とし、上記差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定してこれらの列電極群と行電極群に印加するようにした。
【００４７】
又、液晶パネルに対して実質的な表示動作を行わせる期間、即ち、選択期間を除く期間内に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにした。
【００４８】
そして、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、二端子アクティブ素子の電圧対電流特性が、正極性の電圧に対して流れる電流値よりも負極性の電圧に対して流れる電流値の方が大きい場合には、差信号を印加する正極性の選択期間を負極性の選択期間よりも長く設定することを特徴とする。
【００４９】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、二端子アクティブ素子の電圧対電流特性が、負極性の電圧に対して流れる電流値よりも正極性の電圧に対して流れる電流値の方が大きい場合には、差信号を印加する負極性の選択期間を正極性の選択期間よりも長く設定することを特徴とする。
【００５０】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間において液晶層に印加されることによって表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、画素群に表示させるデータに対応する電圧を差信号として印加する選択期間の直前に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５１】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間を除く走査期間内に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５２】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、表示期間と表示期間との間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５３】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間を除く走査期間内に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５４】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５５】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５６】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５７】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５８】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５９】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００６０】
また、上記差信号は交播信号であることが好ましい。
【００６１】
【作用】
前者の駆動方法、即ち、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定した差信号を、列電極群と行電極群に印加するようにすると、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対称であっても、差信号の電圧によってこの非対称性が相殺されることとなり、この非対称に起因する液晶層への直流オフセット成分の発生が低減され、その結果、フリッカ等の発生が低減されると同時に液晶パネルの経時劣化が防止される。
【００６２】
後者の駆動方法、即ち、液晶パネルに対して実質的な表示動作を行わせる期間内（選択期間を除く期間内）に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにすると、二端子アクティブ素子のＩ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特性に固定化されることとなり、実質的な表示動作中における、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑止することができ、表示品質の向上を図ることができる。
【００６３】
【実施例】
以下、本発明の第１の実施例を図面と共に説明する。この実施例は、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で異なることにより表示品質が低下すること（前記第１の問題点）に鑑みてなされた、アクティブ・マトリクス型液晶表示装置の駆動方法に関する。尚、この実施例は、図１８に示したアクティブ・マトリクス型液晶表示装置に適用したものである。
【００６４】
この実施例では、図１（図２０に対応する）と図２（図２１に対応する）に示されるタイミングチャートに基いて液晶パネル内の列電極群と行電極群を駆動することによって、二端子アクティブ素子のＩ−Ｖ特性を補償する。
【００６５】
まず、図１において、図２０で説明したのと同様に、交流反転信号ＦＲに同期して交流ビデオ信号ＰＳ が生成される。但し、図２０に示したタイミングとの相違点は、交流反転信号ＦＲの各周期における論理値“Ｈ”となる期間（液晶層を正極性の差信号で駆動する期間）と論理値“Ｌ”となる期間（液晶層を負極性の差信号で駆動する期間）が等しくは無く、異なっている。
【００６６】
ここで、交流反転信号ＦＲが論理値“Ｈ”となる期間τＨ と論理値“Ｌ”となる期間τＬ は次の条件に従って設定される。即ち、図２２に示す二端子アクティブ素子のＩ−Ｖ特性が、例えば、正極性では印加電圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に負極性では印加電圧Ｖに対して小電流Ｉが流れる非線形特性を有する場合には、交流反転信号ＦＲの正極性に対応する期間τＨ は、Ｉ−Ｖ特性と逆の関係で小さく設定され、交流反転信号ＦＲの負極性に対応する期間τＬ は、Ｉ−Ｖ特性と逆の関係で大きく設定される。
【００６７】
他方、二端子アクティブ素子のＩ−Ｖ特性が、例えば、負極性では印加電圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に正極性では印加電圧Ｖに対して小電流Ｉが流れる非線形特性を有する場合には、交流反転信号ＦＲの正極性に対応する期間τＨ は、Ｉ−Ｖ特性と逆の関係で大きく設定され、交流反転信号ＦＲの負極性に対応する期間τＬ は、Ｉ−Ｖ特性と逆の関係で小さく設定される。
【００６８】
即ち、交流反転信号ＦＲの期間τＨ とτＬ は、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係に設定され、この設定は、例えば、液晶パネルを製造する際に得られる電気特性の測定結果に基いて行われる。
【００６９】
シフト・スタート信号ＤＹは、図１８中のＹシフトレジスタ３０２に入力されて水平走査期間の周期を設定するシフト・クロック信号ＹＳＣＬに同期してシフトされ、Ｙシフトレジスタ３０２はこのシフト・クロック信号ＹＳＣＬ に同期して選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を順次に出力する。
【００７０】
但し、この実施例のシフト・クロック信号ＹＳＣＬ は、各周期における論理値“Ｈ”となる期間と論理値“Ｌ”となる期間が異なっており、この結果、選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ の夫々が論理値“Ｈ”となる時間幅もシフト・クロック信号ＹＳＣＬ に同期して変化している。
【００７１】
図１８のＸドライブ回路２００に適応されるラッチ・パルス信号ＬＰは、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して論理値“Ｈ”となるパルス信号である。したがって、ラッチ・パルス信号ＬＰの発生タイミングもシフト・クロック信号ＹＳＣＬ に同期して変化するようになっている。
【００７２】
更に、図１８のＸシフトレジスタ２０２に適応されるシフト・スタート信号ＤＸは、各水平走査期間のビデオ信号の開始位置で論理値“Ｈ”となるパルス状の信号である。
【００７３】
更に、図１の下部に示す図は、ある１水平走査期間ｎ＋１におけるタイミングを拡大して示している。図１において、シフト・スタート信号ＤＸは、シフト・クロック信号ＸＳＣＬ に同期して動作する図１８中のＸシフトレジスタ２０２によってシフトされ、そのシフト・クロック信号ＸＳＣＬ に同期してサンプリング信号Ｓ１ 〜Ｓｍ 〜ＳＭ が発生される。したがって、図１８中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路と駆動回路の動作を代表して述べれば、例えば、第ｎ番目の水平走査期間において、サンプリング信号Ｓｍ に同期して、交流ビデオ信号ＰＳ がラッチ回路中のサンプル・ホールド・コンデンサ２０５に保持されると、次に、第ｎ＋１番目の水平走査期間において、ラッチ・パルス信号ＬＰに同期して、サンプル・ホールド・コンデンサ２０５の保持電荷がサンプル・ホールド・コンデンサ２０７に転送されると共に、その電荷に対応する電圧の列電極信号ＶＸｍ が列電極Ｘｍ に出力される。同様に、第ｎ−１番目の交流ビデオ信号ＰＳ は第ｎ番目の列電極信号ＶＸｍ として出力され、第ｎ＋１番目の交流ビデオ信号ＰＳ は第ｎ＋２番目の列電極信号ＶＸｍ として出力される。即ち、交流ビデオ信号ＰＳ がサンプリングされるタイミングと、列電極信号ＶＸｍ として列電極Ｘｍ に出力されるタイミングとは、１水平走査期間だけずれている。
【００７４】
更に、各ラッチ・パルス信号ＬＰの発生間隔が異なるので、それに応じて、列電極信号ＶＸｍ の時間幅も変化する。
【００７５】
図２は、図１８に示す液晶表示パネル１００中の画素（ｍ，ｎ）が選択される場合の、列電極信号ＶＸｍ と行電極信号ＨＹｎ 、及びそれらの差信号（ＶＸｍ −ＨＹｎ ）のタイミングを代表して示している。
【００７６】
ここで、行電極信号ＨＹｎ のパルス幅は、交流反転信号ＦＲの時間幅が図１２に示すように正極性と負極性で異なるのに対応して、正極性の選択期間ＴＳ では狭く、負極性の選択期間ＴＳ では広くなっている。この結果、差信号（ＶＸｍ −ＨＹｎ ）は、負極性の選択期間ＴＳ では狭く、正極性の選択期間ＴＳ では広くなる。したがって、画素（ｍ，ｎ）に対応する二端子アクティブ素子が、図５に示したように、Ｉ−Ｖ特性が正極性と負極性とで非対象であっても、各選択期間ＴＳ における差信号（ＶＸｍ −ＨＹｎ ）の時間幅が、そのＩ−Ｖ特性とは逆の関係に設定されていることによって、二端子アクティブ素子に印加される実効電圧（各極性での実効電圧を点線ＤとＥで示す）が正極性と負極性で等しくなり、更に、画素（ｍ，ｎ）に対応する液晶層に掛かる電圧も正極性と負極性で等しくなることから、フリッカの発生が大幅に低減されることとなる。
【００７７】
この実施例によれば、交流反転信号ＦＲの正極性と負極性に対応する期間τＨ とτＬ を、二端子アクティブ素子のＩ−Ｖ特性と逆の関係に設定することによって、各画素に対応する二端子アクティブ素子及び液晶層に、二端子アクティブ素子のＩ−Ｖ特性と逆の関係となる電圧の差信号が印加されるようにしたので、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対象であっても、この非対称性が相殺されることとなり、その結果、液晶層に対するオフセット直流電圧の発生が抑制されることから、フリッカの発生を低減し且つ液晶パネルの経時劣化が防止される。
【００７８】
次に、第２の実施例を図３〜図８と共に説明する。この第２の実施例は、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものであり、液晶表示装置の液晶パネルで表示動作中に、二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【００７９】
まず、この第２の実施例に適用されるアクティブ・マトリクス型液晶表示装置の構成を図３に基いて説明する。
【００８０】
この液晶表示装置は、液晶パネル４００とＸドライブ回路５００及びＹドライブ回路６００を備え、Ｘドライブ回路５００とＹドライブ回路６００が液晶パネル４００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【００８１】
液晶パネル４００は、Ｘドライブ回路５００に接続する複数の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路６００に接続する複数の行電極Ｙ１ 〜Ｙｎ 〜ＹＮ （図中には、第ｎ番目の列電極Ｙｎ を代表して示す）が、夫々対向する基板上に交差するようにして設けられ、更に、これらの列電極Ｘ１ 〜Ｘｍ 〜ＸＭ と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍ と行電極Ｙｎ を代表すれば、画素となる液晶層４０１と二端子アクティブ素子４０２が、列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造となっており、これらの電極Ｘｍ とＹｎ の間に掛かる差信号（ＶＸｍ −ＨＹｎ ）によって、液晶層４０１の印加電圧Ｖｌ と二端子アクティブ素子４０２の印加電圧Ｖｍ が設定される。
【００８２】
次に、Ｘドライブ回路５００は、列電極Ｘ１ 〜Ｘｍ〜ＸＭ に対応するＭ個の出力接点を有するＸシフトレジスタ５０１と、これらの出力接点と列電極Ｘ１ 〜Ｘｍ 〜ＸＭ との間に夫々設けられたラッチ回路群（図中には、第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２を代表して示す）と列電極駆動回路群（図中には、第ｍ番目の列電極Ｘｍ に対応する列電極駆動回路５０３を代表して示す）を有している。
【００８３】
Ａ／Ｄコンバータ７００は、ビデオ信号Ｐを入力して、最大階調を２Ｎ −１で表すＮビットのデジタル・ビデオ・データに変換して、Ｘシフトレジスタ５０１に供給する。Ｘシフトレジスタ５０１は、所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期して、デジタル・ビデオ・データを入力すると共にＮビット毎に並列にシフトするＭ段のシフトレジスタが適用されており、シフト・クロック信号ＸＳＣＬ に同期して順次に出力接点からデジタル・ビデオ・データＤ１ 〜Ｄｍ 〜ＤＭ を出力する。
【００８４】
液晶パネル４００の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ とＸシフトレジスタ５０１の各出力接点との間には、所謂ラッチ回路群と駆動回路群が設けられている。
【００８５】
ここで、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２と駆動回路５０３を代表して述べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ５０１から出力されるデジタル・ビデオ・データＤｍ を出力タイミングに同期してラッチする。次に、駆動回路５０３がパルス幅変調処理を行うことによって、デジタル・ビデオ・データＤｍ で設定される階調に比例した時間幅の列電極信号ＶＸｍ を列電極Ｘｍ へ出力する。
【００８６】
ここで、デジタル・ビデオ・データＤｍ に対する列電極信号ＶＸｍ の電圧振幅と時間幅の関係を図４に基いて更に詳述すると、交流反転信号ＦＲはデューティーが５０％の矩形波であり、各半周期が１水平走査期間に対応することにより、線順次走査するタイミングで行電極Ｙ１ 〜ＹＮ を順に選択する選択期間ＴＳ を設定している。そして、交流反転信号ＦＲが論理値“Ｈ”のときは、負極性の選択期間ＴＳ 、論理値“Ｌ”のときは、正極性の選択期間ＴＳ を設定する。更に、デジタル・ビデオ・データＤｍ の最大階調２Ｎ −１が交流反転信号ＦＲの半周期（即ち、ＴＳ ）の時間幅と等しい関係に設定されており、この時間幅の範囲内でパルス幅変調が行われる。そして、交流反転信号ＦＲが論理値“Ｈ”のときは、列電極信号ＶＸｍ は、デジタル・ビデオ・データＤｍ に比例する時間幅Ｖｏｎで電圧Ｖａ となり、残余の期間幅Ｖｏｆｆ で電圧−Ｖａ となる。交流反転信号ＦＲが論理値“Ｌ”のときは、列電極信号ＶＸｍ は、デジタル・ビデオ・データＤｍ に比例する時間幅Ｖｏｎで電圧−Ｖａ となり、残余の期間幅Ｖｏｆｆ で電圧Ｖａ となる。このように、パルス幅変調された列電極信号ＶＸｍ が列電極Ｘｍ に印加されると、その列電極Ｘｍ とある行電極との交差位置にある液晶層に掛かる実効電圧が、時間幅と一定振幅｜Ｖａ ｜との積に相当することとなるので、実質的にデジタル・ビデオ・データＤｍ に応じた選択時間幅の電圧の列電極信号を列電極Ｘｍ に供給したの等価となる。
【００８７】
次に、Ｙドライブ回路６００内の液晶電源発生回路６０１は、絶対値が｜Ｖｒ ｜≧｜Ｖｐ ｜≧｜Ｖａ ｜の関係にある６種類の電圧Ｖｒ ，Ｖｐ ，Ｖａ ，−Ｖｒ ，−Ｖｐ ，−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、３種類の液晶電圧ＶＲ ，ＶＳ ，ＶＮ を伝送線６０２，６０３，６０４へ出力する。
【００８８】
Ｙシフトレジスタ６０５は、水平走査期間の周期を設定する所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してＹシフト・スタート信号ＤＹをシフトし、Ｎ個の出力接点から順次に選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を出力する。
【００８９】
Ｙシフトレジスタ６０５の各出力接点と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間には、切換回路群が設けられている。図中に示す第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、Ｙシフトレジスタ６０５の第ｎ番目の出力接点から出力される選択信号Ｃｎとその１つ前の第ｎ−１番目の出力接点から出力される選択信号Ｃｎ−１ との論理積を求めるＡＮＤゲート６０６と、第ｎ番目の出力接点から出力される選択信号Ｃｎ とその１つ前の第ｎ−１番目の出力接点から出力される選択信号Ｃｎ−１ の論理反転信号との論理積を求めるＡＮＤゲート６０７を有し、更に、伝送線６０２と行電極Ｙｎ の間にはＡＮＤゲート６０６の論理出力に従って導通・非導通となるアナログ・スイッチ６０８、伝送線６０３と行電極Ｙｎ の間にはＡＮＤゲート６０７の論理出力に従って導通・非導通となるアナログ・スイッチ６０９、伝送線６０４と行電極Ｙｎ の間には選択信号Ｃｎ の反転論理信号に従って導通・非導通となるアナログ・スイッチ６１０が設けられている。
【００９０】
したがって、選択信号Ｃｎ−１ とＣｎ が共に論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＲ が供給され、選択信号Ｃｎ−１ の論理値“Ｌ”且つ選択信号Ｃｎ が論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＳ が供給され、選択信号Ｃｎ が論理値“Ｌ”のときは、選択信号Ｃｎ−１ の論理値に関わりなく、行電極Ｙｎ に液晶電圧ＶＮ が供給される。
【００９１】
更に、交流反転信号ＦＲの論理値との関係を含めて述べると、図５に示すように、交流反転信号ＦＲと選択信号Ｃｎ−１ とＣｎ の全ての論理値が“Ｈ”のときは、行電極Ｙｎ に選択電圧＋Ｖｒ が供給され、交流反転信号ＦＲが“Ｌ”且つ選択信号Ｃｎ−１ とＣｎ が共に“Ｈ”のときは、行電極Ｙｎ に選択電圧−Ｖｒ が供給され、交流反転信号ＦＲが“Ｈ”且つ選択信号Ｃｎ−１ が“Ｌ”で選択信号Ｃｎ が“Ｈ”のときは、行電極Ｙｎに選択電圧＋Ｖｐ が供給され、交流反転信号ＦＲが“Ｌ”且つ選択信号Ｃｎ−１ が“Ｌ”で選択信号Ｃｎ が“Ｈ”のときは、行電極Ｙｎ に選択電圧−Ｖｐ が供給される。
【００９２】
次に、かかる構成をアクティブ・マトリクス型液晶表示装置の動作を図６〜図８に基いて説明する。まず、この実施例では、図６に示すように、シフト・スタート信号ＤＹの時間幅がシフト・クロック信号ＹＳＣＬ の４周期分に設定されている。そして、シフト・スタート信号ＤＹは、Ｙシフトレジスタ６０５において、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して順次にシフトされるので、シフト・スタート信号ＤＹと同じ時間幅で夫々シフト・クロック信号ＹＳＣＬ の１周期ずつずれた選択信号Ｃ１ 〜ＣＮ が発生する。
【００９３】
このような選択信号Ｃ１ 〜ＣＮ が発生すると、例えば、第ｎ番目の行電極Ｙｎ における第ｍ１番目と第ｍ２番目の列電極Ｘｍ１とＸｍ２の間に掛かる差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）は、図７に示すような波形となる。
【００９４】
図７のタイミングを更に詳述すれば、選択信号Ｃｎ−１ とＣｎ の発生タイミングは、上述したように、１水平走査期間だけずれているので、両方の選択信号Ｃｎ−１ とＣｎ の論理値が共に“Ｈ”となる期間Ｔｒ は、３倍の水平走査期間（３Ｈ）となっている。そして、この期間Ｔｒ （以下、リセット期間という）では、図示するように、通常の表示に適用される最大振幅電圧（正極性のときの最大振幅は、黒に対応するＶｐ ＋Ｖａ 、負極性のときの最大振幅は、黒に対応する−（Ｖｐ ＋Ｖａ ）である）よりも大電圧が印加される。そして、このリセット期間Ｔｒ が終了した次の１水平期間が通常の選択期間ＴＳ となり、Ｘドライブ回路５００から出力される列電極信号ＶＸｍ が列電極Ｘｍ に供給される。更に、選択期間ＴＳ が終了すると、次の行電極の走査が開始されるので、行電極Ｙｎ にとっては非選択期間ＴＮ となる。そして、１フィールド走査期間又は１フレーム走査期間が経過するまでは、この非選択期間ＴＮ が続き、その後に再びリセット期間Ｔｒ と選択期間ＴＳ となり、これらの処理が繰り返されるようになっている。尚、他の列電極Ｃ１ 〜Ｃｎ−１ ，Ｃｎ＋１ 〜ＣＮ の走査においても同様の処理が繰返される。
【００９５】
更に、各列電極Ｃ１ 〜ＣＮ に印加される電圧の極性は、１フィールド走査期間又は１フレーム走査期間毎に反転する。
【００９６】
更に、図７は、第ｍ１番目の列電極Ｘｍ１と第ｎ番目の行電極Ｙｎ の交差部分（ｍ１，ｎ）の画素は、黒表示期間内の各選択期間ＴＳ で｜Ｖｐ −Ｖａ ｜の差信号（ＶＸｍ１−ＨＹｎ ）が印加されることによって黒表示となっており、第ｍ２番目の列電極Ｘｍ２と第ｎ番目の行電極Ｙｎ の交差部分（ｍ２，ｎ）の画素は、白表示期間（黒表示期間と同じ期間）内の各選択期間ＴＳ で｜Ｖｐ ＋Ｖａ ｜の電圧の差信号（ＶＸｍ２−ＨＹｎ ）が印加されることによって白表示となっており、この状態から、中間調表示期間において中間調の表示に切換えた場合を示している。
【００９７】
もし仮に、この実施例の駆動方法を適用しない場合には、前述したように、中間調表示に切換えることにより、列電極Ｘｍ１と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ１−ＨＹｎ ）と、列電極Ｘｍ２と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ２−ＨＹｎ ）は等しくなるが、白、黒表示を行ってきたことによる二端子アクティブ素子の特性シフト差により、図示するように、液晶層に加わる実効電圧Ｖｍｓ１ とＶｍｓ２ 、実効値Ｓ１ とＳ２ が異なるようになり、この差が残像の原因となる。そして、通常の選択期間ＴＳ の直前のリセット期間Ｔｒ において、大電圧の差信号が印加されることによって、残像現象が大幅に低減される原理を説明する。残像現象の原因は、白表示を行っている画素の二端子アクティブ素子と黒表示を行っている画素の二端子アクティブ素子の特性シフト量が異なることにより、次に同一の階調を表示させた場合も、夫々の二端子アクティブ素子の特性が異なるために、液晶層に加わる実効電圧が異なることに起因している。
【００９８】
これに対し、この実施例では、リセット期間Ｔｒ の高電圧の差信号を二端子アクティブ素子に印加させることにより、二端子アクティブ素子のＩ−Ｖシフト特性をその高い電圧に基いて飽和させてしまい、そのＩ−Ｖシフト特性を保持させてしまうので、その後の二端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。この結果、従来シフト量が異なるような（例えば、前記の白黒でのウィンドウ）表示を行なった後に中間調に表示を切換えても、二端子アクティブ素子は固定化されたＩ−Ｖ特性に基いて表示動作を行なうようになるため、従来のような特性シフトに起因する残像現象の発生を大幅に低減することができる。
【００９９】
更に、残像現象が低減化される原理を、図７の中間調表示期間のタイミングを拡大して示す図８に基いて説明する。尚、図８は、第ｍ番目の列電極Ｘｍ と第ｎ番目の行電極Ｙｎ に印加される列電極信号ＶＸｍ と行電極信号ＨＹｎ 及び差信号（ＶＸｍ −ＨＹｎ ）を代表して示し、実線で示す波形が実際に印加される電圧、点線で示す波形が実効電圧を示す。更に、差信号（ＶＸｍ −ＨＹｎ）の電圧Ｖｍｓ１ と実効電圧Ｖｍｎ１ が１フィールド期間前又は１フレーム期間前の各電圧、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ２ と実効電圧Ｖｍｎ２ がそれに対して１フィールド期間後又は１フレーム期間後の各電圧を示す。
【０１００】
図８から明らかなように、最初は黒表示又は白表示されていて、次に同一の中間調レベルに切換えられる場合は、選択期間ＴＳ において印加される差信号の電圧は共に等しいので、Ｖｍｓ１ ＝Ｖｍｓ２となり、それによる実効電圧も、Ｖｌｓ１ ＝Ｖｌｓ２ 、更に、非選択期間ＴＮ において印加される実効電圧も、Ｖｍｎ１ ＝Ｖｍｎ２ 、Ｓ１ ＝Ｓ２ となる。したがって、上述したように、二端子アクティブ素子のシフト特性に起因する残像現象の発生が低減される。
【０１０１】
更に、リセット期間Ｔｒ は、各行電極Ｙ１ 〜ＹＮ に対して、１フィールド期間又は１フレーム期間毎に１回ずつ巡ってくるものであるので、３水平査期間（３Ｈ）ずつのリセット期間Ｔｒ は、１フィールド期間又は１フレーム期間に対して数％の期間にすぎない。したがって、この実施例にように、リセット期間Ｔｒ において高電圧を印加しても液晶層に掛かる電圧変動は極めて少なく、表示品質を低下させる要因とはならない。尚、この実施例では、リセット期間Ｔｒ を３水平走査期間に設定したが、これに限定されるものではなく、電圧変動による表示品質の低下を招かない範囲でこの期間以上に設定してもよい。又、リセット期間Ｔｒ における印加電圧をより高くしてリセット期間Ｔｒ をこの実施例よりも短くしてもよい。但し、液晶層及び二端子アクティブ素子が破壊に至らない範囲内で最大印加電圧を設定することは言うまでもない。
【０１０２】
次に、第３の実施例を図９〜図１２と共に説明する。尚、この実施例は、第２の実施例と同様に、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものであり、液晶表示装置の液晶パネルで表示動作中に、二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【０１０３】
まず、この実施例に係わるアクティブ・マトリクス型液晶表示装置の構成を図９に基いて説明する。但し、図９において、図３と同一又は同等の部分は、同一符号で示す。
【０１０４】
即ち、この液晶表示装置は、液晶パネル４００とＸドライブ回路５００及びＹドライブ回路６００を備え、Ｘドライブ回路５００とＹドライブ回路６００が液晶パネル４００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【０１０５】
液晶パネル４００は、Ｘドライブ回路５００に接続する複数の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路６００に接続する複数の行電極Ｙ１ 〜Ｙｎ 〜ＹＮ （図中には、第ｎ番目の列電極Ｙｎ を代表して示す）が、夫々対向する基板上に交差するようにして設けられ、更に、これらの列電極Ｘ１ 〜Ｘｍ 〜ＸＭ と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍ と行電極Ｙｎ を代表すれば、画素となる液晶層４０１と二端子アクティブ素子４０２が、列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造となっている。
【０１０６】
次に、Ｘドライブ回路５００は、列電極Ｘ１ 〜Ｘｍ〜ＸＭ に対応するＭ個の出力接点を有するＸシフトレジスタ５０１と、これらの出力接点と列電極Ｘ１ 〜Ｘｍ 〜ＸＭ との間に夫々設けられたラッチ回路群（図中には、第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２を代表して示す）と列電極駆動回路群（図中には、第ｍ番目の列電極Ｘｍ に対応する列電極駆動回路５０３を代表して示す）を有している。
【０１０７】
Ａ／Ｄコンバータ７００は、ビデオ信号Ｐを入力して、最大階調を２Ｎ −１で表すＮビットのデジタル・ビデオ・データに変換して、Ｘシフトレジスタ５０１に供給する。Ｘシフトレジスタ５０１は、所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期して、デジタル・ビデオ・データを入力すると共にＮビット毎に並列にシフトするＭ段のシフトレジスタが適用されており、シフト・クロック信号ＸＳＣＬ に同期して順次に出力接点からデジタル・ビデオ・データＤ１ 〜Ｄｍ 〜ＤＭ を出力する。
【０１０８】
液晶パネル４００の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ とＸシフトレジスタ５０１の各出力接点との間には、所謂ラッチ回路群と駆動回路群が設けられている。
【０１０９】
ここで、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２と駆動回路５０３を代表して述べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ５０１から出力されるデジタル・ビデオ・データＤｍ を出力タイミングに同期してラッチする。次に、駆動回路５０３がパルス幅変調処理を行うことによって、デジタル・ビデオ・データＤｍ で設定される階調に比例した時間幅の列電極信号ＶＸｍ を列電極Ｘｍ へ出力する。尚、このパルス幅変調処理は、第２の実施例と同様の原理にしたがって行われる。
【０１１０】
次に、Ｙドライブ回路６００内の液晶電源発生回路６０１は、絶対値が｜Ｖｐ ｜≧｜Ｖａ ｜の関係にある４種類の電圧Ｖｐ ，Ｖａ ，−Ｖｐ ，−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、２種類の液晶電圧ＶＳ ，ＶＮ を伝送線６１２，６１４へ出力する。即ち、交流反転信号ＦＲの論理値が“Ｈ”のときは、液晶電圧ＶＳ が電圧Ｖｐ 且つ液晶電圧ＶＮ が電圧Ｖａ となり、交流反転信号ＦＲの論理値が“Ｌ”のときは、液晶電圧ＶＳ が電圧−Ｖｐ 且つ液晶電圧ＶＮ が電圧−Ｖａ となる。
【０１１１】
Ｙシフトレジスタ６０５は、水平走査期間の周期を設定する所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してＹシフト・スタート信号ＤＹをシフトし、Ｎ個の出力接点から順次に選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を出力する。
【０１１２】
Ｙシフトレジスタ６０５の各出力接点と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間には、切換回路群が設けられている。図中に示す第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、Ｙシフトレジスタ６０５の第ｎ番目の出力接点から出力される選択信号Ｃｎによって導通・非導通となる第１のアナログ・スイッチ６１３が伝送線６１１と行電極Ｙｎ の間に接続されると共に、選択信号Ｃｎ の反転信号によって導通・非導通となる第２のアナログ・スイッチ６１４が伝送線６１２と行電極Ｙｎ の間に接続されている。そして、選択信号Ｃｎ が論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＳ が供給され、選択信号Ｃｎ が論理値“Ｌ”のときは、行電極Ｙｎに液晶電圧ＶＮ が供給される。
【０１１３】
次に、かかる構成のアクティブ・マトリクス型液晶表示装置の動作を図２１〜図２３に基いて説明する。まず、この実施例では、図１０に示すように、シフト・スタート信号ＤＹの時間幅がシフト・クロック信号ＹＳＣＬ の４周期分に設定されている。そして、シフト・スタート信号ＤＹは、Ｙシフトレジスタ６０５において、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して順次にシフトされるので、シフト・スタート信号ＤＹと同じ時間幅で夫々シフト・クロック信号ＹＳＣＬ の１周期ずつずれた選択信号Ｃ１ 〜ＣＮ が発生する。
【０１１４】
このような選択信号Ｃ１ 〜ＣＮ が発生すると、例えば、第ｎ番目の行電極Ｙｎ における第ｍ１番目と第ｍ２番目の列電極Ｘｍ１とＸｍ２の間に掛かる差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）は、図１１に示すような波形となる。
【０１１５】
図１１のタイミングを更に詳述すれば、選択信号Ｃｎ の発生タイミングは、上述したように、１水平走査期間だけずれているので、選択信号Ｃｎ の論理値が“Ｈ”となる期間ＴＳ ’ は、３倍の水平走査期間（３Ｈ）となっている。そして、このリセット期間ＴＳ ’が終了した次の１水平期間が通常の選択期間ＴＳ となり、Ｘドライブ回路５００から出力される列電極信号ＶＸｍ が列電極Ｘｍ に供給される。更に、選択期間ＴＳ が終了すると、次の行電極の走査が開始されるので、行電極Ｙｎ にとっては非選択期間ＴＮ となる。そして、１フィールド走査期間又は１フレーム走査期間が経過するまでは、この非選択期間ＴＮ が続き、その後に再びリセット期間ＴＳ ’と選択期間ＴＳ となり、これらの処理が繰り返されるようになっている。尚、他の列電極Ｃ１ 〜Ｃｎ−１ ，Ｃｎ＋１ 〜ＣＮ の走査においても同様の処理が繰返される。
【０１１６】
更に、各列電極Ｃ１ 〜ＣＮ に印加される電圧の極性は、１フィールド走査期間又は１フレーム走査期間毎に反転する。
【０１１７】
更に、図１１は、第ｍ１番目の列電極Ｘｍ１と第ｎ番目の行電極Ｙｎ の交差部分（ｍ１，ｎ）の画素は、黒表示期間内の各選択期間ＴＳ で｜Ｖｐ −Ｖａ ｜の差信号（ＶＸｍ１−ＨＹｎ ）が印加されることによって黒表示となっており、第ｍ２番目の列電極Ｘｍ２と第ｎ番目の行電極Ｙｎ の交差部分（ｍ２，ｎ）の画素は、白表示期間（黒表示期間と同じ期間）内の各選択期間ＴＳ で｜Ｖｐ ＋Ｖａ ｜の電圧の差信号（ＶＸｍ２−ＨＹｎ ）が印加されることによって白表示となっており、この状態から、中間調表示期間において中間調の表示に切換えた場合を示している。尚、中間調表示期間における選択期間ＴＳ では、夫々の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）による実効電圧は、図示するように、Ｖｍｓ１ とＶｍｓ２であり、非選択期間ＴＮ での実効電圧が、Ｓ１ とＳ２ であることを示す。
【０１１８】
もし仮に、この実施例の駆動方法を適用しない場合には、前述したように、中間調表示に切換えることにより、列電極Ｘｍ１と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ１−ＨＹｎ ）と、列電極Ｘｍ２と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ２−ＨＹｎ ）は等しくなるが、白、黒表示を行ってきたことによる二端子アクティブ素子の特性シフト差により、図示するように、液晶層に加わる実効電圧Ｖｍｓ１ とＶｍｓ２ 、実効値Ｓ１ とＳ２ が異なるようになり、この差が残像の原因となる。そして、通常の選択期間ＴＳ の直前のリセット期間Ｔｒ において、大電圧の差信号が印加されることによって、残像現象が大幅に低減される原理を説明する。残像現象の原因は、白表示を行っている画素の二端子アクティブ素子と黒表示を行っている画素の二端子アクティブ素子の特性シフト量が異なることにより、次に同一の階調を表示させた場合も、夫々の二端子アクティブ素子の特性が異なるために、液晶層に加わる実効電圧が異なることに起因している。
【０１１９】
これに対し、この実施例では、リセット期間Ｔｒ の高電圧の差信号を二端子アクティブ素子に印加させることにより、二端子アクティブ素子のＩ−Ｖシフト特性をその高い電圧に基いて飽和させてしまい、そのＩ−Ｖシフト特性を保持させてしまうので、その後の二端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。この結果、従来シフト量が異なるような（例えば、前記の白黒でのウィンドウ）表示を行なった後に中間調に表示を切換えても、二端子アクティブ素子は固定化されたＩ−Ｖ特性に基いて表示動作を行なうようになるため、従来のような特性シフトに起因する残像現象の発生を大幅に低減することができる。
【０１２０】
更に、残像現象が低減化される原理を、図１１の中間調表示期間のタイミングを拡大して示す図１２に基いて説明する。尚、図１２は、第ｍ番目の列電極Ｘｍ と第ｎ番目の行電極Ｙｎ に印加される列電極信号ＶＸｍ と行電極信号ＨＹｎ 及び差信号（ＶＸｍ −ＨＹｎ ）を代表して示し、実線で示す波形が実際に印加される電圧、点線で示す波形が実効電圧を示す。更に、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ１ と実効電圧Ｖｍｎ１ が１フィールド期間前又は１フレーム期間前の各電圧、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ２ と実効電圧Ｖｍｎ２ がそれに対して１フィールド期間後又は１フレーム期間後の各電圧を示す。又、電圧Ｖｍｓ１ ，Ｖｌｓ１ ，Ｖｍｎ１ ，Ｓ１ は、図１１の黒表示期間後に中間調表示に切換えられた液晶層及び二端子アクティブ素子に印加される電圧を示し、電圧Ｖｍｓ２ ，Ｖｌｓ２ ，Ｖｍｎ２ ，Ｓ２ は、図１１の白表示期間後に中間調表示に切換えられた液晶層及び二端子アクティブ素子に印加される電圧を示し、同一の時間軸において重ねて示されている。
【０１２１】
図１２から明らかなように、最初に黒表示又は白表示されていて、次に同一の中間調レベルに切換えられる場合には選択期間ＴＳ において印加される差信号の電圧は共に等しいので、Ｖｍｓ１ ＝Ｖｍｓ２ となり、それによる実効電圧も、Ｖｌｓ１ ＝Ｖｌｓ２ 、更に、非選択期間ＴＮ において印加される実効電圧も、Ｖｍｎ１ ＝Ｖｍｎ２ 、Ｓ１ ＝Ｓ２ となる。したがって、上述したように、二端子アクティブ素子の特性に起因する直流オフセット成分が蓄積されなくなり、残像現象の発生が低減される。
【０１２２】
尚、リセット期間ＴＳ ’は、各行電極Ｙ１ 〜ＹＮ に対して、１フィールド期間又は１フレーム期間毎に１回ずつ巡ってくるものであるので、３水平査期間（３Ｈ）ずつのリセット期間ＴＳ ’は、１フィールド期間又は１フレーム期間に対して数％の期間にすぎない。したがって、この実施例にように、リセット期間ＴＳ ’において高電圧を印加しても液晶層に掛かる電圧変動は極めて少なく、表示品質を低下させる要因とはならない。尚、この実施例では、リセット期間ＴＳ ’を３水平走査期間に設定したが、これに限定されるものではなく、電圧変動による表示品質の低下を招かない範囲でこれ以上の期間又は任意の期間に設定してもよい。
【０１２３】
又、この第３の実施例では、第２の実施例のような高い電圧をリセット期間において印加しないので、液晶層及び二端子アクティブ素子に過度な電圧を印加しなくて済み、液晶パネルの経年劣化の防止を図ることができる。更に、リセットのための高電圧を別個に発生させるための電源装置が不要となり、又、Ｙシフトレジスタ６０５と行電極Ｙ１ 〜ＹＮ の間に設けられる切換回路が簡素となる等の効果が得られる。
【０１２４】
次に、第４の実施例を図１３〜図１５と共に説明する。この実施例は、第２の実施例及び第３実施例と同様に、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものである。但し、実際の表示動作期間以外の期間に二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【０１２５】
尚、この実施例に適用されるアクティブ・マトリクス型液晶表示装置の構成は、図３と同様の構成を有する。但し、図３中のＸドライブ回路５００に設けられている駆動回路群（同図には駆動回路５０３が代表して示されている）には、電圧Ｖａ ，−Ｖａ の代わりに、６種類の電圧Ｖｒ ／２，Ｖｐ ／２，Ｖａ ／２，−Ｖｒ ／２，−Ｖｐ ／２，−Ｖａ ／２が印加されている。更に、液晶電源発生回路６０１に供給される電圧は、Ｖｒ ，Ｖｐ ，Ｖａ ，−Ｖｒ ，−Ｖｐ ，−Ｖａ の代わりに、Ｖｒ ／２，Ｖｐ ／２，Ｖａ ／２，−Ｖｒ ／２，−Ｖｐ ／２，−Ｖａ ／２が供給されている。但し、これらの電圧は、｜Ｖｒ ｜＞｜Ｖｐ ｜＞｜Ｖａ ｜の関係に設定されている。
【０１２６】
次に、この実施例の動作を図１３〜図１５のタイミングチャートに基いて説明する。まず、図１３に示すように、この実施例では、ユーザーなどが液晶表示装置に電源を投入してから、実際の表示動作を開始するまでの期間をリフレッシュ期間ＴＲ とし、このリフレッシュ期間ＴＲ の終了後に実際の表示動作を行う表示期間ＴＤ としている。
【０１２７】
まず、表示期間ＴＤ では、図１４（ａ）に示すように、ビデオ信号がパルス幅変調されることにより、矩形状の列電極信号ＶＸ１ 〜ＶＸＭ となり、線順次走査のタイミングに同期して列電極Ｘ１ 〜ＸＭ に供給される。同時に、図１４（ｂ）に示すような矩形状の行電極信号ＨＹ１ 〜ＨＹＮ が線順次走査のタイミングに同期して行電極Ｙ１ 〜ＹＮ に供給され、これらの電位差によって、図１３に示すような表示期間ＴＤ の差信号が形成されるようになっている。尚、図１３中、１フレーム期間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示している。
【０１２８】
次に、この表示期間ＴＤ 前に設定されているリフレッシュ期間ＴＲ では、行電極Ｙ１ 〜ＹＮ に供給される行電極信号ＨＹ１ 〜ＨＹＮ は、図１５（ａ）に示すように、図１４（ｂ）の行電極信号に対して１８０°位相がずらされており、電圧（Ｖｐ ＋Ｖａ ）／２と−（Ｖｐ ＋Ｖａ ）／２の代わりに、電圧（Ｖｒ ＋Ｖａ ）／２と−（Ｖｒ ＋Ｖａ ）／２が出力される。そして、この図１５（ａ）の行電極信号ＨＹ１ 〜ＨＹＮ を行電極Ｙ１ 〜ＹＮ に印加すると同時に、図１４５（ａ）に示すような矩形状で、且つ出力電圧が、（Ｖｐ ＋Ｖａ ）／２と（Ｖｐ −Ｖａ ）／２と−（Ｖｐ ＋Ｖａ ）／２と−（Ｖｐ −Ｖａ ）／２の代わりに、（Ｖｒ ＋Ｖａ ）／２と（Ｖｒ −Ｖａ ）／２と−（Ｖｒ ＋Ｖａ ）／２と−（Ｖｒ −Ｖａ ）／２の列電極信号ＶＸ１ 〜ＶＸＭ に印加すると、差信号は図１５（ｂ）のような波形となり、この図１５（ｂ）の差信号は図１３のリフレッシュ期間ＴＲ の信号に相当する。
【０１２９】
この実施例においても、予め、フレッシュ期間ＴＲ において、液晶パネルの列電極群と行電極群の間に高電圧を印加することによって、二端子アクティブ素子のＩ−Ｖ特性をその高電圧に相当するＩ−Ｖ特性へシフトさせるので、次の正規の表示期間ＴＤ において、Ｉ−Ｖ特性は固定化される。したがって、従来技術のような直流オフセット成分の蓄積がなくなり、残像現象の発生が低減される。
【０１３０】
次に、第５の実施例を図１６に基いて説明する。尚、適用されるアクティブ・マトリクス型液晶表示装置は、第４の実施例と同様である（図３参照）。この実施例の特徴は、リフレッシュ期間ＴＲ において印加される高い振幅電圧の差信号の波形が、図１６（ｃ）に示すような、完全な矩形波となるように設定した点にある。そして、この差信号の波形を形成するために、列電極信号ＶＸ１ 〜ＶＸＭ を図１６（ａ）に示す波形にし、行電極信号ＨＹ１ 〜ＨＹＮ を図１６（ｂ）に示す波形にしている。尚、これらの図において、１フレーム期間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示している。
【０１３１】
この実施例によれば、容易に高い電圧を得ることができ、二端子アクティブ素子の特性を補償することが容易となる。
【０１３２】
次に、第６の実施例を図１７に基いて説明する。尚、適用されるアクティブ・マトリクス型液晶表示装置は、第４の実施例と同様である（図３参照）。但し、この実施例は、リフレッシュ期間ＴＲ を表示期間ＴＤ内に適宜の周期で挿入して、定期的に二端子アクティブ素子のシフト特性を補償するようにしている。これによれば、補償動作を定期的に行うので、二端子アクティブ素子のシフト特性を確実に補償することができる。但し、リフレッシュ期間ＴＲ を余り長時間に設定すると、正規の表示期間ＴＤ が損なわれるので、数秒間ごとに、１水平走査期間あるいは１垂直走査期間行うことが望ましい。
【０１３３】
【発明の効果】
以上説明したように本発明によれば、列電極群と行電極群の間に液晶層と二端子アクティブ素子群が直列接続する構造を有する液晶パネルに対して、列電極群と行電極群に印加する差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定してこれらの列電極群と行電極群に印加するようにしたので、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対称であっても、差信号の電圧によってこの非対称性が相殺されることとなり、この非対称に起因する液晶層への直流オフセット成分の発生が低減され、その結果、フリッカ等の発生が低減されると同時に液晶パネルの経時劣化が防止される。
【０１３４】
更に、液晶パネルに対して実質的な表示動作を行わせる期間、即ち、選択期間を除く期間内に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにしたので、二端子アクティブ素子のＩ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特性に固定化されることとなり、実質的な表示動作中における、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑止することができ、表示品質の向上を図ることができる。
【図面の簡単な説明】
【図１】第１の実施例による駆動方法を説明するためのタイミングチャートである。
【図２】第１の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図３】第２の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図４】第２の実施例のアクティブ・マトリクス型液晶表示装置におけるパルス幅変調の原理を説明するための波形図である。
【図５】第２の実施例のアクティブ・マトリクス型液晶表示装置中の行電極信号の形成原理を説明するための説明図である。
【図６】第２の実施例による駆動方法を説明するためのタイミングチャートである。
【図７】第２の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図８】第２の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図９】第３の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図１０】第３の実施例による駆動方法を説明するためのタイミングチャートである。
【図１１】第３の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１２】第３の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１３】第４の実施例による駆動方法を説明するためのタイミングチャートである。
【図１４】第４の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１５】第４の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１６】第５の実施例による駆動方法を説明するためのタイミングチャートである。
【図１７】第６の実施例による駆動方法を説明するためのタイミングチャートである。
【図１８】従来のアクティブ・マトリクス型液晶表示装置及び本発明の第１の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図１９】液晶層を駆動するための二端子アクティブ素子のＩ−Ｖ特性を示す説明図である。
【図２０】従来技術による駆動方法の問題点を説明するためのタイミングチャートである。
【図２１】従来技術による駆動方法の問題点を更に説明するためのタイミングチャートである。
【図２２】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する問題点を説明するための説明図である。
【図２３】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する他の問題点を説明するための説明図である。
【図２４】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する他の問題点を更に説明するための説明図である。
【図２５】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因して発生する残像現象の発生原理を説明するための説明図である。
【図２６】残像現象の発生原理を更に説明するための説明図である。
【図２７】残像現象の発生原理を更に説明するための説明図である。
【図２８】残像現象の発生原理を更に説明するためのタイミングチャートである。
【符号の説明】
１００，４００…液晶パネル、２００，５００…Ｘドライブ回路、３００，６００…Ｙドライブ回路、１０２，４０１…液晶層、１０３，４０２…二端子アクティブ素子、２０１…交流ビデオ発生回路、２０３，５０１…Ｘシフト・レジスタ、３０２，６０５…Ｙシフト・レジスタ、２０４，２０７，３０４，３０６，６０８，６０９，６１０，６１３，６１４…アナログ・スイッチ、６０６，６０７…ＡＮＤゲート、２０５，２０７…コンデンサ、３０１，６０１…液晶電源発生回路、Ｘ１ 〜ＸＮ …列電極、Ｙ１ 〜ＹＭ …行電極、７００…Ａ／Ｄコンバータ。
【産業上の利用分野】
本発明は、ＭＩＭ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔａｒ−Ｍｅｔａｌ）素子、ＭＩＳ （Ｍｅｔａｌ−Ｉｎｓｕｌａｔａｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子、リング・ダイオード、バリスタ等の二端子型アクティブ素子で液晶を駆動することによって表示を行うアクティブ・マトリクス型液晶表示装置に関し、特に、二端子型アクティブ素子の特性に起因して生じる表示品質の低下を補償するための液晶表示装置の駆動法に関するものである。
【０００２】
【従来の技術】
アクティブ・マトリクス型液晶表示装置は、従来のパッシブ型と比較して、高コントラストが得られるため、液晶テレビジョンやコンピュータの表示端末装置などの各種のディスプレイ分野で広く採用されている。
【０００３】
このアクティブ・マトリクス型液晶表示装置は、液晶の各画素部分をスイッチ駆動するために、ＭＩＭ素子やＭＩＳ素子、リング・ダイオード、バリスタ等の二端子型アクティブ素子を適用するものと、薄膜トランジスタ（ＴＦＴ）等の三端子アクティブ素子を適用するものが知られている。しかし、前者の二端子型アクティブ素子を適用する場合の方が、製造工程が少なくて済むことから生産性に優れており、今後の発展が望まれている。
【０００４】
二端子型アクティブ素子を適用したアクティブ・マトリクス型液晶表示装置は、例えば、図１８に示す様に、液晶パネル１００と、Ｘドライブ回路２００と、Ｙドライブ回路３００を備え、Ｘドライブ回路２００とＹドライブ回路３００が液晶パネル１００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【０００５】
まず、液晶パネル１００は、Ｘドライブ回路２００に接続する複数の列電極Ｘ１ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路３００に接続する複数の行電極Ｙ１ 〜ＹＮ （図中には、第ｎ番目の行電極Ｙｎ を代表して示す）が、夫々対向する基板上に互に交差するように設けられ、更に、これら列電極Ｘ１ 〜ＸＭ と行電極Ｙ１ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍと行電極Ｙｎ を代表すれば、画素となる液晶層１０２と二端子型アクティブ素子１０３が列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造になっており、列電極Ｘｍ に掛かる列電極信号ＶＸｍ と行電極Ｙｎ に掛かる行電極信号ＨＹｎ との差の電圧によって、液晶層１０２に電圧ＶＬ 、二端子アクティブ素子１０３に電圧ＶＤ が加わるようになっている。
【０００６】
次に、Ｘドライブ回路２００は、交流ビデオ発生回路２０１と、Ｘシフトレジスタ２０２を備えている。交流ビデオ発生回路２０１は、外部から入力されるビデオ信号Ｐを、交流反転信号ＦＲに同期した交流ビデオ信号ＰＳにして出力する。
【０００７】
Ｘシフトレジスタ２０２は、シフト・スタート信号ＤＸを所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期してシフトすることにより、列電極Ｘ１ 〜ＸＭ に対応する各出力接点から、順次にサンプリング信号Ｓ１ 〜ＳＭ を発生する。更に、Ｘシフトレジスタ２０２の各出力接点と各列電極Ｘ１ 〜ＸＭの間には、所謂ラッチ回路群と列電極駆動回路群が設けられている。
【０００８】
尚、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路と列電極駆動回路を代表して述べれば、交流ビデオ信号ＰＳ を伝送する伝送線２０３に、サンプリング信号Ｓｍ に同期して導通・非導通となる第１のアナログ・スイッチ２０４の入力接点が接続し、その出力接点が第１のサンプル・ホールド・コンデンサ２０５及び第２のアナログ・スイッチ２０６の入力接点に接続している。更に、第２のアナログ・スイッチ２０６の出力接点が第２のサンプル・ホールド・コンデンサ２０７とバッファ・アンプ２０８の入力接点に接続し、バッファ・アンプ２０８の出力接点が列電極Ｘｍ に接続している。
【０００９】
そして、サンプリング信号Ｓｍ が論理値“Ｈ”となるのに同期して第１のアナログ・スイッチ２０４が導通すると、その時点での交流ビデオ信号ＰＳ が第１のサンプル・ホールド・コンデンサ２０５に保持され、次に、ラッチ・パルス信号ＬＰが論理値“Ｈ”となって第２のアナログ・スイッチ２０６が導通となると、第１のサンプル・ホールド・コンデンサ２０５の保持電荷が第２のサンプル・ホールド・コンデンサ２０７へ転送されて保持され、バッファ・アンプ２０８が第２のサンプル・ホールド・コンデンサ２０７の保持電荷に相当する電圧の列電極信号ＶＸｍ が列電極Ｘｍ に供給される。
【００１０】
Ｙドライブ回路３００は、液晶電源発生回路３０１とＹシフトレジスタ３０２を備えている。液晶電源発生回路３０１は、絶対値が｜Ｖｐ ｜＞｜Ｖａ ｜の関係にある４種類の電圧Ｖｐ 、−Ｖｐ 、Ｖａ 、−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、２種類の液晶電圧ＶＳ 、ＶＮ を伝送線３０３，３０５へ出力する。即ち、交流反転信号ＦＲが論理値“Ｈ”となるときは、液晶電圧ＶＳ が電圧Ｖｐ 、交流反転信号ＦＲが論理値“Ｌ”となるときは、液晶電圧ＶＳ が電圧−Ｖｐ 、液晶電圧ＶＮ は後述するように電圧Ｖａ 又は電圧−Ｖａ となる。尚、交流反転信号ＦＲは、後述する１水平走査期間毎に論理値が反転する矩形信号であり、換言すれば、２水平走査期間を１周期とする信号である。
【００１１】
Ｙシフトレジスタ３０２は、シフト・スタート信号ＤＹを所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してシフトすることにより、行電極Ｙ１ 〜ＹＮ に対応する各出力接点から、順次に選択信号Ｃ１ 〜ＣＮ を発生する。更に、Ｙシフトレジスタ３０２の各出力接点と各行電極Ｙ１ 〜ＹＮ の間には、切換回路群が設けられている。
【００１２】
第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、選択信号Ｃｎ に同期して導通・非導通となる第１のアナログ・スイッチ３０４の入力接点が、伝送線３０３に接続すると共に、その出力接点が行電極Ｙｎ に接続し、選択信号Ｃｎ に同期して第１のアナログ・スイッチ３０４とは逆に導通・非導通となる第２のアナログ・スイッチ３０６の入力接点が伝送線３０５に接続すると共に、その出力接点が行電極Ｙｎ に接続している。
【００１３】
そして、選択信号Ｃｎ が論理値“Ｈ”となると、第１のアナログ・スイッチ３０４が導通、第２のアナログ・スイッチ３０６が非導通となることにより、液晶電圧ＶＳ が行電圧Ｙｎ に供給され、逆に、選択番号Ｃｎ が論理値“Ｌ”となると、第１のアナログ・スイッチ３０４が非導通、第２のアナログ・スイッチ３０６が導通となることになり、液晶電圧ＶＮ が行電極Ｙｎ に供給される。尚、図中には、各行電極Ｙ１ 〜ＹＭ の夫々に供給される信号を行電極信号ＨＹ１ 〜ＨＹＮ で示している。
【００１４】
次に、各列電極Ｘ１ 〜ＸＭ と行電極Ｙ１〜ＹＮ に供給される信号ＶＸ１ 〜ＶＸＭ とＨＹ１ 〜ＨＹＮ の電圧変化に応じて、夫々の二端子アクティブ素子は、図１９に示すような電圧対電流特性（Ｉ−Ｖ特性）を有する。即ち、二端子型アクティブ素子は、両端に印加される電圧Ｖが小さいときは電流Ｉが微小であり、電圧Ｖが大きくなると電流Ｉが急増するという非線形特性を有する。そして、この非線形特性を利用することにより、表示作用を行わせるとき（選択時という）には高い電圧を、表示作用を行わないとき（非選択時という）には低い電圧を二端子アクティブ素子に印加することで液晶を駆動する。
【００１５】
次に、かかる構成のアクティブ・マトリクス型液晶表示装置の動作を図２０及び図２１に示すタイミングチャートに基いて説明する。
【００１６】
例えば図２０に示すようなビデオ信号Ｐが交流ビデオ発生回路２０１に入力されるものとすると、ビデオ信号Ｐは、交流反転信号ＦＲが論理値“Ｈ”の時には正相のまま、交流反転信号ＦＲが論理値“Ｌ”には逆相に反転されて伝送線２０３へ出力される。したがって、伝送線２０３上の交流ビデオ信号ＰＳ は図示のようになる。
【００１７】
ここで、交流ビデオ信号ＰＳ の電圧Ｖａ は、正相時における白１００％のレベル、且つ逆相時における白０％のレベル（ペデスタル・レベルに相当）であり、又、電圧−Ｖａ は、正相時における白０％のレベル（ペデスタル・レベルに相当）、且つ逆相時における白１００％のレベルである。
【００１８】
Ｙシフト・レジスタ３０２は、シフト・スタート信号ＤＹを、１水平走査期間の周期に設定されているシフト・クロック信号ＹＳＣＬ に同期してシフトすることにより、順次に選択信号Ｃ１ 〜ＣＮ を発生する。
【００１９】
Ｘドライブ回路２００に適用されるラッチ・パルス信号ＬＰとシフト・スタート信号ＤＸは、１水平走査期間の周期に合わせて論理値“Ｈ”となる矩形信号である。更に、図２０の下部に示した部分拡大図に基いて各１水平期間毎の動作を詳述する。
【００２０】
ラッチ・パルス信号ＬＰは、交流ビデオ信号ＰＳ が前記の位相反転する時点にほぼ同期して論理値“Ｈ”となり、シフト・スタート信号ＤＸは、各１水平走査期間内において交流ビデオ信号ＰＳ が存在する先頭時点で論理値“Ｈ”となる。更に、シフト・クロック信号ＸＳＣＬ は、シフト・スタート信号ＤＸが“Ｈ”となってからラッチ・パルス信号ＬＰが“Ｈ”となるまでの期間中に、Ｘシフト・レジスタ２０２にＭ段のシフト動作を行わせるために十分高い周波数に設定されている。
【００２１】
したがって、Ｘシフト・レジスタ２０２がシフト・スタート信号ＤＸをシフト・クロック信号ＸＳＣＬ に同期してシフトすることにより、シフト・クロック信号ＸＳＣＬ に同期して、サンプリング信号Ｓ１〜Ｓｍ 〜ＳＭ が発生する。
【００２２】
そして、行電極Ｙ１ 〜ＹＮ がＹドライブ回路３００によって順次に走査される各１水平走査期間毎に、サンプリング信号Ｓ１ 〜ＳＭ が発生し、更に、ラッチ・パルス信号ＬＰが発生するので、液晶パネル１００の各画素部分に相当する液晶層が信号ＶＸ１ 〜ＶＸＭ とＨＹ１ 〜ＨＹＮ によって線順次走査される。
【００２３】
尚、Ｘドライブ回路２００中の第１のサンプル・ホールド・コンデンサ群に交流ビデオ信号ＰＳ を保持するタイミングと、ラッチ・パルス信号ＬＰに同期して第１のサンプル・ホールド・コンデンサ群の保持電荷を第２のサンプル・ホールド・コンデンサ群へ転送することによって列伝極信号ＶＸ１ 〜ＶＸＭ を同時に列電極Ｘ１ 〜ＸＭ へ供給するタイミングは、１水平期間だけずれている。
【００２４】
例えば、図中のサンプリング信号Ｓｍ でサンプリングされた第ｎ番目の交流ビデオ信号ＰＳ （図中、サンプリング位置は○印で示す）は、１水平走査期間後の第ｎ＋１番目の交流ビデオ信号ＰＳ のタイミングに同期して、列電極Ｘｍ に供給される。
【００２５】
図２１は、この様な線順次走査によって列電極Ｘ１ 〜ＸＭ と行電極Ｙ１ 〜ＹＮ の交差部分に掛かかる信号（ＶＸ１ −ＨＹ１ ）〜（ＶＸｍ −ＨＹｎ ）の内、列電極Ｘｍ と行電極Ｙｎ に掛かる差信号（ＶＸｍ −ＨＹｎ ）を代表して示すタイミングチャートである。
【００２６】
まず、交流ビデオ信号ＰＳ は、図２０に示す交流ビデオ信号ＰＳ に相当し、電圧レベルＶａ と−Ｖａ は上述したように正相と逆相の場合に応じて白１００％と白０％のレベルに相当している。行電極信号ＨＹｎ は、行電極Ｙｎ の選択期間（選択信号Ｃｎ が論理値“Ｈ”となる期間）ＴＳ において液晶電圧ＶＳ と等しくなり、非選択期間（選択信号Ｃｎ が論理値“Ｌ”となる期間）ＴＮ において液晶電圧ＶＮ と等しくなる。そして、前記正相時には、選択期間ＴＳ で正電位Ｖｐ となった後の非選択期間ＴＮ での電位はＶａ となり、選択期間ＴＳ で負電位−Ｖｐ となった後の非選択期間ＴＳでの電位は−Ｖａ となる。又、列電極信号ＶＸｍ は、図２０において説明したように、交流ビデオ信号ＰＳ をサンプル・ホールドすることによって形成される。
【００２７】
この様な関係から、差信号（ＶＸｍ −ＨＹｎ ）は、図２１の下部に実線で示す様な波形になる。更に、点線の軌跡は液晶層１０２と非線形素子１０３との接続部の電位の軌跡である。選択期間ＴＳ では二端子アクティブ素子１０３には大きな電圧が印加されるため、図１９のＩ−Ｖ特性から知れるように、流れる電流も大となり、液晶層１０２への充電がされる。充電される電荷量は、選択期間ＴＳ 時の差信号（ＶＸｍ −ＨＹｎ ）の振幅となり、換言すれば、電極信号ＶＸｍ のレベル、ひいては交流ビデオ信号ＰＳ のサンプリング・レベルによって制御される。前述のように、非選択電位は、先行する選択電位の極性に基づいて変えられるので、差信号（ＶＸｍ −ＨＹｎ ）において、正極性の選択期間ＴＳ 後の非選択期間ＴＮ では信号レベルは正、負極性の選択期間ＴＳ 後の非選択期間ＴＮ では信号レベルは負となるため、それぞれの非選択期間ＴＮ にて二端子アクティブ素子１０３に印加される電圧は小となり、選択期間ＴＳ にて液晶層１０２に充電された電荷は二端子アクティブ素子１０３を通して放電しにくくなる。液晶層１０２に印加される実効電圧は図中の斜線部の面積に比例し、結果的にサンプリングされた交流ビデオ信号ＰＳ のレベルに依存することになる。液晶層１０２は印加された実効電圧に対応して、光の透過量を制御し、所定の映像が液晶パネル１００上に表示される。
【００２８】
【発明が解決しようとする課題】
しかしながら、このような二端子アクティブ素子を適用したアクティブ・マトリクス型液晶表示装置にあっては、二端子アクティブ素子の特性に起因して、次に述べるような表示品質の低下を招来する問題があった。
【００２９】
（第１の問題点）
ＭＩＭ素子、ＭＩＳ素子、その他の二端子アクティブ素子は、上述したように図１９に示すような非線形のＩ−Ｖ特性を有し、非選択時には低い印加電圧Ｖで駆動され、選択時には高い印加電圧Ｖで駆動されることにより、液晶層の電荷の充放電を制御して画像表示等を実現する。
【００３０】
ところが、実際の二端子アクティブ素子のＩ−Ｖ特性は、図１９に示したように正極性の印加電圧Ｖに対する電流Ｉと、負極性の印加電圧−Ｖに対する電流−Ｉの特性が座標原点０を中心として対称ではなく、例えば、図２２に示す（絶対値で示す）ように、非対称の特性を有しており、この非対称性が原因で表示品質の低下を招来する。
【００３１】
即ち、図２２において、印加電圧Ｖが正極性の場合のＩ−Ｖ特性が実線ａ、印加電圧Ｖが負極性の場合のＩ−Ｖ特性が点線ｂである場合に発生する問題点を、図２１中のタイミングチャートに基いて説明すると、差信号（ＶＸｍ −ＨＹｎ ）が負極性のときに液晶層１０２に掛かる電圧ＶＬ が図２１中の点線Ａで示すようになるのに対し、差信号（ＶＸｍ −ＨＹｎ ）が正極性のときに液晶層１０２に掛かる電圧ＶＬ が図２１中の点線Ｃで示すようになり、印加電圧の絶対値に差が発生する。このことから、液晶層に印加される実効電圧の０Ｖ電位（図中の一点鎖線ＯＢで示す）が、理想状態での０Ｖ電位よりもΔＶだけシフトする等の現象を生じることとなり、液晶層に直流のオフセット電圧が印加される。そして、このオフセット電圧に起因して液晶パネルにはフリッカが発生することにより表示品質の低下を招くと共に、液晶層に経時劣化を招く等の信頼性に悪影響をもたらすこととなる。
【００３２】
（第２の問題点）
更に、ＭＩＭ素子、ＭＩＳ素子、その他の二端子型アクティブ素子は、常に図１９に示すような単一のＩ−Ｖ特性を有するのではなく、継続的に印加される印加電圧Ｖに応じて、その特性が図２３及び図２４に示すように変化する。
【００３３】
尚、図２３は、最初に実線ｃで示すようなＩ−Ｖ特性であったのに対し、継続的にある印加電圧Ｖが与えられることで点線ｄで示すＩ−Ｖ特性に変化することを示し、図２４は印加電圧の印加時間に対する変化量（以下、シフト量という）を印加電圧毎に比較して示している。
【００３４】
即ち、二端子型アクティブ素子は、電圧Ｖが印加された初期の時点では図２３の実線ｃで示すようなＩ−Ｖ特性を有したとしても、ある時間経過後では、図２３の点線ｄで示すようなＩ−Ｖ特性に変化し、この変化後のＩ−Ｖ特性の状態に安定化するという特徴を有している。
【００３５】
そして、印加電圧を０ボルトに設定して数時間放置すると、この変化後のＩ−Ｖ特性の状態が解消され、再び同じ条件で電圧Ｖが印加されると、実線ｃに示すＩ−Ｖ特性から点線ｄに示すＩ−Ｖ特性に変化する。更に、このような変化特性（以下、シフト特性という）を図２４に基いて述べれば、印加電圧Ｖの大小（同図中の電圧は、ｐ＞ｒ＞ｎ＞ｆである）に応じても異なり、継続的に電圧が印加されて変化した状態からの元のＩ−Ｖ特性に戻るまでに要する時間は、シフト量（図２３中の矢印で示す変化量をいう）が大きくなるにしたがって長くなる。又、図７に示すように、このシフト特性は飽和する。
【００３６】
尚、このシフト特性についての詳細は、「Ｅ．Ｍｉｚｏｂａｔｔａ，ｅｔ ａｌ．，ＳＩＤ９１ ＤＩＧＥＳＴ，ｐ．２２６（１９９１）」等の文献にも示されている。
【００３７】
そして、二端子型アクティブ素子がこのようなシフト特性を有することが原因で、液晶パネルに残像現象が発生するという問題があった。
【００３８】
例えば、最初に、図２５（ａ）に示すように、液晶パネルの中央部分に白、その周辺に黒のウィンドパターンを表示させておき、この表示状態から全面を白（白ラスター）の表示に切換えさせたとすると、図２５（ｂ）に示すように、先に表示したウィンドパターンが切換えた後の表示画面中に薄い残像として残ってしまい、全面が白の表示とならない。この残像現象は長時間の経過と共に消滅するが、表示品質が著しく損なわれることとなる。
【００３９】
更に、この残像現象の発生原理を述べれば、図２５（ａ）に示すようなウィンドパターンをノーマリー黒モード（液晶層に十分な電圧が印加されないときは黒、十分に印加されるときは白）で表示される場合には、白表示の部分には、図２５（ｃ）に示すような印加電圧ｎの差信号が選択時間ＴＳ において印加され、黒表示の部分には、図２５（ｄ）に示すような印加電圧ｆ（ｆ＜ｎ）の差信号が選択時間ＴＳ において印加される。したがって、白表示の部分に位置する二端子型アクティブ素子に掛かる電圧の方が、黒表示に位置する二端子型アクティブ素子に掛かる電圧よりも高くなり、この結果、図２３及び図２４から明らかなように、白表示の部分に位置する二端子型アクティブ素子のＩ−Ｖ特性のシフト量の方が、黒表示の部分に位置する二端子型アクティブ素子のＩ−Ｖ特性のシフト量よりも大きくなる。そして、この状態で液晶パネルの全面を白表示に切換えると、シフト量の差に起因して、図２５（ｂ）に示すような残像が発生することとなる。
【００４０】
又、この残像現象は、最初に液晶パネルの中央部分に白、その周辺に黒のウィンドパターンを表示させておき、この表示状態から全面をある中間調の表示に切換えさせた場合や、最初にある中間調を表示しておき、次にそれより低い電圧で設定される中間調の表示に切換えた場合等においても発生する。
【００４１】
このような中間調に切換える場合の残像現象を更に詳述する。例えば、最初は図２６に示すように、液晶パネルの中央部分が白、その周辺部分が黒で表示され、黒の部分Ｐ１ は列電極Ｘｍ１と行電極ＨＹｎ によって印加される差信号（ＶＸｍ１−ＨＹｎ ）によって実現され、白の部分Ｐ２ は列電極Ｘｍ２と行電極Ｙｎ によって印加される差信号（ＶＸｍ２−ＨＹｎ ）によって実現され、その後、等しい電圧の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）を印加することによって、ある中間調の表示に切換えた結果、図２７に示すように周辺部分Ｐ１ に対して中央部分Ｐ２ の方が暗くなるような残像が発生したと仮定する。
【００４２】
このような場合には、図２８に示すようなタイミングチャートに基いて夫々の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）が印加されることとなる。即ち、黒と白を表示する期間内の各選択期間ＴＳ （ノーマリー黒表示のとき）では、黒の部分Ｐ１ に対応する二端子アクティブ素子に印加される差信号（ＶＸｍ１−ＨＹｎ ）の電圧ＶｍｓＢ は、白の部分Ｐ２ に対応する二端子アクティブ素子に印加される差信号（ＶＸｍ２−ＨＹｎ ）の電圧ＶｍｓＷ よりも低い電圧となる。したがって、図２３及び図２４から明らかなように、部分Ｐ２ に係わる二端子アクティブ素子のシフト量の方が部分Ｐ１ に係わる二端子アクティブ素子よりも大きくなり、換言すれば、部分Ｐ２ に係わる二端子アクティブ素子の内部インピーダンスが大きく、部分Ｐ１ に係わる二端子アクティブ素子の内部インピーダンスがそれより小さくなるように変化してそれらの特性が維持されることとなる。
【００４３】
そして、この状態で、中間調の表示に切換えられると、その中間調表示期間内の選択期間ＴＳ において、印加される差信号（ＶＸｍ１−ＨＹｎ ）の電圧Ｖｍｓ１ と差信号（ＶＸｍ２−ＨＹｎ ）の電圧Ｖｍｓ２ が共に等しい中間調に対応する電圧であっても、部分Ｐ２ に係わる二端子アクティブ素子を介して液晶層に流入する電荷量Ｑ２ が、部分Ｐ１ に係わる二端子アクティブ素子を介して液晶層に流入する電荷量Ｑ１ よりも少なくなり、この結果、中間調表示期間内の非選択期間ＴＮ での部分Ｐ２ の液晶層に掛かる実効電圧（電荷量Ｑ２ に比例する）は図中の斜線部分Ｓ２ となり、部分Ｐ１ の液晶層に掛かる実効電圧（電荷量Ｑ１ に比例する）は図中の斜線部分Ｓ１ となり、明らかに、Ｓ１ ＞Ｓ２ となる。よって、部分Ｐ２ は暗い残像となり、部分Ｐ１ は所定の中間調となる。
【００４４】
尚、このような残像現象は、焼き付き（Ｓｔｉｃｋｉｎｇ） 現象とも呼ばれている。
【００４５】
本発明は、このようなフリッカの発生と残像現象の発生に起因する表示品質の低下の問題に鑑みてなされたものであり、液晶パネルの新規な駆動方法によって二端子アクティブ素子の特性を補償することによってこれらの問題点を解決し、表示品質の優れたアクティブ・マトリクス型液晶表示装置を提供することを目的とする。
【００４６】
【課題を解決するための手段】
このような目的を達成するために本発明は、列電極群と行電極群の間に液晶層と二端子アクティブ素子群が直列接続する構造の液晶パネルを有し、これらの列電極群と行電極群に差信号を印加することによって、該液晶パネルに表示を行わせるアクティブ・マトリクス型液晶表示装置の駆動方法を対象とし、上記差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定してこれらの列電極群と行電極群に印加するようにした。
【００４７】
又、液晶パネルに対して実質的な表示動作を行わせる期間、即ち、選択期間を除く期間内に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにした。
【００４８】
そして、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、二端子アクティブ素子の電圧対電流特性が、正極性の電圧に対して流れる電流値よりも負極性の電圧に対して流れる電流値の方が大きい場合には、差信号を印加する正極性の選択期間を負極性の選択期間よりも長く設定することを特徴とする。
【００４９】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、二端子アクティブ素子の電圧対電流特性が、負極性の電圧に対して流れる電流値よりも正極性の電圧に対して流れる電流値の方が大きい場合には、差信号を印加する負極性の選択期間を正極性の選択期間よりも長く設定することを特徴とする。
【００５０】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間において液晶層に印加されることによって表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、画素群に表示させるデータに対応する電圧を差信号として印加する選択期間の直前に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５１】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間を除く走査期間内に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５２】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、表示期間と表示期間との間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５３】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間を除く走査期間内に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５４】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５５】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５６】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５７】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５８】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００５９】
また、本発明に係るアクティブ・マトリクス型液晶表示装置の駆動方法は、列電極群と、行電極群と、列電極と行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を列電極群と行電極群に一定期間印加することを特徴とする。
【００６０】
また、上記差信号は交播信号であることが好ましい。
【００６１】
【作用】
前者の駆動方法、即ち、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定した差信号を、列電極群と行電極群に印加するようにすると、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対称であっても、差信号の電圧によってこの非対称性が相殺されることとなり、この非対称に起因する液晶層への直流オフセット成分の発生が低減され、その結果、フリッカ等の発生が低減されると同時に液晶パネルの経時劣化が防止される。
【００６２】
後者の駆動方法、即ち、液晶パネルに対して実質的な表示動作を行わせる期間内（選択期間を除く期間内）に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにすると、二端子アクティブ素子のＩ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特性に固定化されることとなり、実質的な表示動作中における、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑止することができ、表示品質の向上を図ることができる。
【００６３】
【実施例】
以下、本発明の第１の実施例を図面と共に説明する。この実施例は、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で異なることにより表示品質が低下すること（前記第１の問題点）に鑑みてなされた、アクティブ・マトリクス型液晶表示装置の駆動方法に関する。尚、この実施例は、図１８に示したアクティブ・マトリクス型液晶表示装置に適用したものである。
【００６４】
この実施例では、図１（図２０に対応する）と図２（図２１に対応する）に示されるタイミングチャートに基いて液晶パネル内の列電極群と行電極群を駆動することによって、二端子アクティブ素子のＩ−Ｖ特性を補償する。
【００６５】
まず、図１において、図２０で説明したのと同様に、交流反転信号ＦＲに同期して交流ビデオ信号ＰＳ が生成される。但し、図２０に示したタイミングとの相違点は、交流反転信号ＦＲの各周期における論理値“Ｈ”となる期間（液晶層を正極性の差信号で駆動する期間）と論理値“Ｌ”となる期間（液晶層を負極性の差信号で駆動する期間）が等しくは無く、異なっている。
【００６６】
ここで、交流反転信号ＦＲが論理値“Ｈ”となる期間τＨ と論理値“Ｌ”となる期間τＬ は次の条件に従って設定される。即ち、図２２に示す二端子アクティブ素子のＩ−Ｖ特性が、例えば、正極性では印加電圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に負極性では印加電圧Ｖに対して小電流Ｉが流れる非線形特性を有する場合には、交流反転信号ＦＲの正極性に対応する期間τＨ は、Ｉ−Ｖ特性と逆の関係で小さく設定され、交流反転信号ＦＲの負極性に対応する期間τＬ は、Ｉ−Ｖ特性と逆の関係で大きく設定される。
【００６７】
他方、二端子アクティブ素子のＩ−Ｖ特性が、例えば、負極性では印加電圧Ｖに対して大電流Ｉが流れる非線形特性を有し、逆に正極性では印加電圧Ｖに対して小電流Ｉが流れる非線形特性を有する場合には、交流反転信号ＦＲの正極性に対応する期間τＨ は、Ｉ−Ｖ特性と逆の関係で大きく設定され、交流反転信号ＦＲの負極性に対応する期間τＬ は、Ｉ−Ｖ特性と逆の関係で小さく設定される。
【００６８】
即ち、交流反転信号ＦＲの期間τＨ とτＬ は、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係に設定され、この設定は、例えば、液晶パネルを製造する際に得られる電気特性の測定結果に基いて行われる。
【００６９】
シフト・スタート信号ＤＹは、図１８中のＹシフトレジスタ３０２に入力されて水平走査期間の周期を設定するシフト・クロック信号ＹＳＣＬに同期してシフトされ、Ｙシフトレジスタ３０２はこのシフト・クロック信号ＹＳＣＬ に同期して選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を順次に出力する。
【００７０】
但し、この実施例のシフト・クロック信号ＹＳＣＬ は、各周期における論理値“Ｈ”となる期間と論理値“Ｌ”となる期間が異なっており、この結果、選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ の夫々が論理値“Ｈ”となる時間幅もシフト・クロック信号ＹＳＣＬ に同期して変化している。
【００７１】
図１８のＸドライブ回路２００に適応されるラッチ・パルス信号ＬＰは、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して論理値“Ｈ”となるパルス信号である。したがって、ラッチ・パルス信号ＬＰの発生タイミングもシフト・クロック信号ＹＳＣＬ に同期して変化するようになっている。
【００７２】
更に、図１８のＸシフトレジスタ２０２に適応されるシフト・スタート信号ＤＸは、各水平走査期間のビデオ信号の開始位置で論理値“Ｈ”となるパルス状の信号である。
【００７３】
更に、図１の下部に示す図は、ある１水平走査期間ｎ＋１におけるタイミングを拡大して示している。図１において、シフト・スタート信号ＤＸは、シフト・クロック信号ＸＳＣＬ に同期して動作する図１８中のＸシフトレジスタ２０２によってシフトされ、そのシフト・クロック信号ＸＳＣＬ に同期してサンプリング信号Ｓ１ 〜Ｓｍ 〜ＳＭ が発生される。したがって、図１８中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路と駆動回路の動作を代表して述べれば、例えば、第ｎ番目の水平走査期間において、サンプリング信号Ｓｍ に同期して、交流ビデオ信号ＰＳ がラッチ回路中のサンプル・ホールド・コンデンサ２０５に保持されると、次に、第ｎ＋１番目の水平走査期間において、ラッチ・パルス信号ＬＰに同期して、サンプル・ホールド・コンデンサ２０５の保持電荷がサンプル・ホールド・コンデンサ２０７に転送されると共に、その電荷に対応する電圧の列電極信号ＶＸｍ が列電極Ｘｍ に出力される。同様に、第ｎ−１番目の交流ビデオ信号ＰＳ は第ｎ番目の列電極信号ＶＸｍ として出力され、第ｎ＋１番目の交流ビデオ信号ＰＳ は第ｎ＋２番目の列電極信号ＶＸｍ として出力される。即ち、交流ビデオ信号ＰＳ がサンプリングされるタイミングと、列電極信号ＶＸｍ として列電極Ｘｍ に出力されるタイミングとは、１水平走査期間だけずれている。
【００７４】
更に、各ラッチ・パルス信号ＬＰの発生間隔が異なるので、それに応じて、列電極信号ＶＸｍ の時間幅も変化する。
【００７５】
図２は、図１８に示す液晶表示パネル１００中の画素（ｍ，ｎ）が選択される場合の、列電極信号ＶＸｍ と行電極信号ＨＹｎ 、及びそれらの差信号（ＶＸｍ −ＨＹｎ ）のタイミングを代表して示している。
【００７６】
ここで、行電極信号ＨＹｎ のパルス幅は、交流反転信号ＦＲの時間幅が図１２に示すように正極性と負極性で異なるのに対応して、正極性の選択期間ＴＳ では狭く、負極性の選択期間ＴＳ では広くなっている。この結果、差信号（ＶＸｍ −ＨＹｎ ）は、負極性の選択期間ＴＳ では狭く、正極性の選択期間ＴＳ では広くなる。したがって、画素（ｍ，ｎ）に対応する二端子アクティブ素子が、図５に示したように、Ｉ−Ｖ特性が正極性と負極性とで非対象であっても、各選択期間ＴＳ における差信号（ＶＸｍ −ＨＹｎ ）の時間幅が、そのＩ−Ｖ特性とは逆の関係に設定されていることによって、二端子アクティブ素子に印加される実効電圧（各極性での実効電圧を点線ＤとＥで示す）が正極性と負極性で等しくなり、更に、画素（ｍ，ｎ）に対応する液晶層に掛かる電圧も正極性と負極性で等しくなることから、フリッカの発生が大幅に低減されることとなる。
【００７７】
この実施例によれば、交流反転信号ＦＲの正極性と負極性に対応する期間τＨ とτＬ を、二端子アクティブ素子のＩ−Ｖ特性と逆の関係に設定することによって、各画素に対応する二端子アクティブ素子及び液晶層に、二端子アクティブ素子のＩ−Ｖ特性と逆の関係となる電圧の差信号が印加されるようにしたので、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対象であっても、この非対称性が相殺されることとなり、その結果、液晶層に対するオフセット直流電圧の発生が抑制されることから、フリッカの発生を低減し且つ液晶パネルの経時劣化が防止される。
【００７８】
次に、第２の実施例を図３〜図８と共に説明する。この第２の実施例は、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものであり、液晶表示装置の液晶パネルで表示動作中に、二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【００７９】
まず、この第２の実施例に適用されるアクティブ・マトリクス型液晶表示装置の構成を図３に基いて説明する。
【００８０】
この液晶表示装置は、液晶パネル４００とＸドライブ回路５００及びＹドライブ回路６００を備え、Ｘドライブ回路５００とＹドライブ回路６００が液晶パネル４００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【００８１】
液晶パネル４００は、Ｘドライブ回路５００に接続する複数の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路６００に接続する複数の行電極Ｙ１ 〜Ｙｎ 〜ＹＮ （図中には、第ｎ番目の列電極Ｙｎ を代表して示す）が、夫々対向する基板上に交差するようにして設けられ、更に、これらの列電極Ｘ１ 〜Ｘｍ 〜ＸＭ と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍ と行電極Ｙｎ を代表すれば、画素となる液晶層４０１と二端子アクティブ素子４０２が、列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造となっており、これらの電極Ｘｍ とＹｎ の間に掛かる差信号（ＶＸｍ −ＨＹｎ ）によって、液晶層４０１の印加電圧Ｖｌ と二端子アクティブ素子４０２の印加電圧Ｖｍ が設定される。
【００８２】
次に、Ｘドライブ回路５００は、列電極Ｘ１ 〜Ｘｍ〜ＸＭ に対応するＭ個の出力接点を有するＸシフトレジスタ５０１と、これらの出力接点と列電極Ｘ１ 〜Ｘｍ 〜ＸＭ との間に夫々設けられたラッチ回路群（図中には、第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２を代表して示す）と列電極駆動回路群（図中には、第ｍ番目の列電極Ｘｍ に対応する列電極駆動回路５０３を代表して示す）を有している。
【００８３】
Ａ／Ｄコンバータ７００は、ビデオ信号Ｐを入力して、最大階調を２Ｎ −１で表すＮビットのデジタル・ビデオ・データに変換して、Ｘシフトレジスタ５０１に供給する。Ｘシフトレジスタ５０１は、所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期して、デジタル・ビデオ・データを入力すると共にＮビット毎に並列にシフトするＭ段のシフトレジスタが適用されており、シフト・クロック信号ＸＳＣＬ に同期して順次に出力接点からデジタル・ビデオ・データＤ１ 〜Ｄｍ 〜ＤＭ を出力する。
【００８４】
液晶パネル４００の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ とＸシフトレジスタ５０１の各出力接点との間には、所謂ラッチ回路群と駆動回路群が設けられている。
【００８５】
ここで、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２と駆動回路５０３を代表して述べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ５０１から出力されるデジタル・ビデオ・データＤｍ を出力タイミングに同期してラッチする。次に、駆動回路５０３がパルス幅変調処理を行うことによって、デジタル・ビデオ・データＤｍ で設定される階調に比例した時間幅の列電極信号ＶＸｍ を列電極Ｘｍ へ出力する。
【００８６】
ここで、デジタル・ビデオ・データＤｍ に対する列電極信号ＶＸｍ の電圧振幅と時間幅の関係を図４に基いて更に詳述すると、交流反転信号ＦＲはデューティーが５０％の矩形波であり、各半周期が１水平走査期間に対応することにより、線順次走査するタイミングで行電極Ｙ１ 〜ＹＮ を順に選択する選択期間ＴＳ を設定している。そして、交流反転信号ＦＲが論理値“Ｈ”のときは、負極性の選択期間ＴＳ 、論理値“Ｌ”のときは、正極性の選択期間ＴＳ を設定する。更に、デジタル・ビデオ・データＤｍ の最大階調２Ｎ −１が交流反転信号ＦＲの半周期（即ち、ＴＳ ）の時間幅と等しい関係に設定されており、この時間幅の範囲内でパルス幅変調が行われる。そして、交流反転信号ＦＲが論理値“Ｈ”のときは、列電極信号ＶＸｍ は、デジタル・ビデオ・データＤｍ に比例する時間幅Ｖｏｎで電圧Ｖａ となり、残余の期間幅Ｖｏｆｆ で電圧−Ｖａ となる。交流反転信号ＦＲが論理値“Ｌ”のときは、列電極信号ＶＸｍ は、デジタル・ビデオ・データＤｍ に比例する時間幅Ｖｏｎで電圧−Ｖａ となり、残余の期間幅Ｖｏｆｆ で電圧Ｖａ となる。このように、パルス幅変調された列電極信号ＶＸｍ が列電極Ｘｍ に印加されると、その列電極Ｘｍ とある行電極との交差位置にある液晶層に掛かる実効電圧が、時間幅と一定振幅｜Ｖａ ｜との積に相当することとなるので、実質的にデジタル・ビデオ・データＤｍ に応じた選択時間幅の電圧の列電極信号を列電極Ｘｍ に供給したの等価となる。
【００８７】
次に、Ｙドライブ回路６００内の液晶電源発生回路６０１は、絶対値が｜Ｖｒ ｜≧｜Ｖｐ ｜≧｜Ｖａ ｜の関係にある６種類の電圧Ｖｒ ，Ｖｐ ，Ｖａ ，−Ｖｒ ，−Ｖｐ ，−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、３種類の液晶電圧ＶＲ ，ＶＳ ，ＶＮ を伝送線６０２，６０３，６０４へ出力する。
【００８８】
Ｙシフトレジスタ６０５は、水平走査期間の周期を設定する所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してＹシフト・スタート信号ＤＹをシフトし、Ｎ個の出力接点から順次に選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を出力する。
【００８９】
Ｙシフトレジスタ６０５の各出力接点と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間には、切換回路群が設けられている。図中に示す第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、Ｙシフトレジスタ６０５の第ｎ番目の出力接点から出力される選択信号Ｃｎとその１つ前の第ｎ−１番目の出力接点から出力される選択信号Ｃｎ−１ との論理積を求めるＡＮＤゲート６０６と、第ｎ番目の出力接点から出力される選択信号Ｃｎ とその１つ前の第ｎ−１番目の出力接点から出力される選択信号Ｃｎ−１ の論理反転信号との論理積を求めるＡＮＤゲート６０７を有し、更に、伝送線６０２と行電極Ｙｎ の間にはＡＮＤゲート６０６の論理出力に従って導通・非導通となるアナログ・スイッチ６０８、伝送線６０３と行電極Ｙｎ の間にはＡＮＤゲート６０７の論理出力に従って導通・非導通となるアナログ・スイッチ６０９、伝送線６０４と行電極Ｙｎ の間には選択信号Ｃｎ の反転論理信号に従って導通・非導通となるアナログ・スイッチ６１０が設けられている。
【００９０】
したがって、選択信号Ｃｎ−１ とＣｎ が共に論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＲ が供給され、選択信号Ｃｎ−１ の論理値“Ｌ”且つ選択信号Ｃｎ が論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＳ が供給され、選択信号Ｃｎ が論理値“Ｌ”のときは、選択信号Ｃｎ−１ の論理値に関わりなく、行電極Ｙｎ に液晶電圧ＶＮ が供給される。
【００９１】
更に、交流反転信号ＦＲの論理値との関係を含めて述べると、図５に示すように、交流反転信号ＦＲと選択信号Ｃｎ−１ とＣｎ の全ての論理値が“Ｈ”のときは、行電極Ｙｎ に選択電圧＋Ｖｒ が供給され、交流反転信号ＦＲが“Ｌ”且つ選択信号Ｃｎ−１ とＣｎ が共に“Ｈ”のときは、行電極Ｙｎ に選択電圧−Ｖｒ が供給され、交流反転信号ＦＲが“Ｈ”且つ選択信号Ｃｎ−１ が“Ｌ”で選択信号Ｃｎ が“Ｈ”のときは、行電極Ｙｎに選択電圧＋Ｖｐ が供給され、交流反転信号ＦＲが“Ｌ”且つ選択信号Ｃｎ−１ が“Ｌ”で選択信号Ｃｎ が“Ｈ”のときは、行電極Ｙｎ に選択電圧−Ｖｐ が供給される。
【００９２】
次に、かかる構成をアクティブ・マトリクス型液晶表示装置の動作を図６〜図８に基いて説明する。まず、この実施例では、図６に示すように、シフト・スタート信号ＤＹの時間幅がシフト・クロック信号ＹＳＣＬ の４周期分に設定されている。そして、シフト・スタート信号ＤＹは、Ｙシフトレジスタ６０５において、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して順次にシフトされるので、シフト・スタート信号ＤＹと同じ時間幅で夫々シフト・クロック信号ＹＳＣＬ の１周期ずつずれた選択信号Ｃ１ 〜ＣＮ が発生する。
【００９３】
このような選択信号Ｃ１ 〜ＣＮ が発生すると、例えば、第ｎ番目の行電極Ｙｎ における第ｍ１番目と第ｍ２番目の列電極Ｘｍ１とＸｍ２の間に掛かる差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）は、図７に示すような波形となる。
【００９４】
図７のタイミングを更に詳述すれば、選択信号Ｃｎ−１ とＣｎ の発生タイミングは、上述したように、１水平走査期間だけずれているので、両方の選択信号Ｃｎ−１ とＣｎ の論理値が共に“Ｈ”となる期間Ｔｒ は、３倍の水平走査期間（３Ｈ）となっている。そして、この期間Ｔｒ （以下、リセット期間という）では、図示するように、通常の表示に適用される最大振幅電圧（正極性のときの最大振幅は、黒に対応するＶｐ ＋Ｖａ 、負極性のときの最大振幅は、黒に対応する−（Ｖｐ ＋Ｖａ ）である）よりも大電圧が印加される。そして、このリセット期間Ｔｒ が終了した次の１水平期間が通常の選択期間ＴＳ となり、Ｘドライブ回路５００から出力される列電極信号ＶＸｍ が列電極Ｘｍ に供給される。更に、選択期間ＴＳ が終了すると、次の行電極の走査が開始されるので、行電極Ｙｎ にとっては非選択期間ＴＮ となる。そして、１フィールド走査期間又は１フレーム走査期間が経過するまでは、この非選択期間ＴＮ が続き、その後に再びリセット期間Ｔｒ と選択期間ＴＳ となり、これらの処理が繰り返されるようになっている。尚、他の列電極Ｃ１ 〜Ｃｎ−１ ，Ｃｎ＋１ 〜ＣＮ の走査においても同様の処理が繰返される。
【００９５】
更に、各列電極Ｃ１ 〜ＣＮ に印加される電圧の極性は、１フィールド走査期間又は１フレーム走査期間毎に反転する。
【００９６】
更に、図７は、第ｍ１番目の列電極Ｘｍ１と第ｎ番目の行電極Ｙｎ の交差部分（ｍ１，ｎ）の画素は、黒表示期間内の各選択期間ＴＳ で｜Ｖｐ −Ｖａ ｜の差信号（ＶＸｍ１−ＨＹｎ ）が印加されることによって黒表示となっており、第ｍ２番目の列電極Ｘｍ２と第ｎ番目の行電極Ｙｎ の交差部分（ｍ２，ｎ）の画素は、白表示期間（黒表示期間と同じ期間）内の各選択期間ＴＳ で｜Ｖｐ ＋Ｖａ ｜の電圧の差信号（ＶＸｍ２−ＨＹｎ ）が印加されることによって白表示となっており、この状態から、中間調表示期間において中間調の表示に切換えた場合を示している。
【００９７】
もし仮に、この実施例の駆動方法を適用しない場合には、前述したように、中間調表示に切換えることにより、列電極Ｘｍ１と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ１−ＨＹｎ ）と、列電極Ｘｍ２と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ２−ＨＹｎ ）は等しくなるが、白、黒表示を行ってきたことによる二端子アクティブ素子の特性シフト差により、図示するように、液晶層に加わる実効電圧Ｖｍｓ１ とＶｍｓ２ 、実効値Ｓ１ とＳ２ が異なるようになり、この差が残像の原因となる。そして、通常の選択期間ＴＳ の直前のリセット期間Ｔｒ において、大電圧の差信号が印加されることによって、残像現象が大幅に低減される原理を説明する。残像現象の原因は、白表示を行っている画素の二端子アクティブ素子と黒表示を行っている画素の二端子アクティブ素子の特性シフト量が異なることにより、次に同一の階調を表示させた場合も、夫々の二端子アクティブ素子の特性が異なるために、液晶層に加わる実効電圧が異なることに起因している。
【００９８】
これに対し、この実施例では、リセット期間Ｔｒ の高電圧の差信号を二端子アクティブ素子に印加させることにより、二端子アクティブ素子のＩ−Ｖシフト特性をその高い電圧に基いて飽和させてしまい、そのＩ−Ｖシフト特性を保持させてしまうので、その後の二端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。この結果、従来シフト量が異なるような（例えば、前記の白黒でのウィンドウ）表示を行なった後に中間調に表示を切換えても、二端子アクティブ素子は固定化されたＩ−Ｖ特性に基いて表示動作を行なうようになるため、従来のような特性シフトに起因する残像現象の発生を大幅に低減することができる。
【００９９】
更に、残像現象が低減化される原理を、図７の中間調表示期間のタイミングを拡大して示す図８に基いて説明する。尚、図８は、第ｍ番目の列電極Ｘｍ と第ｎ番目の行電極Ｙｎ に印加される列電極信号ＶＸｍ と行電極信号ＨＹｎ 及び差信号（ＶＸｍ −ＨＹｎ ）を代表して示し、実線で示す波形が実際に印加される電圧、点線で示す波形が実効電圧を示す。更に、差信号（ＶＸｍ −ＨＹｎ）の電圧Ｖｍｓ１ と実効電圧Ｖｍｎ１ が１フィールド期間前又は１フレーム期間前の各電圧、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ２ と実効電圧Ｖｍｎ２ がそれに対して１フィールド期間後又は１フレーム期間後の各電圧を示す。
【０１００】
図８から明らかなように、最初は黒表示又は白表示されていて、次に同一の中間調レベルに切換えられる場合は、選択期間ＴＳ において印加される差信号の電圧は共に等しいので、Ｖｍｓ１ ＝Ｖｍｓ２となり、それによる実効電圧も、Ｖｌｓ１ ＝Ｖｌｓ２ 、更に、非選択期間ＴＮ において印加される実効電圧も、Ｖｍｎ１ ＝Ｖｍｎ２ 、Ｓ１ ＝Ｓ２ となる。したがって、上述したように、二端子アクティブ素子のシフト特性に起因する残像現象の発生が低減される。
【０１０１】
更に、リセット期間Ｔｒ は、各行電極Ｙ１ 〜ＹＮ に対して、１フィールド期間又は１フレーム期間毎に１回ずつ巡ってくるものであるので、３水平査期間（３Ｈ）ずつのリセット期間Ｔｒ は、１フィールド期間又は１フレーム期間に対して数％の期間にすぎない。したがって、この実施例にように、リセット期間Ｔｒ において高電圧を印加しても液晶層に掛かる電圧変動は極めて少なく、表示品質を低下させる要因とはならない。尚、この実施例では、リセット期間Ｔｒ を３水平走査期間に設定したが、これに限定されるものではなく、電圧変動による表示品質の低下を招かない範囲でこの期間以上に設定してもよい。又、リセット期間Ｔｒ における印加電圧をより高くしてリセット期間Ｔｒ をこの実施例よりも短くしてもよい。但し、液晶層及び二端子アクティブ素子が破壊に至らない範囲内で最大印加電圧を設定することは言うまでもない。
【０１０２】
次に、第３の実施例を図９〜図１２と共に説明する。尚、この実施例は、第２の実施例と同様に、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものであり、液晶表示装置の液晶パネルで表示動作中に、二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【０１０３】
まず、この実施例に係わるアクティブ・マトリクス型液晶表示装置の構成を図９に基いて説明する。但し、図９において、図３と同一又は同等の部分は、同一符号で示す。
【０１０４】
即ち、この液晶表示装置は、液晶パネル４００とＸドライブ回路５００及びＹドライブ回路６００を備え、Ｘドライブ回路５００とＹドライブ回路６００が液晶パネル４００の各画素部分を線順次走査することによって、表示を実現する構成となっている。
【０１０５】
液晶パネル４００は、Ｘドライブ回路５００に接続する複数の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ （図中には、第ｍ番目の列電極Ｘｍ を代表して示す）と、Ｙドライブ回路６００に接続する複数の行電極Ｙ１ 〜Ｙｎ 〜ＹＮ （図中には、第ｎ番目の列電極Ｙｎ を代表して示す）が、夫々対向する基板上に交差するようにして設けられ、更に、これらの列電極Ｘ１ 〜Ｘｍ 〜ＸＭ と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間に、液晶が充填されると共に、夫々の交差部分（画素となる部分）の夫々に二端子アクティブ素子が形成されている。即ち、図示の列電極Ｘｍ と行電極Ｙｎ を代表すれば、画素となる液晶層４０１と二端子アクティブ素子４０２が、列電極Ｘｍ と行電極Ｙｎ の間に直列接続する構造となっている。
【０１０６】
次に、Ｘドライブ回路５００は、列電極Ｘ１ 〜Ｘｍ〜ＸＭ に対応するＭ個の出力接点を有するＸシフトレジスタ５０１と、これらの出力接点と列電極Ｘ１ 〜Ｘｍ 〜ＸＭ との間に夫々設けられたラッチ回路群（図中には、第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２を代表して示す）と列電極駆動回路群（図中には、第ｍ番目の列電極Ｘｍ に対応する列電極駆動回路５０３を代表して示す）を有している。
【０１０７】
Ａ／Ｄコンバータ７００は、ビデオ信号Ｐを入力して、最大階調を２Ｎ −１で表すＮビットのデジタル・ビデオ・データに変換して、Ｘシフトレジスタ５０１に供給する。Ｘシフトレジスタ５０１は、所定周波数ｆＸ のシフト・クロック信号ＸＳＣＬ に同期して、デジタル・ビデオ・データを入力すると共にＮビット毎に並列にシフトするＭ段のシフトレジスタが適用されており、シフト・クロック信号ＸＳＣＬ に同期して順次に出力接点からデジタル・ビデオ・データＤ１ 〜Ｄｍ 〜ＤＭ を出力する。
【０１０８】
液晶パネル４００の列電極Ｘ１ 〜Ｘｍ 〜ＸＭ とＸシフトレジスタ５０１の各出力接点との間には、所謂ラッチ回路群と駆動回路群が設けられている。
【０１０９】
ここで、図中の第ｍ番目の列電極Ｘｍ に対応するラッチ回路５０２と駆動回路５０３を代表して述べれば、まず、ラッチ回路５０２は、Ｘシフトレジスタ５０１から出力されるデジタル・ビデオ・データＤｍ を出力タイミングに同期してラッチする。次に、駆動回路５０３がパルス幅変調処理を行うことによって、デジタル・ビデオ・データＤｍ で設定される階調に比例した時間幅の列電極信号ＶＸｍ を列電極Ｘｍ へ出力する。尚、このパルス幅変調処理は、第２の実施例と同様の原理にしたがって行われる。
【０１１０】
次に、Ｙドライブ回路６００内の液晶電源発生回路６０１は、絶対値が｜Ｖｐ ｜≧｜Ｖａ ｜の関係にある４種類の電圧Ｖｐ ，Ｖａ ，−Ｖｐ ，−Ｖａ が入力され、交流反転信号ＦＲに同期してマルチプレックス動作することにより、２種類の液晶電圧ＶＳ ，ＶＮ を伝送線６１２，６１４へ出力する。即ち、交流反転信号ＦＲの論理値が“Ｈ”のときは、液晶電圧ＶＳ が電圧Ｖｐ 且つ液晶電圧ＶＮ が電圧Ｖａ となり、交流反転信号ＦＲの論理値が“Ｌ”のときは、液晶電圧ＶＳ が電圧−Ｖｐ 且つ液晶電圧ＶＮ が電圧−Ｖａ となる。
【０１１１】
Ｙシフトレジスタ６０５は、水平走査期間の周期を設定する所定周波数ｆＹ のシフト・クロック信号ＹＳＣＬ に同期してＹシフト・スタート信号ＤＹをシフトし、Ｎ個の出力接点から順次に選択信号Ｃ１ 〜Ｃｎ 〜ＣＮ を出力する。
【０１１２】
Ｙシフトレジスタ６０５の各出力接点と行電極Ｙ１ 〜Ｙｎ 〜ＹＮ の間には、切換回路群が設けられている。図中に示す第ｎ番目の行電極Ｙｎ に対応する切換回路を代表して述べれば、Ｙシフトレジスタ６０５の第ｎ番目の出力接点から出力される選択信号Ｃｎによって導通・非導通となる第１のアナログ・スイッチ６１３が伝送線６１１と行電極Ｙｎ の間に接続されると共に、選択信号Ｃｎ の反転信号によって導通・非導通となる第２のアナログ・スイッチ６１４が伝送線６１２と行電極Ｙｎ の間に接続されている。そして、選択信号Ｃｎ が論理値“Ｈ”のときは、行電極Ｙｎ に液晶電圧ＶＳ が供給され、選択信号Ｃｎ が論理値“Ｌ”のときは、行電極Ｙｎに液晶電圧ＶＮ が供給される。
【０１１３】
次に、かかる構成のアクティブ・マトリクス型液晶表示装置の動作を図２１〜図２３に基いて説明する。まず、この実施例では、図１０に示すように、シフト・スタート信号ＤＹの時間幅がシフト・クロック信号ＹＳＣＬ の４周期分に設定されている。そして、シフト・スタート信号ＤＹは、Ｙシフトレジスタ６０５において、シフト・クロック信号ＹＳＣＬ の立下がり時点に同期して順次にシフトされるので、シフト・スタート信号ＤＹと同じ時間幅で夫々シフト・クロック信号ＹＳＣＬ の１周期ずつずれた選択信号Ｃ１ 〜ＣＮ が発生する。
【０１１４】
このような選択信号Ｃ１ 〜ＣＮ が発生すると、例えば、第ｎ番目の行電極Ｙｎ における第ｍ１番目と第ｍ２番目の列電極Ｘｍ１とＸｍ２の間に掛かる差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）は、図１１に示すような波形となる。
【０１１５】
図１１のタイミングを更に詳述すれば、選択信号Ｃｎ の発生タイミングは、上述したように、１水平走査期間だけずれているので、選択信号Ｃｎ の論理値が“Ｈ”となる期間ＴＳ ’ は、３倍の水平走査期間（３Ｈ）となっている。そして、このリセット期間ＴＳ ’が終了した次の１水平期間が通常の選択期間ＴＳ となり、Ｘドライブ回路５００から出力される列電極信号ＶＸｍ が列電極Ｘｍ に供給される。更に、選択期間ＴＳ が終了すると、次の行電極の走査が開始されるので、行電極Ｙｎ にとっては非選択期間ＴＮ となる。そして、１フィールド走査期間又は１フレーム走査期間が経過するまでは、この非選択期間ＴＮ が続き、その後に再びリセット期間ＴＳ ’と選択期間ＴＳ となり、これらの処理が繰り返されるようになっている。尚、他の列電極Ｃ１ 〜Ｃｎ−１ ，Ｃｎ＋１ 〜ＣＮ の走査においても同様の処理が繰返される。
【０１１６】
更に、各列電極Ｃ１ 〜ＣＮ に印加される電圧の極性は、１フィールド走査期間又は１フレーム走査期間毎に反転する。
【０１１７】
更に、図１１は、第ｍ１番目の列電極Ｘｍ１と第ｎ番目の行電極Ｙｎ の交差部分（ｍ１，ｎ）の画素は、黒表示期間内の各選択期間ＴＳ で｜Ｖｐ −Ｖａ ｜の差信号（ＶＸｍ１−ＨＹｎ ）が印加されることによって黒表示となっており、第ｍ２番目の列電極Ｘｍ２と第ｎ番目の行電極Ｙｎ の交差部分（ｍ２，ｎ）の画素は、白表示期間（黒表示期間と同じ期間）内の各選択期間ＴＳ で｜Ｖｐ ＋Ｖａ ｜の電圧の差信号（ＶＸｍ２−ＨＹｎ ）が印加されることによって白表示となっており、この状態から、中間調表示期間において中間調の表示に切換えた場合を示している。尚、中間調表示期間における選択期間ＴＳ では、夫々の差信号（ＶＸｍ１−ＨＹｎ ）と（ＶＸｍ２−ＨＹｎ ）による実効電圧は、図示するように、Ｖｍｓ１ とＶｍｓ２であり、非選択期間ＴＮ での実効電圧が、Ｓ１ とＳ２ であることを示す。
【０１１８】
もし仮に、この実施例の駆動方法を適用しない場合には、前述したように、中間調表示に切換えることにより、列電極Ｘｍ１と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ１−ＨＹｎ ）と、列電極Ｘｍ２と行電極Ｙｎ の交差部分の画素に加わる差信号（ＶＸｍ２−ＨＹｎ ）は等しくなるが、白、黒表示を行ってきたことによる二端子アクティブ素子の特性シフト差により、図示するように、液晶層に加わる実効電圧Ｖｍｓ１ とＶｍｓ２ 、実効値Ｓ１ とＳ２ が異なるようになり、この差が残像の原因となる。そして、通常の選択期間ＴＳ の直前のリセット期間Ｔｒ において、大電圧の差信号が印加されることによって、残像現象が大幅に低減される原理を説明する。残像現象の原因は、白表示を行っている画素の二端子アクティブ素子と黒表示を行っている画素の二端子アクティブ素子の特性シフト量が異なることにより、次に同一の階調を表示させた場合も、夫々の二端子アクティブ素子の特性が異なるために、液晶層に加わる実効電圧が異なることに起因している。
【０１１９】
これに対し、この実施例では、リセット期間Ｔｒ の高電圧の差信号を二端子アクティブ素子に印加させることにより、二端子アクティブ素子のＩ−Ｖシフト特性をその高い電圧に基いて飽和させてしまい、そのＩ−Ｖシフト特性を保持させてしまうので、その後の二端子アクティブ素子のＩ−Ｖ特性が変動しなくなる。この結果、従来シフト量が異なるような（例えば、前記の白黒でのウィンドウ）表示を行なった後に中間調に表示を切換えても、二端子アクティブ素子は固定化されたＩ−Ｖ特性に基いて表示動作を行なうようになるため、従来のような特性シフトに起因する残像現象の発生を大幅に低減することができる。
【０１２０】
更に、残像現象が低減化される原理を、図１１の中間調表示期間のタイミングを拡大して示す図１２に基いて説明する。尚、図１２は、第ｍ番目の列電極Ｘｍ と第ｎ番目の行電極Ｙｎ に印加される列電極信号ＶＸｍ と行電極信号ＨＹｎ 及び差信号（ＶＸｍ −ＨＹｎ ）を代表して示し、実線で示す波形が実際に印加される電圧、点線で示す波形が実効電圧を示す。更に、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ１ と実効電圧Ｖｍｎ１ が１フィールド期間前又は１フレーム期間前の各電圧、差信号（ＶＸｍ −ＨＹｎ ）の電圧Ｖｍｓ２ と実効電圧Ｖｍｎ２ がそれに対して１フィールド期間後又は１フレーム期間後の各電圧を示す。又、電圧Ｖｍｓ１ ，Ｖｌｓ１ ，Ｖｍｎ１ ，Ｓ１ は、図１１の黒表示期間後に中間調表示に切換えられた液晶層及び二端子アクティブ素子に印加される電圧を示し、電圧Ｖｍｓ２ ，Ｖｌｓ２ ，Ｖｍｎ２ ，Ｓ２ は、図１１の白表示期間後に中間調表示に切換えられた液晶層及び二端子アクティブ素子に印加される電圧を示し、同一の時間軸において重ねて示されている。
【０１２１】
図１２から明らかなように、最初に黒表示又は白表示されていて、次に同一の中間調レベルに切換えられる場合には選択期間ＴＳ において印加される差信号の電圧は共に等しいので、Ｖｍｓ１ ＝Ｖｍｓ２ となり、それによる実効電圧も、Ｖｌｓ１ ＝Ｖｌｓ２ 、更に、非選択期間ＴＮ において印加される実効電圧も、Ｖｍｎ１ ＝Ｖｍｎ２ 、Ｓ１ ＝Ｓ２ となる。したがって、上述したように、二端子アクティブ素子の特性に起因する直流オフセット成分が蓄積されなくなり、残像現象の発生が低減される。
【０１２２】
尚、リセット期間ＴＳ ’は、各行電極Ｙ１ 〜ＹＮ に対して、１フィールド期間又は１フレーム期間毎に１回ずつ巡ってくるものであるので、３水平査期間（３Ｈ）ずつのリセット期間ＴＳ ’は、１フィールド期間又は１フレーム期間に対して数％の期間にすぎない。したがって、この実施例にように、リセット期間ＴＳ ’において高電圧を印加しても液晶層に掛かる電圧変動は極めて少なく、表示品質を低下させる要因とはならない。尚、この実施例では、リセット期間ＴＳ ’を３水平走査期間に設定したが、これに限定されるものではなく、電圧変動による表示品質の低下を招かない範囲でこれ以上の期間又は任意の期間に設定してもよい。
【０１２３】
又、この第３の実施例では、第２の実施例のような高い電圧をリセット期間において印加しないので、液晶層及び二端子アクティブ素子に過度な電圧を印加しなくて済み、液晶パネルの経年劣化の防止を図ることができる。更に、リセットのための高電圧を別個に発生させるための電源装置が不要となり、又、Ｙシフトレジスタ６０５と行電極Ｙ１ 〜ＹＮ の間に設けられる切換回路が簡素となる等の効果が得られる。
【０１２４】
次に、第４の実施例を図１３〜図１５と共に説明する。この実施例は、第２の実施例及び第３実施例と同様に、二端子アクティブ素子に印加される電圧に応じてＩ−Ｖ特性がシフトするシフト特性に起因して表示品質が低下する問題点（前記第２の問題点）に鑑みてなされたものである。但し、実際の表示動作期間以外の期間に二端子アクティブ素子のシフト特性を補償することで、残像現象の発生を防止するようにしたものである。
【０１２５】
尚、この実施例に適用されるアクティブ・マトリクス型液晶表示装置の構成は、図３と同様の構成を有する。但し、図３中のＸドライブ回路５００に設けられている駆動回路群（同図には駆動回路５０３が代表して示されている）には、電圧Ｖａ ，−Ｖａ の代わりに、６種類の電圧Ｖｒ ／２，Ｖｐ ／２，Ｖａ ／２，−Ｖｒ ／２，−Ｖｐ ／２，−Ｖａ ／２が印加されている。更に、液晶電源発生回路６０１に供給される電圧は、Ｖｒ ，Ｖｐ ，Ｖａ ，−Ｖｒ ，−Ｖｐ ，−Ｖａ の代わりに、Ｖｒ ／２，Ｖｐ ／２，Ｖａ ／２，−Ｖｒ ／２，−Ｖｐ ／２，−Ｖａ ／２が供給されている。但し、これらの電圧は、｜Ｖｒ ｜＞｜Ｖｐ ｜＞｜Ｖａ ｜の関係に設定されている。
【０１２６】
次に、この実施例の動作を図１３〜図１５のタイミングチャートに基いて説明する。まず、図１３に示すように、この実施例では、ユーザーなどが液晶表示装置に電源を投入してから、実際の表示動作を開始するまでの期間をリフレッシュ期間ＴＲ とし、このリフレッシュ期間ＴＲ の終了後に実際の表示動作を行う表示期間ＴＤ としている。
【０１２７】
まず、表示期間ＴＤ では、図１４（ａ）に示すように、ビデオ信号がパルス幅変調されることにより、矩形状の列電極信号ＶＸ１ 〜ＶＸＭ となり、線順次走査のタイミングに同期して列電極Ｘ１ 〜ＸＭ に供給される。同時に、図１４（ｂ）に示すような矩形状の行電極信号ＨＹ１ 〜ＨＹＮ が線順次走査のタイミングに同期して行電極Ｙ１ 〜ＹＮ に供給され、これらの電位差によって、図１３に示すような表示期間ＴＤ の差信号が形成されるようになっている。尚、図１３中、１フレーム期間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示している。
【０１２８】
次に、この表示期間ＴＤ 前に設定されているリフレッシュ期間ＴＲ では、行電極Ｙ１ 〜ＹＮ に供給される行電極信号ＨＹ１ 〜ＨＹＮ は、図１５（ａ）に示すように、図１４（ｂ）の行電極信号に対して１８０°位相がずらされており、電圧（Ｖｐ ＋Ｖａ ）／２と−（Ｖｐ ＋Ｖａ ）／２の代わりに、電圧（Ｖｒ ＋Ｖａ ）／２と−（Ｖｒ ＋Ｖａ ）／２が出力される。そして、この図１５（ａ）の行電極信号ＨＹ１ 〜ＨＹＮ を行電極Ｙ１ 〜ＹＮ に印加すると同時に、図１４５（ａ）に示すような矩形状で、且つ出力電圧が、（Ｖｐ ＋Ｖａ ）／２と（Ｖｐ −Ｖａ ）／２と−（Ｖｐ ＋Ｖａ ）／２と−（Ｖｐ −Ｖａ ）／２の代わりに、（Ｖｒ ＋Ｖａ ）／２と（Ｖｒ −Ｖａ ）／２と−（Ｖｒ ＋Ｖａ ）／２と−（Ｖｒ −Ｖａ ）／２の列電極信号ＶＸ１ 〜ＶＸＭ に印加すると、差信号は図１５（ｂ）のような波形となり、この図１５（ｂ）の差信号は図１３のリフレッシュ期間ＴＲ の信号に相当する。
【０１２９】
この実施例においても、予め、フレッシュ期間ＴＲ において、液晶パネルの列電極群と行電極群の間に高電圧を印加することによって、二端子アクティブ素子のＩ−Ｖ特性をその高電圧に相当するＩ−Ｖ特性へシフトさせるので、次の正規の表示期間ＴＤ において、Ｉ−Ｖ特性は固定化される。したがって、従来技術のような直流オフセット成分の蓄積がなくなり、残像現象の発生が低減される。
【０１３０】
次に、第５の実施例を図１６に基いて説明する。尚、適用されるアクティブ・マトリクス型液晶表示装置は、第４の実施例と同様である（図３参照）。この実施例の特徴は、リフレッシュ期間ＴＲ において印加される高い振幅電圧の差信号の波形が、図１６（ｃ）に示すような、完全な矩形波となるように設定した点にある。そして、この差信号の波形を形成するために、列電極信号ＶＸ１ 〜ＶＸＭ を図１６（ａ）に示す波形にし、行電極信号ＨＹ１ 〜ＨＹＮ を図１６（ｂ）に示す波形にしている。尚、これらの図において、１フレーム期間を１Ｆ、１フィールド期間を１Ｖ、１水平期間を１Ｈで示している。
【０１３１】
この実施例によれば、容易に高い電圧を得ることができ、二端子アクティブ素子の特性を補償することが容易となる。
【０１３２】
次に、第６の実施例を図１７に基いて説明する。尚、適用されるアクティブ・マトリクス型液晶表示装置は、第４の実施例と同様である（図３参照）。但し、この実施例は、リフレッシュ期間ＴＲ を表示期間ＴＤ内に適宜の周期で挿入して、定期的に二端子アクティブ素子のシフト特性を補償するようにしている。これによれば、補償動作を定期的に行うので、二端子アクティブ素子のシフト特性を確実に補償することができる。但し、リフレッシュ期間ＴＲ を余り長時間に設定すると、正規の表示期間ＴＤ が損なわれるので、数秒間ごとに、１水平走査期間あるいは１垂直走査期間行うことが望ましい。
【０１３３】
【発明の効果】
以上説明したように本発明によれば、列電極群と行電極群の間に液晶層と二端子アクティブ素子群が直列接続する構造を有する液晶パネルに対して、列電極群と行電極群に印加する差信号を、二端子アクティブ素子のＩ−Ｖ特性とは逆の関係となる電圧に設定してこれらの列電極群と行電極群に印加するようにしたので、二端子アクティブ素子のＩ−Ｖ特性が正極性と負極性で非対称であっても、差信号の電圧によってこの非対称性が相殺されることとなり、この非対称に起因する液晶層への直流オフセット成分の発生が低減され、その結果、フリッカ等の発生が低減されると同時に液晶パネルの経時劣化が防止される。
【０１３４】
更に、液晶パネルに対して実質的な表示動作を行わせる期間、即ち、選択期間を除く期間内に、表示のために設定される最大振幅電圧又はそれ以上の振幅電圧の差信号を列電極群と行電極群に一定期間印加するようにしたので、二端子アクティブ素子のＩ−Ｖ特性がこれらの差信号の電圧に対応するＩ−Ｖ特性に固定化されることとなり、実質的な表示動作中における、Ｉ−Ｖ特性の変動に起因する残像現象の発生を抑止することができ、表示品質の向上を図ることができる。
【図面の簡単な説明】
【図１】第１の実施例による駆動方法を説明するためのタイミングチャートである。
【図２】第１の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図３】第２の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図４】第２の実施例のアクティブ・マトリクス型液晶表示装置におけるパルス幅変調の原理を説明するための波形図である。
【図５】第２の実施例のアクティブ・マトリクス型液晶表示装置中の行電極信号の形成原理を説明するための説明図である。
【図６】第２の実施例による駆動方法を説明するためのタイミングチャートである。
【図７】第２の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図８】第２の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図９】第３の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図１０】第３の実施例による駆動方法を説明するためのタイミングチャートである。
【図１１】第３の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１２】第３の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１３】第４の実施例による駆動方法を説明するためのタイミングチャートである。
【図１４】第４の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１５】第４の実施例による駆動方法を更に説明するためのタイミングチャートである。
【図１６】第５の実施例による駆動方法を説明するためのタイミングチャートである。
【図１７】第６の実施例による駆動方法を説明するためのタイミングチャートである。
【図１８】従来のアクティブ・マトリクス型液晶表示装置及び本発明の第１の実施例に適用したアクティブ・マトリクス型液晶表示装置の構成を示すブロック図である。
【図１９】液晶層を駆動するための二端子アクティブ素子のＩ−Ｖ特性を示す説明図である。
【図２０】従来技術による駆動方法の問題点を説明するためのタイミングチャートである。
【図２１】従来技術による駆動方法の問題点を更に説明するためのタイミングチャートである。
【図２２】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する問題点を説明するための説明図である。
【図２３】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する他の問題点を説明するための説明図である。
【図２４】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因する他の問題点を更に説明するための説明図である。
【図２５】液晶層を駆動する二端子アクティブ素子のＩ−Ｖ特性に起因して発生する残像現象の発生原理を説明するための説明図である。
【図２６】残像現象の発生原理を更に説明するための説明図である。
【図２７】残像現象の発生原理を更に説明するための説明図である。
【図２８】残像現象の発生原理を更に説明するためのタイミングチャートである。
【符号の説明】
１００，４００…液晶パネル、２００，５００…Ｘドライブ回路、３００，６００…Ｙドライブ回路、１０２，４０１…液晶層、１０３，４０２…二端子アクティブ素子、２０１…交流ビデオ発生回路、２０３，５０１…Ｘシフト・レジスタ、３０２，６０５…Ｙシフト・レジスタ、２０４，２０７，３０４，３０６，６０８，６０９，６１０，６１３，６１４…アナログ・スイッチ、６０６，６０７…ＡＮＤゲート、２０５，２０７…コンデンサ、３０１，６０１…液晶電源発生回路、Ｘ１ 〜ＸＮ …列電極、Ｙ１ 〜ＹＭ …行電極、７００…Ａ／Ｄコンバータ。
Claims (13)
- 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記二端子アクティブ素子の電圧対電流特性が、正極性の電圧に対して流れる電流値よりも負極性の電圧に対して流れる電流値の方が大きい場合には、
前記差信号を印加する正極性の選択期間を負極性の選択期間よりも長く設定することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が印加されると共に、該差信号が、正極性の選択期間と負極性の選択期間で互いに逆特性で印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記二端子アクティブ素子の電圧対電流特性が、負極性の電圧に対して流れる電流値よりも正極性の電圧に対して流れる電流値の方が大きい場合には、
前記差信号を印加する負極性の選択期間を正極性の選択期間よりも長く設定することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間において前記液晶層に印加されることによって表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記画素群に表示させるデータに対応する電圧を前記差信号として印加する選択時間の直前に、前記二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記選択時間を除く走査期間内に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
表示期間と表示期間との間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記選択時間を除く走査期間内に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記選択時間の開始前の一定期間に、前記二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
前記選択時間の開始前の一定期間に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
電源が投入されてから正規の表示動作を開始する前の期間中に、前記二端子アクティブ素子の電圧対電流特性のシフトを飽和させる電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧と等しい振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 列電極群と、行電極群と、前記列電極と前記行電極との間に直列に接続された液晶層及び二端子アクティブ素子からなる画素群とを有し、各列電極に印加する列電極信号と各行電極に印加する行電極信号との差の電圧に相当する差信号が、走査期間内の選択時間に印加されることによって前記液晶層に表示を行うアクティブ・マトリクス型液晶表示装置の駆動方法において、
電源が投入されてから正規の表示動作を開始する前の期間中に、表示のために設定される最大振幅電圧より大振幅電圧の差信号を前記列電極群と前記行電極群に一定期間印加することを特徴とするアクティブ・マトリクス型液晶表示装置の駆動方法。 - 前記差信号は交播信号であることを特徴とする請求項３〜１２のいずれか一項に記載のアクティブ・マトリクス型液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-57152 | 1991-03-20 | ||
| JP5715291 | 1991-03-20 | ||
| JP3-150315 | 1991-06-21 | ||
| JP15031591 | 1991-06-21 | ||
| JP19675391 | 1991-08-06 | ||
| JP3-196753 | 1991-08-06 | ||
| JP3-196754 | 1991-08-06 | ||
| JP19675491 | 1991-08-06 | ||
| JP06384292A JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0593898A JPH0593898A (ja) | 1993-04-16 |
| JP3610074B2 true JP3610074B2 (ja) | 2005-01-12 |
Family
ID=27523339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06384292A Expired - Fee Related JP3610074B2 (ja) | 1991-03-20 | 1992-03-19 | アクティブ・マトリクス型液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610074B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3133215B2 (ja) * | 1994-07-15 | 2001-02-05 | シャープ株式会社 | 表示装置の駆動方法 |
| JP3617206B2 (ja) * | 1996-08-16 | 2005-02-02 | セイコーエプソン株式会社 | 表示装置、電子機器及び駆動方法 |
| JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
-
1992
- 1992-03-19 JP JP06384292A patent/JP3610074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0593898A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2997356B2 (ja) | 液晶表示装置の駆動方法 | |
| US8305313B2 (en) | Liquid crystal display apparatus, and driving circuit and driving method thereof | |
| US5598180A (en) | Active matrix type display apparatus | |
| US5526013A (en) | Method of driving an active matrix type liquid crystal display | |
| US7321352B2 (en) | Liquid crystal display and method for driving the same | |
| JPH0534653B2 (ja) | ||
| JPH0968689A (ja) | 液晶表示装置の駆動方法 | |
| KR20070036070A (ko) | 극성 반전 패턴을 갖는 액정 디스플레이 구동 | |
| US7375707B1 (en) | Apparatus and method for compensating gamma voltage of liquid crystal display | |
| KR100495934B1 (ko) | 표시구동장치 및 그 구동제어방법 | |
| US20040008170A1 (en) | Liquid crystal display apparatus and driving method therefor | |
| US6486864B1 (en) | Liquid crystal display device, and method for driving the same | |
| KR100864497B1 (ko) | 액정 표시 장치 | |
| US5790089A (en) | Method of driving an active matrix type liquid crystal display | |
| JP3610074B2 (ja) | アクティブ・マトリクス型液晶表示装置の駆動方法 | |
| JPH08262406A (ja) | 表示装置の駆動方法 | |
| US6271817B1 (en) | Method of driving liquid crystal display device that reduces afterimages | |
| WO1995020209A1 (fr) | Affichage a cristaux liquides | |
| JPH01107237A (ja) | 液晶表示装置 | |
| EP0607860B1 (en) | Method of driving liquid crystal display device | |
| JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
| JPH0458036B2 (ja) | ||
| JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
| US5666131A (en) | Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same | |
| JP2918279B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |