JPH0590374A - 半導体装置の製造プロセスにおけるチヤージアツプ量測定方法 - Google Patents
半導体装置の製造プロセスにおけるチヤージアツプ量測定方法Info
- Publication number
- JPH0590374A JPH0590374A JP24867991A JP24867991A JPH0590374A JP H0590374 A JPH0590374 A JP H0590374A JP 24867991 A JP24867991 A JP 24867991A JP 24867991 A JP24867991 A JP 24867991A JP H0590374 A JPH0590374 A JP H0590374A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- rate
- amount
- mos transistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】チャージアップ量の多い例えばイオン注入工程
でもチャージアップ量の測定に用いるＭＯＳトランジス
タが破壊されることなく定量的にチャージアップ量の測
定ができ、又、微小なチャージアップ量でも感度よく測
定することができる半導体装置の製造プロセスにおける
チャージアップ量の測定方法を提供することにある。 【構成】ゲート酸化膜２とゲート電極４の間が分極保持
性のある膜で構成されたＭＯＳトランジスタのソース領
域５とドレイン領域６に任意の電圧を掛けた時に流れる
ソース領域５とドレイン領域６間の電流を荷電粒子を用
いる半導体装置の製造プロセスの前後で測定し、その変
化量からチャージアップ量を測定する。 【効果】本発明によれば、チャージアップ量の多い、例
えばイオン注入工程でも、チャージアップ量の測定に用
いるＭＯＳトランジスタが破壊されることなく、定量的
に感度よく、チャージアップ量を測定することができ
る。
でもチャージアップ量の測定に用いるＭＯＳトランジス
タが破壊されることなく定量的にチャージアップ量の測
定ができ、又、微小なチャージアップ量でも感度よく測
定することができる半導体装置の製造プロセスにおける
チャージアップ量の測定方法を提供することにある。 【構成】ゲート酸化膜２とゲート電極４の間が分極保持
性のある膜で構成されたＭＯＳトランジスタのソース領
域５とドレイン領域６に任意の電圧を掛けた時に流れる
ソース領域５とドレイン領域６間の電流を荷電粒子を用
いる半導体装置の製造プロセスの前後で測定し、その変
化量からチャージアップ量を測定する。 【効果】本発明によれば、チャージアップ量の多い、例
えばイオン注入工程でも、チャージアップ量の測定に用
いるＭＯＳトランジスタが破壊されることなく、定量的
に感度よく、チャージアップ量を測定することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造プロセ
スにおけるチャージアップ量測定方法に関し、特に荷電
粒子を用いる工程でのチャージアップ量の測定方法に関
する。
スにおけるチャージアップ量測定方法に関し、特に荷電
粒子を用いる工程でのチャージアップ量の測定方法に関
する。
【０００２】
【従来の技術】従来のチャージアップ量を定量的に測定
する方法としては、図６のようなＭＮＯＳ構造のキャパ
シタを用いてチャージアップ量を測定する方法がある
（月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９
８７．１１．Ｐ３１〜Ｐ３７）。
する方法としては、図６のようなＭＮＯＳ構造のキャパ
シタを用いてチャージアップ量を測定する方法がある
（月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９
８７．１１．Ｐ３１〜Ｐ３７）。
【０００３】図６は、チャージアップ量を測定するため
に使用するＭＮＯＳ構造のキャパシタの断面を示したも
のである。このＭＮＯＳ構造のＭＯＳキャパシタはＮ型
シリコン基板９上に膜厚の薄い（例えば２ｎｍ）ゲート
酸化膜２を介して窒化膜１０及びドープドポリシリコン
のゲート電極４を形成させたものである。ＭＮＯＳ構造
のＭＯＳキャパシタが荷電粒子を用いる工程を経ること
によってゲート電極４に正のチャージアップが生じた
（ゲート電極４がＮ型シリコン基板９に対して正の電位
にある場合には、チャージアップの電界によって、シリ
コン基板中の電子が２ｎｍと薄いゲート酸化膜２をトン
ネルしてゲート酸化膜２と窒化膜１０の界面にトラップ
される。このため、ＭＮＯＳ構造のキャパシタのＣ−Ｖ
特性は荷電粒子を用いる工程を経る前に比べて正にシフ
トする。逆にゲート電極４に負のチャージアップが生じ
た（ゲート電極４がＮ型シリコン基板９に対して負の電
位にある場合には、ゲート酸化膜２と窒化膜１０の界面
にトラップされている電子がシリコン基板９に放出さ
れ、ＭＮＯＳ構造のキャパシタのＣ−Ｖ特性は、負にシ
フトする。従ってこのＭＮＯＳ構造のキャパシタのフラ
ットバンド電圧のシフト量を調べることによってチャー
ジアップ量を測定することが出来る。
に使用するＭＮＯＳ構造のキャパシタの断面を示したも
のである。このＭＮＯＳ構造のＭＯＳキャパシタはＮ型
シリコン基板９上に膜厚の薄い（例えば２ｎｍ）ゲート
酸化膜２を介して窒化膜１０及びドープドポリシリコン
のゲート電極４を形成させたものである。ＭＮＯＳ構造
のＭＯＳキャパシタが荷電粒子を用いる工程を経ること
によってゲート電極４に正のチャージアップが生じた
（ゲート電極４がＮ型シリコン基板９に対して正の電位
にある場合には、チャージアップの電界によって、シリ
コン基板中の電子が２ｎｍと薄いゲート酸化膜２をトン
ネルしてゲート酸化膜２と窒化膜１０の界面にトラップ
される。このため、ＭＮＯＳ構造のキャパシタのＣ−Ｖ
特性は荷電粒子を用いる工程を経る前に比べて正にシフ
トする。逆にゲート電極４に負のチャージアップが生じ
た（ゲート電極４がＮ型シリコン基板９に対して負の電
位にある場合には、ゲート酸化膜２と窒化膜１０の界面
にトラップされている電子がシリコン基板９に放出さ
れ、ＭＮＯＳ構造のキャパシタのＣ−Ｖ特性は、負にシ
フトする。従ってこのＭＮＯＳ構造のキャパシタのフラ
ットバンド電圧のシフト量を調べることによってチャー
ジアップ量を測定することが出来る。
【０００４】又、チャージアップ量を定量的に測定する
方法としては、電気的に書き込み可能なフローティング
ゲートを有する不揮発性記憶素子を用いた方法もある
（特開昭６４−６９０２５）。図７は電気的に書き込み
可能なフローティングゲートを有する不揮発性記憶素子
（ＥＥＰＲＯＭ構造素子）の断面を示したものである。
この不揮発性記憶素子は、Ｐ型シリコン基板７上にトン
ネル酸化膜１２を介して、ドープドポリシリコンのフロ
ーティングゲート１３，酸化膜／窒化膜／酸化膜の三層
構造（Ｏ／Ｎ／Ｏ）を持つ絶縁膜７、及びドープドポリ
シリコンのコントロールゲート１４を形成し、さらに、
ｎチャネルＭＯＳトランジスタ１６のｎ+ ソース領域５
及びｎ+ ドレイン領域６を形成すると共に、そのドレイ
ン領域６に隣接したＰ+ 領域１５を形成させたものであ
る。
方法としては、電気的に書き込み可能なフローティング
ゲートを有する不揮発性記憶素子を用いた方法もある
（特開昭６４−６９０２５）。図７は電気的に書き込み
可能なフローティングゲートを有する不揮発性記憶素子
（ＥＥＰＲＯＭ構造素子）の断面を示したものである。
この不揮発性記憶素子は、Ｐ型シリコン基板７上にトン
ネル酸化膜１２を介して、ドープドポリシリコンのフロ
ーティングゲート１３，酸化膜／窒化膜／酸化膜の三層
構造（Ｏ／Ｎ／Ｏ）を持つ絶縁膜７、及びドープドポリ
シリコンのコントロールゲート１４を形成し、さらに、
ｎチャネルＭＯＳトランジスタ１６のｎ+ ソース領域５
及びｎ+ ドレイン領域６を形成すると共に、そのドレイ
ン領域６に隣接したＰ+ 領域１５を形成させたものであ
る。
【０００５】なお、この不揮発性記憶素子のソース領域
５、ドレイン領域６及びコントロールゲート１４には、
それぞれＡｌパッド（図示せず）が接続されている。不
揮発性記憶素子が荷電粒子を用いる工程を経る事によっ
て、コントロールゲート１４に正のチャージアップが生
じた（ドレイン領域６に対してコントロールゲート１４
が正の電位にある）場合、トンネル酸化膜１２に電界が
掛かり、トンネル電流が流れる。これによりドレイン領
域６からフローティングゲート１３に電子が注入され
る。この際、注入された電子量に応じてｎチャネルＭＯ
Ｓトランジスタ１６のしきい値電圧Ｖthが正の側にシフ
トする。逆にコントロールゲート１４に負のチャージア
ップが生じた（ドレイン領域６に対してコントロールゲ
ート１４が負の電位にある）場合には、フローティング
ゲート１３からドレイン領域６に電子が放出され、ｎチ
ャネルＭＯＳトランジスタ１６のしきい値電圧Ｖthは負
の側にシフトする。従って、この不揮発性記憶素子にお
けるｎチャネルＭＯＳトランジスタ１６のしきい値電圧
Ｖthのシフト量を調べることによってチャージアップ量
を測定することが出来る。
５、ドレイン領域６及びコントロールゲート１４には、
それぞれＡｌパッド（図示せず）が接続されている。不
揮発性記憶素子が荷電粒子を用いる工程を経る事によっ
て、コントロールゲート１４に正のチャージアップが生
じた（ドレイン領域６に対してコントロールゲート１４
が正の電位にある）場合、トンネル酸化膜１２に電界が
掛かり、トンネル電流が流れる。これによりドレイン領
域６からフローティングゲート１３に電子が注入され
る。この際、注入された電子量に応じてｎチャネルＭＯ
Ｓトランジスタ１６のしきい値電圧Ｖthが正の側にシフ
トする。逆にコントロールゲート１４に負のチャージア
ップが生じた（ドレイン領域６に対してコントロールゲ
ート１４が負の電位にある）場合には、フローティング
ゲート１３からドレイン領域６に電子が放出され、ｎチ
ャネルＭＯＳトランジスタ１６のしきい値電圧Ｖthは負
の側にシフトする。従って、この不揮発性記憶素子にお
けるｎチャネルＭＯＳトランジスタ１６のしきい値電圧
Ｖthのシフト量を調べることによってチャージアップ量
を測定することが出来る。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
従来のチャージアップ量の測定方法には、以下のような
難点があった。ＭＮＯＳ構造のキャパシタを用いてチャ
ージアップ量を測定する方法では、チャージアップ量が
増加し、トンネル酸化膜にある値以上の電圧が掛かると
トンネル酸化膜が破壊されてしまい、チャージアップ量
を測定することが出来なくなってしまう。つまり、チャ
ージアップ量の多い例えばイオン打ち込み工程などでは
使えないという問題がある。
従来のチャージアップ量の測定方法には、以下のような
難点があった。ＭＮＯＳ構造のキャパシタを用いてチャ
ージアップ量を測定する方法では、チャージアップ量が
増加し、トンネル酸化膜にある値以上の電圧が掛かると
トンネル酸化膜が破壊されてしまい、チャージアップ量
を測定することが出来なくなってしまう。つまり、チャ
ージアップ量の多い例えばイオン打ち込み工程などでは
使えないという問題がある。
【０００７】また、不揮発性記憶素子を用いてチャージ
アップ量を測定する方法ではコントロールゲート電圧と
しきい値電圧Ｖthのシフト量が図８のような関係にある
ため、チャージアップ量が少なくコントロールゲート電
圧がある一定値以上にならない場合には、ＭＯＳトラン
ジスタのしきい値電圧Ｖthが変化せず、チャージアップ
量を測定することが出来ない。
アップ量を測定する方法ではコントロールゲート電圧と
しきい値電圧Ｖthのシフト量が図８のような関係にある
ため、チャージアップ量が少なくコントロールゲート電
圧がある一定値以上にならない場合には、ＭＯＳトラン
ジスタのしきい値電圧Ｖthが変化せず、チャージアップ
量を測定することが出来ない。
【０００８】本発明の目的は、チャージアップ量の多い
例えばイオン注入工程でもチャージアップ量の測定に用
いるＭＯＳトランジスタが破壊されることなく、定量的
にチャージアップ量の測定ができ、又、微小なチャージ
アップ量でも感度良く測定することができる半導体装置
の製造プロセスにおけるチャージアップ量測定方法を提
供することにある。
例えばイオン注入工程でもチャージアップ量の測定に用
いるＭＯＳトランジスタが破壊されることなく、定量的
にチャージアップ量の測定ができ、又、微小なチャージ
アップ量でも感度良く測定することができる半導体装置
の製造プロセスにおけるチャージアップ量測定方法を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造プロセスにおけるチャージアップ量測定方法は、ゲー
ト電極とゲート酸化膜の間に分極保持性のある膜を挟み
こんだＭＯＳトランジスタのソース領域とドレイン領域
に任意の電圧を掛けた時に流れるソース領域とドレイン
領域間の電流を、荷電粒子を用いる半導体装置の製造プ
ロセスの前後で測定し、その変化量からチャージアップ
量を測定することを特徴とする。
造プロセスにおけるチャージアップ量測定方法は、ゲー
ト電極とゲート酸化膜の間に分極保持性のある膜を挟み
こんだＭＯＳトランジスタのソース領域とドレイン領域
に任意の電圧を掛けた時に流れるソース領域とドレイン
領域間の電流を、荷電粒子を用いる半導体装置の製造プ
ロセスの前後で測定し、その変化量からチャージアップ
量を測定することを特徴とする。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のチャージアップ量測定方法に用いる
半導体装置の一実施例の断面図である。これはＰ型シリ
コン基板７上にゲート酸化膜２を介してりんけい酸ガラ
ス３（以下ＰＳＧと略す）、ドープドポリシリコンのゲ
ート電極４を形成し、さらにｎ+ ソース領域５及びｎ+
ドレイン領域６を形成させたｎチャネルＭＯＳトランジ
スタである。なお、このｎチャネルＭＯＳトランジスタ
のゲート電極４、ソース領域５、及びドレイン領域６に
はそれぞれＡｌパッド（図示せず）が接続されている。
ｎチャネルＭＯＳトランジスタが荷電粒子を用いる工程
を経る事によってゲート電極４に正のチャージアップが
生じた（Ｐ型シリコン基板１に対してゲート電極４が正
の電位にある）場合、チャージアップの電界によってＰ
ＳＧ膜３が分極し、ｎチャネルＭＯＳトランジスタのし
きい値電圧Ｖthは負にシフトする。このためソース領域
５とドレイン領域６間にある任意の電圧を掛けた時に流
れる電流は、荷電粒子を用いる工程を経る前に比べて増
加する。従ってこのｎチャネルＭＯＳトランジスタのソ
ース領域５とドレイン領域６間にある任意の電圧を掛け
た時に流れる電流値の変化を調べることによって、正の
チャージアップ量を測定することができる。
る。図１は本発明のチャージアップ量測定方法に用いる
半導体装置の一実施例の断面図である。これはＰ型シリ
コン基板７上にゲート酸化膜２を介してりんけい酸ガラ
ス３（以下ＰＳＧと略す）、ドープドポリシリコンのゲ
ート電極４を形成し、さらにｎ+ ソース領域５及びｎ+
ドレイン領域６を形成させたｎチャネルＭＯＳトランジ
スタである。なお、このｎチャネルＭＯＳトランジスタ
のゲート電極４、ソース領域５、及びドレイン領域６に
はそれぞれＡｌパッド（図示せず）が接続されている。
ｎチャネルＭＯＳトランジスタが荷電粒子を用いる工程
を経る事によってゲート電極４に正のチャージアップが
生じた（Ｐ型シリコン基板１に対してゲート電極４が正
の電位にある）場合、チャージアップの電界によってＰ
ＳＧ膜３が分極し、ｎチャネルＭＯＳトランジスタのし
きい値電圧Ｖthは負にシフトする。このためソース領域
５とドレイン領域６間にある任意の電圧を掛けた時に流
れる電流は、荷電粒子を用いる工程を経る前に比べて増
加する。従ってこのｎチャネルＭＯＳトランジスタのソ
ース領域５とドレイン領域６間にある任意の電圧を掛け
た時に流れる電流値の変化を調べることによって、正の
チャージアップ量を測定することができる。
【００１１】このｎチャネルＭＯＳトランジスタを用い
て半導体装置の製造プロセスの１つであるイオン注入に
おけるチャージアップのビーム電流依存性について調査
した結果を図２に示す。この時のイオン注入はヒ素（Ａ
ｓ+ ）を加速エネルギー７０ｋｅＶで、ドーズ量５×１
０15個／ｃｍ2 注入した。なお、ビーム電流は、２ｍＡ
〜８ｍＡまで変化させた。又、この時のソース領域５と
ドレイン領域６間に流れる電流値は、ソース領域５とド
レイン領域６の間に３Ｖの電圧を掛けた時の値を調べた
ものである。図２よりビーム電流を増加させるに伴っ
て、つまり、チャージアップ量が増加するに従って、ソ
ース領域５とドレイン領域６の間に流れる電流が増加し
ていることが分る。ところで、従来のＭＮＯＳ構造のキ
ャパシタを用いる方法で同様の評価を行ったところ、４
ｍＡ以上のビーム電流でトンネル酸化膜が破壊されてし
まい、チャージアップ量を測定することが出来なかっ
た。
て半導体装置の製造プロセスの１つであるイオン注入に
おけるチャージアップのビーム電流依存性について調査
した結果を図２に示す。この時のイオン注入はヒ素（Ａ
ｓ+ ）を加速エネルギー７０ｋｅＶで、ドーズ量５×１
０15個／ｃｍ2 注入した。なお、ビーム電流は、２ｍＡ
〜８ｍＡまで変化させた。又、この時のソース領域５と
ドレイン領域６間に流れる電流値は、ソース領域５とド
レイン領域６の間に３Ｖの電圧を掛けた時の値を調べた
ものである。図２よりビーム電流を増加させるに伴っ
て、つまり、チャージアップ量が増加するに従って、ソ
ース領域５とドレイン領域６の間に流れる電流が増加し
ていることが分る。ところで、従来のＭＮＯＳ構造のキ
ャパシタを用いる方法で同様の評価を行ったところ、４
ｍＡ以上のビーム電流でトンネル酸化膜が破壊されてし
まい、チャージアップ量を測定することが出来なかっ
た。
【００１２】次に本発明についての第２の実施例につい
て説明する。図３は、本発明のチャージアップ量測定方
法に用いる半導体測定装置の第２の実施例の断面図であ
る。この実施例は、ゲート面積に比べて数桁大きい面積
のアンテナ電極８をゲート電極４に接続させてある。
て説明する。図３は、本発明のチャージアップ量測定方
法に用いる半導体測定装置の第２の実施例の断面図であ
る。この実施例は、ゲート面積に比べて数桁大きい面積
のアンテナ電極８をゲート電極４に接続させてある。
【００１３】従ってアンテナ電極８によって生じる電界
は、先に説明した実施例の場合に比べて大きいため、チ
ャージアップに対する感度を高くすることが出来る。こ
の第２の実施例によって半導体装置の製造工程の１つで
あるプラズマ処理におけるチャージアップのプラズマ処
理時間依存性について調査した結果を図４に示す。な
お、図４のソース領域５とドレイン領域６間を流れる電
流値は、ソース領域５とドレイン領域６の間に３Ｖの電
圧を掛けた時の値を調べたものである。又、従来の不揮
発性記憶素子を用いる方法で同様の調査を行なった結果
を図５に示す。図４と図５から従来の不揮発性記憶素子
を用いた方法では観測出来ないような僅かなチャージア
ップ量でも第２の実施例では観測出来ることが判る。
は、先に説明した実施例の場合に比べて大きいため、チ
ャージアップに対する感度を高くすることが出来る。こ
の第２の実施例によって半導体装置の製造工程の１つで
あるプラズマ処理におけるチャージアップのプラズマ処
理時間依存性について調査した結果を図４に示す。な
お、図４のソース領域５とドレイン領域６間を流れる電
流値は、ソース領域５とドレイン領域６の間に３Ｖの電
圧を掛けた時の値を調べたものである。又、従来の不揮
発性記憶素子を用いる方法で同様の調査を行なった結果
を図５に示す。図４と図５から従来の不揮発性記憶素子
を用いた方法では観測出来ないような僅かなチャージア
ップ量でも第２の実施例では観測出来ることが判る。
【００１４】上述の実施例ではｎチャネルＭＯＳトラン
ジスタのゲート酸化膜２とゲート電極４の間にＰＳＧ膜
３を使用したが、ゲート酸化膜２とゲート電極４の間の
膜は分極保持性のあるボロンガラス，ボロン・リンガラ
ス等であればよい。又、上述の実施例では、ｎチャネル
ＭＯＳトランジスタを使用し、正のチャージアップを測
定する場合について説明を行ったが、ＰチャネルＭＯＳ
トランジスタを用いることで負のチャージアップの場合
も同様にチャージアップ量を測定する事が出来るのは明
らかである。又、同一基板上にｎチャネルＭＯＳトラン
ジスタとＰチャネルＭＯＳトランジスタを形成し、チャ
ージアップ量の測定を行えば、チャージアップの極性に
関係なく定量的にチャージアップ量を設定する事が出来
ることも明らかである。
ジスタのゲート酸化膜２とゲート電極４の間にＰＳＧ膜
３を使用したが、ゲート酸化膜２とゲート電極４の間の
膜は分極保持性のあるボロンガラス，ボロン・リンガラ
ス等であればよい。又、上述の実施例では、ｎチャネル
ＭＯＳトランジスタを使用し、正のチャージアップを測
定する場合について説明を行ったが、ＰチャネルＭＯＳ
トランジスタを用いることで負のチャージアップの場合
も同様にチャージアップ量を測定する事が出来るのは明
らかである。又、同一基板上にｎチャネルＭＯＳトラン
ジスタとＰチャネルＭＯＳトランジスタを形成し、チャ
ージアップ量の測定を行えば、チャージアップの極性に
関係なく定量的にチャージアップ量を設定する事が出来
ることも明らかである。
【００１５】
【発明の効果】以上説明したように本発明のチャージア
ップ量測定方法では、チャージアップ量測定にゲート酸
化膜とゲート電極の間が分極保持性のある膜で構成され
たＭＯＳトランジスタを使用している。従ってチャージ
アップ量の多い例えばイオン注入工程でもチャージアッ
プ量の測定に用いるＭＯＳトランジスタが破壊されるこ
となく、定量的にチャージアップ量の測定を行うことが
できる。又、微小なチャージアップ量でも、チャージア
ップ量の測定に用いるＭＯＳトランジスタにアンテナ電
極を接続させることによりチャージアップに対する感度
を高めることが出来るので感度良く測定することが出来
る。
ップ量測定方法では、チャージアップ量測定にゲート酸
化膜とゲート電極の間が分極保持性のある膜で構成され
たＭＯＳトランジスタを使用している。従ってチャージ
アップ量の多い例えばイオン注入工程でもチャージアッ
プ量の測定に用いるＭＯＳトランジスタが破壊されるこ
となく、定量的にチャージアップ量の測定を行うことが
できる。又、微小なチャージアップ量でも、チャージア
ップ量の測定に用いるＭＯＳトランジスタにアンテナ電
極を接続させることによりチャージアップに対する感度
を高めることが出来るので感度良く測定することが出来
る。
【図１】本発明の一実施例を説明するために用いる半導
体装置の断面図である。
体装置の断面図である。
【図２】図１に示す半導体装置を用いて半導体装置の製
造プロセスの１つであるイオン注入によるチャージアッ
プのビーム電流依存性を示すグラフ図である。
造プロセスの１つであるイオン注入によるチャージアッ
プのビーム電流依存性を示すグラフ図である。
【図３】本発明の他の実施例に用いる半導体装置の断面
図である。
図である。
【図４】図３に示す半導体装置を用いて半導体製造工程
の１つであるプラズマ処理におけるチャージアップのプ
ラズマ処理時間依存性を示すグラフ図である。
の１つであるプラズマ処理におけるチャージアップのプ
ラズマ処理時間依存性を示すグラフ図である。
【図５】従来の不揮発性記憶素子を用いてチャージアッ
プ量を測定する方法で半導体製造工程の１つであるプラ
ズマ処理におけるチャージアップのプラズマ処理時間依
存性を示すグラフ図である。
プ量を測定する方法で半導体製造工程の１つであるプラ
ズマ処理におけるチャージアップのプラズマ処理時間依
存性を示すグラフ図である。
【図６】従来のチャージアップ量測定方法に用いるＭＮ
ＯＳ構造のキャパシタの断面図である。
ＯＳ構造のキャパシタの断面図である。
【図７】従来のチャージアップ量測定方法に用いる電気
的に書き込み可能なフローティングゲートを有する不揮
発性記憶素子の断面図である。
的に書き込み可能なフローティングゲートを有する不揮
発性記憶素子の断面図である。
【図８】従来のチャージアップ量測定方法に用いる電気
的に書き込み可能なフローティングゲートを有する不揮
発性記憶素子におけるコントロールゲート電圧としきい
値電圧のシフト量の関係図である。
的に書き込み可能なフローティングゲートを有する不揮
発性記憶素子におけるコントロールゲート電圧としきい
値電圧のシフト量の関係図である。
１ Ｐ型シリコン基板 ２ ゲート酸化膜 ３ リンけい酸ガラス（ＰＳＧ） ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ 絶縁膜 ８ アンテナ電極 ９ Ｎ型シリコン基板 １０ 窒化膜 １１ フィールド酸化膜 １２ トンネル酸化膜 １３ フローティングゲート １４ コントロールゲート １５ Ｐ+ 領域 １６ ｎチャネルＭＯＳトランジスタ
Claims (1)
- 【請求項１】 ゲート酸化膜とゲート電極の間が分極保
持性のある膜で構成されたＭＯＳトランジスタのソース
領域とドレイン領域に任意の値の電圧を掛けた時に流れ
るソース領域とドレイン領域間の電流を荷電粒子を用い
る半導体装置の製造プロセスの前後で測定し、その変化
量からチャージアップ量を測定する半導体装置の製造プ
ロセスにおけるチャージアップ量測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24867991A JPH0590374A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造プロセスにおけるチヤージアツプ量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24867991A JPH0590374A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造プロセスにおけるチヤージアツプ量測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590374A true JPH0590374A (ja) | 1993-04-09 |
Family
ID=17181724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24867991A Pending JPH0590374A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置の製造プロセスにおけるチヤージアツプ量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946305B2 (en) | 2002-12-06 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge |
-
1991
- 1991-09-27 JP JP24867991A patent/JPH0590374A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6946305B2 (en) | 2002-12-06 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100619656B1 (ko) | 유효 기한이 있는 기능 이용 장치를 포함한 반도체 집적 회로 | |
| US6172368B1 (en) | Method of monitoring radiation using a floating gate field effect transistor dosimeter, and dosimeter for use therein | |
| TWI268623B (en) | Semiconductor integrated circuit device and method of manufacturing the same reading memory information at high speed from the transistor-carried nonvolatile memory cell transistor | |
| US4011576A (en) | Nonvolatile semiconductor memory devices | |
| US5394101A (en) | Method for detecting mobile ions in a semiconductor device | |
| US8361829B1 (en) | On-chip radiation dosimeter | |
| JP2003218225A (ja) | 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法 | |
| JP5369413B2 (ja) | 半導体装置 | |
| JPS58121679A (ja) | 半導体不揮発性記憶装置 | |
| JPH0590374A (ja) | 半導体装置の製造プロセスにおけるチヤージアツプ量測定方法 | |
| Brady et al. | Total dose hardening of SIMOX buried oxides for fully depleted devices in rad-tolerant applications | |
| Ghetti et al. | Stress induced leakage current analysis via quantum yield experiments | |
| Yau et al. | FDSOI radiation dosimeters | |
| US10830731B1 (en) | Sensor devices and methods of forming the same | |
| JPH0338067A (ja) | 不揮発性半導体メモリ装置 | |
| JPH05211221A (ja) | 半導体装置の製造工程におけるチャージアップ量測定方法 | |
| US20240202305A1 (en) | Two-transistor chip and three-transistor chip identification bit cells | |
| JPH04154143A (ja) | チャージアップ量の測定方法 | |
| JP3134855B2 (ja) | トンネル絶縁膜評価用の半導体装置及び評価方法 | |
| JP2964412B2 (ja) | 不揮発性メモリ | |
| CN100416861C (zh) | 探测器装置和电荷载流子的探测方法 | |
| JP2891358B2 (ja) | 不揮発性記憶集積回路 | |
| JP2948256B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH11345885A (ja) | 半導体装置 | |
| JPH0577337B2 (ja) |