JPH0589303A

JPH0589303A - Ｉｃカード

Info

Publication number: JPH0589303A
Application number: JP3021080A
Authority: JP
Inventors: Seiji Hirano; 誠治平野; Masashi Takahashi; 正志高橋; Giichi Yorimoto; 義一寄本
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1991-02-14
Filing date: 1991-02-14
Publication date: 1993-04-09
Anticipated expiration: 2015-02-07
Also published as: JP3007425B2

Abstract

(57)【要約】【目的】アドレス方式が異なるアプリケーションに対
しても容易に対応することができるＩＣカードを実現す
る。【構成】ＩＣカードの記憶手段を少なくとも１つ以上
に分割し、この分割された記憶領域毎にアドレス空間を
定義する。そして、このアドレス空間毎に各種アドレス
方式を識別するための属性情報を設ける。アプリケーシ
ョン側がこの記憶手段にアクセスする際には、ＩＣカー
ドに搭載される制御手段が前記属性情報に対応したアド
レス方式に従って入出力制御を行う。

Description

【発明の詳細な説明】

【産業上の利用分野】この発明は、記憶領域でのアドレ
ス方式が異なるアプリケーションを利用可能とするＩＣ
カードに関する。

【０００１】

【従来の技術】周知のように、近年、いわゆるＩＣカー
ドと総称するカードが多方面に採用されており、例えば
バンクカード、ＩＤカード、クレジットカード等にＣＰ
Ｕ、メモリを内蔵したＩＣカードや、電子手帳または携
帯型のパーソナルコンピュータ等の外部記憶装置として
単にデータを記憶するメモリだけを搭載したＩＣメモリ
カードが使われている。

【０００２】この種のカードに搭載される記憶手段とし
ては、ＲＯＭ、Ｅ²ＰＲＯＭ等の不揮発性メモリ、或い
はＤＲＡＭ、ＳＲＡＭ等の揮発性メモリが用いられてい
る。特に、ＣＰＵ、メモリを内蔵したＩＣカードでは、
１チップ上に両者を組込形成したマイクロプロセッサが
多用されている。このようなＩＣカードは、カードリー
ダライタを介してデータの授受を行うものであり、それ
ぞれＩＣカードのメモリへのアクセスは、内蔵のＣＰＵ
により行われ、メモリカードのメモリへのアクセスは、
端末側のＣＰＵにより行われるようになっている。

【０００３】このアクセスの際には、所定のメモリアド
レス方式に応じたデータの読み出しおよび書込みがなさ
れる。このアドレス方式には、論理アドレス方式、物理
アドレス方式およびレコード管理方式がある。まず、こ
の論理アドレス方式とは、メモリを管理するソフトウェ
アにおいて定義された相対アドレスによって、当該メモ
リのアドレス空間を規定し、この相対アドレスに基づい
て所定の記憶エリアにアクセスするようにした方式であ
る。なお、この相対アドレスは、所定の変換テーブルに
より実際のメモリアドレス（絶対アドレス）に変換され
る。物理アドレス方式とは、上記絶対アドレスでアドレ
ス空間を規定し、この絶対アドレスに基づいて所定の記
憶エリアにアクセスする方式である。レコード管理方式
とは、メモリ上の記憶エリアを所定データ長毎のレコー
ドに区分し、区分したレコードを識別するレコード番号
またはレコードポインタを用いて記憶エリアを管理する
方式である。故に、データの授受を行う場合には、適用
されるカードのアドレス方式に準拠したアプリケーショ
ンを具備し、それに基づいてデータの読み出し、書込み
とを行うように構成されている。

【０００４】

【発明が解決しようとする課題】ところで、従来のＩＣ
カードおいては、上述した各種アドレス方式のいずれか
によってメモリの記憶エリアが管理されており、これら
各アドレス方式に対応するアプリケーションが種々混在
した状況下にある。したがって、ＩＣカードを異なるア
ドレス方式のアプリケーションに対応させるためには、
これらアドレス方式を個々に管理するマイクロチップを
カード内に具備しなければならないが、こうした場合、
該カードのコスト上昇などの様々な不都合を招致する。
このため、現実的には、ＩＣカードのアドレス方式に対
応したアプリケーションでなければ、カードのデータに
アクセスすることができないという欠点があった。この
発明は上述した事情に鑑みてなされたもので、アドレス
方式が異なるアプリケーションに容易に対応することが
できるＩＣカードを提供することを目的としている。

【０００５】

【課題を解決するための手段】この発明は、図１に示す
ように、少なくとも１つ以上に分割された記憶領域毎に
定義されたアドレス空間を有し、前記アドレス空間毎に
アドレス方式を識別する属性情報ｂを設けた記憶手段ａ
と、前記属性情報ｂに対応したアドレス方式で入出力制
御する制御手段ｃとを具備することを特徴としている。

【０００６】

【作用】上記構成によれば、記憶手段ａには、少なくと
も１つ以上に分割された記憶領域毎に定義されたアドレ
ス空間を有し、このアドレス空間毎にアドレス方式を識
別する属性情報ｂが設けられ、制御手段ｃが前記属性情
報ｂに対応したアドレス方式に従って入出力制御を行
う。これにより、アドレス方式が異なるアプリケーショ
ンに対応可能となる。

【０００７】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。Ａ．実施例の構成図２は、この発明による一実施例の構成を示すブロック
図である。この図に示すように、ＩＣカード１１は、カ
ードリーダライタ２１との間でコマンド、データの送受
信を行うＩ／Ｏ１２と、これらのコマンド処理、あるい
はデータ処理のプログラムやデータなどが格納されるＥ
ＥＰＲＯＭ１３と、データ通信の制御およびこれらのプ
ログラムに基づいてのデータ処理を行うＣＰＵ１４と、
このＣＰＵ１４のワークエリアとして用いられるＲＡＭ
１５とを具備してなる。

【０００８】また、このＩＣカード１１との間でデータ
の授受を行うカードリーダライタ２１は、Ｉ／Ｏ２１
と、ＲＯＭ２３と、ＣＰＵ２４と、ＲＡＭ２５とから構
成されている。なお、このカードリーダライタ２１は、
通信回線を介し、ホストコンピュータ側とデータ通信で
きるようになっている。

【０００９】このＩＣカード１１において、ＥＥＰＲＯ
Ｍ１３の記憶エリアは、システム情報を格納しておくシ
ステム領域と、ユーザ情報を格納しておくユーザ領域と
に分れており、さらに、図３に示すファイル構造となっ
ている。図３に示すように、このＩＣカード１１は、シ
ステムディレクトリＳＤの下に３つのルートディレクト
リＲＴ１〜ＲＴ３を構成しており、これらによってファ
イル管理がなされている。ここで、ディレクトリＲＴ１
は前述した物理アドレス方式のファイルが管理される領
域、ディレクトリＲＴ２は前述した論理アドレス方式の
ファイルが管理される領域、また、ディレクトリＲＴ３
は前述したレコード管理方式のファイルが管理される領
域である。このように、この実施例によるＩＣカード
は、メモリの所定エリアが３分割され、それぞれ各アド
レス方式により管理されるように構成されている。な
お、このＩＣカードには、ＣＰＵが具備され、これによ
り各アドレス方式のファイル管理がなされるように構成
されている。

【００１０】これらディレクトリＲＴ１〜ＲＴ３は、そ
れぞれ図４に示すフォーマットでアドレス管理情報が登
録されている。すなわち、図４（イ）は物理アドレス方
式の管理フォーマット、図４（ロ）は論理アドレス方式
の管理フォーマットを示し、図４（ハ）はレコード管理
方式の管理フォーマットを示している。この図におい
て、Ｆ１〜Ｆｎは、上記の各フォーマットを形成する所
定バイト長のフレームである。例えば、Ｆ１はファイル
名が登録される８バイト長のフレーム、Ｆ２は上述した
アドレス方式を識別するための格納形式が登録される１
バイト長のフレームである。また、Ｆ３はフレームＦ１
に定義されたファイル名の先頭アドレスが登録されるフ
レームである。なお、Ｆｎはブロックチェックコードで
あり、このアドレス管理情報をチェックする際に用いら
れる。

【００１１】図５は、上記フレームＦ２の記述形式を示
す図である。この図に示すように、１バイト中の下位３
ビットでアドレス方式を識別するようになっている。こ
のフレームＦ２において、例えば、下位３ビットが「０
０１」の場合には物理アドレス方式、「０１０」の場合
には論理アドレス方式、「１００」の場合にはレコード
管理方式を各々表わす。そして、この下位３ビットが物
理アドレス方式を表わしている時には、図４（イ）のフ
レームＦ４，Ｆ５，Ｆ６はいずれも未使用となる。一
方、下位３ビットが論理アドレス方式を表わしている場
合、図４（ロ）のフレームＦ５には、アドレスポインタ
が登録されると共に、フレームＦ６にエリアサイズが登
録される。このアドレスポインタとは、論理アドレスを
絶対（物理）アドレスに変換する際に用いられる変換テ
ーブルの入力番地を指し示すものである。さらに、下位
３ビットがレコード管理方式を表わしている場合、図４
（ハ）のフレームＦ４には、格納レコード数が登録さ
れ、かつ、フレームＦ５に次レコード番号、フレームＦ
６にレコードサイズがそれぞれ登録される。

【００１２】Ｂ．実施例の動作次に、上記構成によるＩＣカード１１にアクセスする場
合の動作について図６〜図２０を参照し、説明する。な
お、この動作説明においては、ＩＣカード１１がカード
リーダライタ２１にセットされ、該カードリーダライタ
２１により所定のファイルがアクセスされるものとす
る。まず、カードリーダライタ２１にＩＣカード１１が
セットされると、該カード内部に搭載されたＣＰＵ１４
が起動する。これにより、図６に示すメインルーチンが
開始し、ステップＳａ１に進む。ステップＳａ１では、
イニシャライズが行われ、この結果、各種内部レジスタ
などがリセットされた後、カードリーダライタ２１側に
対してＡＴＲ情報（リセットした旨を表わす情報）が出
力される。次に、ステップＳａ２に進むと、ＣＰＵはカ
ードリーダライタ側からコマンドを受けるまで待機状態
となる。ここで、カードリーダライタ側から後述する各
種コマンドを受けると、ステップＳａ２の判断結果が
「ＹＥＳ」となり、次のステップＳａ３に進む。ステッ
プＳａ３では、受けたコマンドに応じたコマンド処理ル
ーチンが実行される。そして、ステップＳａ４では、こ
のコマンド処理ルーチンの実行結果を所定のフォーマッ
トに基づくレスポンスデータとしてカードリーダライタ
側へ送出する。そして、以後、上述したステップＳａ２
〜Ｓａ４を繰り返す動作となる。

【００１３】以下では、このようなステップＳａ２〜Ｓ
ａ４の動作において、前述した各アドレス方式のファイ
ルにアクセスする場合について詳述する。所定のファイルを開く場合の動作この場合、カードリーダライタ２１側からＩＣカード１
１へオープンコマンドが供給される。なお、このオープ
ンコマンドのコマンドフォーマットは図８（イ）に示す
通りである。このようなオープンコマンドが供給される
と、前述したメインルーチンにおけるステップＳａ２の
判断結果が「ＹＥＳ」となり、ステップＳａ３に進む。
これにより、図７に示すオープンコマンド処理ルーチン
が起動され、ステップＳｂ１に進む。ステップＳｂ１で
は、ステイタスデータＳＴＳ１を「０」とし、次のステ
ップＳｂ２へ進む。ここで、ステイタスデータＳＴＳ１
とは、コマンド処理ルーチンにおけるエラーの有無を表
わすデータである。ステップＳｂ２では、上記オープン
コマンドに付与されるファイル名ＦＮに基づいて、前述
のルートディレクトリＲＴ１〜ＲＴ３をサーチする。そ
して、ステップＳｂ３では、サーチした結果、ファイル
名ＦＮに該当するファイルが存在しているか否かを判断
する。ここで、ファイル名ＦＮに該当するファイルが存
在する場合には、判断結果が「ＹＥＳ」となり、次のス
テップＳｂ４へ進む。ステップＳｂ４では、ファイルが
存在するディレクトリのフレームＦ３にファイルの先頭
アドレスをセットする。次いで、ステップＳｂ５では、
このディレクトリのアドレス管理情報を読み出し、この
ルーチンを終了する。

【００１４】一方、上述したステップＳｂ３の判断結果
が「ＮＯ」の場合、すなわち、オープンコマンドに付与
されたファイル名ＦＮに該当するファイルが存在しない
場合には、ステップＳｂ６に進む。ステップＳｂ６で
は、ステイタスデータＳＴＳ１に「４」を加算し、この
ルーチンを終了する。そして、ＣＰＵ１４の処理は、こ
のオープンコマンド処理ルーチンからメインルーチンに
戻り、レスポンス送信処理（ステップＳａ４）が行われ
る。この場合のレスポンス送信処理では、図８（ロ）に
示すフォーマットのレスポンスデータがＩＣカード１１
からカードリーダライタ２１側へ送出される。ここで、
ステイタスデータＳＴＳ１が「４」であると、カードリ
ーダライタ２１側は該当するファイルが存在しない旨の
エラー表示を行う。

【００１５】物理アドレス方式のファイルにアクセス
する場合の動作上述したオープンコマンド処理によって開かれたファイ
ルが物理アドレス方式で管理されている場合には、以下
に示す読み出し動作および書込み動作が行われる。ａ．読み出し動作この読み出し動作では、カードリーダライタ２１側から
ＩＣカード１１へ図１０（イ）に示すフォーマットの読
み出しコマンドが供給される。このような読み出しコマ
ンドが供給されると、図９に示す読み出しコマンド処理
ルーチンが起動され、ＣＰＵ１４の処理がステップＳｃ
１に進む。ステップＳｃ１では、ステイタスデータＳＴ
Ｓ１を「０」とし、次のステップＳｃ２へ進む。ステッ
プＳｃ２では、ディレクトリＲＴ１のフレームＦ２が物
理アドレスを表わす格納形式であるか否かを判断する。
そして、フレームＦ２の下位３ビットが「００１」であ
る場合には、この判断結果が「ＹＥＳ」となり、ステッ
プＳｃ３に進む。ステップＳｃ３では、読み出しコマン
ドに付与されたアドレスＲＡを読み取り、これを内部レ
ジスタにセットする。次に、ステップＳｃ４では、この
アドレスＲＡから順次ファイルのデータを読み出す。こ
の読み出しの際には、読み出しコマンドに含まれるデー
タ長ＬＥＮ（図１０（イ）参照）を読み出し単位として
いる。次いで、ステップＳｃ５では、データ長ＬＥＮ毎
の読み出しにおいて、アドレスエラーがあるか否かを判
断する。そして、エラーが無い場合には、ステップＳｃ
６に進み、読み出したデータを図示していない出力バッ
ファにセットし、このルーチンを終了する。

【００１６】一方、上述したステップＳｃ２の判断結果
が「ＮＯ」の場合、すなわち、このファイルが物理アド
レス方式でない場合には、ステップＳｃ７に進み、ステ
イタスデータＳＴＳ１に「１」を加算する。また、読み
出し時にアドレスエラーがあった場合には、ステップＳ
ｃ５の判断結果が「ＮＯ」となり、ステップＳｃ８に進
み、このステイタスデータＳＴＳ１に更に「１」を加算
する。そして、ＣＰＵ１４の処理がメインルーチンのレ
スポンス送信処理（ステップＳａ４）に移行すると、図
１０（ロ）に示すフォーマットによるレスポンスデータ
がＩＣカード１１側からカードリーダライタ２１側へ送
出される。この結果、読み出しデータがカードリーダラ
イタ２１側に受取られることになる。なお、このレスポ
ンスデータにおけるステイタスデータＳＴＳ１が「２」
の場合、カードリーダライタ２１側は、上述した読み出
しコマンド処理にエラーがあったとしてエラー表示を行
う。

【００１７】ｂ．書込み動作この書込み動作では、カードリーダライタ２１側からＩ
Ｃカード１１へ図１２（イ）に示すフォーマットの書込
みコマンドが供給される。このような書込みコマンドが
供給されると、図１１に示す書込みコマンド処理ルーチ
ンが起動され、ステップＳｄ１に進む。ステップＳｄ１
では、ステイタスデータＳＴＳ１を「０」とし、次のス
テップＳｄ２へ進む。ステップＳｄ２では、ディレクト
リＲＴ１のフレームＦ２が物理アドレスを表わす格納形
式であるか否かを判断する。そして、フレームＦ２の下
位３ビットが「００１」である場合には、この判断結果
が「ＹＥＳ」となり、ステップＳｄ３に進む。ステップ
Ｓｄ３では、書込みコマンドに付与された書込みアドレ
スＷＡを読み取り、これを内部レジスタにセットする。
次に、ステップＳｄ４では、オープンしたファイルの書
込み領域が不足しているか否かを判断する。そして、書
込み領域が不足していない場合には、ここでの判断結果
が「ＮＯ」になり、次のステップＳｄ５に進む。ステッ
プＳｃ５では、書込みアドレスＷＡから順次、書込みコ
マンドに付与された書込みデータＷＤの書込みが行わ
れ、このルーチンを終了する。

【００１８】一方、上述したステップＳｄ２の判断結果
が「ＮＯ」の場合、すなわち、このファイルが物理アド
レス方式でない場合には、ステップＳｄ６に進み、ステ
イタスデータＳＴＳ１に「２」を加算する。また、ファ
イルの書込み領域が不足している場合には、ステップＳ
ｄ４の判断結果が「ＹＥＳ」となり、ステップＳｄ７に
進み、このステイタスデータＳＴＳ１に更に「１」を加
算する。そして、ＣＰＵの処理がメインルーチンのレス
ポンス送信処理（ステップＳａ４）に移行すると、図１
２（ロ）に示すフォーマットのレスポンスデータがＩＣ
カード１１からカードリーダライタ２１側へ送出され
る。ここで、このレスポンスデータのステイタスデータ
ＳＴＳ１が「３」の場合、カードリーダライタ２１側は
上述した書込みコマンド処理にエラーがあったとしてエ
ラー表示を行う。

【００１９】論理アドレス方式のファイルにアクセス
する場合の動作前述したオープンコマンド処理によって開かれたファイ
ルが論理アドレス方式で管理されている場合には、以下
に示す読み出し動作および書込み動作が行われる。ａ．読み出し動作この読み出し動作では、カードリーダライタ側からＩＣ
カードへ図１５（イ）に示すフォーマットの読み出しコ
マンドが供給される。このような読み出しコマンドが供
給されると、図１３に示す読み出しコマンド処理ルーチ
ンが起動され、ＣＰＵ１４の処理がステップＳｅ１に進
む。ステップＳｅ１では、ステイタスデータＳＴＳ１を
「０」とし、次のステップＳｅ２へ進む。ステップＳｅ
２では、ディレクトリＲＴ２のフレームＦ２が論理アド
レスを表わす格納形式で記述されているか否かを判断す
る。そして、このフレームＦ２の下位３ビットが「０１
０」である場合には、この判断結果が「ＹＥＳ」とな
り、ステップＳｅ３に進む。ステップＳｅ３では、オー
プンしたファイルの先頭アドレスをセットする。次に、
ステップＳｅ４では、フレームＦ５に登録されるアドレ
スポインタの値を内部レジスタにセットする。

【００２０】次いで、ステップＳｅ５では、セットされ
た先頭アドレスを前記アドレスポインタに応じて絶対ア
ドレスに変換し、この絶対アドレスから順次、ファイル
のデータを読み出す。この読み出しの際には、読み出し
コマンドに含まれるデータ長ＬＥＮ（図１５（イ）参
照）を読み出し単位としている。次に、ステップＳｅ６
では、読み出し時にファイル終端を表わすＥＯＦコード
を検出したか否かが判断される。ここで、このＥＯＦコ
ードが検出されない場合には、ファイル終端ではないの
で、ＥＯＦエラーとはならず、この判断結果は「ＮＯ」
となり、次のステップＳｅ７に進む。そして、ステップ
Ｓｅ７では、読み出したデータを図示していない出力バ
ッファにセットする。続いて、ステップＳｅ８では、読
み出し完了後の論理アドレスを示すように、前述したフ
レームＦ３のアドレスポインタを更新し、このルーチン
を終了する。

【００２１】一方、上述したステップＳｅ２の判断結果
が「ＮＯ」の場合、すなわち、このファイルが論理アド
レス方式でない場合には、ステップＳｅ９に進み、ステ
イタスデータＳＴＳ１に「１」を加算する。また、読み
出し時にファイル終端となってしまい、ＥＯＦエラーが
発生した場合には、上述したステップＳｅ６の判断結果
が「ＹＥＳ」となってステップＳｅ１０に進み、このス
テイタスデータＳＴＳ１に更に「１」を加算する。そし
て、ＣＰＵ１４の処理が前述したメインルーチンのレス
ポンス送信処理（ステップＳａ４）に移行すると、図１
５（ロ）に示すフォーマットによるレスポンスデータが
ＩＣカード１１からカードリーダライタ２１側へ送出さ
れる。これにより、読み出しデータがカードリーダライ
タ２１側に受取られることになる。一方、このレスポン
スデータのステイタスデータＳＴＳ１が「２」の場合、
カードリーダライタ２１側は、上述した読み出しコマン
ド処理にエラーがあったとしてエラー表示を行う。

【００２２】ｂ．書込み動作この書込み動作では、カードリーダライタ側からＩＣカ
ードへ図１６（イ）に示すフォーマットの書込みコマン
ドが供給される。このような書込みコマンドが供給され
ると、図１４に示す書込みコマンド処理ルーチンが起動
され、ステップＳｆ１に進む。ステップＳｆ１では、ス
テイタスデータＳＴＳ１を「０」とし、次のステップＳ
ｆ２へ進む。ステップＳｆ２では、ディレクトリＲＴ２
のフレームＦ２が論理アドレスを表わす格納形式である
か否かを判断する。そして、フレームＦ２の下位３ビッ
トが「０１０」である場合には、この判断結果が「ＹＥ
Ｓ」となり、ステップＳｆ３に進む。ステップＳｆ３で
は、オープンしたファイルの先頭アドレスをセットし、
続いて、ステップＳｆ４では、ディレクトリＲＴ２のフ
レームＦ５に登録されるアドレスポインタの値を参照
し、この値を内部レジスタにセットする。

【００２３】次に、ステップＳｆ５では、ファイルの書
込み領域が不足しているか否かを判断する。そして、書
込み領域が不足していない場合には、ここでの判断結果
が「ＮＯ」になり、次のステップＳｆ６に進む。ステッ
プＳｆ６では、セットされた先頭アドレスを前記アドレ
スポインタに応じて絶対アドレスに変換し、この絶対ア
ドレスから順次、書込みコマンドに付与された書込みデ
ータＷＤの書込みを行う。次いで、ステップＳｆ７で
は、書込み完了後の論理アドレスを示すように、前述し
たフレームＦ３のアドレスポインタを更新し、このルー
チンを終了する。一方、上述したステップＳｆ２の判断
結果が「ＮＯ」の場合、すなわち、このファイルが論理
アドレス方式でない場合には、ステップＳｆ８に進み、
ステイタスデータＳＴＳ１に「２」を加算する。また、
ファイルの書込み領域が不足している場合には、ステッ
プＳｆ５の判断結果が「ＹＥＳ」となってステップＳｆ
９に進み、このステイタスデータＳＴＳ１に更に「１」
を加算する。

【００２４】そして、ＣＰＵ１４の処理が前述したメイ
ンルーチンのレスポンス送信処理（ステップＳａ４）に
移行すると、図１６（ロ）に示すフォーマットのレスポ
ンスデータがＩＣカード１１側からカードリーダライタ
２１側へ送出される。ここで、このレスポンスデータの
ステイタスデータＳＴＳ１が「３」の場合、カードリー
ダライタ２１側は、上述した書込みコマンド処理にエラ
ーがあったとしてエラー表示を行う。

【００２５】レコード管理方式のファイルにアクセス
する場合の動作前述したオープンコマンド処理によって開かれたファイ
ルがレコード管理方式で管理されている場合には、以下
に示す読み出し動作および書込み動作が行われる。ａ．読み出し動作この読み出し動作では、カードリーダライタ側からＩＣ
カードへ図１９（イ）に示すフォーマットの読み出しコ
マンドが供給される。なお、このフォーマットにおける
レコード番号Ｎは、読み出すレコードの番号を指定する
ものである。このレコード番号Ｎが「０」である時は、
次のレコード番号を指し、通常は、読み出しするレコー
ド番号を１〜２５５の範囲で表わす。このような読み出
しコマンドが供給されると、図１７に示す読み出しコマ
ンド処理ルーチンが起動され、ステップＳｇ１に進む。
ステップＳｇ１では、ステイタスデータＳＴＳ１を
「０」とし、次のステップＳｇ２へ進む。ステップＳｇ
２では、ディレクトリＲＴ３のフレームＦ２がレコード
管理を表わす格納形式で記述されているか否かを判断す
る。そして、このフレームＦ２の下位３ビットが「１０
０」である場合には、この判断結果が「ＹＥＳ」とな
り、ステップＳｇ３に進む。ステップＳｇ３では、オー
プンしたファイルにおけるレコードの先頭アドレスをフ
レームＦ３から読み出す。そして、ステップＳｇ４で
は、上記レコード番号Ｎが「０」であるか否かを判断す
る。ここで、レコード番号Ｎが「０」でない場合には、
判断結果が「ＮＯ」になり、次のステップＳｇ６に進
む。一方、レコード番号Ｎが「０」であると、この判断
結果が「ＹＥＳ」となり、ステップＳｇ５に進む。ステ
ップＳｇ５では、フレームＦ５に登録された次レコード
番号を読み取り、これを内部レジスタにセットする。

【００２６】次に、ステップＳｇ６では、フレームＦ４
から読み出した格納レコード数が、読み出しを行うレコ
ード番号Ｎ以上であるか否か、つまり、読み出しするレ
コード番号Ｎが妥当な値であるかどうかを判断する。こ
こで、このレコード番号が妥当な値である場合には、判
断結果が「ＹＥＳ」となり、次のステップＳｇ７に進
む。ステップＳｇ７では、フレームＦ６のレコードサイ
ズを読み取り、このレコードサイズと、レコード番号Ｎ
および先頭アドレスとから、読み出しを開始すべき絶対
アドレスを求める。すなわち、レコードサイズと次レコ
ード番号（Ｎ−１）とを乗じ、この結果を先頭アドレス
に加算する処理がなされる。そして、ステップＳｇ８で
は、こうした処理により求められた絶対アドレスから順
次、レコードのデータを読み出す。次いで、ステップＳ
ｇ９では、この読み出したデータを図示していない出力
バッファにセットし、このルーチンを終了する。

【００２７】一方、上述したステップＳｇ２の判断結果
が「ＮＯ」の場合、すなわち、このファイルがレコード
管理方式によらない場合には、ステップＳｇ１０に進
み、ステイタスデータＳＴＳ１に「２」を加算する。ま
た、読み出しレコード番号が格納レコード数より小さ
く、不正なものである時には、上述したステップＳｇ６
の判断結果が「ＮＯ」となってステップＳｇ１１に進
み、このステイタスデータＳＴＳ１に更に「１」が加算
される。そして、ＣＰＵ１４の処理が前述したメインル
ーチンのレスポンス送信処理（ステップＳａ４）に移行
すると、図１９（ロ）に示すフォーマットによるレスポ
ンスデータがＩＣカード１１からカードリーダライタ２
１側へ送出される。これにより、読み出したデータがカ
ードリーダライタ２１側に受取られることになる。とこ
ろで、このレスポンスデータのステイタスデータＳＴＳ
１が「３」となった場合、カードリーダライタ２１は、
上述した読み出しコマンド処理にエラーがあったとして
エラー表示を行う。

【００２８】ｂ．書込み動作この書込み動作では、カードリーダライタ側からＩＣカ
ードへ図２０（イ）に示すフォーマットの書込みコマン
ドが供給される。なお、このフォーマットにおけるレコ
ード番号Ｎは、書込みを行うレコード番号を指定するも
のである。このような書込みコマンドが供給されると、
図１８に示す書込みコマンド処理ルーチンが起動され、
ステップＳｊ１に進む。まず、ステップＳｊ１では、ス
テイタスデータＳＴＳ１を「０」とし、次のステップＳ
ｊ２へ進む。ステップＳｊ２では、ディレクトリＲＴ３
のフレームＦ２がレコード管理を表わす格納形式で記述
されているか否かを判断する。そして、このフレームＦ
２の下位３ビットが「１００」である場合には、この判
断結果が「ＹＥＳ」となり、ステップＳｊ３に進む。ス
テップＳｊ３では、オープンしたファイルにおけるレコ
ードの先頭アドレスをフレームＦ３から読み出し、これ
を内部レジスタにセットする。次いで、ステップＳｊ４
では、書込みコマンドに付与されたレコード番号Ｎが
「０」であるか否かを判断する。ここで、レコード番号
Ｎが「０」でない場合には、判断結果が「ＮＯ」にな
り、次のステップＳｇ６に進む。一方、レコード番号Ｎ
が「０」であると、この判断結果が「ＹＥＳ」となり、
ステップＳｊ５に進む。ステップＳｊ５では、フレーム
Ｆ５に登録されたレコード番号より１大きい次のレコー
ド番号を内部レジスタにセットし、次のステップＳｊ６
に進む。

【００２９】ステップＳｊ６では、フレームＦ４から読
み出した格納レコード数が、書込みを行うレコード番号
Ｎ以上であるか否か、すなわち、書込みを行うレコード
番号Ｎが妥当な値であるかどうかを判断する。ここで、
このレコード番号が妥当な値である場合には、判断結果
が「ＹＥＳ」となり、次のステップＳｊ７に進む。ステ
ップＳｊ７では、フレームＦ６に登録されたレコードサ
イズを読み取り、このレコードサイズと、レコード番号
Ｎおよび先頭アドレスとから、書込みを開始する絶対ア
ドレスを求める。すなわち、レコードサイズと次レコー
ド番号（Ｎ−１）とを乗じ、この結果を先頭アドレスに
加算する処理がなされる。そして、ステップＳｊ８で
は、こうした処理により求められた絶対アドレスから順
次、書込みコマンドに付与された書込みデータＷＤを書
込む。次いで、ステップＳｊ９では、フレームＦ４に登
録される格納レコード数を１インクリメントし、このル
ーチンを終了する。

【００３０】ところで、上述したステップＳｊ６におい
て、書込みを行うレコード番号Ｎが不正な値であると、
判断結果が「ＮＯ」となり、ステップＳｊ１０に進む。
ステップＳｊ１０では、フレームＦ６に登録されたレコ
ードサイズに基づき、ファイル中にレコードエリアを確
保する。次いで、ステップＳｊ１１では、このレコード
エリアを確保する際に、書込み領域が不足しているか否
かを判断する。ここで、書込み領域が足りた場合には、
この判断結果が「ＮＯ」となり、次のステップＳｊ１２
に進む。ステップＳｊ１２では、書込みを行うレコード
番号として、現在のレコード番号を１インクリメント
し、上記ステップＳｊ７に進む。これにより、新たなレ
コードに書込みが行われることになる。

【００３１】一方、上述したステップＳｊ２の判断結果
が「ＮＯ」の場合、すなわち、このファイルがレコード
管理方式によらない場合には、ステップＳｊ１３に進
み、ステイタスデータＳＴＳ１に「１」を加算する。ま
た、レコードエリアを拡張する際に、書込み領域が不足
した時には、上記ステップＳｊ１１の判断結果が「ＹＥ
Ｓ」となってステップＳｊ１４に進み、このステイタス
データＳＴＳ１に更に「２」を加算する。そして、ＣＰ
Ｕ１４の処理が前述したメインルーチンのレスポンス送
信処理（ステップＳａ４）に移行すると、図２０（ロ）
に示すフォーマットによるレスポンスデータがＩＣカー
ド１１からカードリーダライタ２１側へ送出される。と
ころで、このレスポンスデータのステイタスデータＳＴ
Ｓ１が「３」となった場合、カードリーダライタ２１
は、上述した読み出しコマンド処理にエラーがあったと
してエラー表示を行う。

【００３２】このように、上述した実施例にあっては、
各アドレス方式に対応させたファイルをＩＣカードに具
備させると共に、各アドレス方式に応じた読み出しコマ
ンドおよび書込みコマンドを実行することができるの
で、どのようなカードリーダライタのアプリケーション
にも対応可能になっている。

【００３３】

【発明の効果】以上説明したように、この発明によれ
ば、記憶手段には、少なくとも１つ以上に分割された記
憶領域毎に定義されたアドレス空間を有し、このアドレ
ス空間毎にアドレス方式を識別する属性情報が設けら
れ、制御手段が前記属性情報に対応したアドレス方式に
従って入出力制御を行うので、アドレス方式が異なるア
プリケーションに容易に対応することができる。

【図面の簡単な説明】

【図１】この発明の構成を示す機能ブロック図。

【図２】この発明の一実施例の構成を示すブロック図。

【図３】同実施例におけるファイル構造を示す図。

【図４】同実施例におけるディレクトリＲＴ１〜ＲＴ３
のフォーマットを示す図。

【図５】同実施例におけるフレームＦ２の格納形式の一
例を示す図。

【図６】同実施例におけるメインルーチンを示すフロー
チャート。

【図７】同実施例におけるオープンコマンド処理ルーチ
ンを示すフローチャート。

【図８】同実施例におけるオープンコマンド及び該コマ
ンドに対するレスポンスデータのフォーマットを示す
図。

【図９】同実施例における物理アドレス方式の読み出し
コマンド処理ルーチンを示すフローチャート。

【図１０】同実施例における物理アドレス方式時の読み
出しコマンド及び該コマンドに対するレスポンスデータ
のフォーマットを示す図。

【図１１】同実施例における物理アドレス方式の書込み
コマンド処理ルーチンを示すフローチャート。

【図１２】同実施例における物理アドレス方式時の書込
みコマンド及び該コマンドに対するレスポンスデータの
フォーマットを示す図。

【図１３】同実施例における論理アドレス方式の読み出
しコマンド処理ルーチンを示すフローチャート。

【図１４】同実施例における論理アドレス方式の書込み
コマンド処理ルーチンを示すフローチャート。

【図１５】同実施例における論理アドレス方式時の読み
出しコマンド及び該コマンドに対するレスポンスデータ
のフォーマットを示す図。

【図１６】同実施例における論理アドレス方式時の書込
みコマンド及び該コマンドに対するレスポンスデータの
フォーマットを示す図。

【図１７】同実施例におけるレコード管理方式の読み出
しコマンド処理ルーチンを示すフローチャート。

【図１８】同実施例におけるレコード管理方式の書込み
コマンド処理ルーチンを示すフローチャート。

【図１９】同実施例におけるレコード管理方式時の読み
出しコマンド及び該コマンドに対するレスポンスデータ
のフォーマットを示す図。

【図２０】同実施例におけるレコード管理方式時の書込
みコマンド及び該コマンドに対するレスポンスデータの
フォーマットを示す図。

【符号の説明】

１３ＥＥＰＲＯＭ（記憶手段）１４ＣＰＵ（制御手段）

Claims

【特許請求の範囲】

【請求項１】少なくとも１つ以上に分割された記憶領
域毎に定義されたアドレス空間を有し、前記アドレス空
間毎にアドレス方式を識別する属性情報を設けた記憶手
段と、前記属性情報に対応したアドレス方式で入出力制御する
制御手段とを具備することを特徴とするＩＣカード。