JPH0585992B2 - - Google Patents
Info
- Publication number
- JPH0585992B2 JPH0585992B2 JP60159994A JP15999485A JPH0585992B2 JP H0585992 B2 JPH0585992 B2 JP H0585992B2 JP 60159994 A JP60159994 A JP 60159994A JP 15999485 A JP15999485 A JP 15999485A JP H0585992 B2 JPH0585992 B2 JP H0585992B2
- Authority
- JP
- Japan
- Prior art keywords
- switching transistor
- terminal
- transistor
- voltage
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 230000000295 complement effect Effects 0.000 claims abstract description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、相補性回路技術で構成されたランダ
ムアクセス・ダイナミツク半導体メモリ用集積回
路に関する。
ムアクセス・ダイナミツク半導体メモリ用集積回
路に関する。
メモリセルが第1のチヤネル形式の選択トラン
ジスタを介して対応付けられているビツト線と接
続されており、選択トランジスタの選択がそれぞ
れ第2のチヤネル形式のスイツチングトランジス
タを介してデコーダの出力端から駆動され得るワ
ード線により行われるランダムアクセス・ダイナ
ミツク半導体メモリ用集積回路は、たとえば米国
電気電子学会論文集電子デバイス編(IEEE
Transaction on Electron Devices)、第ED−29
巻、第4号、1982年4月、第714〜718頁、特に第
2図から公知である。この回路ではpチヤネル−
選択トランジスタおよびnチヤネル−選択トラン
ジスタを介してワード線がそれぞれ選択されない
状態から選択された状態へ切り換えられる。その
ために必要なワード線キヤパシタンスの充放電は
確かにnチヤネル−選択トランジスタの場合より
も迅速に行われるが、1つのアドレス指定された
メモリセルのメモリコンデンサが1つのpチヤネ
ル−選択トランジスタおよび1つのnチヤネル−
選択トランジスタを介して、選択トランジスタの
しきい電圧に相当する1つの電位までしか放電さ
れ得ない。メモリコンデンサにおける電圧のそれ
以上の下降は選択トランジスタの阻止により妨げ
られる。従つて、供給電圧および基準電位により
与えられる全電圧幅がデイジタル信号の記憶のた
めに利用され得ない。
ジスタを介して対応付けられているビツト線と接
続されており、選択トランジスタの選択がそれぞ
れ第2のチヤネル形式のスイツチングトランジス
タを介してデコーダの出力端から駆動され得るワ
ード線により行われるランダムアクセス・ダイナ
ミツク半導体メモリ用集積回路は、たとえば米国
電気電子学会論文集電子デバイス編(IEEE
Transaction on Electron Devices)、第ED−29
巻、第4号、1982年4月、第714〜718頁、特に第
2図から公知である。この回路ではpチヤネル−
選択トランジスタおよびnチヤネル−選択トラン
ジスタを介してワード線がそれぞれ選択されない
状態から選択された状態へ切り換えられる。その
ために必要なワード線キヤパシタンスの充放電は
確かにnチヤネル−選択トランジスタの場合より
も迅速に行われるが、1つのアドレス指定された
メモリセルのメモリコンデンサが1つのpチヤネ
ル−選択トランジスタおよび1つのnチヤネル−
選択トランジスタを介して、選択トランジスタの
しきい電圧に相当する1つの電位までしか放電さ
れ得ない。メモリコンデンサにおける電圧のそれ
以上の下降は選択トランジスタの阻止により妨げ
られる。従つて、供給電圧および基準電位により
与えられる全電圧幅がデイジタル信号の記憶のた
めに利用され得ない。
本発明の目的は、冒頭に記載した種類の集積回
路を上記の欠点が生じないように構成することで
ある。
路を上記の欠点が生じないように構成することで
ある。
この目的は、本発明によれば、特許請求の範囲
第1項記載の集積回路により達成される。
第1項記載の集積回路により達成される。
本発明の好ましい実施態様は特許請求の範囲第
2項ないし第5項にあげられている。
2項ないし第5項にあげられている。
本発明により得られる利点は特に、供給電圧お
よび基準電位によりビツト線を介してメモリセル
に供給可能な全電圧幅がデイジタル信号の記憶の
ために利用されるように、選択された状態で支配
的な電位と選択されない状態で支配的な電位との
間の大きな電位差がワード線上に得られることで
ある。
よび基準電位によりビツト線を介してメモリセル
に供給可能な全電圧幅がデイジタル信号の記憶の
ために利用されるように、選択された状態で支配
的な電位と選択されない状態で支配的な電位との
間の大きな電位差がワード線上に得られることで
ある。
以下、図面に示されている実施例により本発明
を一層詳細に説明する。
を一層詳細に説明する。
第1図にはランダムアクセス・ダイナミツク半
導体メモリ(DRAM)がZで示されている。こ
のメモリは1つのpチヤネル・選択トランジスタ
T1および1つのメモリコンデンサC1を含んで
いる。これらは互いに直列に接続されて、1つの
ビツト線BLの端子1と基準電位に接続されてい
る端子2との間に接続されている。メモリセルZ
のアドレス指定のために、選択トランジスタT1
のゲートと接続されている1つのワード線3が用
いられている。ワード線3の選択されない状態で
は、ワード線3は供給電圧VDDに相当する1つの
電圧レベルにあり、他方においてメモリコンデン
サC1が導通状態の選択トランジスタT1を介し
てビツト線BLに接続されている選択された状態
では、ワード線3は低い電位におかれる。電位に
よるワード線3の駆動は1つのデコーダDの出力
端4を介して行われる。このデコーダDは1つの
第1の技路5内に1つのpチヤネル−トランジス
タT2を、またn個の第2の枝路61ないし6n
内にそれぞれ1つのnチヤネル−トランジスタT
31ないしT3nを有する。技路5は供給電圧
VDDに接続されている端子6と出力端4との間に
接続されており、他方において技路61ないし6
nはそれぞれ出力端4と回路の基準電位との間に
接続されている。
導体メモリ(DRAM)がZで示されている。こ
のメモリは1つのpチヤネル・選択トランジスタ
T1および1つのメモリコンデンサC1を含んで
いる。これらは互いに直列に接続されて、1つの
ビツト線BLの端子1と基準電位に接続されてい
る端子2との間に接続されている。メモリセルZ
のアドレス指定のために、選択トランジスタT1
のゲートと接続されている1つのワード線3が用
いられている。ワード線3の選択されない状態で
は、ワード線3は供給電圧VDDに相当する1つの
電圧レベルにあり、他方においてメモリコンデン
サC1が導通状態の選択トランジスタT1を介し
てビツト線BLに接続されている選択された状態
では、ワード線3は低い電位におかれる。電位に
よるワード線3の駆動は1つのデコーダDの出力
端4を介して行われる。このデコーダDは1つの
第1の技路5内に1つのpチヤネル−トランジス
タT2を、またn個の第2の枝路61ないし6n
内にそれぞれ1つのnチヤネル−トランジスタT
31ないしT3nを有する。技路5は供給電圧
VDDに接続されている端子6と出力端4との間に
接続されており、他方において技路61ないし6
nはそれぞれ出力端4と回路の基準電位との間に
接続されている。
デコーダDの出力端4は1つのnチヤネル−ト
ランジスタT5のゲートと接続されており、この
トランジスタT5を介してワード線3が1つの端
子7に導かれている。出力端4とトランジスタT
5のゲートとの間の接続路に1つのpチヤネル−
トランジスタT6が挿入されており、そのゲート
は基準電位に接続されている。トランジスタT5
のゲートはキヤパシタンスCを介して端子7と接
続されている。端子6とワード線3との間に接続
されている1つのpチヤネル−トランジスタT8
は1つのゲート端子8と接続されている。最後
に、ワード線3の導線キヤパシタンスは1つのキ
ヤパシタンスCwLにより示されており、その接続
線は破線で示されている。
ランジスタT5のゲートと接続されており、この
トランジスタT5を介してワード線3が1つの端
子7に導かれている。出力端4とトランジスタT
5のゲートとの間の接続路に1つのpチヤネル−
トランジスタT6が挿入されており、そのゲート
は基準電位に接続されている。トランジスタT5
のゲートはキヤパシタンスCを介して端子7と接
続されている。端子6とワード線3との間に接続
されている1つのpチヤネル−トランジスタT8
は1つのゲート端子8と接続されている。最後
に、ワード線3の導線キヤパシタンスは1つのキ
ヤパシタンスCwLにより示されており、その接続
線は破線で示されている。
アドレス指定過程の前にワード線3は導通状態
のトランジスタT8を介して供給電圧VDDと接続
される。そのためにゲート端子8に0Vの電圧
WA8(第2図)が供給される。アドレス指定過
程の開始時に、すなわち時点t1で、トランジス
タT2のゲート端子10に与えられている電圧
PREが0VからVDDに高められ、それにより、時
点t1以前にトランジスタT2の導通状態でVDD
まで充電していた出力端4がトランジスタT2の
阻止によりVDDから切り離される。出力端4はそ
の後、電圧PREがVDDにある間は、“フローテイ
ング”の状態にある。時点t2でn個のアドレス
信号A0ないしA(n−1)は相応のトランジスタ
T31ないしT3nのゲート端子に与えられ、こ
のことは第2図中に参照符号11を付されている
Aiの経過で示されており、すべてのトランジスタ
T31ないしT3nは阻止状態(ワード線3の選
択)にとどまる。このことは、出力端4がアドレ
ス指定過程中はほとんど放電しないことを意味す
る。その際にワード線3は全アドレス指定過程中
に、後で一層詳細に説明するように、1つの低い
電位まで放電される。ワード線3に接続されてい
るメモリセル、たとえばZ、の選択トランジス
タ、たとえばT1、は導通状態となり、メモリコ
ンデンサ、たとえばC1、を付属のビツト線BL
に接続する(メモリセルのアドレス指定)。
のトランジスタT8を介して供給電圧VDDと接続
される。そのためにゲート端子8に0Vの電圧
WA8(第2図)が供給される。アドレス指定過
程の開始時に、すなわち時点t1で、トランジス
タT2のゲート端子10に与えられている電圧
PREが0VからVDDに高められ、それにより、時
点t1以前にトランジスタT2の導通状態でVDD
まで充電していた出力端4がトランジスタT2の
阻止によりVDDから切り離される。出力端4はそ
の後、電圧PREがVDDにある間は、“フローテイ
ング”の状態にある。時点t2でn個のアドレス
信号A0ないしA(n−1)は相応のトランジスタ
T31ないしT3nのゲート端子に与えられ、こ
のことは第2図中に参照符号11を付されている
Aiの経過で示されており、すべてのトランジスタ
T31ないしT3nは阻止状態(ワード線3の選
択)にとどまる。このことは、出力端4がアドレ
ス指定過程中はほとんど放電しないことを意味す
る。その際にワード線3は全アドレス指定過程中
に、後で一層詳細に説明するように、1つの低い
電位まで放電される。ワード線3に接続されてい
るメモリセル、たとえばZ、の選択トランジス
タ、たとえばT1、は導通状態となり、メモリコ
ンデンサ、たとえばC1、を付属のビツト線BL
に接続する(メモリセルのアドレス指定)。
他方、アドレス信号A0ないしA(n−1)の少
なくとも1つが、第2図中のAiの破線の経過12
により示されているように、VDDの値をとるなら
ば、出力端4は0Vまで放電し、このことはワー
ド線3が全アドレス指定過程中にほぼVDDに保た
れることに通ずる。これはワード線3の選択され
ない状態に相当し、その際にワード線3に接続さ
れているメモリセル、たとえばZ,はアドレス指
定されていない。
なくとも1つが、第2図中のAiの破線の経過12
により示されているように、VDDの値をとるなら
ば、出力端4は0Vまで放電し、このことはワー
ド線3が全アドレス指定過程中にほぼVDDに保た
れることに通ずる。これはワード線3の選択され
ない状態に相当し、その際にワード線3に接続さ
れているメモリセル、たとえばZ,はアドレス指
定されていない。
時点t2以後にデコーダDの出力端4に生ずる
電位に関係しての電位によるワード線3の駆動に
ついて以下に詳細に説明する。時点t3で開始す
るVDDまでの電圧WA8の上昇はトランジスタT
8を阻止し、それによりワード線3は端子6から
切り離され、また“フローテイング”の状態に達
する。端子7には、上側値VDDとたとえば−2Vの
下側値との間を交番する1つの駆動電圧WA7が
与えられる。時点t3以前には電圧WA7は上側
値VDDを有し、他方時点t3以後は−2Vまでの下
降が始まる。出力端4がアドレス指定過程中に
VDDに相当する電位にとどまる(ワード線3の選
択)と仮定すると、トランジスタT5は、そのゲ
ートがVDDにより駆動されている状態にとどまる
ので、−2Vへの電圧WA7の下降の際に導通状態
となる。ワード線3はいまトランジスタT5およ
び端子7を介して−2Vの一定電圧を供給される
ので、コンデンサCwLにおける充電電圧は、ワー
ド線3上の電圧の経過WLにより示されているよ
うに、VDDから−2Vへ切り換わる。その結果とし
て、選択トランジスタT1とメモリコンデンサC
1との接続点13がVDDに相当する1つの電位に
ある時だけでなく接続点13が0Vに放電してい
る時にも、メモリコンデンサC1と0Vに接続さ
れているビツト線BLとの間の導通接続を選択ト
ランジスタT1が維持するかぎり、選択トランジ
スタT1は導通状態に制御される。
電位に関係しての電位によるワード線3の駆動に
ついて以下に詳細に説明する。時点t3で開始す
るVDDまでの電圧WA8の上昇はトランジスタT
8を阻止し、それによりワード線3は端子6から
切り離され、また“フローテイング”の状態に達
する。端子7には、上側値VDDとたとえば−2Vの
下側値との間を交番する1つの駆動電圧WA7が
与えられる。時点t3以前には電圧WA7は上側
値VDDを有し、他方時点t3以後は−2Vまでの下
降が始まる。出力端4がアドレス指定過程中に
VDDに相当する電位にとどまる(ワード線3の選
択)と仮定すると、トランジスタT5は、そのゲ
ートがVDDにより駆動されている状態にとどまる
ので、−2Vへの電圧WA7の下降の際に導通状態
となる。ワード線3はいまトランジスタT5およ
び端子7を介して−2Vの一定電圧を供給される
ので、コンデンサCwLにおける充電電圧は、ワー
ド線3上の電圧の経過WLにより示されているよ
うに、VDDから−2Vへ切り換わる。その結果とし
て、選択トランジスタT1とメモリコンデンサC
1との接続点13がVDDに相当する1つの電位に
ある時だけでなく接続点13が0Vに放電してい
る時にも、メモリコンデンサC1と0Vに接続さ
れているビツト線BLとの間の導通接続を選択ト
ランジスタT1が維持するかぎり、選択トランジ
スタT1は導通状態に制御される。
こうして、0Vに接続されているビツト線BLが
トランジスタT1を介して接続点13に接続され
るならば、予めVDDに充電されたメモリキヤパシ
タンスC1を0Vまで放電させることができる。
選択された状態でワード線3が0Vまでしか下げ
られないこの形式の回路では、接続点13におけ
るメモリコンデンサC1の相応の充放電の際に、
トランジスタT1のしきい電圧の値、すなわちた
とえば1.5Vに相当す残留電圧が残留する。
トランジスタT1を介して接続点13に接続され
るならば、予めVDDに充電されたメモリキヤパシ
タンスC1を0Vまで放電させることができる。
選択された状態でワード線3が0Vまでしか下げ
られないこの形式の回路では、接続点13におけ
るメモリコンデンサC1の相応の充放電の際に、
トランジスタT1のしきい電圧の値、すなわちた
とえば1.5Vに相当す残留電圧が残留する。
ワード線3の考察している選択された状態で
は、トランジスタT6は、出力端4に電圧VDDが
与えられており且つそのゲートが基準電位に接続
されているので導通している。時点t4でアドレ
ス指定過程は終了される。この時点で駆動電圧
WA7が再びVDDまで高められるので、トランジ
スタT5は阻止し、他方電圧WA8が0Vまで下
げられるので、ワード線3上の電圧WLは導通状
態のトランジスタT8を介してVDDまで高められ
る(第2図)。
は、トランジスタT6は、出力端4に電圧VDDが
与えられており且つそのゲートが基準電位に接続
されているので導通している。時点t4でアドレ
ス指定過程は終了される。この時点で駆動電圧
WA7が再びVDDまで高められるので、トランジ
スタT5は阻止し、他方電圧WA8が0Vまで下
げられるので、ワード線3上の電圧WLは導通状
態のトランジスタT8を介してVDDまで高められ
る(第2図)。
デコーダDの出力端4がワード線3の非選択
(Aiの経過12)の際に時点t2後に少なくとも
1つの導通状態に切り換えられているトランジス
タT31ないしT3nを介して0Vまで放電する
ならば、トランジスタT5は電圧WA7の低下中
に時点t3後は阻止状態にとどまる。たとい電圧
WA7が−2Vの下側電圧値に到達しても、キヤ
パシタンスCを介して相応の電圧低下がトランジ
スタT5のゲートに伝達され、従つてトランジス
タT5はこの場合にも確実に阻止される。トラン
ジスタT6はこの電圧低下の生起の際に阻止する
ので、トランジスタT5のゲートは1個または複
数個の導通状態のトランジスタT31ないしT3
nを介して0Vまで高められない(このことはト
ランジスタT5が再び導通することに通じ得る)。
ワード線3上の電圧WLはこの場合に全アドレス
指定過程中に前記の“フローテイング”の状態
に、詳細には第2図中に電圧WLの破線の経過1
4により示されているようにVDDのレベルにとど
まる。時点t4でアドレス指定過程は再び終了さ
れ、これはVDDまでの駆動電圧WA7の上昇およ
び0Vまでの電圧WA8の下降により行われる。
それによつてワード線3は導通状態のトランジス
タT8を介して供給電圧VDDと接続され、他方ト
ランジスタT5の阻止状態には変化を生じない。
(Aiの経過12)の際に時点t2後に少なくとも
1つの導通状態に切り換えられているトランジス
タT31ないしT3nを介して0Vまで放電する
ならば、トランジスタT5は電圧WA7の低下中
に時点t3後は阻止状態にとどまる。たとい電圧
WA7が−2Vの下側電圧値に到達しても、キヤ
パシタンスCを介して相応の電圧低下がトランジ
スタT5のゲートに伝達され、従つてトランジス
タT5はこの場合にも確実に阻止される。トラン
ジスタT6はこの電圧低下の生起の際に阻止する
ので、トランジスタT5のゲートは1個または複
数個の導通状態のトランジスタT31ないしT3
nを介して0Vまで高められない(このことはト
ランジスタT5が再び導通することに通じ得る)。
ワード線3上の電圧WLはこの場合に全アドレス
指定過程中に前記の“フローテイング”の状態
に、詳細には第2図中に電圧WLの破線の経過1
4により示されているようにVDDのレベルにとど
まる。時点t4でアドレス指定過程は再び終了さ
れ、これはVDDまでの駆動電圧WA7の上昇およ
び0Vまでの電圧WA8の下降により行われる。
それによつてワード線3は導通状態のトランジス
タT8を介して供給電圧VDDと接続され、他方ト
ランジスタT5の阻止状態には変化を生じない。
本発明の1つの好ましい実施態様では、ワード
線3は1つのpチヤネル−トランジスタT4を介
して端子6と接続されており、その際にトランジ
スタT4のゲートはデコーダDの出力端4に接続
されている。トランジスタT4の出力導線は第1
図中に破線で示されている。トランジスタT4に
より、出力端4が0Vに下げられる非選択状態で、
導通状態のトランジスタT4を介してワード線3
が供給電圧VDDと接続されているようにすること
ができるので、ワード線の“フローテイング”の
上記の状態が1つの一定の電位への接続により置
換されている。この実施態様の利点は、擾乱電圧
のカツプル・インがワード線3の望ましくない選
択に通じ得ないことである。
線3は1つのpチヤネル−トランジスタT4を介
して端子6と接続されており、その際にトランジ
スタT4のゲートはデコーダDの出力端4に接続
されている。トランジスタT4の出力導線は第1
図中に破線で示されている。トランジスタT4に
より、出力端4が0Vに下げられる非選択状態で、
導通状態のトランジスタT4を介してワード線3
が供給電圧VDDと接続されているようにすること
ができるので、ワード線の“フローテイング”の
上記の状態が1つの一定の電位への接続により置
換されている。この実施態様の利点は、擾乱電圧
のカツプル・インがワード線3の望ましくない選
択に通じ得ないことである。
本発明の他の実施態様によれば、1つのpチヤ
ネル−トランジスタT7が端子6とデコーダDの
出力端4との間に接続されており、そのゲートが
ワード線3と接続されている。トランジスタT7
は、電位が−2Vまで下げられているワード線の
選択された状態で導通し、またVDDを出力端4
に、従つてまたトランジスタT5のゲートに接続
する。それによつて、出力端4がワード線3の長
く持続する選択の際に漏洩電流により放電するお
それが防止される。
ネル−トランジスタT7が端子6とデコーダDの
出力端4との間に接続されており、そのゲートが
ワード線3と接続されている。トランジスタT7
は、電位が−2Vまで下げられているワード線の
選択された状態で導通し、またVDDを出力端4
に、従つてまたトランジスタT5のゲートに接続
する。それによつて、出力端4がワード線3の長
く持続する選択の際に漏洩電流により放電するお
それが防止される。
本発明による回路において、デコーダDの出力
端4を1つのnチヤネル−トランジスタT9を介
して基準電位と接続することも目的にかなつてい
る。その際、トランジスタT9のゲート端子9は
第2図中に示されている電圧V9を与えられてい
る。電圧V9が電圧WA7の立上りの開始以前に、
すなわち時点t4以前に0Vから値VDDまで高めら
れると、トランジスタT9が導通し、この立上り
に相当する出力端4またはトランジスタT5のゲ
ートにおける電圧上昇がVDDの値を越えることを
妨げる。もしこのような電圧上昇が生ずれば、回
路内の望ましくない電流経路が形成され、従つて
またその熱的過負荷が生じる可能性がある。
端4を1つのnチヤネル−トランジスタT9を介
して基準電位と接続することも目的にかなつてい
る。その際、トランジスタT9のゲート端子9は
第2図中に示されている電圧V9を与えられてい
る。電圧V9が電圧WA7の立上りの開始以前に、
すなわち時点t4以前に0Vから値VDDまで高めら
れると、トランジスタT9が導通し、この立上り
に相当する出力端4またはトランジスタT5のゲ
ートにおける電圧上昇がVDDの値を越えることを
妨げる。もしこのような電圧上昇が生ずれば、回
路内の望ましくない電流経路が形成され、従つて
またその熱的過負荷が生じる可能性がある。
本発明の前記の実施態様とならんで、他の実施
態様では、一方のチヤネル形式のトランジスタが
他方のチヤネル形式のトランジスタにより置換さ
れており、その際に前記の電圧または電圧値の代
わりにそれぞれ反対の極性の電圧が使用されてい
る。前記のメモリセルZはpチヤネル−選択トラ
ンジスタT1を含めて、それぞれ1つのp導電型
の半導体基板の個々に対応付けられているn導電
型の凹んだ部分領域内に位置しており、その上に
メモリが構成されているが、それとは異なるメモ
リセルがnチヤネル−選択トランジスタにより構
成され、1つのn導電型の半導体基板のp導電型
の凹んだ部分領域内に設けられていてもよい。
態様では、一方のチヤネル形式のトランジスタが
他方のチヤネル形式のトランジスタにより置換さ
れており、その際に前記の電圧または電圧値の代
わりにそれぞれ反対の極性の電圧が使用されてい
る。前記のメモリセルZはpチヤネル−選択トラ
ンジスタT1を含めて、それぞれ1つのp導電型
の半導体基板の個々に対応付けられているn導電
型の凹んだ部分領域内に位置しており、その上に
メモリが構成されているが、それとは異なるメモ
リセルがnチヤネル−選択トランジスタにより構
成され、1つのn導電型の半導体基板のp導電型
の凹んだ部分領域内に設けられていてもよい。
第1図は本発明の好ましい実施例の回路図、第
2図は第1図を説明するため種々の電圧の時間的
経過を示す波形図である。 1……ビツト線端子、2……基準電位端子、3
……ワード線、4……デコーダ出力端、5……枝
路、6……供給電圧端子、7……端子、8,10
……ゲート端子、13……節点、Ai……アドレス
指定信号、BL……ビツト線、C……キヤパシタ
ンス、C1……メモリコンデンサ、CwL……導線
キヤパシタンス、D……デコーダ、T1〜T9…
…トランジスタ、VDD……供給電圧、WA7,
WA8……駆動電圧、Z……メモリセル。
2図は第1図を説明するため種々の電圧の時間的
経過を示す波形図である。 1……ビツト線端子、2……基準電位端子、3
……ワード線、4……デコーダ出力端、5……枝
路、6……供給電圧端子、7……端子、8,10
……ゲート端子、13……節点、Ai……アドレス
指定信号、BL……ビツト線、C……キヤパシタ
ンス、C1……メモリコンデンサ、CwL……導線
キヤパシタンス、D……デコーダ、T1〜T9…
…トランジスタ、VDD……供給電圧、WA7,
WA8……駆動電圧、Z……メモリセル。
Claims (1)
- 【特許請求の範囲】 1 メモリセルが第1のチヤネル形式の選択トラ
ンジスタを介して対応付けられているビツト線と
接続されており、選択トランジスタの選択がそれ
ぞれ第2のチヤネル形式の第1のスイツチングト
ランジスタを介してデコーダの出力端から駆動さ
れ得るワード線により行われる相補性回路技術で
構成されたランダムアクセス・ダイナミツク半導
体メモリ用の集積回路において、ワード線3が第
1のスイツチングトランジスタT5を介して第1
の端子7と接続されており、この端子に極性が異
なる2つの電圧値の間を交番する1つの駆動電圧
WA7が与えられており、この駆動電圧WA7
は、メモリセルのアドレス指定のための時間間隔
t1〜t4内で、選択トランジスタを介してビツ
ト線と接続されているメモリコンデンサが基準電
位まで放電しているとき選択トランジスタそのも
のはなお導通しているように設定されており、ま
た第1のスイツチングトランジスタT5のゲート
が1つのキヤパシタンスCを介して第1の端子7
と、またゲートで基準電位に接続されている第2
のスイツチングトランジスタT6を介してデコー
ダDの出力端4と接続されていることを特徴とす
るダイナミツク半導体メモリ用集積回路。 2 ワード線3がデコーダDの出力端4から駆動
可能な第1のチヤネル形式の第3のスイツチング
トランジスタT4を介して供給電位を与えられる
第2の端子6と接続されていることを特徴とする
特許請求の範囲第1項記載の集積回路。 3 デコーダDの出力端4が第1のチヤネル形式
の第4のスイツチングトランジスタT7を介して
第2の端子6と接続されており、第4のスイツチ
ングトランジスタT7のゲートがワード線3に接
続されていることを特徴とする特許請求の範囲第
1項または第2項記載の集積回路。 4 ワード線3が第1のチヤネル形式の第5のス
イツチングトランジスタT8を介して第2の端子
6と接続されており、第5のスイツチングトラン
ジスタT8のゲートが、それぞれ交番する駆動電
圧WA7が両電圧値の一方を占める時間区分t3
〜t4内で第5のスイツチングトランジスタT8
を阻止する1つの電圧WA8を与えられているこ
とを特徴とする特許請求の範囲第2項または第3
項記載の集積回路。 5 デコーダDの出力端4が第2のチヤネル形式
の第6のスイツチングトランジスタT9を介し
て、基準電位に接続されている端子に接続されて
おり、第6のスイツチングトランジスタT9のゲ
ートが、交番する駆動電圧WA7の縁と時間的に
合致するクロツクパルスV9を与えられているこ
とを特徴とする特許請求の範囲第1項ないし第4
項のいずれか1項に記載の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3427454.5 | 1984-07-25 | ||
DE19843427454 DE3427454A1 (de) | 1984-07-25 | 1984-07-25 | Integrierte schaltung fuer einen in komplementaerer schaltungstechnik aufgebauten dynamischen halbleiterspeicher |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6139993A JPS6139993A (ja) | 1986-02-26 |
JPH0585992B2 true JPH0585992B2 (ja) | 1993-12-09 |
Family
ID=6241554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15999485A Granted JPS6139993A (ja) | 1984-07-25 | 1985-07-19 | ダイナミツク半導体メモリ用集積回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4763301A (ja) |
EP (1) | EP0169452B1 (ja) |
JP (1) | JPS6139993A (ja) |
AT (1) | ATE64229T1 (ja) |
DE (2) | DE3427454A1 (ja) |
HK (1) | HK28393A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238592A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 相補型メモリの行選択線駆動回路 |
US5051959A (en) * | 1985-08-14 | 1991-09-24 | Fujitsu Limited | Complementary semiconductor memory device including cell access transistor and word line driving transistor having channels of different conductivity type |
US5185721A (en) * | 1988-10-31 | 1993-02-09 | Texas Instruments Incorporated | Charge-retaining signal boosting circuit and method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2443490A1 (de) * | 1974-09-11 | 1976-03-25 | Siemens Ag | Schalter aus mos-transistoren |
JPS51130154A (en) * | 1975-05-07 | 1976-11-12 | Nec Corp | Flip-flop circuit |
DE2641693C2 (de) * | 1976-09-16 | 1978-11-16 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Decodierschaltung mit MOS-Transistoren |
JPS5493335A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Decoder circuit |
JPS5647988A (en) * | 1979-09-20 | 1981-04-30 | Nec Corp | Semiconductor memory device |
JPS57196627A (en) * | 1981-05-29 | 1982-12-02 | Hitachi Ltd | Electronic circuit device |
JPS5954096A (ja) * | 1982-09-22 | 1984-03-28 | Hitachi Ltd | ダイナミツク型mosram |
US4618784A (en) * | 1985-01-28 | 1986-10-21 | International Business Machines Corporation | High-performance, high-density CMOS decoder/driver circuit |
-
1984
- 1984-07-25 DE DE19843427454 patent/DE3427454A1/de not_active Withdrawn
-
1985
- 1985-07-01 US US06/750,145 patent/US4763301A/en not_active Expired - Lifetime
- 1985-07-11 DE DE8585108682T patent/DE3583075D1/de not_active Expired - Lifetime
- 1985-07-11 EP EP85108682A patent/EP0169452B1/de not_active Expired - Lifetime
- 1985-07-11 AT AT85108682T patent/ATE64229T1/de not_active IP Right Cessation
- 1985-07-19 JP JP15999485A patent/JPS6139993A/ja active Granted
-
1993
- 1993-03-25 HK HK283/93A patent/HK28393A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0169452A3 (en) | 1988-01-13 |
DE3427454A1 (de) | 1986-01-30 |
EP0169452B1 (de) | 1991-06-05 |
JPS6139993A (ja) | 1986-02-26 |
EP0169452A2 (de) | 1986-01-29 |
ATE64229T1 (de) | 1991-06-15 |
DE3583075D1 (de) | 1991-07-11 |
HK28393A (en) | 1993-04-02 |
US4763301A (en) | 1988-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5202855A (en) | DRAM with a controlled boosted voltage level shifting driver | |
US4161040A (en) | Data-in amplifier for an MISFET memory device having a clamped output except during the write operation | |
US4096402A (en) | MOSFET buffer for TTL logic input and method of operation | |
US5121353A (en) | Ferroelectric capacitor memory circuit MOS setting and transmission transistor | |
EP0061289B1 (en) | Dynamic type semiconductor monolithic memory | |
US4397003A (en) | Dynamic random access memory | |
JPS5916350B2 (ja) | 2進信号用再生回路 | |
US4792922A (en) | Dynamic semiconductor memory with smaller memory cells | |
US20020004267A1 (en) | Sense amplifier circuit and semiconductor storage device | |
US4027294A (en) | Compensation element for dynamic semiconductor stores, and method of operating the same | |
US5258669A (en) | Current sense amplifier circuit | |
US4536859A (en) | Cross-coupled inverters static random access memory | |
KR910000383B1 (ko) | 다이나믹형 랜덤억세스메모리 | |
US5554942A (en) | Integrated circuit memory having a power supply independent input buffer | |
EP0085436B1 (en) | Buffer circuits | |
US4110840A (en) | Sense line charging system for random access memory | |
US4679214A (en) | Shift register for refreshing a MIS dynamic memory | |
EP0114210B1 (en) | Latent image ram cell | |
US4091360A (en) | Dynamic precharge circuitry | |
US6147923A (en) | Voltage boosting circuit | |
KR100409186B1 (ko) | 기록및독출에서독립적으로제어되는메모리셀회로 | |
US4185320A (en) | Decoder circuit | |
KR0159324B1 (ko) | 데이터 출력회로 | |
US5539701A (en) | Sense circuit for semiconductor memory devices | |
EP0058509A2 (en) | Semiconductor circuit for driving clock signal line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |