JPH0585159U - 原稿読取り装置 - Google Patents

Abstract

(57)【要約】 【目的】 ノイズに影響されることなく良好なシエーデ
イング補正データを得ること。 【構成】 光電変換素子アレイと、走査手段と、Ａ／Ｄ
変換手段と、記憶手段と、白基準板読取時、前記Ａ／Ｄ
変換手段の出力と、前記記憶手段から読出した小数点以
下を含むデータとの間で所定の演算を行い、この演算結
果を小数点以下も含めて主走査１ラインに渡つて前記記
憶手段に書き込む演算手段と、原稿読取り時、前記記憶
手段からの読出しデータに基づいて前記Ａ／Ｄ変換手段
の出力を補正する補正手段とを備える。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、デジタル複写機やフアクシミリなどに適用される原稿読取り装置に 関する。

【０００２】

【従来の技術】

フアクシミリやデジタル複写機においては、原稿をＣＣＤ等のラインセンサを 用いて光電的に読取る。このラインセンサは一般に数千個の受光素子を有し、１ ラインの画像を数千個の画素に分解し、各画素の濃淡を表す画像信号を出力する 。 しかし、原稿照明光の発光むら、光学系の光度分布むら、ＣＣＤ各画素の感度 むら等により、原稿上の同一濃度画像を読み取つた各画素の間で出力が一致しな いという不具合が生じる。 このため、原稿を読取る前に濃度の均一な白基準板を読取らせ、この時のＣＣ Ｄ各画素の出力値を基に、実際の原稿読取り時の各画素の出力を補正する、いわ ゆるシエーデイング補正動作が行われる。

【０００３】 この時、シエーデイング補正の基準となる白基準板にごみ等が付着していると 、この部品のシエーデイング補正用データに欠損が生じ、読取り画像に白すじを 発生させるおそれがある。これを防止するために複数の副走査ラインに渡つて白 基準データをサンプリングし、個々のＣＣＤ画素の複数個のデータにより平均値 を求め、シエーデイング補正用データとして採用する方式が提案されている。 例えば、特開昭５７−２０６１７１号公報には、基準濃度反射板を読取る時の ＣＣＤの電荷蓄積時間を複数回の走査読取りの分とすることにより、シエーデイ ング補正用データの平均を行い、反射板上のごみ等の影響を低減する技術が提案 されている。

【０００４】

【考案が解決しようとする課題】 ところで、小さなごみでも一つの画素サイズ（４００ＤＰＩで６３．５μｍ× ６３．５μｍ）に比べるとかなりの大きさとなるため、平均結果にごみの影響を 少なくするには、ある程度ライン数が必要となり、演算に必要なメモリも大きく なる。例えば、画素出力の量子化数６ビツトとして１６ラインの出力の和を取る と１０ビツトとなる。 そこで、加重平均演算を１ラインの出力データと前ラインまでの演算結果との 間で行うことにより、前述の平均と同様の効果を、少ないメモリで実現しようと すると１ラインの演算ごとの誤差が正確なシエーデイング補正データの確保を妨 げる問題が発生する。 本考案の目的は、加重平均演算の際発生する誤差を最小限に抑え、良好なシエ ーデイング補正を行うことができる原稿読取り装置を提供することにある。

【０００５】

【課題を解決するための手段】

上記目的は、１次元に配列された光電変換素子アレイと、この光電変換素子ア レイの配列方向と直交する方向に原稿を走査する走査手段と、前記光電変換素子 アレイの出力を１主走査ラインに渡つてデジタルデータに変換するＡ／Ｄ変換手 段と、このデジタルデータを記憶する記憶手段と、白基準板読取り時、前記Ａ／ Ｄ変換手段の出力と前記記憶手段から読出した小数点以下を含むデータとの間で 所定の演算を行い、この演算結果を小数点以下も含めて主走査１ラインに渡つて 前記記憶手段に書込む演算手段と、原稿読取り時、前記記憶手段からの読出しデ ータに基づいて前記Ａ／Ｄ変換手段の出力を補正する補正手段とを備えた第１の 手段により達成される。

【０００６】 また上記目的は、第１の手段において、前記記憶手段は１主走査ラインのデー タの遅延を生じさせるラインメモリである第２の手段により達成される。 さらに上記目的は、第１の手段において、前記演算手段は、前記Ａ／Ｄ変換手 段の出力ａ₁ ，_n ・ａ₂ ，_n …ａ_j ，_n と、前記記憶手段からの読出しデータＤ ₁ ，_n-1 ・Ｄ₂ ，_n-1 …ａ_j ，_n-1 との間で Ｄ_k,n ＝Ａ／（Ａ＋Ｂ）・ａ_k,n ＋Ｂ／（Ａ＋Ｂ）・Ｄ_k,n-1 （ｋ＝１，２… ｊ） なる演算を行う第３の手段によつても達成される。

【０００７】

【作用】

第１の手段によれば、白基準板読取り時、Ａ／Ｄ変換手段の出力と、記憶手段 から読出した小数点以下を含むデータとの間で所定の演算を行い、この演算結果 を小数点以下も含めて主走査１ラインに渡つて記憶手段に書込むと共に、原稿読 取り時、記憶手段に書込まれたデータに基づいてＡ／Ｄ変換手段の出力を補正す る。 第２の手段によれば、上記において、ラインメモリにより１主走査ラインのデ ータを遅延させる。 第３の手段によれば、演算手段は、前記Ａ／Ｄ変換手段の出力ａ₁ ，_n ・ａ₂ ，_n …ａ_j ，_n と、前記記憶手段からの読出しデータＤ₁ ，_n-1 ・Ｄ₂ ，_n-1 … ａ_j ，_n-1 との間で Ｄ_k,n ＝Ａ／（Ａ＋Ｂ）・ａ_k,n ＋Ｂ／（Ａ＋Ｂ）・Ｄ_k,n-1 （ｋ＝１，２… ｊ） なる演算を行う。

【０００８】

【実施例】

以下、本発明の実施例を図面に基づき説明する。 図２は一実施例に係る原稿読取り装置の構成図であり、原稿台ガラス３の上に 下向きに置かれた原稿を蛍光灯２で照明し、反射ミラー１，４，５、光学レンズ ７を介してＣＣＤ８上に原稿像を結像させ、主走査方向の読取りを行う。反射ミ ラー１と蛍光灯２、反射ミラー４，５は図示しない光学系駆動モータにより、ガ イドレール６に沿つて移動して原稿を走査し、副走査方向の読取りを行う。反射 ミラー１，４，５、蛍光灯２、光学レンズ７の光学部品に起因する光度分布むら 、およびＣＣＤ８が有する各画素毎の感度むらを是正するために、原稿走査に先 立つて白基準板９を読取り、この時のデータを基に原稿走査時の出力を補正する 。白基準板９は濃度の均一な部材ないし表面を均一に白塗装したものを用いる。

【０００９】 図１は原稿読取り装置の制御ブロツク図であり、光学レンズ７を介してＣＣＤ ８上に結像された原稿像は、ＣＣＤ８により光電変換され、主走査１ライン分の データを主走査の同期信号に合わせてアナログ信号として出力する。増幅回路１ ０はこの信号を増幅し、Ａ／Ｄ変換器１１でデジタル信号に変換する。 １回の原稿読取り動作を、前走査、白基準板読取り、原稿読取りの３状態に分 け、切換回路１５を各々、接点Ｓ３，Ｓ４，Ｓ５に接続する。前走査時は接点Ｓ ３を選択し、Ａ／Ｄ変換器１１の出力をそのままラインメモリ１６へ入力させる 。読取りライン位置が白基準板９を読取り始める位置になると、切換回路１５は 接点Ｓ４の位置となり、第２演算回路１３によるラインメモリ出力の演算結果と 、第１演算回路１２によるＡ／Ｄ変換器出力の演算結果とを、加算回路１４で加 算したものが再びラインメモリ１６へ入力される。

【００１０】 例として、Ａ／Ｄ変換器１１の量子化数６ビツト、Ａ＝３、Ｂ＝１としてある 画素に関してＡ／Ｄ出力１１１１００Ｂ（２進数、１０進の６０）、ラインメモ リ出力１１１００１Ｂ（１０進の５７）とすると、演算結果１１１００１．１１ Ｂ（１０進の５７．７５）の整数部分だけでなく小数部分も含めて８ビツト長デ ータとしてラインメモリ１６に格納する。 この動作を複数ライン分繰り返した後、切換回路１５は接点Ｓ５を選択し、ラ インメモリ１６の出力データは入力に戻されることにより保持モードとなり、補 正回路１７で実際の原稿読取り時のＡ／Ｄ変換器出力は、ラインメモリ１６に保 持された対応する画素の補正用データを基に補正される。 ここでラインメモリ１６はＦＩＦＯ（フアーストイン・フアーストアウト）メ モリを用いてもよいし、通常のＲＡＭを複数用い主走査ライン毎に交互に書込み モード、読出しモードに設定して使用してもよい。

【００１１】 本実施例によれば、前主走査ラインまでのデータと、現主走査ラインの読取り データとの間で重加算平均演算を行い、結果の小数部分を含めて動作するため、 単純な平均演算を行うよりも少ないメモリ容量で演算誤差を抑えたノイズ等に強 い良好なシエーデイング補正が行われる。

【００１２】

【考案の効果】

以上説明したように、請求項１ないし３記載の考案によれば、白基準板読取り 時、Ａ／Ｄ変換手段の出力と、記憶手段から読出した小数点以下を含むデータと の間で所定の演算を行い、この演算結果を小数点以下も含めて主走査１ラインに 渡つて記憶手段に書込むと共に、原稿読取り時、記憶手段に書込まれたデータに 基づいてＡ／Ｄ変換手段の出力を補正するようにしたから良好なシエーデイング 補正データを得ることができ、この結果、ランダムノイズに強く影響されること のないシエーデイング補正を行うことができる。

【図面の簡単な説明】

【図１】本考案の一実施例に係る原稿読取り装置の制御
ブロツク図である。

【図２】本考案の一実施例に係る原稿読取り装置の構成
図である。

【符号の説明】

１ 反射ミラー ２ 蛍光灯 ３ 原稿台ガラス ４ 反射ミラー ５ 反射ミラー ６ ガイドレール ７ 光学レンズ ８ ＣＣＤ ９ 白基準板 １０ 増幅回路 １１ Ａ／Ｄ変換器 １２ 第１演算回路 １３ 第２演算回路 １４ 加算回路 １５ 切換回路 １６ ラインメモリ １７ 補正回路

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 １次元に配列された光電変換素子アレイ
   と、この光電変換素子アレイの配列方向と直交する方向
   に原稿を走査する走査手段と、前記光電変換素子アレイ
   の出力を１主走査ラインに渡つてデジタルデータに変換
   するＡ／Ｄ変換手段と、このデジタルデータを記憶する
   記憶手段と、白基準板読取り時、前記Ａ／Ｄ変換手段の
   出力と前記記憶手段から読出した小数点以下を含むデー
   タとの間で所定の演算を行い、この演算結果を小数点以
   下も含めて主走査１ラインに渡つて前記記憶手段に書込
   む演算手段と、原稿読取り時、前記記憶手段からの読出
   しデータに基づいて前記Ａ／Ｄ変換手段の出力を補正す
   る補正手段とを備えたことを特徴とする原稿読取り装
   置。
2. 【請求項２】 請求項１記載において、前記記憶手段は
   １主走査ラインのデータの遅延を生じさせるラインメモ
   リであることを特徴とする原稿読取り装置。
3. 【請求項３】 請求項１記載において、前記演算手段
   は、前記Ａ／Ｄ変換手段の出力ａ₁ ，_n ・ａ₂ ，_n …ａ
   _j ，_n と、前記記憶手段からの読出しデータＤ₁ ，_n-1
   ・Ｄ₂ ，_n-1 …Ｄ_j ，_n-1 との間で Ｄ_k,n ＝Ａ／（Ａ＋Ｂ）・ａ_k,n ＋Ｂ／（Ａ＋Ｂ）・Ｄ_k,n-1 （ｋ＝１，２… ｊ） なる演算を行うことを特徴とする原稿読取り装置。