JPH0582806A - Manufacture of silicon semiconductor pressure gauge - Google Patents
Manufacture of silicon semiconductor pressure gaugeInfo
- Publication number
- JPH0582806A JPH0582806A JP24160491A JP24160491A JPH0582806A JP H0582806 A JPH0582806 A JP H0582806A JP 24160491 A JP24160491 A JP 24160491A JP 24160491 A JP24160491 A JP 24160491A JP H0582806 A JPH0582806 A JP H0582806A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- porous layer
- layer
- silicon semiconductor
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、製造コストを低減出
来、特性の向上し得る過大圧保護構造付きのシリコン半
導体圧力計の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a silicon semiconductor pressure gauge having an overpressure protection structure which can reduce the manufacturing cost and improve the characteristics.
【０００２】[0002]
【従来の技術】図１６は、本願出願人の出願に係わる、
特願平２−２２２７１５号 平成２年８月２４日出願の
一実施例の構成説明図、図１７〜図２４は図１６の製作
工程説明図である。図１６において、１１は、エピタキ
シャル成長により形成された半導体基板である。１２
は、半導体基板１１に設けられ半導体基板１１にダイア
フラム１３を形成する狭い空隙である。１４は、空隙１
３と外部とを連通する連通孔である。１５は、測定ダイ
アフラム１３に設けられた歪み検出センサである。2. Description of the Related Art FIG. 16 relates to the applicant's application.
Japanese Patent Application No. Hei 2-222715 The construction explanatory drawing of one Example of the application on August 24, 1990, FIGS. 17-24 is explanatory drawing of the manufacturing process of FIG. In FIG. 16, 11 is a semiconductor substrate formed by epitaxial growth. 12
Is a narrow space provided in the semiconductor substrate 11 to form the diaphragm 13 in the semiconductor substrate 11. 14 is the void 1
3 is a communication hole that communicates with the outside. Reference numeral 15 is a strain detection sensor provided on the measurement diaphragm 13.
【０００３】以上の構成において、図１６従来例の装置
は図１７〜図２４に示す如くして作る。 （ａ）図１７に示す如く、ＳＯＩウェハ１０１の一面側
にレジスト１０２を塗付する。 （ｂ）図１８に示す如く、４沸化メタン（ＣＦ4）ガス
中で、ＲＩＥエッチング（リアクティブ イオン エッ
チング）により、レジスト１０２塗付部分以外のＳＯＩ
ウェハ１０１の一面側のシリコン１０１１をエッチング
する。 （ｃ）図１９に示す如く、４沸化メタン（ＣＦ4）ガス
と３沸化メタン（ＣＨＦ3）ガスの混合ガス中で、ＲＩ
Ｅエッチング（リアクティブ イオン エッチング）に
より、レジスト１０２塗付部分以外のＳＯＩウェハ１０
１の酸化シリコン１０１２をエッチングする。With the above-mentioned structure, the conventional apparatus of FIG. 16 is manufactured as shown in FIGS. (A) As shown in FIG. 17, a resist 102 is applied to one surface side of the SOI wafer 101. (B) As shown in FIG. 18, the RIE etching (reactive ion etching) is performed in a tetrafluoromethane (CF 4 ) gas to remove the SOI other than the portion coated with the resist 102.
The silicon 1011 on the one surface side of the wafer 101 is etched. (C) As shown in FIG. 19, in a mixed gas of tetra-boiling methane (CF 4 ) gas and tri-boiling methane (CHF 3 ) gas, RI
By the E etching (reactive ion etching), the SOI wafer 10 other than the resist 102 coated portion
1 silicon oxide 1012 is etched.
【０００４】（ｄ）図２０に示す如く、レジスト１０２
を除去する。 （ｅ）図２１に示す如く、ＳＯＩウェハ１０１の一面側
にエピタキシャル成長層１０３を成長させダイアフラム
１０４を形成する。 （ｆ）図２２に示す如く、ダイアフラム１０４に歪み検
出素子１０５を形成する。（ｇ）図２３に示す如く、Ｓ
ＯＩウェハの他面側よりＳＯＩウェハの酸化膜１０１２
に達する連通孔１０６を形成する。 （ｈ）図２４に示す如く、連通孔１０６より選択エッチ
ングによりＳＯＩウェハの酸化膜１０１２を除去する。(D) As shown in FIG. 20, the resist 102
To remove. (E) As shown in FIG. 21, an epitaxial growth layer 103 is grown on one surface of the SOI wafer 101 to form a diaphragm 104. (F) As shown in FIG. 22, the strain detecting element 105 is formed on the diaphragm 104. (G) As shown in FIG. 23, S
Oxide film 1012 of the SOI wafer from the other side of the OI wafer
To form a communication hole 106. (H) As shown in FIG. 24, the oxide film 1012 on the SOI wafer is removed from the communication hole 106 by selective etching.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、この様
な製造方法においては、 （１）ＳＯＩウエハ―は高価である。 （２）欠陥や転移が発生する為、ダイアフラム１３の周
辺部の結晶性が悪い。 （３）表面に凹凸が出来る。However, in such a manufacturing method, (1) the SOI wafer is expensive. (2) The crystallinity of the peripheral portion of the diaphragm 13 is poor because defects and dislocations occur. (3) The surface has irregularities.
【０００６】本発明は、この問題点を解決するものであ
る。本発明の目的は、製造コストを低減出来、特性の向
上し得る過大圧保護構造付きのシリコン半導体圧力計の
製造方法を提供するにある。The present invention solves this problem. An object of the present invention is to provide a method for manufacturing a silicon semiconductor pressure gauge with an overpressure protection structure, which can reduce manufacturing costs and improve characteristics.
【０００７】[0007]
【課題を解決するための手段】この目的を達成するため
に、本発明は、シリコン半導体基板と、該半導体基板に
設けられ該半導体基板にエピタキシャル成長により形成
されたダイアフラムを形成する狭い空隙と、該空隙と外
部とを連通する連通孔と、前記測定ダイアフラムに設け
られた歪み検出センサとを具備してなる半導体圧力計の
製造方法において、以下の工程を有する事を特徴とする
シリコン半導体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。In order to achieve this object, the present invention relates to a silicon semiconductor substrate, a narrow void provided in the semiconductor substrate and forming a diaphragm formed by epitaxial growth in the semiconductor substrate, A method for manufacturing a semiconductor pressure gauge comprising a communication hole that communicates a void with the outside and a strain detection sensor provided in the measurement diaphragm, in a silicon semiconductor pressure gauge characterized by having the following steps: The manufacturing method was adopted. (A) In hydrofluoric acid, an external power source is connected to the platinum electrode so that the silicon semiconductor substrate serves as an anode, and a current is passed to form a porous layer at a predetermined position on one surface of the silicon semiconductor substrate. Process. (B) A step of forming an epitaxial growth layer on one surface of the silicon semiconductor substrate. (C) A step of forming a communicating hole from the other surface of the silicon semiconductor substrate to reach the porous layer by etching. (D) A step of oxidizing the porous layer to form an oxide layer. (E) A step of removing the silicon oxide film with hydrofluoric acid.
【０００８】[0008]
【作用】以上の製造方法において、沸化水素酸中で、白
金電極に対してシリコン半導体基板を陽極になるように
外部電源を接続し、電流を流しシリコン半導体基板の一
面の所定箇所に多孔質層を形成する。シリコン半導体基
板の一面にエピタキシャル成長層を形成する。シリコン
半導体基板の他面から多孔質層に達する連通孔をエッチ
ングにより形成する。多孔質層を酸化して酸化層を形成
する。沸化水素酸により酸化シリコン膜を除去する。以
下、実施例に基づき詳細に説明する。In the above manufacturing method, in the hydrofluoric acid, an external power source is connected to the platinum electrode so that the silicon semiconductor substrate serves as an anode, and an electric current is applied to cause a porous film to be formed on one surface of the silicon semiconductor substrate at a predetermined position. Form the layers. An epitaxial growth layer is formed on one surface of the silicon semiconductor substrate. A communication hole reaching the porous layer from the other surface of the silicon semiconductor substrate is formed by etching. The porous layer is oxidized to form an oxide layer. The silicon oxide film is removed with hydrofluoric acid. Hereinafter, detailed description will be given based on examples.
【０００９】[0009]
【実施例】図１〜図６は、本発明の一実施例の製造方法
要部工程説明図である。 （ａ）図１に示す如く、Ｐ形シリコンウエハ―２０１の
表面にホトレジスト２０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト２０
２を取除く。 （ｂ）図２に示す如く、沸化水素酸２０３中で、白金電
極２０４に対して、Ｐ形シリコンウエハ―２０１を陽極
になるように外部電源２０５を接続し、電流を流し、Ｐ
形シリコンウエハ―２０１の一面の所定箇所に、多孔質
層２０６を形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 6 are explanatory views of the main steps of a manufacturing method according to an embodiment of the present invention. (A) As shown in FIG. 1, a photoresist 202 is applied to the surface of a P-type silicon wafer 201, and the diaphragm 13
Pattern the part corresponding to
Remove 2. (B) As shown in FIG. 2, in a hydrofluoric acid 203, an external power source 205 was connected to a platinum electrode 204 so that the P-type silicon wafer 201 became an anode, and an electric current was passed to
The porous layer 206 is formed at a predetermined location on one surface of the shaped silicon wafer 201.
【００１０】（ｃ）図３に示す如く、シリコン単結晶成
長装置において、Ｐ形シリコンウエハ―２０１の一面に
エピタキシャル成長層２０７を形成する。 （ｄ）図４に示す如く、Ｐ形シリコンウエハ―２０１の
他面から、多孔質層２０６に達する連通孔２０８を異方
性エッチングにより形成する。 （ｄ）図５に示す如く、多孔質層２０６を酸化して酸化
層２０９を形成する。 （ｅ）図６に示す如く、沸化水素酸により、酸化シリコ
ン膜２０９を除去する。(C) As shown in FIG. 3, an epitaxial growth layer 207 is formed on one surface of a P-type silicon wafer 201 in a silicon single crystal growth apparatus. (D) As shown in FIG. 4, a communication hole 208 reaching the porous layer 206 is formed by anisotropic etching from the other surface of the P-type silicon wafer 201. (D) As shown in FIG. 5, the porous layer 206 is oxidized to form an oxide layer 209. (E) As shown in FIG. 6, the silicon oxide film 209 is removed by hydrofluoric acid.
【００１１】すなわち、図２に示す工程において、種々
の文献に記載されているように、Ｐ形シリコン２０１よ
り白金電極２０４に対して、沸化水素酸２０３中で電流
を流す（陽極化処理）と、Ｐ形シリコン２０１は数１０
オングストロ―ムの多孔質２０６に変化する。しかし、
この多孔質層２０６の結晶方位は、元の結晶方位と結晶
性を保っている。したがって、図３の工程において、シ
リコン単結晶成長装置で、Ｐ形シリコンウエハ―２０１
の一面にエピタキシャル成長層２０７を形成出来る。That is, in the process shown in FIG. 2, as described in various documents, a current is passed from the P-type silicon 201 to the platinum electrode 204 in the hydrofluoric acid 203 (anodizing treatment). And the P-type silicon 201 is several 10
It changes to angstrom porous 206. But,
The crystal orientation of the porous layer 206 maintains the original crystal orientation and crystallinity. Therefore, in the process shown in FIG. 3, the P-type silicon wafer 201
The epitaxial growth layer 207 can be formed on one surface.
【００１２】図５の工程において、多孔質層２０６は酸
化されるが、この場合、多孔質層２０６は酸素、水素、
および水酸基イオンを透過しやすいため、単結晶バルク
に比べて、１００倍以上の早さで酸化される。図５の工
程において、沸化水素酸により酸化物を除く事により、
ダイアフラム１３と空隙１２が形成出来る。この空隙１
２は、極めて狭い隙間に形成出来るので、過大な外圧が
ダイアフラム１３に加わっても、ダイアフラム１３をバ
ックアップ出来、ダイアフラム１３を破壊から保護する
ことが出来る。なお、測定ダイアフラム３に設けられる
圧力センサは、ピエゾ抵抗素子あるいは静電容量形セン
サでもよく、要するに、圧力に対応して変位する測定ダ
イアフラム１３の変位を測定出来るものであればよい。
また、多孔質層３０６に連通する連通孔はＰ形シリコン
ウエハ―２０１の一面からと説明したが他面から設けて
も良いことは勿論である。In the process shown in FIG. 5, the porous layer 206 is oxidized, but in this case, the porous layer 206 contains oxygen, hydrogen,
Further, since it easily transmits hydroxyl ions, it is oxidized 100 times or more faster than a single crystal bulk. In the process of FIG. 5, by removing oxides with hydrofluoric acid,
The diaphragm 13 and the void 12 can be formed. This void 1
Since 2 can be formed in an extremely narrow gap, even if an excessive external pressure is applied to the diaphragm 13, the diaphragm 13 can be backed up and the diaphragm 13 can be protected from breakage. The pressure sensor provided on the measurement diaphragm 3 may be a piezoresistive element or an electrostatic capacitance type sensor, in short, as long as it can measure the displacement of the measurement diaphragm 13 which is displaced according to the pressure.
Further, the communication hole communicating with the porous layer 306 has been described as being formed on one surface of the P-type silicon wafer 201, but it goes without saying that the communication hole may be formed on the other surface.
【００１３】この結果、 （１）空隙１２の部分を陽極化処理によりポ―ラス化し
て多孔質層２０６を形成し、多孔質層２０６を酸化し
て、沸化水素酸で除去するようにしたので、加工時間を
短縮出来て、製造コストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラム１３の全面にわたって周辺部の結晶
性が良いものが得られる。（４）ダイアフラム１３の表
面の平坦性の良いものが得られる。As a result, (1) the void 12 was anodized to form a porous layer 206, and the porous layer 206 was oxidized and removed with hydrofluoric acid. Therefore, the processing time can be shortened and the manufacturing cost can be reduced. (2) Since the SOI wafer is not used, the cost can be reduced. (3) A crystal having good crystallinity in the peripheral portion is obtained over the entire surface of the diaphragm 13. (4) The diaphragm 13 having a good surface flatness can be obtained.
【００１４】図７から図１５は、本発明の他の実施例の
製造方法要部工程説明図である。 （ａ）図７に示す如く、Ｐ形シリコンウエハ―３０１の
表面にホトレジスト３０２を塗付し、ダイアフラム１３
に対応する部分をパタ―ニングして、ホトレジスト３０
２を取除く。 （ｂ）図８に示す如く、沸化水素酸３０３中で、白金電
極３０４に対して、Ｐ形シリコンウエハ―３０１を陽極
になるように外部電源３０５を接続し、電流を流し、Ｐ
形シリコンウエハ―３０１の一面の所定箇所に、多孔質
層３０６を形成する。 （ｃ）図９に示す如く、シリコン単結晶成長装置におい
て、Ｐ形シリコンウエハ―３０１の一面にエピタキシャ
ル成長層３０７を形成する。FIGS. 7 to 15 are explanatory views of the main process steps of the manufacturing method according to another embodiment of the present invention. (A) As shown in FIG. 7, a photoresist 302 is applied to the surface of a P-type silicon wafer 301 to form a diaphragm 13
Pattern the part corresponding to
Remove 2. (B) As shown in FIG. 8, in a hydrofluoric acid 303, an external power source 305 was connected to a platinum electrode 304 so that the P-type silicon wafer 301 became an anode, and an electric current was passed to
A porous layer 306 is formed at a predetermined position on one surface of the shaped silicon wafer 301. (C) As shown in FIG. 9, an epitaxial growth layer 307 is formed on one surface of a P-type silicon wafer 301 in a silicon single crystal growth apparatus.
【００１５】（ｄ）図１０に示す如く、エピタキシャル
成長層３０７の表面にホトレジスト３０８を塗付し、ダ
イアフラム１３に対応する部分をパタ―ニングして、ホ
トレジスト３０８を取除く。 （ｅ）図１１に示す如く、沸化水素酸３０３中で、白金
電極３１１に対して、Ｐ形シリコンウエハ―３０１を陽
極になるように外部電源３１２を接続し、電流を流し、
Ｐ形シリコンウエハ―３０１の一面の所定箇所に、多孔
質層３１３を形成する。 （ｆ）図１２に示す如く、シリコン単結晶成長装置にお
いて、Ｐ形シリコンウエハ―３０１の一面にエピタキシ
ャル成長層３１４を形成する。(D) As shown in FIG. 10, a photoresist 308 is applied to the surface of the epitaxial growth layer 307, and the portion corresponding to the diaphragm 13 is patterned to remove the photoresist 308. (E) As shown in FIG. 11, in a hydrofluoric acid 303, an external power source 312 was connected to a platinum electrode 311 so that the P-type silicon wafer 301 became an anode, and an electric current was applied.
The porous layer 313 is formed at a predetermined position on one surface of the P-type silicon wafer 301. (F) As shown in FIG. 12, an epitaxial growth layer 314 is formed on one surface of a P-type silicon wafer 301 in a silicon single crystal growth apparatus.
【００１６】（ｇ）図１３に示す如く、Ｐ形シリコンウ
エハ―３０１の両面から、それぞれ、多孔質層３０６，
３１３に達する連通孔３１５，３１６を異方性エッチン
グにより形成する。 （ｈ）図１４に示す如く、多孔質層３０６，３１３を酸
化して酸化層３１７を形成する。 （ｉ）図１５に示す如く、沸化水素酸により、酸化シリ
コン膜３１７を除去する。(G) As shown in FIG. 13, from both sides of the P-type silicon wafer 301, the porous layers 306,
Communication holes 315 and 316 reaching 313 are formed by anisotropic etching. (H) As shown in FIG. 14, the porous layers 306 and 313 are oxidized to form an oxide layer 317. (I) As shown in FIG. 15, the silicon oxide film 317 is removed by hydrofluoric acid.
【００１７】この結果、両側過大圧保護構造付きのシリ
コン半導体圧力計が得られる。なお、前述の実施例にお
いて、ホトレジスト３０２，３０８を使用したと説明し
たが、他のマスク材を使用しても良いことは勿論であ
る。また、ホトレジスト３０２，３０８の代りにｎ形シ
リコン層、あるいはＰ形シリコン層を利用しても良い。As a result, a silicon semiconductor pressure gauge having an overpressure protection structure on both sides can be obtained. Although it has been described that the photoresists 302 and 308 are used in the above-mentioned embodiment, it goes without saying that other mask materials may be used. Further, an n-type silicon layer or a P-type silicon layer may be used instead of the photoresists 302 and 308.
【００１８】[0018]
【発明の効果】以上説明したように、本発明は、シリコ
ン半導体基板と、該半導体基板に設けられ該半導体基板
にエピタキシャル成長により形成されたダイアフラムを
形成する狭い空隙と、該空隙と外部とを連通する連通孔
と、前記測定ダイアフラムに設けられた歪み検出センサ
とを具備してなるシリコン半導体圧力計の製造方法にお
いて、以下の工程を有する事を特徴とするシリコン半導
体圧力計の製造方法を採用した。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の他面から前記多孔質層
に達する前記連通孔をエッチングにより形成する工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。As described above, according to the present invention, a silicon semiconductor substrate, a narrow void provided in the semiconductor substrate to form a diaphragm formed by epitaxial growth on the semiconductor substrate, and the void communicates with the outside. In the method of manufacturing a silicon semiconductor pressure gauge comprising a communication hole and a strain detection sensor provided in the measurement diaphragm, a method of manufacturing a silicon semiconductor pressure gauge having the following steps is adopted. .. (A) In hydrofluoric acid, an external power source is connected to the platinum electrode so that the silicon semiconductor substrate serves as an anode, and a current is passed to form a porous layer at a predetermined position on one surface of the silicon semiconductor substrate. Process. (B) A step of forming an epitaxial growth layer on one surface of the silicon semiconductor substrate. (C) A step of forming the communicating hole from the other surface of the silicon semiconductor substrate to reach the porous layer by etching. (D) A step of oxidizing the porous layer to form an oxide layer. (E) A step of removing the silicon oxide film with hydrofluoric acid.
【００１９】この結果、 （１）空隙の部分を陽極化処理によりポ―ラス化して多
孔質層を形成し、多孔質層を酸化して、沸化水素酸で除
去するようにしたので、加工時間を短縮出来て、製造コ
ストを低減出来る。 （２）ＳＯＩウエハ―は使用しないので、安価にする事
が出来る。 （３）ダイアフラムの全面にわたって結晶性が良いもの
が得られる。 （４）ダイアフラムの表面の平坦性の良いものが得られ
る。As a result, (1) the void portion was anodized to form a porous layer, and the porous layer was oxidized and removed with hydrofluoric acid. Time can be shortened and manufacturing cost can be reduced. (2) Since the SOI wafer is not used, the cost can be reduced. (3) A crystal having good crystallinity over the entire surface of the diaphragm can be obtained. (4) A diaphragm having good surface flatness can be obtained.
【００２０】従って、本発明によれば、製造コストを低
減出来、特性の向上し得る過大圧保護構造付きのシリコ
ン半導体圧力計の製造方法を実現することができる。Therefore, according to the present invention, it is possible to realize a method of manufacturing a silicon semiconductor pressure gauge with an overpressure protection structure which can reduce the manufacturing cost and improve the characteristics.
【図１】本発明の一実施例のパタ―ニング工程説明図で
ある。FIG. 1 is an explanatory view of a patterning process according to an embodiment of the present invention.
【図２】本発明の一実施例の陽極化処理工程説明図であ
る。FIG. 2 is an explanatory diagram of an anodizing process according to an embodiment of the present invention.
【図３】本発明の一実施例のエピタキシャル成長工程説
明図である。FIG. 3 is an explanatory diagram of an epitaxial growth process of one example of the present invention.
【図４】本発明の一実施例の連通孔エッチング工程説明
図である。FIG. 4 is an explanatory diagram of a communication hole etching process according to an embodiment of the present invention.
【図５】本発明の一実施例の酸化工程説明図である。FIG. 5 is an explanatory diagram of an oxidation process according to an example of the present invention.
【図６】本発明の一実施例の酸化層除去工程説明図であ
る。FIG. 6 is an explanatory diagram of an oxide layer removing process according to an embodiment of the present invention.
【図７】本発明の他の実施例のパタ―ニング工程説明図
である。FIG. 7 is an explanatory view of a patterning process of another embodiment of the present invention.
【図８】本発明の他の実施例の陽極化処理工程説明図で
ある。FIG. 8 is an explanatory diagram of an anodizing process according to another embodiment of the present invention.
【図９】本発明の他の実施例のエピタキシャル成長工程
説明図である。FIG. 9 is an explanatory diagram of an epitaxial growth process according to another embodiment of the present invention.
【図１０】本発明の他の実施例のパタ―ニング工程説明
図である。FIG. 10 is an explanatory view of a patterning process of another embodiment of the present invention.
【図１１】本発明の他の実施例の陽極化処理工程説明図
である。FIG. 11 is an explanatory diagram of an anodizing process according to another embodiment of the present invention.
【図１２】本発明の他の実施例のエピタキシャル成長工
程説明図である。FIG. 12 is an explanatory diagram of an epitaxial growth process according to another embodiment of the present invention.
【図１３】本発明の他の実施例の連通孔エッチング工程
説明図である。FIG. 13 is an explanatory diagram of a communication hole etching process according to another embodiment of the present invention.
【図１４】本発明の他の実施例の酸化工程説明図であ
る。FIG. 14 is an explanatory diagram of an oxidation process according to another embodiment of the present invention.
【図１５】本発明の他の実施例の酸化層除去工程説明図
である。FIG. 15 is an explanatory diagram of an oxide layer removing process according to another embodiment of the present invention.
【図１６】従来より一般に使用されている従来例の構成
説明図である。FIG. 16 is an explanatory diagram of a configuration of a conventional example that is generally used in the past.
【図１７】図１６従来例のレジスト塗付工程説明図であ
る。FIG. 17 is a drawing explaining the resist coating process of the conventional example.
【図１８】図１６従来例のエッチング工程説明図であ
る。FIG. 18 is an explanatory diagram of an etching process of the conventional example of FIG.
【図１９】図１６従来例のエッチング工程説明図であ
る。FIG. 19 is a diagram illustrating the etching process of the conventional example of FIG.
【図２０】図１６従来例のレジスト除去工程説明図であ
る。FIG. 20 is an explanatory diagram of a resist removing process of the conventional example.
【図２１】図１６従来例のエピタキシャル成長工程説明
図である。FIG. 21 is an explanatory diagram of an epitaxial growth process of the conventional example of FIG.
【図２２】図１６従来例の歪み検出素子形成工程説明図
である。FIG. 22 is an explanatory diagram of a strain detecting element forming process of the conventional example of FIG. 16;
【図２３】図１６従来例の連通孔エッチング工程説明図
である。FIG. 23 is an explanatory view of a communication hole etching process of the conventional example.
【図２４】図１６従来例の酸化層除去工程説明図であ
る。FIG. 24 is an explanatory diagram of an oxide layer removing process of the conventional example of FIG. 16;
２０１…Ｐ形シリコンウエハ― ２０２…フォトレジスト ２０３…沸化水素酸 ２０４…白金電極 ２０５…外部電源 ２０６…多孔質層 ２０７…エピタキシャル成長層 ２０８…連通孔 ２０９…酸化層 ３０１…Ｐ形シリコンウエハ― ３０２…フォトレジスト ３０３…沸化水素酸 ３０４…白金電極 ３０５…外部電源 ３０６…多孔質層 ３０７…エピタキシャル成長層 ３０８…フォトレジスト ３０９…沸化水素酸 ３１１…白金電極 ３１２…外部電源 ３１３…多孔質層 ３１４…エピタキシャル成長層 ３１５…連通孔 ３１６…連通孔 ３１７…酸化層 201 ... P-type silicon wafer 202 ... Photoresist 203 ... Hydrofluoric acid 204 ... Platinum electrode 205 ... External power source 206 ... Porous layer 207 ... Epitaxial growth layer 208 ... Communication hole 209 ... Oxide layer 301 ... P-type silicon wafer 302 ... Photoresist 303 ... Hydrofluoric acid 304 ... Platinum electrode 305 ... External power supply 306 ... Porous layer 307 ... Epitaxial growth layer 308 ... Photoresist 309 ... Hydrofluoric acid 311 ... Platinum electrode 312 ... External power supply 313 ... Porous layer 314 ... Epitaxial growth layer 315 ... Communication hole 316 ... Communication hole 317 ... Oxidized layer
Claims (1)
けられ該半導体基板にエピタキシャル成長により形成さ
れたダイアフラムを形成する狭い空隙と、該空隙と外部
とを連通する連通孔とを具備してなるシリコン半導体圧
力計の製造方法において、 以下の工程を有する事を特徴とするシリコン半導体圧力
計の製造方法。 （ａ）沸化水素酸中で、白金電極に対して前記シリコン
半導体基板を陽極になるように外部電源を接続し、電流
を流し該シリコン半導体基板の一面の所定箇所に多孔質
層を形成する工程。 （ｂ）前記シリコン半導体基板の一面にエピタキシャル
成長層を形成する工程。 （ｃ）前記シリコン半導体基板の一面又は他面から前記
多孔質層に達する前記連通孔をエッチングにより形成す
る工程。 （ｄ）前記多孔質層を酸化して酸化層を形成する工程。 （ｅ）沸化水素酸により該酸化シリコン膜を除去する工
程。1. A silicon semiconductor substrate comprising: a silicon semiconductor substrate; a narrow void provided in the semiconductor substrate to form a diaphragm formed by epitaxial growth on the semiconductor substrate; and a communicating hole for communicating the void with the outside. A method for manufacturing a semiconductor pressure gauge, comprising the following steps. (A) In hydrofluoric acid, an external power source is connected to the platinum electrode so that the silicon semiconductor substrate serves as an anode, and a current is passed to form a porous layer at a predetermined position on one surface of the silicon semiconductor substrate. Process. (B) A step of forming an epitaxial growth layer on one surface of the silicon semiconductor substrate. (C) A step of forming the communicating hole from one surface or the other surface of the silicon semiconductor substrate to reach the porous layer by etching. (D) A step of oxidizing the porous layer to form an oxide layer. (E) A step of removing the silicon oxide film with hydrofluoric acid.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160491A JPH0582806A (en) | 1991-09-20 | 1991-09-20 | Manufacture of silicon semiconductor pressure gauge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24160491A JPH0582806A (en) | 1991-09-20 | 1991-09-20 | Manufacture of silicon semiconductor pressure gauge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582806A true JPH0582806A (en) | 1993-04-02 |
Family
ID=17076792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24160491A Pending JPH0582806A (en) | 1991-09-20 | 1991-09-20 | Manufacture of silicon semiconductor pressure gauge |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582806A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747686A1 (en) * | 1995-06-07 | 1996-12-11 | Ssi Technologies, Inc. | Forming a silicon diaphragm in a cavity by anodizing, oxidizing, and etching or by directly etching the porous silicon |
| WO1999017375A1 (en) * | 1997-09-29 | 1999-04-08 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Method of anodizing silicon substrate and method of producing acceleration sensor |
| US6021675A (en) * | 1995-06-07 | 2000-02-08 | Ssi Technologies, Inc. | Resonating structure and method for forming the resonating structure |
| US6744006B2 (en) | 2000-04-10 | 2004-06-01 | Tetronics Limited | Twin plasma torch apparatus |
| WO2009044865A1 (en) | 2007-10-05 | 2009-04-09 | Dai Nippon Printing Co., Ltd. | Release sheet with emboss pattern and method for producing the same |
-
1991
- 1991-09-20 JP JP24160491A patent/JPH0582806A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747686A1 (en) * | 1995-06-07 | 1996-12-11 | Ssi Technologies, Inc. | Forming a silicon diaphragm in a cavity by anodizing, oxidizing, and etching or by directly etching the porous silicon |
| US5736430A (en) * | 1995-06-07 | 1998-04-07 | Ssi Technologies, Inc. | Transducer having a silicon diaphragm and method for forming same |
| US6021675A (en) * | 1995-06-07 | 2000-02-08 | Ssi Technologies, Inc. | Resonating structure and method for forming the resonating structure |
| WO1999017375A1 (en) * | 1997-09-29 | 1999-04-08 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Method of anodizing silicon substrate and method of producing acceleration sensor |
| US6744006B2 (en) | 2000-04-10 | 2004-06-01 | Tetronics Limited | Twin plasma torch apparatus |
| WO2009044865A1 (en) | 2007-10-05 | 2009-04-09 | Dai Nippon Printing Co., Ltd. | Release sheet with emboss pattern and method for producing the same |
| US8475891B2 (en) | 2007-10-05 | 2013-07-02 | Dai Nippon Printing Co., Ltd. | Embossed release paper and process for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3024317B2 (en) | Method for manufacturing semiconductor device | |
| JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| JPH07153973A (en) | Manufacture of micromechanical constituent element | |
| JPH0661187A (en) | Electronic device and its manufacture | |
| JPH0818068A (en) | Manufacture of semiconductor distortion sensor | |
| JPH0582806A (en) | Manufacture of silicon semiconductor pressure gauge | |
| KR0170371B1 (en) | Mesa fabrication in semiconductor structures | |
| KR100352204B1 (en) | Method of forming a silicon-on-insulator(SOI)material having a high degree of thickness uniformity | |
| US20080217728A1 (en) | Fusion bonding process and structure for fabricating silicon-on-insulator (SOI) semiconductor devices | |
| JP2002323513A (en) | Semiconductor device and manufacturing method for it | |
| JPH0351095B2 (en) | ||
| US20030104752A1 (en) | Method of forming a small gap and its application to the fabrication of a lateral fed | |
| US5981308A (en) | Method for manufacturing minute silicon mechanical device | |
| US6709879B2 (en) | Method for inspecting a pattern defect process | |
| JPH04274372A (en) | Manufacture of silicon diaphragm | |
| KR100215904B1 (en) | Manufacturing method of silicon sensor | |
| KR100260243B1 (en) | Pressure sensor and method for fabricating thereof | |
| JP3230224B2 (en) | Semiconductor diode | |
| JP2825071B2 (en) | Manufacturing method of semiconductor sensor | |
| JP3356031B2 (en) | Semiconductor pressure measuring device and manufacturing method thereof | |
| JPH10284737A (en) | Manufacture of capacitive semiconductor sensor | |
| JPH0529633A (en) | Manufacture of semiconductor pressure sensor | |
| EP0791813A2 (en) | Semiconductor acceleration or pressure sensor | |
| JPH0410419A (en) | Manufacture of semiconductor device | |
| JPH0430518A (en) | Manufacture of semiconductor device |