JPH0580631B2 - - Google Patents
Info
- Publication number
- JPH0580631B2 JPH0580631B2 JP60218113A JP21811385A JPH0580631B2 JP H0580631 B2 JPH0580631 B2 JP H0580631B2 JP 60218113 A JP60218113 A JP 60218113A JP 21811385 A JP21811385 A JP 21811385A JP H0580631 B2 JPH0580631 B2 JP H0580631B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- thin film
- voltage
- dielectric breakdown
- breakdown life
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 28
- 239000012212 insulator Substances 0.000 claims description 24
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000007689 inspection Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 9
- 239000000523 sample Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Testing Relating To Insulation (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は絶縁体薄膜検査装置に係り、特に、絶
縁体薄膜の絶縁破壊特性（Time Dependent
Dielectric Breakdown以下TDDBという）を短
時間，非破壊で測定するのに好適な絶縁体薄膜検
査装置に関する。
縁体薄膜の絶縁破壊特性（Time Dependent
Dielectric Breakdown以下TDDBという）を短
時間，非破壊で測定するのに好適な絶縁体薄膜検
査装置に関する。
半導体装置等のゲート用絶縁体薄膜は、電流−
電圧特性や容量−電圧特性をチエツクし十分注意
して評価したにもかかわらず、TDDB現象に基
づく絶縁破壊が起り、不良の原因となる。
電圧特性や容量−電圧特性をチエツクし十分注意
して評価したにもかかわらず、TDDB現象に基
づく絶縁破壊が起り、不良の原因となる。
時間依存性を有するゲート用絶縁体薄膜の
TDDBを評価する従来の方法は、例えば電子通
信学会技術報告SSD82−149（1982年）における松
川，平山，河津，中田等による「TDDB法によ
るゲート酸化膜の信頼性評価」と題する文献に記
載されている。この従来方法は、試料に高電界を
所定時間印加し、破壊されなかつたものだけを良
品とするものであり、絶縁膜を直接評価できるも
のである。しかし、実際に使用される電界よりは
るかに大きい電界を10秒〜100秒間程度印加する
ため、良品のゲート用絶縁体薄膜をも劣化させる
虞れがある。
TDDBを評価する従来の方法は、例えば電子通
信学会技術報告SSD82−149（1982年）における松
川，平山，河津，中田等による「TDDB法によ
るゲート酸化膜の信頼性評価」と題する文献に記
載されている。この従来方法は、試料に高電界を
所定時間印加し、破壊されなかつたものだけを良
品とするものであり、絶縁膜を直接評価できるも
のである。しかし、実際に使用される電界よりは
るかに大きい電界を10秒〜100秒間程度印加する
ため、良品のゲート用絶縁体薄膜をも劣化させる
虞れがある。
しかも、近年、半導体装置はますます高集積化
され、絶縁体薄膜も薄くなつてきている。このた
め、従来の方法でTDDBを評価することは、良
品のゲート用絶縁体薄膜を劣化させる危険が高
い。そこで、絶縁体薄膜を短時間でかつ非破壊で
評価する技術の開発が要望されてきている。
され、絶縁体薄膜も薄くなつてきている。このた
め、従来の方法でTDDBを評価することは、良
品のゲート用絶縁体薄膜を劣化させる危険が高
い。そこで、絶縁体薄膜を短時間でかつ非破壊で
評価する技術の開発が要望されてきている。
本発明の目的は、上記した従来技術の欠点を無
くし、時間依存性のある絶縁体薄膜のTDDBを
非破壊で短時間に評価することができる絶縁体薄
膜検査装置を提供するにある。
くし、時間依存性のある絶縁体薄膜のTDDBを
非破壊で短時間に評価することができる絶縁体薄
膜検査装置を提供するにある。
絶縁体薄膜の不良の原因は、Si−SiO2界面近
傍のピンホール，不純物イオンによる汚染，電荷
発生による電界集中等である。絶縁体薄膜に電圧
を印加した直後に流れる絶縁体薄膜のリーク電流
の変動は、上記の不良原因に起因すると考えられ
る。
傍のピンホール，不純物イオンによる汚染，電荷
発生による電界集中等である。絶縁体薄膜に電圧
を印加した直後に流れる絶縁体薄膜のリーク電流
の変動は、上記の不良原因に起因すると考えられ
る。
そこで本発明では、絶縁体薄膜にパルス電圧を
印加し、リーク電流をハイパス・フイルタを介し
て測定し、リーク電流のパルス的変化のうちの印
加パルス電圧立上り前縁に起因するパルス的変化
（１番目のパルス的変化）を除外した残りのパル
ス的変化の数及びパルス的変化のピーク電圧値を
検出する。そして、予め測定して求めておいたリ
ーク電流値（ピーク電圧値）及びパルス数と絶縁
膜絶縁耐量との関係から、TDDB寿命の評価を
行なえるようにする。
印加し、リーク電流をハイパス・フイルタを介し
て測定し、リーク電流のパルス的変化のうちの印
加パルス電圧立上り前縁に起因するパルス的変化
（１番目のパルス的変化）を除外した残りのパル
ス的変化の数及びパルス的変化のピーク電圧値を
検出する。そして、予め測定して求めておいたリ
ーク電流値（ピーク電圧値）及びパルス数と絶縁
膜絶縁耐量との関係から、TDDB寿命の評価を
行なえるようにする。
以下、本発明の一実施例を図面を参照して説明
する。
する。
第１図は絶縁体薄膜検査装置のブロツク構成図
で、第２図はその詳細回路図である。本実施例で
は、Ｐ形シリコン基板２上に形成した二酸化シリ
コンでなるゲート用絶縁体薄膜１に、第３図に示
すパルス電圧を印加し、絶縁体薄膜１に流れるリ
ーク電流の変動分を求める。この変動分は、リー
ク電流をハイパスフイルタを介して測定すること
により得、例えば第４図に示すパルス電流を求め
る。そして、第４図の各パルス電流値及びパルス
数を検出し、この検出値に基づき、予め測定し求
めておいたパルス数−TDDB寿命相関図（第５
図），ピーク電圧（ピーク電流）−TDDB寿命相
関図（第６図）からTDDB寿命を評価する。こ
こで、第４図のパルス電流ｄ，ｅ，ｆは、絶縁体
薄膜１の不良原因により生ずるものであるが、パ
ルス電流ｃは第３図の印加パルス電圧の立上りに
よるものである。そこで、第１図，第２図に示す
実施例では、パルス電流ｃによる影響を回路的に
除くようにしてある。
で、第２図はその詳細回路図である。本実施例で
は、Ｐ形シリコン基板２上に形成した二酸化シリ
コンでなるゲート用絶縁体薄膜１に、第３図に示
すパルス電圧を印加し、絶縁体薄膜１に流れるリ
ーク電流の変動分を求める。この変動分は、リー
ク電流をハイパスフイルタを介して測定すること
により得、例えば第４図に示すパルス電流を求め
る。そして、第４図の各パルス電流値及びパルス
数を検出し、この検出値に基づき、予め測定し求
めておいたパルス数−TDDB寿命相関図（第５
図），ピーク電圧（ピーク電流）−TDDB寿命相
関図（第６図）からTDDB寿命を評価する。こ
こで、第４図のパルス電流ｄ，ｅ，ｆは、絶縁体
薄膜１の不良原因により生ずるものであるが、パ
ルス電流ｃは第３図の印加パルス電圧の立上りに
よるものである。そこで、第１図，第２図に示す
実施例では、パルス電流ｃによる影響を回路的に
除くようにしてある。
第１図及び第２図において、絶縁体薄膜１が形
成された基板２（以下試料という）はXYZステ
ージ３上に載置される。このXYZステージ３は、
後述のマイクロコンピユータ１５からの制御信号
によつて各軸のモータ（図示せず）が駆動され
る。パルス電圧発生器６は、マイクロコンピユー
タ１５からの制御信号により第３図に示すパルス
電圧を発生し、これをプローブ４を介して試料に
印加する。試料に流れるリーク電流は抵抗５によ
つて電圧に変換され、この電圧が、遮断周波数よ
りも低い周波数成分をカツトするハイパスフイル
タ７を通ることにより、第４図に示すようなパル
ス電圧（電流）が得られる。ハイパスフイルタ７
を通して得られたパルス電圧を、本実施例では増
幅器８で増幅し、これを、ピーク値ホールド回路
９，パルスカウンタ１０，オシロスコープ１１に
入力している。
成された基板２（以下試料という）はXYZステ
ージ３上に載置される。このXYZステージ３は、
後述のマイクロコンピユータ１５からの制御信号
によつて各軸のモータ（図示せず）が駆動され
る。パルス電圧発生器６は、マイクロコンピユー
タ１５からの制御信号により第３図に示すパルス
電圧を発生し、これをプローブ４を介して試料に
印加する。試料に流れるリーク電流は抵抗５によ
つて電圧に変換され、この電圧が、遮断周波数よ
りも低い周波数成分をカツトするハイパスフイル
タ７を通ることにより、第４図に示すようなパル
ス電圧（電流）が得られる。ハイパスフイルタ７
を通して得られたパルス電圧を、本実施例では増
幅器８で増幅し、これを、ピーク値ホールド回路
９，パルスカウンタ１０，オシロスコープ１１に
入力している。
ピーク値ホールド回路９はリーク電流の変動の
最大値を測定するものであり、得られたピーク値
をデジタル電圧計１４でデジタル値に変換し、マ
イクロコンピユータ１５に供給するようになつて
いる。また、パルスカウンタ１０はリーク電流の
変動回路をパルス数として計数するもので、本実
施例では、増幅器８の出力をダイオード１７（第
２図）でスライスして整形し、これをパルスカウ
ンタ１０に入力している。そして、パルスカウン
タ１０の計数結果をマイクロコンピユータ１５に
供給している。
最大値を測定するものであり、得られたピーク値
をデジタル電圧計１４でデジタル値に変換し、マ
イクロコンピユータ１５に供給するようになつて
いる。また、パルスカウンタ１０はリーク電流の
変動回路をパルス数として計数するもので、本実
施例では、増幅器８の出力をダイオード１７（第
２図）でスライスして整形し、これをパルスカウ
ンタ１０に入力している。そして、パルスカウン
タ１０の計数結果をマイクロコンピユータ１５に
供給している。
前述したように第４図のパルス電流ｃの影響を
排除するため、パルス電圧発生器６からの出力パ
ルスを、パルス電流ｃの経過時間程度遅延回路１
２で遅延させ、この遅延パルスにより前記ピーク
値ホールド回路９及びパルスカウンタ１０を動作
開始させるようにしている。本実施例では、遅延
回路１２としてワンシヨツトマルチ（第２図）を
使用し、容量C1と抵抗Ｒで決まる時間だけ入力
パルスの立上りを遅延したトリガ信号を出力する
ようにしている。そして、このトリガ信号を、ピ
ーク値ホールド回路９の入力状態を制御するフリ
ツプフロツプで成るゲート回路１３に入力すると
共に、直接パルスカウンタ１０に入力している。
排除するため、パルス電圧発生器６からの出力パ
ルスを、パルス電流ｃの経過時間程度遅延回路１
２で遅延させ、この遅延パルスにより前記ピーク
値ホールド回路９及びパルスカウンタ１０を動作
開始させるようにしている。本実施例では、遅延
回路１２としてワンシヨツトマルチ（第２図）を
使用し、容量C1と抵抗Ｒで決まる時間だけ入力
パルスの立上りを遅延したトリガ信号を出力する
ようにしている。そして、このトリガ信号を、ピ
ーク値ホールド回路９の入力状態を制御するフリ
ツプフロツプで成るゲート回路１３に入力すると
共に、直接パルスカウンタ１０に入力している。
マイクロコンピユータ１５は、中央処理装置
（CPU）とメモリ（Ｍ）と表示器（CRT）とを備
え、デジタル電圧計１４とパルスカウンタ１０の
出力を取り込み、予め設定されているプログラム
に従つて絶縁体薄膜１の絶縁破壊寿命を評価して
これをCRTに表示したり、制御信号を、バスラ
イン１６を介して、パルス電圧発生器６，XYZ
ステージ３，パルスカウンタ１０，ゲート回路１
３に送出する。マイクロコンピユータ１５のメモ
リＭには、例えば第５図，第６図に示す相関図に
基づくデータが記憶されており、デジタル電圧計
１４から取り込んだピーク値とパルスカウンタ１
０から取り込んだパルス数とによりTDDB寿命
を判定する。
（CPU）とメモリ（Ｍ）と表示器（CRT）とを備
え、デジタル電圧計１４とパルスカウンタ１０の
出力を取り込み、予め設定されているプログラム
に従つて絶縁体薄膜１の絶縁破壊寿命を評価して
これをCRTに表示したり、制御信号を、バスラ
イン１６を介して、パルス電圧発生器６，XYZ
ステージ３，パルスカウンタ１０，ゲート回路１
３に送出する。マイクロコンピユータ１５のメモ
リＭには、例えば第５図，第６図に示す相関図に
基づくデータが記憶されており、デジタル電圧計
１４から取り込んだピーク値とパルスカウンタ１
０から取り込んだパルス数とによりTDDB寿命
を判定する。
斯かる構成により、試料にパルス電圧（第３
図）が印加されると、抵抗５にリーク電流が流れ
る。このリーク電流の変動は、ハイパスフイルタ
７により第４図の様に検出され、これがオシロス
コープ１１によつて直接観察される。ピーク値ホ
ールド回路９は、第３図のパルス電圧立上りから
所定時間遅れて動作し始め、パルス電流ｄ，ｅ，
ｆのピーク値を検出し、このピーク値を表わすデ
ジタル値がマイクロコンピユータ１５に取り込ま
れる。一方、パルスカウンタ１０も前記所定時間
遅れてカウントを開始し、パルス電流ｄ，ｅ，ｆ
をカウントし、カウント数３をマイクロコンピユ
ータ１５に入力する。マイクロコンピユータ１５
は、各パルス電流ｄ，ｅ，ｆのピーク値と第６図
とからTDDB寿命を読み出し、またパルス数３
と第５図とからもTDDB寿命を読み出し、所定
の演算式に基づいて最適のTDDB寿命を演算し、
これをグラフ化するなりして表示する。以上の動
作が終了すると、パルス発生器６，パルスカウン
タ１０，ゲート回路１３は、マイクロコンピユー
タ１５の制御信号によつて初期状態にセツトされ
る。
図）が印加されると、抵抗５にリーク電流が流れ
る。このリーク電流の変動は、ハイパスフイルタ
７により第４図の様に検出され、これがオシロス
コープ１１によつて直接観察される。ピーク値ホ
ールド回路９は、第３図のパルス電圧立上りから
所定時間遅れて動作し始め、パルス電流ｄ，ｅ，
ｆのピーク値を検出し、このピーク値を表わすデ
ジタル値がマイクロコンピユータ１５に取り込ま
れる。一方、パルスカウンタ１０も前記所定時間
遅れてカウントを開始し、パルス電流ｄ，ｅ，ｆ
をカウントし、カウント数３をマイクロコンピユ
ータ１５に入力する。マイクロコンピユータ１５
は、各パルス電流ｄ，ｅ，ｆのピーク値と第６図
とからTDDB寿命を読み出し、またパルス数３
と第５図とからもTDDB寿命を読み出し、所定
の演算式に基づいて最適のTDDB寿命を演算し、
これをグラフ化するなりして表示する。以上の動
作が終了すると、パルス発生器６，パルスカウン
タ１０，ゲート回路１３は、マイクロコンピユー
タ１５の制御信号によつて初期状態にセツトされ
る。
尚、本実施例ではパルス電流ｃの影響を排除す
るために遅延回路を用いてハード的に対処した
が、最初に現われるパルス電流であるため、これ
をマイクロコンピユータでソフト的に除外するこ
とも容易である。
るために遅延回路を用いてハード的に対処した
が、最初に現われるパルス電流であるため、これ
をマイクロコンピユータでソフト的に除外するこ
とも容易である。
以上説明したように、本発明の検査装置によれ
ば、時間に依存して絶縁破壊を起す可能性のある
ゲート様絶縁体薄膜を、短時間で非破壊で検査，
評価することができる。この為、信頼性の高い半
導体メモリ用ゲート絶縁膜を得ることができ、高
信頼度半導体メモリが容易に得られる。
ば、時間に依存して絶縁破壊を起す可能性のある
ゲート様絶縁体薄膜を、短時間で非破壊で検査，
評価することができる。この為、信頼性の高い半
導体メモリ用ゲート絶縁膜を得ることができ、高
信頼度半導体メモリが容易に得られる。
第１図は本発明の一実施例に係る絶縁体薄膜検
査装置のブロツク構成図、第２図は第１図に示す
装置の詳細回路図、第３図は印加するパルス電圧
波形図、第４図はハイパスフイルタの出力信号波
形部、第５図はTDDB寿命−パルス数相関図、
第６図はTDDB寿命−ピーク値相関図である。 １……絶縁体薄膜、３……XYZステージ、４
……プローブ、５……検出用抵抗、６……パルス
電圧発生器、７……ハイパスフイルタ、８……増
幅器、９……ピーク値ホールド回路、１０……パ
ルスカウンタ、１１……ブラン管オツシロ、１２
……遅延回路、１３……ゲート回路、１４……デ
ジタル電圧計、１５……マイクロコンピユータ。
査装置のブロツク構成図、第２図は第１図に示す
装置の詳細回路図、第３図は印加するパルス電圧
波形図、第４図はハイパスフイルタの出力信号波
形部、第５図はTDDB寿命−パルス数相関図、
第６図はTDDB寿命−ピーク値相関図である。 １……絶縁体薄膜、３……XYZステージ、４
……プローブ、５……検出用抵抗、６……パルス
電圧発生器、７……ハイパスフイルタ、８……増
幅器、９……ピーク値ホールド回路、１０……パ
ルスカウンタ、１１……ブラン管オツシロ、１２
……遅延回路、１３……ゲート回路、１４……デ
ジタル電圧計、１５……マイクロコンピユータ。
Claims (1)
- 【特許請求の範囲】 １ 半導体装置の絶縁体薄膜に矩形パルス電圧を
印加する手段と、矩形パルス電圧を印加したとき
に前記絶縁体薄膜を通して流れるリーク電流中の
パルス的変化を取り出すフルイタ手段と、１つの
矩形パルス電圧の印加で前記フイルタ手段が取り
出した複数個のパルス的変化の中から前記矩形パ
ルス電圧の前縁に起因する１番目のパルス的変化
を除外し２番目以降のパルス的変化の数（以下、
パルス数という。）及びピーク電圧（以下、パル
スピーク電圧という。）を求める計測手段と、予
め測定しておいたパルス数vs絶縁破壊寿命の第１
相関データ及びパルスピーク電圧vs絶縁破壊寿命
の第２相関データを格納したメモリ手段と、前記
計測手段で求めたパルス数と前記第１相関データ
から第１絶縁破壊寿命を演算し前記計測手段で求
めたパルスピーク電圧と前記第２相関データから
第２絶縁破壊寿命を演算し前記第１絶縁破壊寿命
及び前記第２絶縁破壊寿命から所定演算式に基づ
いて最適絶縁破壊寿命を演算する演算手段と、該
演算手段の演算結果を出力する出力手段とを備え
ることを特徴とする絶縁体薄膜検査装置。 ２ 特許請求の範囲第１項において、前記出力手
段は、演算結果をグラフ化して表示する手段であ
ることを特徴とする絶縁体薄膜検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811385A JPS6279374A (ja) | 1985-10-02 | 1985-10-02 | 絶縁体薄膜検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21811385A JPS6279374A (ja) | 1985-10-02 | 1985-10-02 | 絶縁体薄膜検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6279374A JPS6279374A (ja) | 1987-04-11 |
| JPH0580631B2 true JPH0580631B2 (ja) | 1993-11-09 |
Family
ID=16714831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21811385A Granted JPS6279374A (ja) | 1985-10-02 | 1985-10-02 | 絶縁体薄膜検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6279374A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07119788B2 (ja) * | 1990-02-19 | 1995-12-20 | 川崎製鉄株式会社 | 経時絶縁破壊測定用素子 |
| US5241040A (en) * | 1990-07-11 | 1993-08-31 | International Business Machines Corporation | Microwave processing |
| CN108181563A (zh) * | 2018-02-05 | 2018-06-19 | 钱立文 | 电工薄膜耐压测试仪数据显示系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791461A (en) * | 1980-11-28 | 1982-06-07 | Toshiba Corp | Insulation diagnosis device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59630Y2 (ja) * | 1979-05-24 | 1984-01-09 | 三菱電機株式会社 | 変圧器試験装置 |
-
1985
- 1985-10-02 JP JP21811385A patent/JPS6279374A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5791461A (en) * | 1980-11-28 | 1982-06-07 | Toshiba Corp | Insulation diagnosis device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6279374A (ja) | 1987-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5256977A (en) | High frequency surge tester methods and apparatus | |
| US5266901A (en) | Apparatus and method for resistive detection and waveform analysis of interconenction networks | |
| JPH0634704A (ja) | 絶縁膜破壊評価装置および経時絶縁膜破壊評価装置 | |
| JPH0580631B2 (ja) | ||
| US3727133A (en) | Detection of commutation defects | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| US4922205A (en) | Apparatus for detecting contamination on probe surface | |
| JPH0521429B2 (ja) | ||
| JP3246679B2 (ja) | 絶縁体の絶縁特性測定装置 | |
| JPH01131467A (ja) | 部分放電計測における外来ノイズの判別装置 | |
| JPS63124437A (ja) | 半導体素子用絶縁体薄膜の評価装置 | |
| JP2001349923A (ja) | 絶縁皮膜均一性判定試験器および試験装置 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JPS60185174A (ja) | 絶縁体膜の評価方法 | |
| JPS59107270A (ja) | 直流電流測定センサ | |
| JP3017314B2 (ja) | プローブ表面の汚染検出装置 | |
| JP2011185884A (ja) | Ｄｃバイアス−容量特性の計測方法および計測装置 | |
| JP2972291B2 (ja) | ダイオードの特性検査方法 | |
| JPS61176870A (ja) | 半導体素子の特性検査方法 | |
| JPH07218480A (ja) | 電気絶縁線輪の絶縁特性測定方法 | |
| JPH0417395B2 (ja) | ||
| JPH10107109A (ja) | 半導体素子及びその評価方法 | |
| JPH0521422B2 (ja) | ||
| JP3469369B2 (ja) | 電気計測器 | |
| JPH0827307B2 (ja) | プリント配線板の試験装置 |